JP7274902B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7274902B2
JP7274902B2 JP2019056583A JP2019056583A JP7274902B2 JP 7274902 B2 JP7274902 B2 JP 7274902B2 JP 2019056583 A JP2019056583 A JP 2019056583A JP 2019056583 A JP2019056583 A JP 2019056583A JP 7274902 B2 JP7274902 B2 JP 7274902B2
Authority
JP
Japan
Prior art keywords
die
block
time chart
recipe
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019056583A
Other languages
English (en)
Other versions
JP2020161534A (ja
Inventor
剛 横森
達行 大久保
勇輝 名久井
浩 牧
直樹 岡本
明 齊藤
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2019056583A priority Critical patent/JP7274902B2/ja
Priority to TW109104479A priority patent/TWI747162B/zh
Priority to US16/813,126 priority patent/US11569118B2/en
Priority to KR1020200029081A priority patent/KR102339277B1/ko
Priority to CN202410581591.XA priority patent/CN118448310A/zh
Priority to CN202010215741.7A priority patent/CN111739818B/zh
Publication of JP2020161534A publication Critical patent/JP2020161534A/ja
Priority to KR1020210175723A priority patent/KR102513375B1/ko
Priority to US18/082,727 priority patent/US20230120615A1/en
Priority to KR1020230035782A priority patent/KR20230042000A/ko
Priority to JP2023075908A priority patent/JP7472367B2/ja
Application granted granted Critical
Publication of JP7274902B2 publication Critical patent/JP7274902B2/ja
Priority to KR1020240072853A priority patent/KR20240083136A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/6839Separation by peeling using peeling wedge or knife or bar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process
    • H01L2224/75901Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

本開示は半導体製造装置に関し、例えば突上げユニットを備えるダイボンダに適用可能である。
一般に、ダイと呼ばれる半導体チップを、例えば、配線基板やリードフレームなど(以下、総称して基板という。)の表面に搭載するダイボンダにおいては、一般的に、コレット等の吸着ノズルを用いてダイを基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。
ダイボンダ等の半導体製造装置によるダイボンディング工程の中には、半導体ウェハ(以下、ウェハという。)から分割されたダイを剥離する剥離工程がある。剥離工程では、ダイシングテープ裏面から突上げユニットによってダイを突き上げて、ダイ供給部に保持されたダイシングテープから、1個ずつ剥離し、コレット等の吸着ノズルを使って基板上に搬送する。
例えば、特開2005-117019号公報(特許文献1)によれば、ダイシングテープに貼り付けられた複数のダイのうち剥離対象のダイを突き上げてダイシングテープから剥離する際に、吸着駒(突上げユニット)は、プッシャの一駆動軸により、複数段のブロックをピラミッド状に押し上げることでダイの周辺から低ストレスにダイシングテープから剥離している。
特開2005-117019号公報 特開2017-224640号公報
近年、ダイ積層パッケージや3D-NAND(3次元NANDフラッシュ)の出現によって、ウェハ(ダイ)はより薄くなってきている。ダイが薄くなると、ダイシングテープの粘着力に比べてダイの剛性が極めて低くなる。そのため、例えば、数十μm以下の薄ダイをピックアップするにはダイに掛かるストレスを軽減させること(低ストレス化)が必要である。
上述の一駆動軸による複数段のブロックの突上げでは、各ブロックの動作順序(突上げシーケンス)および突上げ量が機構的に一定に制限されているため、ダイシングテープの種類、ダイの厚さなどの条件が変わった場合、ブロックの動作順序や突上げ量が最適とは限らない。
本開示の課題は突上げシーケンスの変更が容易な半導体製造装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイシングテープと接触する複数のブロックを有る突上げユニットと、前記ダイを吸着するコレットを有し、上下動が可能なヘッドと、前記突上げユニットおよび前記ヘッドの動作を制御する制御部と、を備える。前記突上げユニットは、前記複数のブロックのそれぞれが独立して動作が可能なように構成される。前記制御部は、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度をブロック毎およびステップ毎に設定可能なタイムチャートレシピに基づいて前記複数のブロックの動作を制御するよう構成される。
上記半導体製造装置によれば、突上げシーケンスの変更を容易にすることが可能である。
実施形態の半導体装置の構成を示す概略図である。 ダイシングテープに接触している状態の突上げユニットの要部断面図である。 RMSの突上げシーケンスの一例を示す図である。 図3のシーケンスの第一のタイムチャートレシピの一例を説明する図である。 図3のシーケンスの第一のタイムチャートレシピの他例を説明する図である。 図5の第一のタイムチャートレシピの数値例を示す図である。 図3のシーケンスの第二のタイムチャートレシピの一例を説明する図である。 図7の第二のタイムチャートレシピの数値例を示す図である。 第三のタイムチャートレシピを説明する図である。 図9の第三のタイムチャートレシピの一例を説明する図である。 第四のタイムチャートレシピを説明する図である。 第五のタイムチャートレシピを説明する図である。 第六のタイムチャートレシピを説明する図である。 第一動作例の突上げシーケンスを示す図である。 第一動作例の突上げシーケンスのブロック動作タイミングを示す図である。 第二動作例の突上げシーケンスを示す図である。 第二動作例の突上げシーケンスのブロック動作タイミングを示す図である。 第三動作例の突上げシーケンスを示す図である。 第四動作例の突上げシーケンスを示す図である。 実施例に係るダイボンダを上から見た概念図である。 図20において矢印A方向から見たときにピックアップヘッドおよびボンディングヘッドの動作を説明する図である。 図20のダイ供給部の外観斜視図を示す図である。 図20のダイ供給部の主要部を示す概略断面図である。 図22の突上げユニットの外観斜視図である。 図24の第1ユニットの一部の上面図である。 図24の第2ユニットの一部の上面図である。 図24の第3ユニットの一部の上面図である。 図24の突上げユニットの縦断面図である。 図24の突上げユニットの縦断面図である。 実施例に係る突上げユニットとピックアップヘッドのうちコレット部との構成を示した図である。 図20のダイボンダの制御系の概略構成を示すブロック図である。 図20のダイボンダのピックアップ動作を説明するためのフローチャートである。 実施例に係る半導体装置の製造方法を説明するためのフローチャートである。
以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
<実施形態>
まず、実施形態における半導体製造装置について図1を用いて説明する。図1は実施形態における半導体装置の構成を示す概略図である。
実施形態における半導体製造装置100は、メインコントローラ81aと作動コントローラ81bとモニタ83aとタッチパネル83bとブザー83gとを有する制御部を備える。半導体製造装置100は、さらに、作動コントローラ81bに制御されるXYテーブル86aとZ駆動部86bと突上げユニットTUとを備える。半導体製造装置100は、さらに、Z駆動部86bにより上下動するヘッド(ボンディングヘッドまたはピックアップヘッド)BHとヘッドBHの先端に設けられるコレットCLTとを備える。半導体製造装置100は、さらに、突上げユニットTUの位置を検出するセンサ87aと圧力および流量を検出するセンサ87bとコレットCLTのガス流量を検知するセンサ87cを備える。突上げユニットTUはダイシングテープを真空吸着する機能とダイシングテープにエアーを吹き上げる機能とを備える。
次に、複数段の突上げブロックを有する突上げユニットTUについて図2を用いて説明する。図2はダイシングテープに接している状態の突上げユニットの要部断面図である。
突上げユニットTUはブロックBLK1~BLK4を有するブロック部BLKと、ダイシングテープDTを吸着する複数の吸引孔(不図示)を有するドームヘッドDPと、を有する。四つのブロックBLK1~BLK4はニードルNDL4~NDL1により独立に上下運動が可能である。同心四角状のブロックBLK1~BLK4の平面形状はダイDの形状に合うように構成される。
例えば、突上げユニットTUは、ブロックBLK1~BLK4を同時に突上げ、その後さらに、ブロックBLK2~BLK4を同時に突上げ、その後さらに、ブロックBLK3,BLK4を同時に突上げ、その後さらに、ブロックBLK4を突上げてピラミッド状にしたり、ブロックBLK1~BLK4を同時に突上げてからブロックBLK1、ブロックBLK2、ブロックBLK3の順に下げたりする。後者を本開示ではRMS(Reverse Multi Step)という。
RMSの動作について図3、4を用いて説明する。図3はRMSの突上げシーケンスの一例を示す断面図であり、図3(a)は第一状態を示す図、図3(b)は第二状態を示す図、図3(c)は第三状態を示す図、図3(d)は第四状態を示す図である。図4は図3のシーケンスの第一のタイムチャートレシピの一例を説明する図であり、図4(a)は図3のシーケンスのブロック動作タイミングの一例を示す図であり、図4(b)は図4(a)のブロック動作タイミングに対応するタイムチャートレシピの一例を示す図である。
ピックアップ動作はダイシングテープDT上の目的とするダイDが突上げユニットTUとコレットCLTに位置決めされるところから開始する。位置決めが完了すると突上げユニットTUの図示していない吸引孔および間隙を介して真空引きすることによって、ダイシングテープDTが突上げユニットTUの上面に吸着される。このとき、ブロックBLK1~BLK4の上面はドームプレートDPの上面と同一の高さ(初期位置)にある。その状態で真空供給源から真空が供給され、コレットCLTがダイDのデバイス面に向けて真空引きしながら降下し、着地する。
その後、図3(a)に示すように、ブロックBLK1~BLK4が同時に所定の高さ(h1)まで一定の速度(s1)で上昇して第一状態(State1)になる。ここで、図4(a)に示すように、ブロックBLK1~BLK4がh1に到達する時間をt1とすると、t1=h1/s1である。その後、所定時間(t2)待機する。ダイDはコレットCLTとブロックBLK1~BLK4に挟まれたまま上昇するが、ダイシングテープDTの周辺部は突上げユニットTUの周辺であるドームプレートDPに真空吸着されたままなので、ダイDの周辺で張力が生じ、その結果、ダイD周辺でダイシングテープDTの剥離が開始されることになる。
続いて、図3(b)に示すように、ブロックBLK1がドームプレートDPの上面よりも下の所定の高さ(-h2)に一定の速度(s2)で下降して第二状態(State2)になる。ここで、図4(a)に示すように、ブロックBLK1が所定の高さ(-h2)に到達する時間をt3とすると、t3=(h1+h2)/s2である。ブロックBLK1がドームプレートDPの上面よりも下がることにより、ダイシングテープDTの支えがなくなり、ダイシングテープDTの張力によりダイシングテープDTの剥離が進行する。
続いて、図3(c)に示すように、ブロックBLK2がドームプレートDPの上面よりも下の所定の高さ(-h2)に一定の速度(s2)で下降して第三状態(State3)になる。ここで、図4(a)に示すように、ブロックBLK2が所定の高さ(-h2)に到達する時間をt4とすると、t4=(h1+h2)/s2である。ブロックBLK2がドームプレートDPの上面よりも下がることにより、ダイシングテープDTの支えがなくなり、ダイシングテープDTの張力によりダイシングテープDTの剥離がさらに進行する。
続いて、図3(d)に示すように、ブロックBLK3がドームプレートDPの上面よりも下の所定の高さ(-h2)に一定の速度(s2)で下降して第四状態(State4)になる。ここで、図4(a)に示すように、ブロックBLK3が所定の高さ(-h2)に到達する時間をt5とすると、t5=(h1+h2)/s2である。ブロックBLK3がドームプレートDPの上面よりも下がることにより、ダイシングテープDTの支えがなくなり、ダイシングテープDTの張力によりダイシングテープDTの剥離がさらに進行する。
その後、コレットCLTを上方に引き上げる。また、図4(a)に示すように、第四状態から所定時間(t6)後ブロックBLK1~BLK3が一定の速度(s3)で上昇し、ブロックBLK4が一定の速度(s4)で下降し初期位置に戻る。ここで、ブロックBLK1~BLK3が初期位置に到達する時間をt8とすると、t8=h2/s3であり、ブロックBLK4が初期位置に到達する時間をt9とすると、t9=h1/s4である。これにより、ダイDをダイシングテープDTから剥がす作業が完了する。
次に、RMSの動作の設定方法および制御について図4を用いて説明する。
図4(b)に示すように、突上げユニットTUの各ブロックBLK1,BLK2,BLK3,BLK4の動作を、ブロック毎およびステップ毎にステップの時間、ブロックの上昇または下降の速度、ブロックの高さ(位置)が設定される第一のタイムチャートレシピに基づいてメインコントローラ81aおよび作動コントローラ81bは各ブロックBLK1,BLK2,BLK3,BLK4をそれぞれ駆動するニードルNDL4、NDL3,NDL2,NDL1を制御するよう構成される。
設定項目の異なる複数のタイムチャートレシピを用意しておき、ユーザは、GUI(Graphical User Interface)によって複数のタイムチャートレシピから一つのタイムチャートレシピを選択し、選択したタイムチャートレシピの項目に設定値を入力する。または、ユーザは、予め設定値が入力されたタイムチャートレシピを外部機器からダイボンダ等の半導体製造装置にデータ通信するか、または、外部記憶装置(例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、CDやDVD等の光ディスク、MO等の光磁気ディスク、USBメモリやメモリカード等の半導体メモリ)から半導体製造装置にインストールする。また、メインコントローラ81はセンサ87a,87b,87c等により検知した状態に基づいてリアルタイムにタイムチャートレシピを書換えて作動コントローラ81bに指示して突上げ動作の変更が可能である。
(第一のタイムチャートレシピ)
図4(b)の第一のタイムチャートレシピに基づく動作について詳細に説明する。
(1)ブロックBLK1
第一ステップ(STEP1)の時間は、(t1+t2)であり、作動コントローラ81bはブロックBLK1を第一ステップの始まりからs1の速度でh1の高さまで上昇させ、h1の高さで状態を維持する。ブロックBLK1の第一ステップ(STEP1)は図3(a)の第一状態に対応する。
第二ステップ(STEP2)の時間は、(t3+t4+t5+t6)であり、作動コントローラ81bはブロックBLK1を第二ステップの始まりからs2の速度で-h2の高さまで下降させ、-h2の高さで状態を維持する。ブロックBLK1の第二ステップ(STEP2)は図3(b)の第二状態から第四状態に対応する。
第三ステップ(STEP3)の時間は、t7であり、作動コントローラ81bはブロックBLK1を第三ステップの始まりからs3の速度で初期位置(高さが0)まで上昇させる。
(2)ブロックBLK2
第一ステップ(STEP1)の時間は、(t1+t2+t3)であり、作動コントローラ81bはブロックBLK2を第一ステップの始まりからs1の速度でh1の高さまで上昇させ、h1の高さで状態を維持する。ブロックBLK2の第一ステップ(STEP1)は図3(a)の第一状態および図3(b)の第二状態に対応する。
第二ステップ(STEP2)の時間は、(t4+t5+t6)であり、作動コントローラ81bはブロックBLK2を第二ステップの始まりからs2の速度で-h2の高さまで下降させ、-h2の高さで状態を維持する。ブロックBLK2の第二ステップ(STEP2)は図3(c)の第三状態および図3(d)の第四状態に対応する。
第三ステップ(STEP3)の時間は、t7であり、作動コントローラ81bはブロックBLK2を第三ステップの始まりからs3の速度で初期位置(高さが0)まで上昇させる。
(3)ブロックBLK3
第一ステップ(STEP1)の時間は、(t1+t2+t3+t4)であり、作動コントローラ81bはブロックBLK3を第一ステップの始まりからs1の速度でh1の高さまで上昇させ、h1の高さで状態を維持する。ブロックBLK3の第一ステップ(STEP1)は図3(a)の第一状態、図3(b)の第二状態および図3(c)第三状態に対応する。
第二ステップ(STEP2)の時間は、図4に示すように、(t5+t6)であり、作動コントローラ81bはブロックBLK3を第二ステップの始まりからs2の速度で-h2の高さまで下降させ、-h2の高さで状態を維持する。ブロックBLK3の第二ステップ(STEP2)は図3(d)の第四状態に対応する。
第三ステップ(STEP3)の時間は、t7であり、作動コントローラ81bはブロックBLK3を第三ステップの始まりからs3の速度で初期位置(高さが0)まで上昇させる。
(4)ブロックBLK4
第一ステップ(STEP1)の時間は、図4に示すように、(t1+t2+t3+t4+t5+t6)であり、作動コントローラ81bはブロックBLK4を第一ステップの始まりから図4の第一のタイムチャートレシピで設定されたs1の速度でh1の高さまで上昇させ、h1の高さで状態を維持する。ブロックBLK4の第一ステップ(STEP1)は図3(a)の第一状態、図3(b)の第二状態、図3(c)の第三状態および図3(d)の第四状態に対応する。
第二ステップ(STEP2)の時間は、t7であり、作動コントローラ81bはブロックBLK4を第二ステップの始まりからs4の速度で初期位置(高さが0)まで下降させる。
(第一のタイムチャートレシピによる異なる動作タイミング例)
図3のシーケンスのブロック動作タイミングの他例について図5、6を用いて説明する。図5は図3のシーケンスの第一のタイムチャートレシピの他例を説明する図であり、図5(a)は図3のシーケンスのブロック動作タイミングの他例を示す図であり、図5(b)は図5(a)のブロック動作タイミングに対応するタイムチャートレシピの一例を示す図である。図6は図5(b)のタイムチャートレシピの数値例を示す図である。
図4のブロック動作タイミングでは、ブロックBLK2,BLK3の下降動作はブロックBLK1,BLK2の下降動作後に開始するが、図5のブロック動作タイミングでは、ブロックBLK1,BLK2の下降動作中に、ブロックBLK2,BLK3の下降動作を開始する。図5(b)の第一のタイムチャートレシピの「時間」に設定される時間は図4(b)の第一のタイムチャートレシピの「時間」に設定される時間よりも短い点を除いて、図5(b)の第一のタイムチャートレシピは図4(b)の第一のタイムチャートレシピと同様である。
図5(b)のタイムチャートレシピの図4(b)のタイムチャートレシピとの差異について説明する。
(1)ブロックBLK1
図5(b)の第一のタイムチャートレシピのブロックBLK1に対する設定値は、第三ステップ(STEP3)を除いて、図4(b)の第一のタイムチャートレシピのブロックBLK1に対する設定値と同様である。図5(b)の第二ステップ(STEP2)の(t4’+t5’+t6)の時間は図4(b)の第二ステップ(STEP2)の(t4+t5+t6)の時間より短くなっている。ここで、t4’<t4、t5’<t5である。
(2)ブロックBLK2
図5(b)の第一のタイムチャートレシピのブロックBLK2に対する設定値は、第一ステップ(STEP1)、第二ステップ(STEP2)を除いて、図4(b)の第一のタイムチャートレシピのブロックBLK2に対する設定値と同様である。
第一ステップ(STEP1)の時間は、図5(b)に示すように、(t1+t2+t10)であり、図4(b)の(t1+t2+t3)よりも短くなっている。ここで、t10<t3である。
第二ステップ(STEP2)の時間は、図5(b)に示すように、(t3-t10+t4’+t5’+t6)であり、図4(b)の(t4+t5+t6)よりも短くなっている。ここで、t3-t10+t4’=t4、t5’<t5である。
(3)ブロックBLK3
図5(b)の第一のタイムチャートレシピのブロックBLK3に対する設定値は、第一ステップ(STEP1)および第二ステップ(STEP2)を除いて、図4(b)の第一のタイムチャートレシピのブロックBLK3に対する設定値と同様である。
第一ステップ(STEP1)の時間は、図5(b)に示すように、(t1+t2+t10+t11)であり、図4(b)の(t1+t2+t3+t4)よりも短くなっている。ここで、t10<t3、t11<t4である。
第二ステップ(STEP2)の時間は、図5(b)に示すように、(t3+t4’+t5’-t10-t11+t6)であり、図4(b)の(t5+t6)と同じである。ここで、t5=(t3+t4’+t5’-t10-t11)である。
(4)ブロックBLK4
図5(b)の第一のタイムチャートレシピのブロックBLK4に対する設定値は、第一ステップ(STEP1)除いて、図4(b)の第一のタイムチャートレシピのブロックBLK4に対する設定値と同様である。
第一ステップ(STEP1)の時間は、図5(b)に示すように、(t1+t2+t3+t4’+t5’+t6)であり、図4(b)の(t1+t2+t3+t4+t5+t6)よりも短くなっている。ここで、t4’<t4、t5’<t5である。
図6は図5(b)において、t1=40ms、t2=50ms、t3=50ms、t4’=t5’=10ms、t6=60ms、t7=30ms、t10=t11=10ms、s1=s2=s3=s4=5mm/s、h1=200μm、-h2=-50μm、とした例である。
(第二のタイムチャートレシピ)
図5(a)のブロック動作タイミングは別のタイムチャートレシピ(第二のタイムチャートレシピ)でも設定することができる。第二のタイムチャートレシピについて図7、8を用いて説明する。
図7は図3のシーケンスの第二のタイムチャートレシピの一例を説明する図であり、図7(a)は図5(a)と同じブロック動作タイミングを示す図であり、図7(b)は図5(a)のブロック動作タイミングに対応する第二のタイムチャートレシピの一例を示す図である。図8は図7(b)のタイムチャートレシピの数値例を示す図である。
図7(b)に示すように、第二のタイムチャートレシピは、図4(b)の第一のタイムチャートレシピの時間の代わりに、各ブロックの動作を指示したブロック位置に到達したことを優先として各ステップを終了し、各ブロック間の処理時間の調整に動作時間差(時間差またはインターバル時間)を入力して各ブロック動作を実行する。言い換えると、時間差は各ブロックの上昇または下降が終了してから次のステップの開始する時間である。これにより、各ブロックの動作をステップ毎に確実に実施した上で、他のブロックとの動作の同期も取って動作させることができる。
第一のタイムチャートレシピでは各ステップの長さを時間で設定しているが、第二のタイムチャートレシピでは各ステップにおけるブロックの上昇または下降が終了してから次のステップにおけるブロックの上昇または下降が始まるまでの時間(以下、時間差またはインターバル時間という)で設定する。第二のタイムチャートレシピの「速度」および「高さ(位置)」は第一のタイムチャートレシピと同様である。
図7(b)の第二のタイムチャートレシピに設定する「時間差」について説明する。
(1)ブロックBLK1
図7(b)の第二のタイムチャートレシピのブロックBLK1に対する「時間差」の設定値は、図7(a)に示すように、第一ステップ(STEP1)でt2、第二ステップ(STEP2)で(t4’+t5’+t6)、第三ステップ(STEP3)でt9である。
(2)ブロックBLK2
図7(b)の第二のタイムチャートレシピのブロックBLK2に対する「時間差」の設定値は、図7(a)に示すように、第一ステップ(STEP1)で(t2+t10)、第二ステップ(STEP2)で(t5’+t6)、第三ステップ(STEP3)でt9である。
(3)ブロックBLK3
図7(b)の第二のタイムチャートレシピのブロックBLK2に対する「時間差」の設定値は、図7(a)に示すように、第一ステップ(STEP1)で(t2+t10+t11)、第二ステップ(STEP2)でt6、第三ステップ(STEP3)でt9である。
(4)ブロックBLK4
図7(b)の第二のタイムチャートレシピのブロックBLK2に対する「時間差」の設定値は、図7(a)に示すように、第一ステップ(STEP1)で(t2+t3+t4’+t5’+t6)、第二ステップ(STEP2)で0である。
図8は図7(b)において、t2=50ms、t3=50ms、t4’=t5’=10ms、t6=60ms、t9=20ms、t10=t11=10ms、s1=s2=s3=s4=5mm/s、h1=200μm、-h2=-50μm、とした例である。
(第三のタイムチャートレシピ)
タイムチャートレシピの別例について図9、10を用いて説明する。図9は第三のタイムチャートレシピを示す図である。図10は図9の第三のタイムチャートレシピの一例を説明する図であり、図10(a)は図9の第三のタイムチャートレシピの数値例を示す図であり、図10(b)は図10(a)の第三のタイムチャートレシピに対応するブロック動作タイミングの一例を示す図である。
図9に示すように、第三のタイムチャートレシピは、図4(b)の第一のタイムチャートレシピの項目に加えて、ブロック毎の加速度の項目を有する。図10(a)に示すような数値を設定すると、図10(b)に示すようなブロック動作タイミングになる。ここで、h1=200μm、-h2=-50μm、h3=25μm、h4=175μm、-h5=-25μmである。これにより各ブロックBLK1~BLK4の上昇速度を変化させる非線形の動作を可能とする。
(その他のタイムチャートレシピ)
タイムチャートレシピの他例について図11~13を用いて説明する。図11は第四のタイムチャートレシピを示す図である。図12は第五のタイムチャートレシピを示す図である。図13は第六のタイムチャートレシピを示す図である。タイムチャートレシピのステップ(STEP)は4の例を示しているが、ステップは4に限定されるものではなく、4未満でも5以上であってもよい。
図11に示すように、第四のタイムチャートレシピは、第三のタイムチャートレシピと同様に加速度の項目を有し、指示したブロックの位置(高さ)に到達したことを優先として各ステップを終了し、次ぎのステップに進行する。これにより、動作速度の個体差等がある場合でも確実にブロック動作が終了した時点で、他の動作へ移行することができる。また、図10に示すように、他の突上げブロックとの同期合わせのための動作終了後の待ち時間(タイマ時間)の項目を有する。また、第三のタイムチャートレシピと同様に、上昇速度を変形させるなどの非線形の動作を可能とすることができる。
図12に示すように、第五のタイムチャートレシピは、第二のタイムチャートレシピの動作設定項目に加えて、各ステップの基準時間を設け、各ブロックの動作を指示したブロック位置に到達したことを優先として各ステップを終了し、各ブロック間の処理時間の調整に動作時間差を入力して各ブロック動作を実行する。これにより、各ブロックの動作をステップ毎に確実に実施した上で、他のブロックとの動作の同期も取って動作させ、また上昇速度を変形させるなどの非線形の動作を可能とすることができる。
図13に示すように、第六のタイムチャートレシピは、第三のタイムチャートレシピの速度および加速度の項目に代えて速度算定値、加速算定値の項目を有し、速度、加速度、動作時間(時間)、高さ(位置)を算出する関数を入力して、計算結果による入力値で動作を行う。これにより、より複雑な非線形の動作を行うことができる。
上述したように、タイムチャートレシピの設定により、突上げユニットTUの各ブロックBLK1~BLK4の動作を突上げ動作ステップの中で自由に設定することが可能であり、突上げユニットTUは種々の動作が可能である。その動作例を以下に説明する。
[第一動作例]
図3のRMSの突上げシーケンスの一部を変更した第一動作例の突上げシーケンスについて図14、15を用いて説明する。図14(a)は第一動作例の突上げブロックシーケンスの第一状態を示す図である。図14(b)は第一動作例の突上げブロックシーケンスの第二状態を示す図である。図14(c)は第一動作例の突上げブロックシーケンスの第三状態を示す図である。図14(d)は第一動作例の突上げブロックシーケンスの第四状態を示す図である。図15は図14のシーケンスのブロック動作タイミングの一例を示す図である。
図14(a)に示すように、第一ステップ(STEP1)では、ブロックBLK1~BLK4をサイクル高さ(ここでは0)からダイDの外周がダイシングテープDTから剥離する高さ以上に上昇させて第一状態にする。例えば、ブロックBLK1~BLK4の突上げ高さは250μmとし、ブロックBLK1~BLK4の突上げ速度は1mm/sとすると、第一ステップの長さは250msである。ブロックBLK1~BLK4の上昇により、ダイDの外周のダイシングテープDTからの剥離が発生する。
図14(b)に示すように、第二ステップ(STEP2)では、ブロックBLK2~BLK4をさらに上昇させて初期突上げ高さにする一方、ブロックBLK1の上面におけるダイDがダイシングテープDTから剥離する段差を確保するためブロックBLK1を下降させて第二状態にする。例えば、ブロックBLK1~BLK4の突上げ高さはそれぞれ100μm、350μm、340μm、330μmとし、ブロックBLK1~BLK4の突上げ速度は1mm/sとする。第二ステップの長さは1150msである。これにより、ブロックBLK1の上面(ブロックBLK2のエッジ)まで、ダイDのダイシングテープDTからの剥離が進行する。このとき、コレットCLTはダイDを完全に吸着する。この動作までを、初期剥離動作(ダイ外周剥離動作)とする。
図14(c)に示すように、第三ステップ(STEP3)では、ブロックBLK1、ブロックBLK2をサイクル高さまで所定の速度で下降させる。例えば、ブロックBLK1,BLK2の突上げ速度(下降速度)は5mm/sとする。第三ステップの長さは170msである。ブロックBLK2の上面(ブロックBLK3のエッジ)まで、ダイDのダイシングテープDTからの剥離が進行する。このとき、ダイDはコレットCLTに吸着されていて、ブロックBLK1の上面は剥離済みであり、ブロックBLK1の下降時のダイDに変形がないか、変形があっても極少量である。
図14(d)に示すように、第四ステップ(STEP4)では、ブロックBLK3をサイクル高さまで所定の速度で下降させる。例えば、ブロックBLK1,BLK2の突上げ速度(下降速度)は5mm/sとする。ダイDの裏面はブロックBLK4のエッジまでダイシングテープDTから剥離する。
上述したように、第一ステップおよび第二ステップで初期突上げ高さまでの上昇中に、ダイDの外周のダイシングテープDTからの剥離とブロックBLK1上面までのダイDのダイシングテープDTからの剥離を進行させる。この後の第三ステップで、ブロックBLK1の下降動作を行うことにより、ダイの変形を最小に抑えることができる。
[第二動作例]
第二動作例の突上げシーケンスについて図16、17を用いて説明する。図16(a)は第二動作例の突上げブロックシーケンスの第一状態を示す図である。図16(b)は第二動作例の突上げブロックシーケンスの第二状態を示す図である。図16(c)は第二動作例の突上げブロックシーケンスの第三状態を示す図である。図16(d)は第二動作例の突上げブロックシーケンスの第四状態を示す図である。図17は図16のシーケンスのブロック動作タイミングの一例を示す図である。
図16(a)に示すように、第一ステップ(STEP1)では、ブロックBLK1~BLK4を所定の高さまで所定の速度で上昇させて第一状態にする。例えば、ブロックBLK1~BLK4の突上げ高さは、それぞれ175μm、150μm、125μm、100μmとし、ブロックBLK1~BLK4の突上げ速度は1mm/sとする。第一ステップの長さは175msである。ブロックBLK1~BLK4の上昇により、ダイDの外周のダイシングテープDTからの剥離が発生する。
図16(b)に示すように、第二ステップ(STEP2)では、ブロックBLK1~BLK4を所定の高さまで所定の速度で下降させ、1stブロックBLK1を更に下降させて第二状態にする。ブロックBLK1~BLK4の突上げ高さは、例えばそれぞれ-175μm、0μm、-25μm、-50μmとし、ブロックBLK1~BLK4の突上げ速度(下降速度)は1mm/sとする。第二ステップの長さは850msである。ブロックBLK1の上面のダイDがダイシングテープDTから剥離する。剥離したダイDの外周部をドームプレートDPの上面とコレットCLTで挟んだ状態で、ブロックBLK1の上面のダイDをダイシングテープDTから剥離することにより、ダイDの変形を低減する。
図16(c)に示すように、第三ステップ(STEP3)では、ブロックBLK2~BLK4を所定の高さまで所定の速度で上昇させて第三状態にする。ブロックBLK1~BLK4の突上げ高さは、例えばそれぞれ-175μm、300μm、275μm、250μmとし、ブロックBLK2~BLK4の突上げ速度は1mm/sとする。第三ステップの長さは850msである。
図16(d)に示すように、第四ステップ(STEP4)では、ブロックBLK2を所定の高さまで所定の速度で下降させて第四状態にする。ブロックBLK1~BLK4の突上げ高さは、例えばそれぞれ-175μm、0μm、275μm、250μmとし、ブロックBLK2の突上げ速度(下降速度)は5mm/sとする。第四ステップの長さは160msである。
[第三動作例]
第三動作例の突上げシーケンスについて図18を用いて説明する。図18は第三動作例の突上げブロックシーケンスを示す図である。
第零ステップ(STEP0)ではブロックBLK1~BLK4を待機位置(高さ0μm)に置く。
第一ステップ(STEP1)ではブロックBLK1~BLK4を所定の高さまで所定の速度で上昇させる。例えば、ブロックBLK1~BLK4の突上げ高さは、それぞれ200μmとし、ブロックBLK1~BLK4の突上げ速度は、1mm/sとする。ダイDの外周はダイシングテープDTから剥離する。よって、ダイDの外周のダイシングテープDTからの剥離時のブロック段差は200μmである。
第二ステップ(STEP2)ではブロックBLK1を所定の高さまで所定の速度で下降させ、BLK2~BLK4を所定の高さまで所定の速度で上昇させる。例えば、ブロックBLK1~BLK4の突上げ高さは、それぞれ100μm、300μm、300μm、300μmとし、ブロックBLK1~BLK4の突上げ速度(下降速度または上昇速度)はそれぞれ5mm/sとする。1ブロックBLK1の上面のダイDがダイシングテープDTから剥離する。ブロックBLK1が5mm/sで100μm下降し、ブロックBLK2~BLK4が5mm/sで100μm上昇する。
第三ステップ(STEP3)ではブロックBLK1,BLK2を所定の高さまで所定の速度で下降させ、BLK3,BLK4を所定の高さまで所定の速度で上昇させる。例えば、ブロックBLK1~BLK4の突上げ高さは、それぞれ0μm、200μm、400μm、400μmとし、ブロックBLK1~BLK4の突上げ速度(下降速度または上昇速度)はそれぞれ5mm/sとする。ブロックBLK2の上面のダイDがダイシングテープDTから剥離する。ブロックBLK2が5mm/sで100μm下降し、ブロックBLK3,BLK4が5mm/sで100μm上昇する。
第四ステップ(STEP4)ではブロックBLK1~BLK3を所定の高さまで所定の速度で下降させ、BLK4を所定の高さまで所定の速度で上昇させる。例えば、ブロックBLK1~BLK4の突上げ高さは、それぞれ0μm、100μm、300μm、500μmとし、ブロックBLK1~BLK4の突上げ速度(下降速度または上昇速度)はそれぞれ5mm/sとする。3ブロックBLK2の上面のダイDがダイシングテープDTから剥離する。ブロックBLK3が5mm/sで100μm下降し、ブロックBLK4が5mm/sで100μm上昇する。
第三動作例では、突上げブロックを上下に動作させることで、最大速度5mm/sのモータを使用する場合でも、相対速度10mm/sで動作させることが可能である。
[第四動作例]
第四動作例の突上げシーケンスについて図19を用いて説明する。図19は第四動作例の突上げユニットのブロックおよびコレットの動作タイミングを示す図である。
第三動作例までは突上げユニットTUのブロックBLKの動作をタイムチャートレシピの設定に基づいて制御することを説明してきたが、ヘッドBHに設けられたコレットCLTの動作も制御してもよい。この場合、突上げユニットTUのブロックBLKに連動してコレットCLTも動作する。
図19に示すように、第四動作例では、作動コントローラ81bはダイシングテープDT上の目的とするダイDを突上げユニットTUとコレットCLTに位置決めするところから開始する。位置決めが完了すると、作動コントローラ81bは突上げユニットTUの図示しない吸引孔や間隙を介して真空引きすることによって、ダイシングテープDTが突上げユニットTUの上面に吸着される(第零ステップ(STP0))。このとき、ブロックBLK1~BLK4の上面はドームプレートDPの上面と同一の高さ(初期位置)にある。その状態で、作動コントローラ81bは真空供給源から真空を供給し、コレットCLTをダイDのデバイス面に向けて真空引きしながら所定速度で降下させ(第一ステップ(STP1a))、減速した所定速度で着地させる(第二ステップ(STP2a))。
その後、作動コントローラ81bはブロックBLK1~BLK4を同時に所定の高さまでそれぞれ一定の速度で上昇させる(第一ステップ(STP1))。ここで、コレットCLTの突上げ速度はブロックBLK1、ブロックBLK2、ブロックBLK3、ブロックBLK4の順に遅くなっている。作動コントローラ81bは突上げ速度が一番早い最外周のブロックBLK1の突上げ動作に連動してコレットCLTを上昇させる(第三ステップ(STP3a))。作動コントローラ81bはブロックBLK1~BLK4の一段目の突上げ動作後所定時間経過して真空吸引によりダイシングテープDTの吸着を行う。
その後、作動コントローラ81bは、ブロックBLK1~BLK4を同時に所定の高さまでそれぞれ一定の速度で三回上昇させる(第二ステップ(STP2)、第三ステップ(STP3)、第四ステップ(STP4))。このとき、作動コントローラ81bは突上げ速度が一番早い最外周のブロックBLK1の突上げ動作に連動してコレットCLTを上昇させる(第四ステップ(STP4a)、第五ステップ(STP5a)、第六ステップ(STP6a))。
作動コントローラ81bは、ブロックBLK1~BLK4の四段目の突上げ動作後所定時間経過して真空吸引を停止すると共にエアーの吹出しを開始する(第四ステップ(STP4))。その後、作動コントローラ81bは、コレットCLTを上昇させダイD全体をダイシングテープDTから剥離する。その後、作動コントローラ81bは、ブロックBLK1~BLK4を初期位置に戻す(第五ステップ(STP5))。作動コントローラ81bは、コレットを初期位置に戻るタイミングでエアーの吹出しを停止する。コレットCLTがダイDをピックアップして上昇しエアーの吹出しによりダイシングテープDTは突上げユニットTUからの離脱が可能にされる。
[第五動作例]
突上げユニットTUがブロックBLKの突上げ動作途中に何らかの不具合が発生した場合、中断してやり直し(リトライ)したり、中止したりするのではなく、その不具合の状況に応じて突上げ動作を可変にして実施(継続)する。
例えば、図3(a)の第一状態では、上述したように、ダイD周辺でダイシングテープDTが剥離されることになる。しかし、一方この時、ダイD周辺は下側に応力を受け、湾曲することになる。そうするとダイDとコレットCLT下面との間に隙間ができ、空気がコレットCLTの真空吸引系に流入することになる。その結果、当該真空吸引系に設けられたガス流量センサ87cの吸引量出力が増加してリークが検出される。最外周ブロックであるブロックBLK1が上昇中に該リークを検出し、リーク量が所定値以下の場合、突上げユニットTUの各ブロックBLK1~BLK4の駆動の動作をそのまま継続する。特に、最初に全ブロックBLK1~BLK4が上昇する時は、所定の範囲内で剥離が開始されるまでブロックBLK1~BLK4を上昇させる。すなわち、例えば、図4の突上げ動作シーケンスの場合、リークが発生しても第一ステップにおけるブロックBLK1~BLK4の上昇を継続する。これにより、動作中に発生した異常の程度により、そのまま着工しダイを救済することができる。なお、リーク量が所定値超の場合、突上げユニットTUの各ブロックBLK1~BLK4の駆動の動作を変更して実施したり、リトライしたり、中止したりする。
[第六動作例]
ピックアップするダイDの形状に合わせて、予め想定した動作条件に合わせて設定されたタイムチャートレシピに基づいて突上げユニットTUのブロックBLK1~BLK4の動作を行う。さらに、画像認識、レーザ変位計などの計測手段により、ピックアップするダイDの形状を測定、または、そのデバイスが持つ特有の形状を記憶し参照して、それに適した突上げ手順(ブロック動作順や高さ)が設定されたタイムチャートレシピを選択してピックアップを実施する。これにより、製品構造の影響により変形しているダイのピックアップを形状毎に最適化することが可能となる。
[第七動作例]
ピックアップするダイDのウェハ内の隣接(周囲)するエリアの状態に合わせて設定されたタイムチャートレシピに基づいて突上げユニットTUの各ブロックBLK1~BLK4の駆動(軸)の動作を行う。隣接するエリアのダイDの有無によりダイシングテープDTの伸びシロ等が大幅に変化するため、部分的にこれを伸ばす突上げ量が異なるため、これに合せた突上げ高さ、速度にて実施する。これにより、隣接するウェハ上のダイDの有無による影響を少なくすることができる。
[第八動作例]
突上げユニットTUの全ブロックBLK1~BLK4の上昇途中で中央付近のブロック(例えば、ブロックBLK4のみ、またはブロックBLK3およびブロックBLK4の両方)を下げる動作を行う。これにより、ボンディング時のボイド対策等で使用される、吸着面に凸型に曲線形状を持つコレットなどでのピックアップにおいても、安定したダイの突き上げ動作を行うことが可能となる。
[第九動作例]
事前に確認した突上げユニットTUのボールネジやギアのバックラッシュ分を補正してタイムチャートレシピを設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、突上げユニットTUの装置間の機差による影響を低減することが可能となる。
[第十動作例]
突上げユニットTUの各ブロックBLK1~BLK4の駆動(軸)の動作を、事前に評価した動作データから算出したパラメータに基づき設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
[第十一動作例]
外部PCでシミュレーションを行ったデータをタイムチャートレシピに設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
[第十二動作例]
実際の剥がれ状態を撮像装置等でモニタしてシミュレーションしたデータにフィードバックしてタイムチャートレシピに設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
[第十三動作例]
安定してピックアップしている場合、最外周のブロックBLK1を下げてセンサ87bによりリークを確認し、撮像装置等でダイDがダイシングテープDTから剥離していれば下降に移る。これにより、ダイの外周部が剥離していない状態で継続して剥離動作を行うことによるダイへのストレスを低減し、割れ欠けなしに常に安定した状態でダイのピックアップを行うことができる。
実施形態によれば、突上げユニットのブロックの動作をプログラムレシピにより自由に設定することができる。これにより、ダイへの低ストレス性または高速ピックアップ性の観点から対象製品品種、構造、材料の種類に応じた最適な各ブロックを動作させることができる。これにより、薄いダイのダイボンディングを割れ欠けなしに実施することができる。
また、実施形態によれば、動作中のダイの状況に応じた動作に動作途中でも切り替える(自由に設定する)ことができる。これにより、動作中に確認した状況に応じて、ステップ毎に動作を一旦停止したり、その途中で再開したりすることができる。これにより、ダイや材料、環境による変化に応じた適切な動作を実施することができる。
図20は実施例に係るダイボンダの概略を示す上面図である。図21は図20において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
半導体製造装置の一例であるダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板Sに実装するダイDを供給するダイ供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。
まず、ダイ供給部1は基板SのパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY軸方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。
ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY軸方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX軸方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図21も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX軸方向移動させる図示しない各駆動部を有する。
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板SのパッケージエリアP上にボンディングし、又は既に基板SのパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図22も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY軸方向に移動させるY駆動部43と、基板SのパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
搬送部5は、基板Sを掴み搬送する基板搬送爪51と、基板Sが移動する搬送レーン52と、を有する。基板Sは、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板Sは、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Sを渡す。
制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。
次に、ダイ供給部1の構成について図22、23を用いて説明する。図22は図21のダイ供給部の外観斜視図を示す図である。図23は図20のダイ供給部の主要部を示す概略断面図である。
ダイ供給部1は、水平方向(XY軸方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。
ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、ダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、剥離工程を説明する。
次に、突上げユニット13について図24~29を用いて説明する。図24は実施例に係る突上げユニットの外観斜視図である。図25は図24の第1ユニットの一部の上面図である。図26は図24の第2ユニットの一部の上面図である。図27は図24の第3ユニットの一部の上面図である。図28は図24の突上げユニットの縦断面図である。図29は図24の突上げユニットの縦断面図である。
突上げユニット13は、第1ユニット13aと、第1ユニット13aが装着される第2ユニット13bと、第2ユニット13bが装着される第3ユニット13cと、を備える。第2ユニット13bおよび第3ユニット13cは品種に関係なく共通な部分で、第1ユニット13aは品種ごとに取替可能な部分である。
第1ユニット13aはブロックA1~A4を有するブロック部13a1と、複数の吸着孔を有するドームヘッド13a2と、吸引孔13a3と、ドーム吸着の吸引孔13a4と、を有し、第2ユニット13bの同心円状のブロックB1~B4の上下運動を同心四角状の4つのブロックA1~A4の上下運動に変換する。ブロックA1~A4は実施形態のブロックBLK4~BLK1に対応する。4つのブロックA1~A4は独立に上下運動が可能である。同心四角状のブロックA1~A4の平面形状はダイDの形状に合うように構成される。ダイサイズが大きい場合は、同心四角状のブロックの数は4つよりも多く構成される。これは、第3ユニットの複数の出力部および第2ユニットの同心円状のブロックが互いに独立に上下動する(上下動しない)ことにより可能となっている。4つのブロックA1~A4の突上げ速度、突上げ量をプログラマブルに設定可能である。
第2ユニット13bは、円管状のブロックB1~B6と、外周部13b2と、を有し、第1ユニット13aの円周上に配置される出力部C1~C6の上下運動を同心円状の6つのブロックB1~B6の上下運動に変換する。6つのブロックB1~B6は独立に上下運動が可能である。ここで、第1ユニット13aは4つのブロックA1~A4しか有さないので、ブロックB5,B6は使用されない。
第3ユニット13cは中央部13c0と6つの周辺部13c1~13c6とを備える。中央部13c0は上面の円周上に等間隔に配置され独立して上下する6つの出力部C1~C6を有する。周辺部13c1~13c6はそれぞれ出力部C1~C6を互いに独立に駆動可能である。周辺部13c1~13c6はそれぞれモータM1~M6を備え、中央部13c0にはモータの回転をカムまたはリンクによって上下動に変換するプランジャ機構P1~P6を備える。プランジャ機構P1~P6は出力部C1~C6に上下動を与える。なお、モータM2、M5およびプランジャ機構P2、P5は図示されていない。ここで、第1ユニット13aは4つのブロックA1~A4しか有さないので、周辺部13c5,13c6は使用されない。よって、モータM5,M6、プランジャ機構P5,P6、出力部C5,C6は使用されない。出力部C1~C4は実施形態のニードルNDL1~NDL4に対応する。
次に、突上げユニットとコレットとの関係について図30を用いて説明する。図30は実施例に係る突上げユニットとピックアップヘッドのうちコレット部との構成を示した図である。
図30に示すようにコレット部20は、コレット22と、コレット22を保持するコレットホルダー25と、それぞれに設けられダイDを吸着するための吸引孔22v、25vとを有する。コレット22のダイを吸着する吸着面はダイDと略同じ大きさである。
第1ユニット13aは上面周辺部にドームヘッド13a2を有する。ドームヘッド13a2は複数の吸着孔HLと空洞部CVとを有し、吸引孔13a3から吸引して、コレット22でピックアップされるダイDの周辺のダイDdをダイシングテープ16を介して吸引する。図17ではブロック部13a1の周囲に吸着孔HLを一列のみ示しているが、ピックアップ対象でないダイDdを安定し保持するために複数列設けている。同心四角状のブロックA1~A4の各ブロックの間の隙間A1v、A2v、A3vおよび第1ユニット13aのドーム内の空洞部を介してドーム吸着の吸引孔13a4から吸引して、コレット22でピックアップされるダイDをダイシングテープ16を介して吸引する。吸引孔13a3からの吸引と吸引孔13a4からの吸引は独立に行うことができる。
本実施例の突上げユニット13は、第1ユニットのブロックの形状、ブロックの数を変更することにより、種々のダイに適用可能であり、例えばブロック数が6つの場合は、ダイサイズが20mm□以下のダイに適用可能である。第3ユニットの出力部の数、第2ユニットの同心円状のブロックの数および第1ユニットの同心四角状のブロックの数を増やすことにより、ダイサイズが20mm□より大きいダイにも適用可能である。
次に、制御部8について図31を用いて説明する。図31は図20のダイボンダの制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。制御・演算装置81および記憶装置82は実施形態のメインコントローラ81aに対応し、モータ制御装置83eは実施形態の作動コントローラ81bに対応する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDやSSD等で構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。
制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板SのパッケージエリアPの位置決め、並びにダイDおよび基板Sの表面検査を行う。制御・演算装置81が算出したダイDおよび基板SのパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板SのパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。
次に、上述した構成による突上げユニット13によるピックアップ動作について図32を用いて説明する。図32はピックアップ動作の処理フローを示すフローチャートである。
ステップS1:制御部8はピックアップするダイDが突上げユニット13の真上に位置するようにウェハ保持台12を移動し、ダイシングテープ16の裏面に第3ユニットの上面が接触するように突上げユニット13を移動する。このとき、図30に示すように、制御部8は、ブロック部13a1の各ブロックA1~A4がドームヘッド13a2の表面と同一平面を形成するようにし、ドームヘッド13a2の吸着孔HLと、ブロック間の隙間A1v、A2v、A3vとによってダイシングテープ16を吸着する。
ステップS2:制御部8は、コレット部20を下降させ、ピックアップするダイDの上に位置決めし、吸引孔22v、25vによってダイDを吸着する。
ステップS3:制御部8は、ブロック部13a1の各ブロックA1~A4を上昇させて剥離動作を行う。ここで、制御部8は、例えば、実施形態の第一のタイムチャートレシピ(図6)に基づいて制御を行う。すなわち、制御部8はモータM4,M3、M2,M1でそれぞれプランジャ機構P4,P3、P2,P1を駆動し、出力部C4,C3,C2,C1およびブロックB4,B3,B2,B1を介してブロックA4,A3,A2,A1を200μm上昇させて停止させる。次に、制御部8はモータM4でプランジャ機構P4を駆動し、出力部C4およびブロックB4を介して最も外側のブロックA4のみを-50μmまで下降させ停止させる。次に、制御部8はモータM3でプランジャ機構P3を駆動し、出力部C3およびブロックB3を介して2番目に外側のブロックA3のみを-50μmまで下させ停止させる。次に、制御部8はモータM2でプランジャ機構P2を駆動し、出力部C2およびブロックB2を介して3番目に外側のブロックA2のみを-50μmまで下降させ停止させる。最後に、制御部8はモータM1でプランジャ機構P1を駆動し、出力部C1およびブロックB1を介して最も内側のブロックA1のみを0μmまで下降させ停止させる。
ステップS4:制御部8はコレットを上昇させる。ステップS3の最後の状態では、ダイシングテープ16とダイDとの接触面積はコレットの上昇により剥離できる面積となり、コレット22の上昇によりダイDを剥離することができる。
ステップS5:制御部8はブロック部13a1の各ブロックA1~A4がドームヘッド13a2の表面と同一平面を形成するようにし、ドームヘッド13a2の吸着孔HLと、ブロック間の隙間A1v、A2v、A3vとによるダイシングテープ16の吸着を停止する。制御部8はダイシングテープ16の裏面から第1ユニットの上面が離れるように突上げユニット13を移動する。
制御部8はステップS1~S5を繰り返して、ウェハ11の良品のダイをピックアップする。
次に、実施例に係るダイボンダを用いた半導体装置の製造方法について図33を用いて説明する。図33は図20の半導体装置の製造方法を示すフローチャートである。
ステップS11:ウェハ11から分割されたダイDが貼付されたダイシングテープ16を保持したウェハリング14をウェハカセット(不図示)に格納し、ダイボンダ10に搬入する。制御部8はウェハリング14が充填されたウェハカセットからウェハリング14をダイ供給部1に供給する。また、基板Sを準備し、ダイボンダ10に搬入する。制御部8は基板供給部6で基板Sを基板搬送爪51に取り付ける。
ステップS12:制御部8は上述したようにダイDを剥離し、剥離したダイDをウェハ11からピックアップする。このようにして、ダイアタッチフィルム18と共にダイシングテープ16から剥離されたダイDは、コレット22に吸着、保持されて次工程(ステップS13)に搬送される。そして、ダイDを次工程に搬送したコレット22がダイ供給部1に戻ってくると、上記した手順に従って、次のダイDがダイシングテープ16から剥離され、以後同様の手順に従ってダイシングテープ16から1個ずつダイDが剥離される。
ステップS13:制御部8はピックアップしたダイを基板S上に搭載又は既にボンディングしたダイの上に積層する。制御部8はウェハ11からピックアップしたダイDを中間ステージ31に載置し、ボンディングヘッド41で中間ステージ31から再度ダイDをピックアップし、搬送されてきた基板Sにボンディングする。
ステップS14:制御部8は基板搬出部7で基板搬送爪51からダイDがボンディングされた基板Sを取り出す。ダイボンダ10から基板Sを搬出する。
上述したように、ダイDは、ダイアタッチフィルム18を介して基板S上に実装され、ダイボンダから搬出される。その後、ワイヤボンディング工程でAuワイヤを介して基板Sの電極と電気的に接続される。続いて、ダイDが実装された基板Sがダイボンダに搬入されて基板S上に実装されたダイDの上にダイアタッチフィルム18を介して第2のダイDが積層され、ダイボンダから搬出された後、ワイヤボンディング工程でAuワイヤを介して基板Sの電極と電気的に接続される。第2のダイDは、前述した方法でダイシングテープ16から剥離された後、ペレット付け工程に搬送されてダイDの上に積層される。上記工程が所定回数繰り返された後、基板Sをモールド工程に搬送し、複数個のダイDとAuワイヤとをモールド樹脂(図示せず)で封止することによって、積層パッケージが完成する。
上述したように、基板上に複数個のダイを三次元的に実装する積層パッケージを組み立てに際しては、パッケージ厚の増加を防ぐために、ダイの厚さを20μm以下まで薄くすることが要求される。一方、ダイシングテープの厚さは100μm程度であるから、ダイシングテープの厚みは、ダイの厚みの4~5倍にもなっている。
このような薄いダイをダイシングテープから剥離させようとすると、ダイシングテープの変形に追従したダイの変形がより顕著に発生しやすくなるが、本実施形態のダイボンダではダイシングテープからダイをピックアップする際のダイの損傷を低減することができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、第1ユニットの複数のブロックは同心四角状のものについて説明したが、同心円形状や同心楕円形状のものであってもよいし、四角状ブロックを平行に並べて構成してもよい。
また、実施例では、ダイアタッチフィルムを用いる例を説明したが、基板に接着剤を塗布するプリフォーム部を設けてダイアタッチフィルムを用いなくてもよい。
また、実施例では、ダイ供給部からダイをピックアップヘッドでピックアップして中間ステージに載置し、中間ステージに載置されたダイをボンディングヘッドで基板にボンディングするダイボンダについて説明したが、これに限定されるものではなく、ダイ供給部からダイをピックアップする半導体製造装置に適用可能である。
例えば、中間ステージとピックアップヘッドがなく、ダイ供給部のダイをボンディングヘッドで基板にボンディングするダイボンダにも適用可能である。
また、中間ステージがなく、ダイ供給部からダイをピックアップしダイピックアップヘッドを上に回転してダイをボンディングヘッドに受け渡しボンディングヘッドで基板にボンディングするフリップチップボンダに適用可能である。
また、中間ステージとボンディングヘッドがなく、ダイ供給部からピックアップヘッドでピックアップしたダイをトレイ等に載置するダイソータに適用可能である。
100:半導体製造装置
81b:作動コントローラ
BH:ヘッド
BLK1~BLK4:ブロック
コレット:CLT
D:ダイ
DP:ドームヘッド
DT:ダイシングテープ
TU:突上げユニット

Claims (14)

  1. ダイシングテープと接触する複数のブロックと、該複数のブロックの外側に設けられ、前記ダイシングテープが吸着可能なドームヘッドと、を有し、前記複数のブロックによりダイを前記ダイシングテープの下から突き上げる突上げユニットと、
    前記ダイを吸着するコレットを有し、上下動が可能なヘッドと、
    前記突上げユニットおよび前記ヘッドの動作を制御する制御部と、
    を備え、
    前記突上げユニットは、前記複数のブロックに対応して独立に動作する複数の駆動軸を有し
    前記制御部は、タイムチャートレシピに基づいて、前記複数の駆動軸によって前記複数のブロックの動作を制御するよう構成され
    前記タイムチャートレシピは、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度を含む設定項目がブロック毎およびステップ毎に設定可能であり、
    前記タイムチャートレシピは前記設定項目が異なる複数のタイムチャートレシピから選択される半導体製造装置。
  2. 請求項1の半導体製造装置において、
    さらに、前記突上げユニットの突上げ状況を検知可能な検出器を備え、
    前記制御部は、一つの突上げシーケンスの間における前記検出器の検出結果に基づいて、前記タイムチャートレシピを書き換えることによって前記一つの突上げシーケンスの内の動作を変更するよう構成される半導体製造装置。
  3. 請求項2の半導体製造装置において、
    GUIによって予め用意された前記複数のタイムチャートレシピから一つのタイムチャートレシピを選択し、前記選択されたタイムチャートレシピの設定項目に入力するよう構成される半導体製造装置。
  4. 請求項1の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第一タイムチャートレシピは、さらに、前記ステップの時間を設定可能に構成される半導体製造装置。
  5. 請求項1の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第二タイムチャートレシピは、さらに、各ブロックの上昇または下降が終了してから次のステップの開始時間である時間差を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  6. 請求項の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第三タイムチャートレシピは、さらに、前記ステップの時間および各ブロックの加速度を設定可能に構成される半導体製造装置。
  7. 請求項1の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第四タイムチャートレシピは、さらに、各ブロックの加速度および各ブロックの同期合せのための上昇または下降の終了後の待ち時間を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  8. 請求項の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第五タイムチャートレシピは、さらに、各ブロックの上昇または下降が終了してから次のステップの開始時間である時間差および前記時間差の基準となる基準時間を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  9. 請求項6の半導体製造装置において、
    前記時間、前記速度、前記加速度および前記高さは、関数を入力して計算結果に基づいて設定するよう構成される半導体製造装置。
  10. 請求項1の半導体製造装置において、
    記複数の駆動軸はそれぞれモータを有する半導体製造装置。
  11. 請求項1の半導体製造装置において、
    前記ヘッドはピックアップヘッドであり、
    さらに、
    前記ピックアップヘッドでピックアップされるダイを載置する中間ステージと、
    前記中間ステージに載置されるダイを基板または既にボンディングされているダイの上にボンディングするボンディングヘッドと、
    を備える半導体製造装置。
  12. (a)ダイシングテープと接触する複数のブロックを有し、ダイを前記ダイシングテープの下から突き上げる突上げユニットと、前記ダイを吸着するコレットと、を備え、前記突上げユニットは、前記複数のブロックに対応して独立に動作する複数の駆動軸を有する半導体製造装置に、前記ダイシングテープを保持するウェハリングを搬入する工程と、
    (b)前記突き上げユニットで前記ダイを突き上げて前記コレットで前記ダイをピックアップする工程と、
    を備え、
    前記(b)工程は、設定項目が異なる複数のタイムチャートレシピから選択されたタイムチャートレシピに基づいて、前記複数の駆動軸によって前記複数のブロックの上昇または下降し、
    前記タイムチャートレシピは、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度を含む前記設定項目がブロック毎およびステップ毎に設定可能である半導体装置の製造方法。
  13. 請求項12の半導体装置の製造方法において、さらに、
    (c)前記ダイを基板または既にボンディングされているダイの上にボンディングする工程を備える半導体装置の製造方法。
  14. 請求項13の半導体装置の製造方法において、
    前記(b)工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
    前記(c)工程はさらに前記中間ステージから前記ダイをピックアップする工程を有する半導体装置の製造方法。
JP2019056583A 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法 Active JP7274902B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
TW109104479A TWI747162B (zh) 2019-03-25 2020-02-13 半導體製造裝置及半導體裝置之製造方法
US16/813,126 US11569118B2 (en) 2019-03-25 2020-03-09 Semiconductor manufacturing apparatus and manufacturing method for semiconductor device
KR1020200029081A KR102339277B1 (ko) 2019-03-25 2020-03-09 반도체 제조 장치 및 반도체 장치의 제조 방법
CN202410581591.XA CN118448310A (zh) 2019-03-25 2020-03-24 半导体制造装置以及半导体器件的制造方法
CN202010215741.7A CN111739818B (zh) 2019-03-25 2020-03-24 半导体制造装置以及半导体器件的制造方法
KR1020210175723A KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법
US18/082,727 US20230120615A1 (en) 2019-03-25 2022-12-16 Semiconductor Manufacturing Apparatus and Manufacturing Method for Semiconductor Device
KR1020230035782A KR20230042000A (ko) 2019-03-25 2023-03-20 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2023075908A JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法
KR1020240072853A KR20240083136A (ko) 2019-03-25 2024-06-04 반도체 제조 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023075908A Division JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020161534A JP2020161534A (ja) 2020-10-01
JP7274902B2 true JP7274902B2 (ja) 2023-05-17

Family

ID=72604818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019056583A Active JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
JP2023075908A Active JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023075908A Active JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11569118B2 (ja)
JP (2) JP7274902B2 (ja)
KR (4) KR102339277B1 (ja)
CN (2) CN111739818B (ja)
TW (1) TWI747162B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2009004403A (ja) 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018120983A (ja) 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969553A (ja) * 1995-08-30 1997-03-11 Toshiba Corp 半導体装置の製造装置および製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008141068A (ja) * 2006-12-04 2008-06-19 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP5491748B2 (ja) * 2009-03-05 2014-05-14 株式会社東芝 半導体装置の製造装置および半導体装置の製造方法
JP5348084B2 (ja) * 2010-07-20 2013-11-20 パナソニック株式会社 チップピックアップ装置およびチップピックアップ方法
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP5954125B2 (ja) * 2012-02-07 2016-07-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR101360585B1 (ko) * 2012-07-23 2014-02-10 우리에이텍(주) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
JP5931772B2 (ja) 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置
JP2014192358A (ja) * 2013-03-27 2014-10-06 Canon Machinery Inc チップ剥離装置およびチップ剥離方法
JP6349496B2 (ja) * 2014-02-24 2018-07-04 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP6643197B2 (ja) * 2016-07-13 2020-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6637397B2 (ja) * 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6685245B2 (ja) * 2017-02-08 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018182278A (ja) * 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置
KR102120185B1 (ko) * 2017-07-26 2020-06-08 시바우라 메카트로닉스 가부시끼가이샤 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법
JP2019029650A (ja) 2017-07-26 2019-02-21 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
KR101856903B1 (ko) * 2017-07-27 2018-05-10 토와한국 주식회사 반도체 소자 몰딩 장치
JP6941513B2 (ja) * 2017-09-07 2021-09-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2009004403A (ja) 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018120983A (ja) 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN118448310A (zh) 2024-08-06
US20230120615A1 (en) 2023-04-20
KR102513375B1 (ko) 2023-03-24
TWI747162B (zh) 2021-11-21
KR20210153584A (ko) 2021-12-17
JP7472367B2 (ja) 2024-04-22
US20200312699A1 (en) 2020-10-01
JP2020161534A (ja) 2020-10-01
CN111739818A (zh) 2020-10-02
KR20230042000A (ko) 2023-03-27
KR20240083136A (ko) 2024-06-11
US11569118B2 (en) 2023-01-31
TW202105558A (zh) 2021-02-01
KR20200115135A (ko) 2020-10-07
KR102339277B1 (ko) 2021-12-14
JP2023087030A (ja) 2023-06-22
CN111739818B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
KR102540784B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI733164B (zh) 半導體製造裝置、頂出治具及半導體裝置之製造方法
JP7274902B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7237655B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2022114399A (ja) ダイボンディング装置および半導体装置の製造方法
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4375855B2 (ja) 半導体チップのピックアップ方法及びピックアップ装置
JP2024087682A (ja) 半導体製造装置、ピックアップ装置および半導体装置の製造方法
JP2024129751A (ja) 半導体製造装置、突上げユニットおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7274902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150