JP7274902B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7274902B2
JP7274902B2 JP2019056583A JP2019056583A JP7274902B2 JP 7274902 B2 JP7274902 B2 JP 7274902B2 JP 2019056583 A JP2019056583 A JP 2019056583A JP 2019056583 A JP2019056583 A JP 2019056583A JP 7274902 B2 JP7274902 B2 JP 7274902B2
Authority
JP
Japan
Prior art keywords
die
block
time chart
recipe
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019056583A
Other languages
English (en)
Other versions
JP2020161534A (ja
Inventor
剛 横森
達行 大久保
勇輝 名久井
浩 牧
直樹 岡本
明 齊藤
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2019056583A priority Critical patent/JP7274902B2/ja
Priority to TW109104479A priority patent/TWI747162B/zh
Priority to US16/813,126 priority patent/US11569118B2/en
Priority to KR1020200029081A priority patent/KR102339277B1/ko
Priority to CN202410581591.XA priority patent/CN118448310A/zh
Priority to CN202010215741.7A priority patent/CN111739818B/zh
Publication of JP2020161534A publication Critical patent/JP2020161534A/ja
Priority to KR1020210175723A priority patent/KR102513375B1/ko
Priority to US18/082,727 priority patent/US20230120615A1/en
Priority to KR1020230035782A priority patent/KR20230042000A/ko
Priority to JP2023075908A priority patent/JP7472367B2/ja
Application granted granted Critical
Publication of JP7274902B2 publication Critical patent/JP7274902B2/ja
Priority to KR1020240072853A priority patent/KR20240083136A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

本開示は半導体製造装置に関し、例えば突上げユニットを備えるダイボンダに適用可能である。
一般に、ダイと呼ばれる半導体チップを、例えば、配線基板やリードフレームなど（以下、総称して基板という。）の表面に搭載するダイボンダにおいては、一般的に、コレット等の吸着ノズルを用いてダイを基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。
ダイボンダ等の半導体製造装置によるダイボンディング工程の中には、半導体ウェハ（以下、ウェハという。）から分割されたダイを剥離する剥離工程がある。剥離工程では、ダイシングテープ裏面から突上げユニットによってダイを突き上げて、ダイ供給部に保持されたダイシングテープから、１個ずつ剥離し、コレット等の吸着ノズルを使って基板上に搬送する。
例えば、特開２００５－１１７０１９号公報（特許文献１）によれば、ダイシングテープに貼り付けられた複数のダイのうち剥離対象のダイを突き上げてダイシングテープから剥離する際に、吸着駒（突上げユニット）は、プッシャの一駆動軸により、複数段のブロックをピラミッド状に押し上げることでダイの周辺から低ストレスにダイシングテープから剥離している。
特開２００５－１１７０１９号公報 特開２０１７－２２４６４０号公報
近年、ダイ積層パッケージや３Ｄ－ＮＡＮＤ（３次元ＮＡＮＤフラッシュ）の出現によって、ウェハ（ダイ）はより薄くなってきている。ダイが薄くなると、ダイシングテープの粘着力に比べてダイの剛性が極めて低くなる。そのため、例えば、数十μｍ以下の薄ダイをピックアップするにはダイに掛かるストレスを軽減させること（低ストレス化）が必要である。
上述の一駆動軸による複数段のブロックの突上げでは、各ブロックの動作順序（突上げシーケンス）および突上げ量が機構的に一定に制限されているため、ダイシングテープの種類、ダイの厚さなどの条件が変わった場合、ブロックの動作順序や突上げ量が最適とは限らない。
本開示の課題は突上げシーケンスの変更が容易な半導体製造装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイシングテープと接触する複数のブロックを有る突上げユニットと、前記ダイを吸着するコレットを有し、上下動が可能なヘッドと、前記突上げユニットおよび前記ヘッドの動作を制御する制御部と、を備える。前記突上げユニットは、前記複数のブロックのそれぞれが独立して動作が可能なように構成される。前記制御部は、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度をブロック毎およびステップ毎に設定可能なタイムチャートレシピに基づいて前記複数のブロックの動作を制御するよう構成される。
上記半導体製造装置によれば、突上げシーケンスの変更を容易にすることが可能である。
実施形態の半導体装置の構成を示す概略図である。 ダイシングテープに接触している状態の突上げユニットの要部断面図である。 ＲＭＳの突上げシーケンスの一例を示す図である。 図３のシーケンスの第一のタイムチャートレシピの一例を説明する図である。 図３のシーケンスの第一のタイムチャートレシピの他例を説明する図である。 図５の第一のタイムチャートレシピの数値例を示す図である。 図３のシーケンスの第二のタイムチャートレシピの一例を説明する図である。 図７の第二のタイムチャートレシピの数値例を示す図である。 第三のタイムチャートレシピを説明する図である。 図９の第三のタイムチャートレシピの一例を説明する図である。 第四のタイムチャートレシピを説明する図である。 第五のタイムチャートレシピを説明する図である。 第六のタイムチャートレシピを説明する図である。 第一動作例の突上げシーケンスを示す図である。 第一動作例の突上げシーケンスのブロック動作タイミングを示す図である。 第二動作例の突上げシーケンスを示す図である。 第二動作例の突上げシーケンスのブロック動作タイミングを示す図である。 第三動作例の突上げシーケンスを示す図である。 第四動作例の突上げシーケンスを示す図である。 実施例に係るダイボンダを上から見た概念図である。 図２０において矢印Ａ方向から見たときにピックアップヘッドおよびボンディングヘッドの動作を説明する図である。 図２０のダイ供給部の外観斜視図を示す図である。 図２０のダイ供給部の主要部を示す概略断面図である。 図２２の突上げユニットの外観斜視図である。 図２４の第１ユニットの一部の上面図である。 図２４の第２ユニットの一部の上面図である。 図２４の第３ユニットの一部の上面図である。 図２４の突上げユニットの縦断面図である。 図２４の突上げユニットの縦断面図である。 実施例に係る突上げユニットとピックアップヘッドのうちコレット部との構成を示した図である。 図２０のダイボンダの制御系の概略構成を示すブロック図である。 図２０のダイボンダのピックアップ動作を説明するためのフローチャートである。 実施例に係る半導体装置の製造方法を説明するためのフローチャートである。
以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
＜実施形態＞
まず、実施形態における半導体製造装置について図１を用いて説明する。図１は実施形態における半導体装置の構成を示す概略図である。
実施形態における半導体製造装置１００は、メインコントローラ８１ａと作動コントローラ８１ｂとモニタ８３ａとタッチパネル８３ｂとブザー８３ｇとを有する制御部を備える。半導体製造装置１００は、さらに、作動コントローラ８１ｂに制御されるＸＹテーブル８６ａとＺ駆動部８６ｂと突上げユニットＴＵとを備える。半導体製造装置１００は、さらに、Ｚ駆動部８６ｂにより上下動するヘッド（ボンディングヘッドまたはピックアップヘッド）ＢＨとヘッドＢＨの先端に設けられるコレットＣＬＴとを備える。半導体製造装置１００は、さらに、突上げユニットＴＵの位置を検出するセンサ８７ａと圧力および流量を検出するセンサ８７ｂとコレットＣＬＴのガス流量を検知するセンサ８７ｃを備える。突上げユニットＴＵはダイシングテープを真空吸着する機能とダイシングテープにエアーを吹き上げる機能とを備える。
次に、複数段の突上げブロックを有する突上げユニットＴＵについて図２を用いて説明する。図２はダイシングテープに接している状態の突上げユニットの要部断面図である。
突上げユニットＴＵはブロックＢＬＫ１～ＢＬＫ４を有するブロック部ＢＬＫと、ダイシングテープＤＴを吸着する複数の吸引孔（不図示）を有するドームヘッドＤＰと、を有する。四つのブロックＢＬＫ１～ＢＬＫ４はニードルＮＤＬ４～ＮＤＬ１により独立に上下運動が可能である。同心四角状のブロックＢＬＫ１～ＢＬＫ４の平面形状はダイＤの形状に合うように構成される。
例えば、突上げユニットＴＵは、ブロックＢＬＫ１～ＢＬＫ４を同時に突上げ、その後さらに、ブロックＢＬＫ２～ＢＬＫ４を同時に突上げ、その後さらに、ブロックＢＬＫ３，ＢＬＫ４を同時に突上げ、その後さらに、ブロックＢＬＫ４を突上げてピラミッド状にしたり、ブロックＢＬＫ１～ＢＬＫ４を同時に突上げてからブロックＢＬＫ１、ブロックＢＬＫ２、ブロックＢＬＫ３の順に下げたりする。後者を本開示ではＲＭＳ（Reverse Multi Step）という。
ＲＭＳの動作について図３、４を用いて説明する。図３はＲＭＳの突上げシーケンスの一例を示す断面図であり、図３（ａ）は第一状態を示す図、図３（ｂ）は第二状態を示す図、図３（ｃ）は第三状態を示す図、図３（ｄ）は第四状態を示す図である。図４は図３のシーケンスの第一のタイムチャートレシピの一例を説明する図であり、図４（ａ）は図３のシーケンスのブロック動作タイミングの一例を示す図であり、図４（ｂ）は図４（ａ）のブロック動作タイミングに対応するタイムチャートレシピの一例を示す図である。
ピックアップ動作はダイシングテープＤＴ上の目的とするダイＤが突上げユニットＴＵとコレットＣＬＴに位置決めされるところから開始する。位置決めが完了すると突上げユニットＴＵの図示していない吸引孔および間隙を介して真空引きすることによって、ダイシングテープＤＴが突上げユニットＴＵの上面に吸着される。このとき、ブロックＢＬＫ１～ＢＬＫ４の上面はドームプレートＤＰの上面と同一の高さ（初期位置）にある。その状態で真空供給源から真空が供給され、コレットＣＬＴがダイＤのデバイス面に向けて真空引きしながら降下し、着地する。
その後、図３（ａ）に示すように、ブロックＢＬＫ１～ＢＬＫ４が同時に所定の高さ（ｈ１）まで一定の速度（ｓ１）で上昇して第一状態（State1）になる。ここで、図４（ａ）に示すように、ブロックＢＬＫ１～ＢＬＫ４がｈ１に到達する時間をｔ１とすると、ｔ１＝ｈ１／ｓ１である。その後、所定時間（ｔ２）待機する。ダイＤはコレットＣＬＴとブロックＢＬＫ１～ＢＬＫ４に挟まれたまま上昇するが、ダイシングテープＤＴの周辺部は突上げユニットＴＵの周辺であるドームプレートＤＰに真空吸着されたままなので、ダイＤの周辺で張力が生じ、その結果、ダイＤ周辺でダイシングテープＤＴの剥離が開始されることになる。
続いて、図３（ｂ）に示すように、ブロックＢＬＫ１がドームプレートＤＰの上面よりも下の所定の高さ（－ｈ２）に一定の速度（ｓ２）で下降して第二状態（State2）になる。ここで、図４（ａ）に示すように、ブロックＢＬＫ１が所定の高さ（－ｈ２）に到達する時間をｔ３とすると、ｔ３＝（ｈ１＋ｈ２）／ｓ２である。ブロックＢＬＫ１がドームプレートＤＰの上面よりも下がることにより、ダイシングテープＤＴの支えがなくなり、ダイシングテープＤＴの張力によりダイシングテープＤＴの剥離が進行する。
続いて、図３（ｃ）に示すように、ブロックＢＬＫ２がドームプレートＤＰの上面よりも下の所定の高さ（－ｈ２）に一定の速度（ｓ２）で下降して第三状態（State3）になる。ここで、図４（ａ）に示すように、ブロックＢＬＫ２が所定の高さ（－ｈ２）に到達する時間をｔ４とすると、ｔ４＝（ｈ１＋ｈ２）／ｓ２である。ブロックＢＬＫ２がドームプレートＤＰの上面よりも下がることにより、ダイシングテープＤＴの支えがなくなり、ダイシングテープＤＴの張力によりダイシングテープＤＴの剥離がさらに進行する。
続いて、図３（ｄ）に示すように、ブロックＢＬＫ３がドームプレートＤＰの上面よりも下の所定の高さ（－ｈ２）に一定の速度（ｓ２）で下降して第四状態（State4）になる。ここで、図４（ａ）に示すように、ブロックＢＬＫ３が所定の高さ（－ｈ２）に到達する時間をｔ５とすると、ｔ５＝（ｈ１＋ｈ２）／ｓ２である。ブロックＢＬＫ３がドームプレートＤＰの上面よりも下がることにより、ダイシングテープＤＴの支えがなくなり、ダイシングテープＤＴの張力によりダイシングテープＤＴの剥離がさらに進行する。
その後、コレットＣＬＴを上方に引き上げる。また、図４（ａ）に示すように、第四状態から所定時間（ｔ６）後ブロックＢＬＫ１～ＢＬＫ３が一定の速度（ｓ３）で上昇し、ブロックＢＬＫ４が一定の速度（ｓ４）で下降し初期位置に戻る。ここで、ブロックＢＬＫ１～ＢＬＫ３が初期位置に到達する時間をｔ８とすると、ｔ８＝ｈ２／ｓ３であり、ブロックＢＬＫ４が初期位置に到達する時間をｔ９とすると、ｔ９＝ｈ１／ｓ４である。これにより、ダイＤをダイシングテープＤＴから剥がす作業が完了する。
次に、ＲＭＳの動作の設定方法および制御について図４を用いて説明する。
図４（ｂ）に示すように、突上げユニットＴＵの各ブロックＢＬＫ１，ＢＬＫ２，ＢＬＫ３，ＢＬＫ４の動作を、ブロック毎およびステップ毎にステップの時間、ブロックの上昇または下降の速度、ブロックの高さ（位置）が設定される第一のタイムチャートレシピに基づいてメインコントローラ８１ａおよび作動コントローラ８１ｂは各ブロックＢＬＫ１，ＢＬＫ２，ＢＬＫ３，ＢＬＫ４をそれぞれ駆動するニードルＮＤＬ４、ＮＤＬ３，ＮＤＬ２，ＮＤＬ１を制御するよう構成される。
設定項目の異なる複数のタイムチャートレシピを用意しておき、ユーザは、ＧＵＩ（Graphical User Interface）によって複数のタイムチャートレシピから一つのタイムチャートレシピを選択し、選択したタイムチャートレシピの項目に設定値を入力する。または、ユーザは、予め設定値が入力されたタイムチャートレシピを外部機器からダイボンダ等の半導体製造装置にデータ通信するか、または、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）から半導体製造装置にインストールする。また、メインコントローラ８１ａはセンサ８７ａ，８７ｂ，８７ｃ等により検知した状態に基づいてリアルタイムにタイムチャートレシピを書換えて作動コントローラ８１ｂに指示して突上げ動作の変更が可能である。
（第一のタイムチャートレシピ）
図４（ｂ）の第一のタイムチャートレシピに基づく動作について詳細に説明する。
（１）ブロックＢＬＫ１
第一ステップ（ＳＴＥＰ１）の時間は、（ｔ１＋ｔ２）であり、作動コントローラ８１ｂはブロックＢＬＫ１を第一ステップの始まりからｓ１の速度でｈ１の高さまで上昇させ、ｈ１の高さで状態を維持する。ブロックＢＬＫ１の第一ステップ（ＳＴＥＰ１）は図３（ａ）の第一状態に対応する。
第二ステップ（ＳＴＥＰ２）の時間は、（ｔ３＋ｔ４＋ｔ５＋ｔ６）であり、作動コントローラ８１ｂはブロックＢＬＫ１を第二ステップの始まりからｓ２の速度で－ｈ２の高さまで下降させ、－ｈ２の高さで状態を維持する。ブロックＢＬＫ１の第二ステップ（ＳＴＥＰ２）は図３（ｂ）の第二状態から第四状態に対応する。
第三ステップ（ＳＴＥＰ３）の時間は、ｔ７であり、作動コントローラ８１ｂはブロックＢＬＫ１を第三ステップの始まりからｓ３の速度で初期位置（高さが０）まで上昇させる。
（２）ブロックＢＬＫ２
第一ステップ（ＳＴＥＰ１）の時間は、（ｔ１＋ｔ２＋ｔ３）であり、作動コントローラ８１ｂはブロックＢＬＫ２を第一ステップの始まりからｓ１の速度でｈ１の高さまで上昇させ、ｈ１の高さで状態を維持する。ブロックＢＬＫ２の第一ステップ（ＳＴＥＰ１）は図３（ａ）の第一状態および図３（ｂ）の第二状態に対応する。
第二ステップ（ＳＴＥＰ２）の時間は、（ｔ４＋ｔ５＋ｔ６）であり、作動コントローラ８１ｂはブロックＢＬＫ２を第二ステップの始まりからｓ２の速度で－ｈ２の高さまで下降させ、－ｈ２の高さで状態を維持する。ブロックＢＬＫ２の第二ステップ（ＳＴＥＰ２）は図３（ｃ）の第三状態および図３（ｄ）の第四状態に対応する。
第三ステップ（ＳＴＥＰ３）の時間は、ｔ７であり、作動コントローラ８１ｂはブロックＢＬＫ２を第三ステップの始まりからｓ３の速度で初期位置（高さが０）まで上昇させる。
（３）ブロックＢＬＫ３
第一ステップ（ＳＴＥＰ１）の時間は、（ｔ１＋ｔ２＋ｔ３＋ｔ４）であり、作動コントローラ８１ｂはブロックＢＬＫ３を第一ステップの始まりからｓ１の速度でｈ１の高さまで上昇させ、ｈ１の高さで状態を維持する。ブロックＢＬＫ３の第一ステップ（ＳＴＥＰ１）は図３（ａ）の第一状態、図３（ｂ）の第二状態および図３（ｃ）第三状態に対応する。
第二ステップ（ＳＴＥＰ２）の時間は、図４に示すように、（ｔ５＋ｔ６）であり、作動コントローラ８１ｂはブロックＢＬＫ３を第二ステップの始まりからｓ２の速度で－ｈ２の高さまで下降させ、－ｈ２の高さで状態を維持する。ブロックＢＬＫ３の第二ステップ（ＳＴＥＰ２）は図３（ｄ）の第四状態に対応する。
第三ステップ（ＳＴＥＰ３）の時間は、ｔ７であり、作動コントローラ８１ｂはブロックＢＬＫ３を第三ステップの始まりからｓ３の速度で初期位置（高さが０）まで上昇させる。
（４）ブロックＢＬＫ４
第一ステップ（ＳＴＥＰ１）の時間は、図４に示すように、（ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６）であり、作動コントローラ８１ｂはブロックＢＬＫ４を第一ステップの始まりから図４の第一のタイムチャートレシピで設定されたｓ１の速度でｈ１の高さまで上昇させ、ｈ１の高さで状態を維持する。ブロックＢＬＫ４の第一ステップ（ＳＴＥＰ１）は図３（ａ）の第一状態、図３（ｂ）の第二状態、図３（ｃ）の第三状態および図３（ｄ）の第四状態に対応する。
第二ステップ（ＳＴＥＰ２）の時間は、ｔ７であり、作動コントローラ８１ｂはブロックＢＬＫ４を第二ステップの始まりからｓ４の速度で初期位置（高さが０）まで下降させる。
（第一のタイムチャートレシピによる異なる動作タイミング例）
図３のシーケンスのブロック動作タイミングの他例について図５、６を用いて説明する。図５は図３のシーケンスの第一のタイムチャートレシピの他例を説明する図であり、図５（ａ）は図３のシーケンスのブロック動作タイミングの他例を示す図であり、図５（ｂ）は図５（ａ）のブロック動作タイミングに対応するタイムチャートレシピの一例を示す図である。図６は図５（ｂ）のタイムチャートレシピの数値例を示す図である。
図４のブロック動作タイミングでは、ブロックＢＬＫ２，ＢＬＫ３の下降動作はブロックＢＬＫ１，ＢＬＫ２の下降動作後に開始するが、図５のブロック動作タイミングでは、ブロックＢＬＫ１，ＢＬＫ２の下降動作中に、ブロックＢＬＫ２，ＢＬＫ３の下降動作を開始する。図５（ｂ）の第一のタイムチャートレシピの「時間」に設定される時間は図４（ｂ）の第一のタイムチャートレシピの「時間」に設定される時間よりも短い点を除いて、図５（ｂ）の第一のタイムチャートレシピは図４（ｂ）の第一のタイムチャートレシピと同様である。
図５（ｂ）のタイムチャートレシピの図４（ｂ）のタイムチャートレシピとの差異について説明する。
（１）ブロックＢＬＫ１
図５（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ１に対する設定値は、第三ステップ（ＳＴＥＰ３）を除いて、図４（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ１に対する設定値と同様である。図５（ｂ）の第二ステップ（ＳＴＥＰ２）の（ｔ４’＋ｔ５’＋ｔ６）の時間は図４（ｂ）の第二ステップ（ＳＴＥＰ２）の（ｔ４＋ｔ５＋ｔ６）の時間より短くなっている。ここで、ｔ４’＜ｔ４、ｔ５’＜ｔ５である。
（２）ブロックＢＬＫ２
図５（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ２に対する設定値は、第一ステップ（ＳＴＥＰ１）、第二ステップ（ＳＴＥＰ２）を除いて、図４（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ２に対する設定値と同様である。
第一ステップ（ＳＴＥＰ１）の時間は、図５（ｂ）に示すように、（ｔ１＋ｔ２＋ｔ１０）であり、図４（ｂ）の（ｔ１＋ｔ２＋ｔ３）よりも短くなっている。ここで、ｔ１０＜ｔ３である。
第二ステップ（ＳＴＥＰ２）の時間は、図５（ｂ）に示すように、（ｔ３－ｔ１０＋ｔ４’＋ｔ５’＋ｔ６）であり、図４（ｂ）の（ｔ４＋ｔ５＋ｔ６）よりも短くなっている。ここで、ｔ３－ｔ１０＋ｔ４’＝ｔ４、ｔ５’＜ｔ５である。
（３）ブロックＢＬＫ３
図５（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ３に対する設定値は、第一ステップ（ＳＴＥＰ１）および第二ステップ（ＳＴＥＰ２）を除いて、図４（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ３に対する設定値と同様である。
第一ステップ（ＳＴＥＰ１）の時間は、図５（ｂ）に示すように、（ｔ１＋ｔ２＋ｔ１０＋ｔ１１）であり、図４（ｂ）の（ｔ１＋ｔ２＋ｔ３＋ｔ４）よりも短くなっている。ここで、ｔ１０＜ｔ３、ｔ１１＜ｔ４である。
第二ステップ（ＳＴＥＰ２）の時間は、図５（ｂ）に示すように、（ｔ３＋ｔ４’＋ｔ５’－ｔ１０－ｔ１１＋ｔ６）であり、図４（ｂ）の（ｔ５＋ｔ６）と同じである。ここで、ｔ５＝（ｔ３＋ｔ４’＋ｔ５’－ｔ１０－ｔ１１）である。
（４）ブロックＢＬＫ４
図５（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ４に対する設定値は、第一ステップ（ＳＴＥＰ１）除いて、図４（ｂ）の第一のタイムチャートレシピのブロックＢＬＫ４に対する設定値と同様である。
第一ステップ（ＳＴＥＰ１）の時間は、図５（ｂ）に示すように、（ｔ１＋ｔ２＋ｔ３＋ｔ４’＋ｔ５’＋ｔ６）であり、図４（ｂ）の（ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６）よりも短くなっている。ここで、ｔ４’＜ｔ４、ｔ５’＜ｔ５である。
図６は図５（ｂ）において、ｔ１＝４０ｍｓ、ｔ２＝５０ｍｓ、ｔ３＝５０ｍｓ、ｔ４’＝ｔ５’＝１０ｍｓ、ｔ６＝６０ｍｓ、ｔ７＝３０ｍｓ、ｔ１０＝ｔ１１＝１０ｍｓ、ｓ１＝ｓ２＝ｓ３＝ｓ４＝５ｍｍ／ｓ、ｈ１＝２００μｍ、－ｈ２＝－５０μｍ、とした例である。
（第二のタイムチャートレシピ）
図５（ａ）のブロック動作タイミングは別のタイムチャートレシピ（第二のタイムチャートレシピ）でも設定することができる。第二のタイムチャートレシピについて図７、８を用いて説明する。
図７は図３のシーケンスの第二のタイムチャートレシピの一例を説明する図であり、図７（ａ）は図５（ａ）と同じブロック動作タイミングを示す図であり、図７（ｂ）は図５（ａ）のブロック動作タイミングに対応する第二のタイムチャートレシピの一例を示す図である。図８は図７（ｂ）のタイムチャートレシピの数値例を示す図である。
図７（ｂ）に示すように、第二のタイムチャートレシピは、図４（ｂ）の第一のタイムチャートレシピの時間の代わりに、各ブロックの動作を指示したブロック位置に到達したことを優先として各ステップを終了し、各ブロック間の処理時間の調整に動作時間差（時間差またはインターバル時間）を入力して各ブロック動作を実行する。言い換えると、時間差は各ブロックの上昇または下降が終了してから次のステップの開始する時間である。これにより、各ブロックの動作をステップ毎に確実に実施した上で、他のブロックとの動作の同期も取って動作させることができる。
第一のタイムチャートレシピでは各ステップの長さを時間で設定しているが、第二のタイムチャートレシピでは各ステップにおけるブロックの上昇または下降が終了してから次のステップにおけるブロックの上昇または下降が始まるまでの時間（以下、時間差またはインターバル時間という）で設定する。第二のタイムチャートレシピの「速度」および「高さ（位置）」は第一のタイムチャートレシピと同様である。
図７（ｂ）の第二のタイムチャートレシピに設定する「時間差」について説明する。
（１）ブロックＢＬＫ１
図７（ｂ）の第二のタイムチャートレシピのブロックＢＬＫ１に対する「時間差」の設定値は、図７（ａ）に示すように、第一ステップ（ＳＴＥＰ１）でｔ２、第二ステップ（ＳＴＥＰ２）で（ｔ４’＋ｔ５’＋ｔ６）、第三ステップ（ＳＴＥＰ３）でｔ９である。
（２）ブロックＢＬＫ２
図７（ｂ）の第二のタイムチャートレシピのブロックＢＬＫ２に対する「時間差」の設定値は、図７（ａ）に示すように、第一ステップ（ＳＴＥＰ１）で（ｔ２＋ｔ１０）、第二ステップ（ＳＴＥＰ２）で（ｔ５’＋ｔ６）、第三ステップ（ＳＴＥＰ３）でｔ９である。
（３）ブロックＢＬＫ３
図７（ｂ）の第二のタイムチャートレシピのブロックＢＬＫ２に対する「時間差」の設定値は、図７（ａ）に示すように、第一ステップ（ＳＴＥＰ１）で（ｔ２＋ｔ１０＋ｔ１１）、第二ステップ（ＳＴＥＰ２）でｔ６、第三ステップ（ＳＴＥＰ３）でｔ９である。
（４）ブロックＢＬＫ４
図７（ｂ）の第二のタイムチャートレシピのブロックＢＬＫ２に対する「時間差」の設定値は、図７（ａ）に示すように、第一ステップ（ＳＴＥＰ１）で（ｔ２＋ｔ３＋ｔ４’＋ｔ５’＋ｔ６）、第二ステップ（ＳＴＥＰ２）で０である。
図８は図７（ｂ）において、ｔ２＝５０ｍｓ、ｔ３＝５０ｍｓ、ｔ４’＝ｔ５’＝１０ｍｓ、ｔ６＝６０ｍｓ、ｔ９＝２０ｍｓ、ｔ１０＝ｔ１１＝１０ｍｓ、ｓ１＝ｓ２＝ｓ３＝ｓ４＝５ｍｍ／ｓ、ｈ１＝２００μｍ、－ｈ２＝－５０μｍ、とした例である。
（第三のタイムチャートレシピ）
タイムチャートレシピの別例について図９、１０を用いて説明する。図９は第三のタイムチャートレシピを示す図である。図１０は図９の第三のタイムチャートレシピの一例を説明する図であり、図１０（ａ）は図９の第三のタイムチャートレシピの数値例を示す図であり、図１０（ｂ）は図１０（ａ）の第三のタイムチャートレシピに対応するブロック動作タイミングの一例を示す図である。
図９に示すように、第三のタイムチャートレシピは、図４（ｂ）の第一のタイムチャートレシピの項目に加えて、ブロック毎の加速度の項目を有する。図１０（ａ）に示すような数値を設定すると、図１０（ｂ）に示すようなブロック動作タイミングになる。ここで、ｈ１＝２００μｍ、－ｈ２＝－５０μｍ、ｈ３＝２５μｍ、ｈ４＝１７５μｍ、－ｈ５＝－２５μｍである。これにより各ブロックＢＬＫ１～ＢＬＫ４の上昇速度を変化させる非線形の動作を可能とする。
（その他のタイムチャートレシピ）
タイムチャートレシピの他例について図１１～１３を用いて説明する。図１１は第四のタイムチャートレシピを示す図である。図１２は第五のタイムチャートレシピを示す図である。図１３は第六のタイムチャートレシピを示す図である。タイムチャートレシピのステップ（ＳＴＥＰ）は４の例を示しているが、ステップは４に限定されるものではなく、４未満でも５以上であってもよい。
図１１に示すように、第四のタイムチャートレシピは、第三のタイムチャートレシピと同様に加速度の項目を有し、指示したブロックの位置（高さ）に到達したことを優先として各ステップを終了し、次ぎのステップに進行する。これにより、動作速度の個体差等がある場合でも確実にブロック動作が終了した時点で、他の動作へ移行することができる。また、図１０に示すように、他の突上げブロックとの同期合わせのための動作終了後の待ち時間（タイマ時間）の項目を有する。また、第三のタイムチャートレシピと同様に、上昇速度を変形させるなどの非線形の動作を可能とすることができる。
図１２に示すように、第五のタイムチャートレシピは、第二のタイムチャートレシピの動作設定項目に加えて、各ステップの基準時間を設け、各ブロックの動作を指示したブロック位置に到達したことを優先として各ステップを終了し、各ブロック間の処理時間の調整に動作時間差を入力して各ブロック動作を実行する。これにより、各ブロックの動作をステップ毎に確実に実施した上で、他のブロックとの動作の同期も取って動作させ、また上昇速度を変形させるなどの非線形の動作を可能とすることができる。
図１３に示すように、第六のタイムチャートレシピは、第三のタイムチャートレシピの速度および加速度の項目に代えて速度算定値、加速算定値の項目を有し、速度、加速度、動作時間（時間）、高さ（位置）を算出する関数を入力して、計算結果による入力値で動作を行う。これにより、より複雑な非線形の動作を行うことができる。
上述したように、タイムチャートレシピの設定により、突上げユニットＴＵの各ブロックＢＬＫ１～ＢＬＫ４の動作を突上げ動作ステップの中で自由に設定することが可能であり、突上げユニットＴＵは種々の動作が可能である。その動作例を以下に説明する。
［第一動作例］
図３のＲＭＳの突上げシーケンスの一部を変更した第一動作例の突上げシーケンスについて図１４、１５を用いて説明する。図１４（ａ）は第一動作例の突上げブロックシーケンスの第一状態を示す図である。図１４（ｂ）は第一動作例の突上げブロックシーケンスの第二状態を示す図である。図１４（ｃ）は第一動作例の突上げブロックシーケンスの第三状態を示す図である。図１４（ｄ）は第一動作例の突上げブロックシーケンスの第四状態を示す図である。図１５は図１４のシーケンスのブロック動作タイミングの一例を示す図である。
図１４（ａ）に示すように、第一ステップ（ＳＴＥＰ１）では、ブロックＢＬＫ1～ＢＬＫ４をサイクル高さ（ここでは０）からダイＤの外周がダイシングテープＤＴから剥離する高さ以上に上昇させて第一状態にする。例えば、ブロックＢＬＫ1～ＢＬＫ４の突上げ高さは２５０μｍとし、ブロックＢＬＫ1～ＢＬＫ４の突上げ速度は１ｍｍ／ｓとすると、第一ステップの長さは２５０ｍｓである。ブロックＢＬＫ1～ＢＬＫ４の上昇により、ダイＤの外周のダイシングテープＤＴからの剥離が発生する。
図１４（ｂ）に示すように、第二ステップ（ＳＴＥＰ２）では、ブロックＢＬＫ２～ＢＬＫ４をさらに上昇させて初期突上げ高さにする一方、ブロックＢＬＫ１の上面におけるダイＤがダイシングテープＤＴから剥離する段差を確保するためブロックＢＬＫ１を下降させて第二状態にする。例えば、ブロックＢＬＫ1～ＢＬＫ４の突上げ高さはそれぞれ１００μｍ、３５０μｍ、３４０μｍ、３３０μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度は１ｍｍ／ｓとする。第二ステップの長さは１１５０ｍｓである。これにより、ブロックＢＬＫ１の上面（ブロックＢＬＫ２のエッジ）まで、ダイＤのダイシングテープＤＴからの剥離が進行する。このとき、コレットＣＬＴはダイＤを完全に吸着する。この動作までを、初期剥離動作（ダイ外周剥離動作）とする。
図１４（ｃ）に示すように、第三ステップ（ＳＴＥＰ３）では、ブロックＢＬＫ１、ブロックＢＬＫ２をサイクル高さまで所定の速度で下降させる。例えば、ブロックＢＬＫ1，ＢＬＫ２の突上げ速度（下降速度）は５ｍｍ／ｓとする。第三ステップの長さは１７０ｍｓである。ブロックＢＬＫ２の上面（ブロックＢＬＫ３のエッジ）まで、ダイＤのダイシングテープＤＴからの剥離が進行する。このとき、ダイＤはコレットＣＬＴに吸着されていて、ブロックＢＬＫ１の上面は剥離済みであり、ブロックＢＬＫ１の下降時のダイＤに変形がないか、変形があっても極少量である。
図１４（ｄ）に示すように、第四ステップ（ＳＴＥＰ４）では、ブロックＢＬＫ３をサイクル高さまで所定の速度で下降させる。例えば、ブロックＢＬＫ1，ＢＬＫ２の突上げ速度（下降速度）は５ｍｍ／ｓとする。ダイＤの裏面はブロックＢＬＫ４のエッジまでダイシングテープＤＴから剥離する。
上述したように、第一ステップおよび第二ステップで初期突上げ高さまでの上昇中に、ダイＤの外周のダイシングテープＤＴからの剥離とブロックＢＬＫ１上面までのダイＤのダイシングテープＤＴからの剥離を進行させる。この後の第三ステップで、ブロックＢＬＫ１の下降動作を行うことにより、ダイの変形を最小に抑えることができる。
［第二動作例］
第二動作例の突上げシーケンスについて図１６、１７を用いて説明する。図１６（ａ）は第二動作例の突上げブロックシーケンスの第一状態を示す図である。図１６（ｂ）は第二動作例の突上げブロックシーケンスの第二状態を示す図である。図１６（ｃ）は第二動作例の突上げブロックシーケンスの第三状態を示す図である。図１６（ｄ）は第二動作例の突上げブロックシーケンスの第四状態を示す図である。図１７は図１６のシーケンスのブロック動作タイミングの一例を示す図である。
図１６（ａ）に示すように、第一ステップ（ＳＴＥＰ１）では、ブロックＢＬＫ1～ＢＬＫ４を所定の高さまで所定の速度で上昇させて第一状態にする。例えば、ブロックＢＬＫ1～ＢＬＫ４の突上げ高さは、それぞれ１７５μｍ、１５０μｍ、１２５μｍ、１００μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度は１ｍｍ／ｓとする。第一ステップの長さは１７５ｍｓである。ブロックＢＬＫ1～ＢＬＫ４の上昇により、ダイＤの外周のダイシングテープＤＴからの剥離が発生する。
図１６（ｂ）に示すように、第二ステップ（ＳＴＥＰ２）では、ブロックＢＬＫ1～ＢＬＫ４を所定の高さまで所定の速度で下降させ、1stブロックＢＬＫ1を更に下降させて第二状態にする。ブロックＢＬＫ1～ＢＬＫ４の突上げ高さは、例えばそれぞれ－１７５μｍ、０μｍ、－２５μｍ、－５０μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度（下降速度）は１ｍｍ／ｓとする。第二ステップの長さは８５０ｍｓである。ブロックＢＬＫ1の上面のダイＤがダイシングテープＤＴから剥離する。剥離したダイＤの外周部をドームプレートＤＰの上面とコレットＣＬＴで挟んだ状態で、ブロックＢＬＫ１の上面のダイＤをダイシングテープＤＴから剥離することにより、ダイＤの変形を低減する。
図１６（ｃ）に示すように、第三ステップ（ＳＴＥＰ３）では、ブロックＢＬＫ２～ＢＬＫ４を所定の高さまで所定の速度で上昇させて第三状態にする。ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、例えばそれぞれ－１７５μｍ、３００μｍ、２７５μｍ、２５０μｍとし、ブロックＢＬＫ２～ＢＬＫ４の突上げ速度は１ｍｍ／ｓとする。第三ステップの長さは８５０ｍｓである。
図１６（ｄ）に示すように、第四ステップ（ＳＴＥＰ４）では、ブロックＢＬＫ２を所定の高さまで所定の速度で下降させて第四状態にする。ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、例えばそれぞれ－１７５μｍ、０μｍ、２７５μｍ、２５０μｍとし、ブロックＢＬＫ２の突上げ速度（下降速度）は５ｍｍ／ｓとする。第四ステップの長さは１６０ｍｓである。
［第三動作例］
第三動作例の突上げシーケンスについて図１８を用いて説明する。図１８は第三動作例の突上げブロックシーケンスを示す図である。
第零ステップ（ＳＴＥＰ０）ではブロックＢＬＫ１～ＢＬＫ４を待機位置（高さ０μｍ）に置く。
第一ステップ（ＳＴＥＰ１）ではブロックＢＬＫ１～ＢＬＫ４を所定の高さまで所定の速度で上昇させる。例えば、ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、それぞれ２００μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度は、１ｍｍ／ｓとする。ダイＤの外周はダイシングテープＤＴから剥離する。よって、ダイＤの外周のダイシングテープＤＴからの剥離時のブロック段差は２００μｍである。
第二ステップ（ＳＴＥＰ２）ではブロックＢＬＫ１を所定の高さまで所定の速度で下降させ、ＢＬＫ２～ＢＬＫ４を所定の高さまで所定の速度で上昇させる。例えば、ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、それぞれ１００μｍ、３００μｍ、３００μｍ、３００μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度（下降速度または上昇速度）はそれぞれ５ｍｍ／ｓとする。１ブロックＢＬＫ１の上面のダイＤがダイシングテープＤＴから剥離する。ブロックＢＬＫ１が５ｍｍ／ｓで１００μｍ下降し、ブロックＢＬＫ２～ＢＬＫ４が５ｍｍ／ｓで１００μｍ上昇する。
第三ステップ（ＳＴＥＰ３）ではブロックＢＬＫ１，ＢＬＫ２を所定の高さまで所定の速度で下降させ、ＢＬＫ３，ＢＬＫ４を所定の高さまで所定の速度で上昇させる。例えば、ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、それぞれ０μｍ、２００μｍ、４００μｍ、４００μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度（下降速度または上昇速度）はそれぞれ５ｍｍ／ｓとする。ブロックＢＬＫ２の上面のダイＤがダイシングテープＤＴから剥離する。ブロックＢＬＫ２が５ｍｍ／ｓで１００μｍ下降し、ブロックＢＬＫ３，ＢＬＫ４が５ｍｍ／ｓで１００μｍ上昇する。
第四ステップ（ＳＴＥＰ４）ではブロックＢＬＫ１～ＢＬＫ３を所定の高さまで所定の速度で下降させ、ＢＬＫ４を所定の高さまで所定の速度で上昇させる。例えば、ブロックＢＬＫ１～ＢＬＫ４の突上げ高さは、それぞれ０μｍ、１００μｍ、３００μｍ、５００μｍとし、ブロックＢＬＫ１～ＢＬＫ４の突上げ速度（下降速度または上昇速度）はそれぞれ５ｍｍ／ｓとする。３ブロックＢＬＫ２の上面のダイＤがダイシングテープＤＴから剥離する。ブロックＢＬＫ３が５ｍｍ／ｓで１００μｍ下降し、ブロックＢＬＫ４が５ｍｍ／ｓで１００μｍ上昇する。
第三動作例では、突上げブロックを上下に動作させることで、最大速度５ｍｍ／ｓのモータを使用する場合でも、相対速度１０ｍｍ／ｓで動作させることが可能である。
［第四動作例］
第四動作例の突上げシーケンスについて図１９を用いて説明する。図１９は第四動作例の突上げユニットのブロックおよびコレットの動作タイミングを示す図である。
第三動作例までは突上げユニットＴＵのブロックＢＬＫの動作をタイムチャートレシピの設定に基づいて制御することを説明してきたが、ヘッドＢＨに設けられたコレットＣＬＴの動作も制御してもよい。この場合、突上げユニットＴＵのブロックＢＬＫに連動してコレットＣＬＴも動作する。
図１９に示すように、第四動作例では、作動コントローラ８１ｂはダイシングテープＤＴ上の目的とするダイＤを突上げユニットＴＵとコレットＣＬＴに位置決めするところから開始する。位置決めが完了すると、作動コントローラ８１ｂは突上げユニットＴＵの図示しない吸引孔や間隙を介して真空引きすることによって、ダイシングテープＤＴが突上げユニットＴＵの上面に吸着される（第零ステップ（ＳＴＰ０））。このとき、ブロックＢＬＫ１～ＢＬＫ４の上面はドームプレートＤＰの上面と同一の高さ（初期位置）にある。その状態で、作動コントローラ８１ｂは真空供給源から真空を供給し、コレットＣＬＴをダイＤのデバイス面に向けて真空引きしながら所定速度で降下させ（第一ステップ（ＳＴＰ１ａ））、減速した所定速度で着地させる（第二ステップ（ＳＴＰ２ａ））。
その後、作動コントローラ８１ｂはブロックＢＬＫ１～ＢＬＫ４を同時に所定の高さまでそれぞれ一定の速度で上昇させる（第一ステップ（ＳＴＰ１））。ここで、コレットＣＬＴの突上げ速度はブロックＢＬＫ１、ブロックＢＬＫ２、ブロックＢＬＫ３、ブロックＢＬＫ４の順に遅くなっている。作動コントローラ８１ｂは突上げ速度が一番早い最外周のブロックＢＬＫ１の突上げ動作に連動してコレットＣＬＴを上昇させる（第三ステップ（ＳＴＰ３ａ））。作動コントローラ８１ｂはブロックＢＬＫ１～ＢＬＫ４の一段目の突上げ動作後所定時間経過して真空吸引によりダイシングテープＤＴの吸着を行う。
その後、作動コントローラ８１ｂは、ブロックＢＬＫ１～ＢＬＫ４を同時に所定の高さまでそれぞれ一定の速度で三回上昇させる（第二ステップ（ＳＴＰ２）、第三ステップ（ＳＴＰ３）、第四ステップ（ＳＴＰ４））。このとき、作動コントローラ８１ｂは突上げ速度が一番早い最外周のブロックＢＬＫ１の突上げ動作に連動してコレットＣＬＴを上昇させる（第四ステップ（ＳＴＰ４ａ）、第五ステップ（ＳＴＰ５ａ）、第六ステップ（ＳＴＰ６ａ））。
作動コントローラ８１ｂは、ブロックＢＬＫ１～ＢＬＫ４の四段目の突上げ動作後所定時間経過して真空吸引を停止すると共にエアーの吹出しを開始する（第四ステップ（ＳＴＰ４））。その後、作動コントローラ８１ｂは、コレットＣＬＴを上昇させダイＤ全体をダイシングテープＤＴから剥離する。その後、作動コントローラ８１ｂは、ブロックＢＬＫ１～ＢＬＫ４を初期位置に戻す（第五ステップ（ＳＴＰ５））。作動コントローラ８１ｂは、コレットを初期位置に戻るタイミングでエアーの吹出しを停止する。コレットＣＬＴがダイＤをピックアップして上昇しエアーの吹出しによりダイシングテープＤＴは突上げユニットＴＵからの離脱が可能にされる。
［第五動作例］
突上げユニットＴＵがブロックＢＬＫの突上げ動作途中に何らかの不具合が発生した場合、中断してやり直し（リトライ）したり、中止したりするのではなく、その不具合の状況に応じて突上げ動作を可変にして実施（継続）する。
例えば、図３（ａ）の第一状態では、上述したように、ダイＤ周辺でダイシングテープＤＴが剥離されることになる。しかし、一方この時、ダイＤ周辺は下側に応力を受け、湾曲することになる。そうするとダイＤとコレットＣＬＴ下面との間に隙間ができ、空気がコレットＣＬＴの真空吸引系に流入することになる。その結果、当該真空吸引系に設けられたガス流量センサ８７ｃの吸引量出力が増加してリークが検出される。最外周ブロックであるブロックＢＬＫ１が上昇中に該リークを検出し、リーク量が所定値以下の場合、突上げユニットＴＵの各ブロックＢＬＫ１～ＢＬＫ４の駆動の動作をそのまま継続する。特に、最初に全ブロックＢＬＫ１～ＢＬＫ４が上昇する時は、所定の範囲内で剥離が開始されるまでブロックＢＬＫ１～ＢＬＫ４を上昇させる。すなわち、例えば、図４の突上げ動作シーケンスの場合、リークが発生しても第一ステップにおけるブロックＢＬＫ１～ＢＬＫ４の上昇を継続する。これにより、動作中に発生した異常の程度により、そのまま着工しダイを救済することができる。なお、リーク量が所定値超の場合、突上げユニットＴＵの各ブロックＢＬＫ１～ＢＬＫ４の駆動の動作を変更して実施したり、リトライしたり、中止したりする。
［第六動作例］
ピックアップするダイＤの形状に合わせて、予め想定した動作条件に合わせて設定されたタイムチャートレシピに基づいて突上げユニットＴＵのブロックＢＬＫ１～ＢＬＫ４の動作を行う。さらに、画像認識、レーザ変位計などの計測手段により、ピックアップするダイＤの形状を測定、または、そのデバイスが持つ特有の形状を記憶し参照して、それに適した突上げ手順（ブロック動作順や高さ）が設定されたタイムチャートレシピを選択してピックアップを実施する。これにより、製品構造の影響により変形しているダイのピックアップを形状毎に最適化することが可能となる。
［第七動作例］
ピックアップするダイＤのウェハ内の隣接（周囲）するエリアの状態に合わせて設定されたタイムチャートレシピに基づいて突上げユニットＴＵの各ブロックＢＬＫ１～ＢＬＫ４の駆動(軸)の動作を行う。隣接するエリアのダイＤの有無によりダイシングテープＤＴの伸びシロ等が大幅に変化するため、部分的にこれを伸ばす突上げ量が異なるため、これに合せた突上げ高さ、速度にて実施する。これにより、隣接するウェハ上のダイＤの有無による影響を少なくすることができる。
［第八動作例］
突上げユニットＴＵの全ブロックＢＬＫ１～ＢＬＫ４の上昇途中で中央付近のブロック（例えば、ブロックＢＬＫ４のみ、またはブロックＢＬＫ３およびブロックＢＬＫ４の両方）を下げる動作を行う。これにより、ボンディング時のボイド対策等で使用される、吸着面に凸型に曲線形状を持つコレットなどでのピックアップにおいても、安定したダイの突き上げ動作を行うことが可能となる。
［第九動作例］
事前に確認した突上げユニットＴＵのボールネジやギアのバックラッシュ分を補正してタイムチャートレシピを設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、突上げユニットＴＵの装置間の機差による影響を低減することが可能となる。
［第十動作例］
突上げユニットＴＵの各ブロックＢＬＫ１～ＢＬＫ４の駆動(軸)の動作を、事前に評価した動作データから算出したパラメータに基づき設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
［第十一動作例］
外部ＰＣでシミュレーションを行ったデータをタイムチャートレシピに設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
［第十二動作例］
実際の剥がれ状態を撮像装置等でモニタしてシミュレーションしたデータにフィードバックしてタイムチャートレシピに設定し、設定されたタイムチャートレシピに基づいて突上げ動作を行う。これにより、最適な非線形突上げシーケンスを実行することが可能となる。
［第十三動作例］
安定してピックアップしている場合、最外周のブロックＢＬＫ１を下げてセンサ８７ｂによりリークを確認し、撮像装置等でダイＤがダイシングテープＤＴから剥離していれば下降に移る。これにより、ダイの外周部が剥離していない状態で継続して剥離動作を行うことによるダイへのストレスを低減し、割れ欠けなしに常に安定した状態でダイのピックアップを行うことができる。
実施形態によれば、突上げユニットのブロックの動作をプログラムレシピにより自由に設定することができる。これにより、ダイへの低ストレス性または高速ピックアップ性の観点から対象製品品種、構造、材料の種類に応じた最適な各ブロックを動作させることができる。これにより、薄いダイのダイボンディングを割れ欠けなしに実施することができる。
また、実施形態によれば、動作中のダイの状況に応じた動作に動作途中でも切り替える（自由に設定する）ことができる。これにより、動作中に確認した状況に応じて、ステップ毎に動作を一旦停止したり、その途中で再開したりすることができる。これにより、ダイや材料、環境による変化に応じた適切な動作を実施することができる。
図２０は実施例に係るダイボンダの概略を示す上面図である。図２１は図２０において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
半導体製造装置の一例であるダイボンダ１０は、大別して、一つ又は複数の最終１パッケージとなる製品エリア（以下、パッケージエリアＰという。）をプリントした基板Ｓに実装するダイＤを供給するダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。
まず、ダイ供給部１は基板ＳのパッケージエリアＰに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ軸方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。
ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ軸方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ軸方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２１も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ軸方向移動させる図示しない各駆動部を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板ＳのパッケージエリアＰ上にボンディングし、又は既に基板ＳのパッケージエリアＰの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ軸方向に移動させるＹ駆動部４３と、基板ＳのパッケージエリアＰの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。
このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板にダイＤをボンディングする。
搬送部５は、基板Ｓを掴み搬送する基板搬送爪５１と、基板Ｓが移動する搬送レーン５２と、を有する。基板Ｓは、搬送レーン５２に設けられた基板搬送爪５１の図示しないナットを搬送レーン５２に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板Ｓは、基板供給部６から搬送レーン５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｓを渡す。
制御部８は、ダイボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。
次に、ダイ供給部１の構成について図２２、２３を用いて説明する。図２２は図２１のダイ供給部の外観斜視図を示す図である。図２３は図２０のダイ供給部の主要部を示す概略断面図である。
ダイ供給部１は、水平方向（ＸＹ軸方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。なお、ダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。なお、以降では、ダイアタッチフィルム１８の存在を無視して、剥離工程を説明する。
次に、突上げユニット１３について図２４～２９を用いて説明する。図２４は実施例に係る突上げユニットの外観斜視図である。図２５は図２４の第１ユニットの一部の上面図である。図２６は図２４の第２ユニットの一部の上面図である。図２７は図２４の第３ユニットの一部の上面図である。図２８は図２４の突上げユニットの縦断面図である。図２９は図２４の突上げユニットの縦断面図である。
突上げユニット１３は、第１ユニット１３ａと、第１ユニット１３ａが装着される第２ユニット１３ｂと、第２ユニット１３ｂが装着される第３ユニット１３ｃと、を備える。第２ユニット１３ｂおよび第３ユニット１３ｃは品種に関係なく共通な部分で、第１ユニット１３ａは品種ごとに取替可能な部分である。
第１ユニット１３ａはブロックＡ１～Ａ４を有するブロック部１３ａ１と、複数の吸着孔を有するドームヘッド１３ａ２と、吸引孔１３ａ３と、ドーム吸着の吸引孔１３ａ４と、を有し、第２ユニット１３ｂの同心円状のブロックＢ１～Ｂ４の上下運動を同心四角状の４つのブロックＡ１～Ａ４の上下運動に変換する。ブロックＡ１～Ａ４は実施形態のブロックＢＬＫ４～ＢＬＫ１に対応する。４つのブロックＡ１～Ａ４は独立に上下運動が可能である。同心四角状のブロックＡ１～Ａ４の平面形状はダイＤの形状に合うように構成される。ダイサイズが大きい場合は、同心四角状のブロックの数は４つよりも多く構成される。これは、第３ユニットの複数の出力部および第２ユニットの同心円状のブロックが互いに独立に上下動する（上下動しない）ことにより可能となっている。４つのブロックＡ１～Ａ４の突上げ速度、突上げ量をプログラマブルに設定可能である。
第２ユニット１３ｂは、円管状のブロックＢ１～Ｂ６と、外周部１３ｂ２と、を有し、第１ユニット１３ａの円周上に配置される出力部Ｃ１～Ｃ６の上下運動を同心円状の６つのブロックＢ１～Ｂ６の上下運動に変換する。６つのブロックＢ１～Ｂ６は独立に上下運動が可能である。ここで、第１ユニット１３ａは４つのブロックＡ１～Ａ４しか有さないので、ブロックＢ５，Ｂ６は使用されない。
第３ユニット１３ｃは中央部１３ｃ０と６つの周辺部１３ｃ１～１３ｃ６とを備える。中央部１３ｃ０は上面の円周上に等間隔に配置され独立して上下する６つの出力部Ｃ１～Ｃ６を有する。周辺部１３ｃ１～１３ｃ６はそれぞれ出力部Ｃ１～Ｃ６を互いに独立に駆動可能である。周辺部１３ｃ１～１３ｃ６はそれぞれモータＭ１～Ｍ６を備え、中央部１３ｃ０にはモータの回転をカムまたはリンクによって上下動に変換するプランジャ機構Ｐ１～Ｐ６を備える。プランジャ機構Ｐ１～Ｐ６は出力部Ｃ１～Ｃ６に上下動を与える。なお、モータＭ２、Ｍ５およびプランジャ機構Ｐ２、Ｐ５は図示されていない。ここで、第１ユニット１３ａは４つのブロックＡ１～Ａ４しか有さないので、周辺部１３ｃ５，１３ｃ６は使用されない。よって、モータＭ５，Ｍ６、プランジャ機構Ｐ５，Ｐ６、出力部Ｃ５，Ｃ６は使用されない。出力部Ｃ１～Ｃ４は実施形態のニードルＮＤＬ１～ＮＤＬ４に対応する。
次に、突上げユニットとコレットとの関係について図３０を用いて説明する。図３０は実施例に係る突上げユニットとピックアップヘッドのうちコレット部との構成を示した図である。
図３０に示すようにコレット部２０は、コレット２２と、コレット２２を保持するコレットホルダー２５と、それぞれに設けられダイＤを吸着するための吸引孔２２ｖ、２５ｖとを有する。コレット２２のダイを吸着する吸着面はダイＤと略同じ大きさである。
第１ユニット１３ａは上面周辺部にドームヘッド１３ａ２を有する。ドームヘッド１３ａ２は複数の吸着孔ＨＬと空洞部ＣＶとを有し、吸引孔１３ａ３から吸引して、コレット２２でピックアップされるダイＤの周辺のダイＤｄをダイシングテープ１６を介して吸引する。図１７ではブロック部１３ａ１の周囲に吸着孔ＨＬを一列のみ示しているが、ピックアップ対象でないダイＤｄを安定し保持するために複数列設けている。同心四角状のブロックＡ１～Ａ４の各ブロックの間の隙間Ａ１ｖ、Ａ２ｖ、Ａ３ｖおよび第１ユニット１３ａのドーム内の空洞部を介してドーム吸着の吸引孔１３ａ４から吸引して、コレット２２でピックアップされるダイＤをダイシングテープ１６を介して吸引する。吸引孔１３ａ３からの吸引と吸引孔１３ａ４からの吸引は独立に行うことができる。
本実施例の突上げユニット１３は、第１ユニットのブロックの形状、ブロックの数を変更することにより、種々のダイに適用可能であり、例えばブロック数が６つの場合は、ダイサイズが２０ｍｍ□以下のダイに適用可能である。第３ユニットの出力部の数、第２ユニットの同心円状のブロックの数および第１ユニットの同心四角状のブロックの数を増やすことにより、ダイサイズが２０ｍｍ□より大きいダイにも適用可能である。
次に、制御部８について図３１を用いて説明する。図３１は図２０のダイボンダの制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。制御・演算装置８１および記憶装置８２は実施形態のメインコントローラ８１ａに対応し、モータ制御装置８３ｅは実施形態の作動コントローラ８１ｂに対応する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤやＳＳＤ等で構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。
制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板ＳのパッケージエリアＰの位置決め、並びにダイＤおよび基板Ｓの表面検査を行う。制御・演算装置８１が算出したダイＤおよび基板ＳのパッケージエリアＰの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板ＳのパッケージエリアＰ上にボンディングする。使用するウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。
次に、上述した構成による突上げユニット１３によるピックアップ動作について図３２を用いて説明する。図３２はピックアップ動作の処理フローを示すフローチャートである。
ステップＳ１：制御部８はピックアップするダイＤが突上げユニット１３の真上に位置するようにウェハ保持台１２を移動し、ダイシングテープ１６の裏面に第３ユニットの上面が接触するように突上げユニット１３を移動する。このとき、図３０に示すように、制御部８は、ブロック部１３ａ１の各ブロックＡ１～Ａ４がドームヘッド１３ａ２の表面と同一平面を形成するようにし、ドームヘッド１３ａ２の吸着孔ＨＬと、ブロック間の隙間Ａ１ｖ、Ａ２ｖ、Ａ３ｖとによってダイシングテープ１６を吸着する。
ステップＳ２：制御部８は、コレット部２０を下降させ、ピックアップするダイＤの上に位置決めし、吸引孔２２ｖ、２５ｖによってダイＤを吸着する。
ステップＳ３：制御部８は、ブロック部１３ａ１の各ブロックＡ１～Ａ４を上昇させて剥離動作を行う。ここで、制御部８は、例えば、実施形態の第一のタイムチャートレシピ（図６）に基づいて制御を行う。すなわち、制御部８はモータＭ４，Ｍ３、Ｍ２，Ｍ１でそれぞれプランジャ機構Ｐ４，Ｐ３、Ｐ２，Ｐ１を駆動し、出力部Ｃ４，Ｃ３，Ｃ２，Ｃ１およびブロックＢ４，Ｂ３，Ｂ２，Ｂ１を介してブロックＡ４，Ａ３，Ａ２，Ａ１を２００μｍ上昇させて停止させる。次に、制御部８はモータＭ４でプランジャ機構Ｐ４を駆動し、出力部Ｃ４およびブロックＢ４を介して最も外側のブロックＡ４のみを－５０μｍまで下降させ停止させる。次に、制御部８はモータＭ３でプランジャ機構Ｐ３を駆動し、出力部Ｃ３およびブロックＢ３を介して２番目に外側のブロックＡ３のみを－５０μｍまで下させ停止させる。次に、制御部８はモータＭ２でプランジャ機構Ｐ２を駆動し、出力部Ｃ２およびブロックＢ２を介して３番目に外側のブロックＡ２のみを－５０μｍまで下降させ停止させる。最後に、制御部８はモータＭ１でプランジャ機構Ｐ１を駆動し、出力部Ｃ１およびブロックＢ１を介して最も内側のブロックＡ１のみを０μｍまで下降させ停止させる。
ステップＳ４：制御部８はコレットを上昇させる。ステップＳ３の最後の状態では、ダイシングテープ１６とダイＤとの接触面積はコレットの上昇により剥離できる面積となり、コレット２２の上昇によりダイＤを剥離することができる。
ステップＳ５：制御部８はブロック部１３ａ１の各ブロックＡ１～Ａ４がドームヘッド１３ａ２の表面と同一平面を形成するようにし、ドームヘッド１３ａ２の吸着孔ＨＬと、ブロック間の隙間Ａ１ｖ、Ａ２ｖ、Ａ３ｖとによるダイシングテープ１６の吸着を停止する。制御部８はダイシングテープ１６の裏面から第１ユニットの上面が離れるように突上げユニット１３を移動する。
制御部８はステップＳ１～Ｓ５を繰り返して、ウェハ１１の良品のダイをピックアップする。
次に、実施例に係るダイボンダを用いた半導体装置の製造方法について図３３を用いて説明する。図３３は図２０の半導体装置の製造方法を示すフローチャートである。
ステップＳ１１：ウェハ１１から分割されたダイＤが貼付されたダイシングテープ１６を保持したウェハリング１４をウェハカセット（不図示）に格納し、ダイボンダ１０に搬入する。制御部８はウェハリング１４が充填されたウェハカセットからウェハリング１４をダイ供給部１に供給する。また、基板Ｓを準備し、ダイボンダ１０に搬入する。制御部８は基板供給部６で基板Ｓを基板搬送爪５１に取り付ける。
ステップＳ１２：制御部８は上述したようにダイＤを剥離し、剥離したダイＤをウェハ１１からピックアップする。このようにして、ダイアタッチフィルム１８と共にダイシングテープ１６から剥離されたダイＤは、コレット２２に吸着、保持されて次工程（ステップＳ１３）に搬送される。そして、ダイＤを次工程に搬送したコレット２２がダイ供給部１に戻ってくると、上記した手順に従って、次のダイＤがダイシングテープ１６から剥離され、以後同様の手順に従ってダイシングテープ１６から１個ずつダイＤが剥離される。
ステップＳ１３：制御部８はピックアップしたダイを基板Ｓ上に搭載又は既にボンディングしたダイの上に積層する。制御部８はウェハ１１からピックアップしたダイＤを中間ステージ３１に載置し、ボンディングヘッド４１で中間ステージ３１から再度ダイＤをピックアップし、搬送されてきた基板Ｓにボンディングする。
ステップＳ１４：制御部８は基板搬出部７で基板搬送爪５１からダイＤがボンディングされた基板Ｓを取り出す。ダイボンダ１０から基板Ｓを搬出する。
上述したように、ダイＤは、ダイアタッチフィルム１８を介して基板Ｓ上に実装され、ダイボンダから搬出される。その後、ワイヤボンディング工程でＡｕワイヤを介して基板Ｓの電極と電気的に接続される。続いて、ダイＤが実装された基板Ｓがダイボンダに搬入されて基板Ｓ上に実装されたダイＤの上にダイアタッチフィルム１８を介して第２のダイＤが積層され、ダイボンダから搬出された後、ワイヤボンディング工程でＡｕワイヤを介して基板Ｓの電極と電気的に接続される。第２のダイＤは、前述した方法でダイシングテープ１６から剥離された後、ペレット付け工程に搬送されてダイＤの上に積層される。上記工程が所定回数繰り返された後、基板Ｓをモールド工程に搬送し、複数個のダイＤとＡｕワイヤとをモールド樹脂（図示せず）で封止することによって、積層パッケージが完成する。
上述したように、基板上に複数個のダイを三次元的に実装する積層パッケージを組み立てに際しては、パッケージ厚の増加を防ぐために、ダイの厚さを２０μｍ以下まで薄くすることが要求される。一方、ダイシングテープの厚さは１００μｍ程度であるから、ダイシングテープの厚みは、ダイの厚みの４～５倍にもなっている。
このような薄いダイをダイシングテープから剥離させようとすると、ダイシングテープの変形に追従したダイの変形がより顕著に発生しやすくなるが、本実施形態のダイボンダではダイシングテープからダイをピックアップする際のダイの損傷を低減することができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、第１ユニットの複数のブロックは同心四角状のものについて説明したが、同心円形状や同心楕円形状のものであってもよいし、四角状ブロックを平行に並べて構成してもよい。
また、実施例では、ダイアタッチフィルムを用いる例を説明したが、基板に接着剤を塗布するプリフォーム部を設けてダイアタッチフィルムを用いなくてもよい。
また、実施例では、ダイ供給部からダイをピックアップヘッドでピックアップして中間ステージに載置し、中間ステージに載置されたダイをボンディングヘッドで基板にボンディングするダイボンダについて説明したが、これに限定されるものではなく、ダイ供給部からダイをピックアップする半導体製造装置に適用可能である。
例えば、中間ステージとピックアップヘッドがなく、ダイ供給部のダイをボンディングヘッドで基板にボンディングするダイボンダにも適用可能である。
また、中間ステージがなく、ダイ供給部からダイをピックアップしダイピックアップヘッドを上に回転してダイをボンディングヘッドに受け渡しボンディングヘッドで基板にボンディングするフリップチップボンダに適用可能である。
また、中間ステージとボンディングヘッドがなく、ダイ供給部からピックアップヘッドでピックアップしたダイをトレイ等に載置するダイソータに適用可能である。
１００：半導体製造装置
８１ｂ：作動コントローラ
ＢＨ：ヘッド
ＢＬＫ１～ＢＬＫ４：ブロック
コレット：ＣＬＴ
Ｄ：ダイ
ＤＰ：ドームヘッド
ＤＴ：ダイシングテープ
ＴＵ：突上げユニット

Claims (14)

  1. ダイシングテープと接触する複数のブロックと、該複数のブロックの外側に設けられ、前記ダイシングテープが吸着可能なドームヘッドと、を有し、前記複数のブロックによりダイを前記ダイシングテープの下から突き上げる突上げユニットと、
    前記ダイを吸着するコレットを有し、上下動が可能なヘッドと、
    前記突上げユニットおよび前記ヘッドの動作を制御する制御部と、
    を備え、
    前記突上げユニットは、前記複数のブロックに対応して独立に動作する複数の駆動軸を有し、
    前記制御部は、タイムチャートレシピに基づいて、前記複数の駆動軸によって前記複数のブロックの動作を制御するよう構成され、
    前記タイムチャートレシピは、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度を含む設定項目がブロック毎およびステップ毎に設定可能であり、
    前記タイムチャートレシピは前記設定項目が異なる複数のタイムチャートレシピから選択される半導体製造装置。
  2. 請求項１の半導体製造装置において、
    さらに、前記突上げユニットの突上げ状況を検知可能な検出器を備え、
    前記制御部は、一つの突上げシーケンスの間における前記検出器の検出結果に基づいて、前記タイムチャートレシピを書き換えることによって前記一つの突上げシーケンスの内の動作を変更するよう構成される半導体製造装置。
  3. 請求項２の半導体製造装置において、
    ＧＵＩによって予め用意された前記複数のタイムチャートレシピから一つのタイムチャートレシピを選択し、前記選択されたタイムチャートレシピの設定項目に入力するよう構成される半導体製造装置。
  4. 請求項１の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第一タイムチャートレシピは、さらに、前記ステップの時間を設定可能に構成される半導体製造装置。
  5. 請求項１の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第二タイムチャートレシピは、さらに、各ブロックの上昇または下降が終了してから次のステップの開始時間である時間差を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  6. 請求項１の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第三タイムチャートレシピは、さらに、前記ステップの時間および各ブロックの加速度を設定可能に構成される半導体製造装置。
  7. 請求項１の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第四タイムチャートレシピは、さらに、各ブロックの加速度および各ブロックの同期合せのための上昇または下降の終了後の待ち時間を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  8. 請求項１の半導体製造装置において、
    前記複数のタイムチャートレシピの一つである第五タイムチャートレシピは、さらに、各ブロックの上昇または下降が終了してから次のステップの開始時間である時間差および前記時間差の基準となる基準時間を設定可能に構成され、
    前記制御部は各ブロックが指定された位置に到着することを優先して各ステップを終了するよう構成される半導体製造装置。
  9. 請求項６の半導体製造装置において、
    前記時間、前記速度、前記加速度および前記高さは、関数を入力して計算結果に基づいて設定するよう構成される半導体製造装置。
  10. 請求項１の半導体製造装置において、
    前記複数の駆動軸はそれぞれモータを有する半導体製造装置。
  11. 請求項１の半導体製造装置において、
    前記ヘッドはピックアップヘッドであり、
    さらに、
    前記ピックアップヘッドでピックアップされるダイを載置する中間ステージと、
    前記中間ステージに載置されるダイを基板または既にボンディングされているダイの上にボンディングするボンディングヘッドと、
    を備える半導体製造装置。
  12. （ａ）ダイシングテープと接触する複数のブロックを有し、ダイを前記ダイシングテープの下から突き上げる突上げユニットと、前記ダイを吸着するコレットと、を備え、前記突上げユニットは、前記複数のブロックに対応して独立に動作する複数の駆動軸を有する半導体製造装置に、前記ダイシングテープを保持するウェハリングを搬入する工程と、
    （ｂ）前記突き上げユニットで前記ダイを突き上げて前記コレットで前記ダイをピックアップする工程と、
    を備え、
    前記（ｂ）工程は、設定項目が異なる複数のタイムチャートレシピから選択されたタイムチャートレシピに基づいて、前記複数の駆動軸によって前記複数のブロックの上昇または下降し、
    前記タイムチャートレシピは、前記複数のブロックの突上げシーケンスを複数のステップで構成し、前記複数のブロックの高さおよび速度を含む前記設定項目がブロック毎およびステップ毎に設定可能である半導体装置の製造方法。
  13. 請求項１２の半導体装置の製造方法において、さらに、
    （ｃ）前記ダイを基板または既にボンディングされているダイの上にボンディングする工程を備える半導体装置の製造方法。
  14. 請求項１３の半導体装置の製造方法において、
    前記（ｂ）工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
    前記（ｃ）工程はさらに前記中間ステージから前記ダイをピックアップする工程を有する半導体装置の製造方法。
JP2019056583A 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法 Active JP7274902B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
TW109104479A TWI747162B (zh) 2019-03-25 2020-02-13 半導體製造裝置及半導體裝置之製造方法
US16/813,126 US11569118B2 (en) 2019-03-25 2020-03-09 Semiconductor manufacturing apparatus and manufacturing method for semiconductor device
KR1020200029081A KR102339277B1 (ko) 2019-03-25 2020-03-09 반도체 제조 장치 및 반도체 장치의 제조 방법
CN202410581591.XA CN118448310A (zh) 2019-03-25 2020-03-24 半导体制造装置以及半导体器件的制造方法
CN202010215741.7A CN111739818B (zh) 2019-03-25 2020-03-24 半导体制造装置以及半导体器件的制造方法
KR1020210175723A KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법
US18/082,727 US20230120615A1 (en) 2019-03-25 2022-12-16 Semiconductor Manufacturing Apparatus and Manufacturing Method for Semiconductor Device
KR1020230035782A KR20230042000A (ko) 2019-03-25 2023-03-20 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2023075908A JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法
KR1020240072853A KR20240083136A (ko) 2019-03-25 2024-06-04 반도체 제조 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023075908A Division JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020161534A JP2020161534A (ja) 2020-10-01
JP7274902B2 true JP7274902B2 (ja) 2023-05-17

Family

ID=72604818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019056583A Active JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
JP2023075908A Active JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023075908A Active JP7472367B2 (ja) 2019-03-25 2023-05-02 半導体製造装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11569118B2 (ja)
JP (2) JP7274902B2 (ja)
KR (4) KR102339277B1 (ja)
CN (2) CN111739818B (ja)
TW (1) TWI747162B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2009004403A (ja) 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018120983A (ja) 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969553A (ja) * 1995-08-30 1997-03-11 Toshiba Corp 半導体装置の製造装置および製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008141068A (ja) * 2006-12-04 2008-06-19 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP5491748B2 (ja) * 2009-03-05 2014-05-14 株式会社東芝 半導体装置の製造装置および半導体装置の製造方法
JP5348084B2 (ja) * 2010-07-20 2013-11-20 パナソニック株式会社 チップピックアップ装置およびチップピックアップ方法
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP5954125B2 (ja) * 2012-02-07 2016-07-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR101360585B1 (ko) * 2012-07-23 2014-02-10 우리에이텍(주) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
JP5931772B2 (ja) 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置
JP2014192358A (ja) * 2013-03-27 2014-10-06 Canon Machinery Inc チップ剥離装置およびチップ剥離方法
JP6349496B2 (ja) * 2014-02-24 2018-07-04 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP6643197B2 (ja) * 2016-07-13 2020-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6637397B2 (ja) * 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6685245B2 (ja) * 2017-02-08 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018182278A (ja) * 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置
KR102120185B1 (ko) * 2017-07-26 2020-06-08 시바우라 메카트로닉스 가부시끼가이샤 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법
JP2019029650A (ja) 2017-07-26 2019-02-21 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
KR101856903B1 (ko) * 2017-07-27 2018-05-10 토와한국 주식회사 반도체 소자 몰딩 장치
JP6941513B2 (ja) * 2017-09-07 2021-09-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2009004403A (ja) 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018120983A (ja) 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN118448310A (zh) 2024-08-06
US20230120615A1 (en) 2023-04-20
KR102513375B1 (ko) 2023-03-24
TWI747162B (zh) 2021-11-21
KR20210153584A (ko) 2021-12-17
JP7472367B2 (ja) 2024-04-22
US20200312699A1 (en) 2020-10-01
JP2020161534A (ja) 2020-10-01
CN111739818A (zh) 2020-10-02
KR20230042000A (ko) 2023-03-27
KR20240083136A (ko) 2024-06-11
US11569118B2 (en) 2023-01-31
TW202105558A (zh) 2021-02-01
KR20200115135A (ko) 2020-10-07
KR102339277B1 (ko) 2021-12-14
JP2023087030A (ja) 2023-06-22
CN111739818B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
KR102540784B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI733164B (zh) 半導體製造裝置、頂出治具及半導體裝置之製造方法
JP7274902B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7237655B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2022114399A (ja) ダイボンディング装置および半導体装置の製造方法
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4375855B2 (ja) 半導体チップのピックアップ方法及びピックアップ装置
JP2024087682A (ja) 半導体製造装置、ピックアップ装置および半導体装置の製造方法
JP2024129751A (ja) 半導体製造装置、突上げユニットおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7274902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150