KR102120185B1 - 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 - Google Patents

반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 Download PDF

Info

Publication number
KR102120185B1
KR102120185B1 KR1020180084558A KR20180084558A KR102120185B1 KR 102120185 B1 KR102120185 B1 KR 102120185B1 KR 1020180084558 A KR1020180084558 A KR 1020180084558A KR 20180084558 A KR20180084558 A KR 20180084558A KR 102120185 B1 KR102120185 B1 KR 102120185B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive sheet
pressure
negative pressure
push
Prior art date
Application number
KR1020180084558A
Other languages
English (en)
Other versions
KR20190012112A (ko
Inventor
고이치 시가
노부아키 고니시
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018116661A external-priority patent/JP2019029650A/ja
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20190012112A publication Critical patent/KR20190012112A/ko
Application granted granted Critical
Publication of KR102120185B1 publication Critical patent/KR102120185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩을 점착 시트로부터 안정적으로 박리하는 것을 목적으로 한다.
점착 시트(11)에 접착 유지된 반도체 칩(t)을 점착 시트(11)로부터 픽업하는 반도체 칩의 픽업 장치로서, 점착 시트(11)로부터 반도체 칩(t)을 픽업하는 픽업 기구(40)와, 축심을 동일하게 하여 배치되고 서로 축심 방향으로 이동 가능하게 설치된 복수의 밀어올림체(62a∼62d)를 가지며, 점착 시트(11)에서 픽업되는 반도체 칩(t)이 위치하는 부분에, 반도체 칩(t)과는 반대측으로부터 부압을 작용시키고, 이 반도체 칩(t)이 픽업 기구에 의해 픽업될 때에, 이 반도체 칩(t)을 복수의 밀어올림체(62a∼62d)에 의해 들어올리는 들어올림 기구(60)와, 부압의 크기를 게이지압으로 -85 ㎪ 이하로 설정하는 부압 조정 기구(63b)를 구비한다.

Description

반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법{DEVICE FOR PICKING UP SEMICONDUCTOR CHIP, DEVICE AND METHOD FOR MOUNTING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법에 관한 것이다.
반도체 칩을 리드 프레임이나 배선 기판, 인터포저 기판 등의 기판 상에 실장하는 실장 공정이 알려져 있다. 이 실장 공정에서는, 웨이퍼 링 위로부터, 반도체 칩을 하나씩 취출하고, 기판 상으로 이송하여 실장하는 것이 행해지고 있다. 웨이퍼 링은, 반도체 칩마다 절단되어 개편화(個片化)된 반도체 웨이퍼가 접착된 점착 시트를 유지하는 링형의 부재이다. 웨이퍼 링으로부터의 반도체 칩의 취출에는, 반도체 칩을 흡착하는 흡착 노즐을 갖는 픽업 기구와, 흡착 노즐에 흡착된 반도체 칩을 하면으로부터 들어올림 핀으로 들어올려, 점착 시트로부터 반도체 칩의 박리 및 취출을 보조하는 들어올림 기구를 구비하는 픽업 장치가 이용되고 있다.
그런데, 최근의 반도체 칩은, 그 두께가 50 ㎛ 이하라고 하는 것처럼 박화(薄化)가 진행되고 있다. 그러한 얇은 반도체 칩을 선단이 뾰족한 들어올림 핀으로 단순히 들어올린 경우, 반도체 칩이 깨지는 등의 손상을 발생시킬 우려가 커진다. 그래서, 특허문헌 1에 나타나는 바와 같이, 복수의 밀어올림체를 갖는 픽업 장치가 개발되어 있다. 복수의 밀어올림체는, 축선을 일치시켜 동심적으로 설치되고, 반도체 칩의 하면에 접착된 점착 시트의 박리가 반도체 칩의 주변부로부터 중심부를 향해 서서히 진행되도록 작동한다. 복수의 밀어올림체의 상면 형상은, 통상, 픽업되는 반도체 칩과 동일한 형상, 예컨대 사각형으로 형성되어 있다.
이러한 픽업 장치에서는, 먼저 복수의 밀어올림체를 동시에 미리 정해진 높이까지 상승시켜, 픽업되는 반도체 칩의 하면 전체를 밀어 올린다. 그 후, 가장 외측에 위치하는 밀어올림체를 남기고, 다른 밀어올림체를 미리 정해진 높이까지 더욱 상승시킨다. 계속해서, 2번째의 밀어올림체를 남기고 다른 밀어올림체를 상승시킨다. 반도체 칩의 하면의 밀어올림체에 의한 지지는, 주변으로부터 중심부를 향해 순차 개방된다. 그 때문에, 점착 시트는, 반도체 칩의 외주측으로부터 서서히 박리된다. 또한, 반도체 칩의 하면으로부터의 점착 시트의 박리를 촉진하기 위해서, 밀어올림체의 점착 시트와의 접촉면(상면)에, 점착 시트와의 사이에 흡인력을 작용시키기 위한 오목부를 형성하는 것이 제안되어 있다. 밀어올림체에 형성된 오목부는, 점착 시트가 반도체 칩으로부터 박리하기 시작하는 개소가 되어, 점착 테이프의 반도체 칩으로부터의 박리를 촉진할 수 있다.
[특허문헌 1] 일본 특허 공개 제2010-056466호 공보
그러나, 전술한 바와 같은 픽업 장치를 이용한 경우에서도, 반도체 칩에 파손을 발생시키는 경우가 있는 것을 본원 발명자들은 발견하였다. 즉, 본원 발명자들이 실험용으로서 사용하고 있는 실장 장치에서, 복수의 품종의 반도체 칩을 이용하여 실장 실험을 행하고 있었던 결과, 점착 시트로부터 박리하여 픽업할 때에 파손이 발생하는 반도체 칩이 있는 것이 확인되었다.
본원 발명자들이 예의 검토한 결과, 반도체 칩의 두께가 대략 30 ㎛ 이하인 반도체 칩에서 파손이 비교적 발생하기 쉬운 것을 밝혀내었다. 그래서, 30 ㎛ 이하의 복수의 품종의 반도체 칩을 이용하여, 미리 정해진 단위수의 반도체 칩을 픽업하는 실험을 행하였다. 그 결과, 동일한 품종의 반도체 칩이어도 단위수마다 파손의 발생 빈도가 크게 상이한 경우가 있는 것이 판명되었다. 구체적으로는, 두께가 27 ㎛인 반도체 칩에 대해, 어느 날의 오전 중에 행한 픽업의 실험에서는, 파손의 발생률이 92%였다. 이에 대해, 다음날의 오전 중에 동일한 품종의 반도체 칩으로 행한 픽업의 실험에서는, 파손의 발생 빈도가 4%였다. 또한, 또 다른 날에 행한 실험에서는, 미리 정해진 단위수 중, 전반에 파손이 집중되고, 후반에서는 파손이 거의 보여지지 않는 것이 있었다.
이들의 결과를 받아 발명자들이 더욱 예의 검토한 결과, 밀어올림 시에 밀어올림체와 점착 시트 사이에 작용시키고 있는 흡인력이 변동하고 있는 것을 밝혀내었다. 즉, 흡인력은, 실험실에 설비되어 있는 부압 공급용의 배관 설비로부터 얻고 있다. 이 배관 설비의 부압이, 모두 부압을 이용하는 다른 실험 장치의 사용 상황에 따라 변동하고 있었던 것이다. 즉, 본원 발명자들은, 반도체 칩의 파손과 들어올림 시의 흡인력 사이에는 밀접한 관계가 있는 것을 밝혀내었다.
본 발명의 목적은, 반도체 칩을 점착 시트로부터 안정적으로 박리할 수 있는 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법을 제공하는 것에 있다.
본 실시형태의 반도체 칩의 픽업 장치는, 점착 시트에 접착 유지된 반도체 칩을 상기 점착 시트로부터 픽업하는 반도체 칩의 픽업 장치로서, 상기 점착 시트로부터 상기 반도체 칩을 픽업하는 픽업 기구와, 축심을 동일하게 하여 배치되고 서로 축심 방향으로 이동 가능하게 설치된 복수의 밀어올림체를 가지며, 상기 점착 시트에서 상기 픽업 기구에 의해 픽업되는 반도체 칩이 위치하는 부분에, 상기 반도체 칩과는 반대측으로부터 부압을 작용시키고, 상기 반도체 칩이 상기 픽업 기구에 의해 픽업될 때에, 상기 반도체 칩을 상기 복수의 밀어올림체에 의해 들어올리는 들어올림 기구와, 상기 부압의 크기를 게이지압으로 -85 ㎪ 이하로 설정하는 부압 조정 기구를 구비한다.
본 실시형태의 반도체 칩의 실장 장치는, 반도체 칩을 접착 유지한 점착 시트를 유지하는 공급 장치와, 기판을 배치하는 기판 스테이지와, 상기 공급 장치가 유지한 상기 점착 시트로부터 상기 반도체 칩을 픽업하는 상기 픽업 장치와, 상기 픽업 장치에 의해 취출된 상기 반도체 칩을, 상기 기판에 실장하는 실장 기구를 구비한다.
본 실시형태의 반도체 칩의 실장 방법은, 점착 시트에 접착 유지된 반도체 칩을 상기 점착 시트로부터 픽업하고, 픽업한 반도체 칩을 기판 상에 실장하는 반도체 칩의 실장 방법으로서, 상기 점착 시트로부터 상기 반도체 칩을 픽업하는 픽업 기구에 의해 상기 반도체 칩을 상기 점착 시트로부터 픽업할 때에, 상기 반도체 칩과는 반대측으로부터, 상기 점착 시트에 부압을 작용시키고, 축심을 동일하게 하여 배치되고 서로 축심 방향으로 이동 가능하게 설치된 복수의 밀어올림체에 의해 상기 반도체 칩을 들어올릴 때에, 상기 부압의 크기를 게이지압으로 -85 ㎪ 이하로 설정한다.
본 발명에 의하면, 반도체 칩을 점착 시트로부터 안정적으로 박리할 수 있다.
도 1은 실시형태의 반도체 칩의 실장 장치의 개략 구성을 도시한 측면도이다.
도 2는 실시형태의 반도체 칩의 픽업 장치의 들어올림 기구를 도시한 사시도이다.
도 3은 도 2에 도시된 들어올림 기구를 도시한 개략 단면도이다.
도 4는 도 3에 도시된 밀어올림 기구의 밀어올림체를 도시한 평면도이다.
도 5는 실시형태의 픽업 장치의 동작을 도시한 단면도이다.
도 6은 실시형태의 픽업 장치의 동작을 도시한 단면도이다.
도 7은 실시형태의 픽업 장치의 동작을 도시한 단면도이다.
이하, 본 발명의 실시형태(이하, 실시형태라고 부름)에 대해, 도면을 참조하여 구체적으로 설명한다. 한편, 각 구성부의 위치 및 크기 등은, 구조를 알기 쉽게 하기 위한 편의적인 표현에 불과하다.
도 1은 실시형태의 반도체 칩의 실장 장치의 개략 구성을 도시한 측면도이다. 반도체 칩의 실장 장치(1)는, 반도체 칩(t)을 공급하는 공급 장치(10), 반도체 칩(t)이 실장되는 기판(K)을 배치하는 기판 스테이지(20), 이 공급 장치(10)와 기판 스테이지(20) 사이에 배치되고, 반도체 칩(t)을 배치하는 중간 스테이지(30), 공급 장치(10)로부터 반도체 칩(t)을 하나씩 픽업하여 중간 스테이지(30)로 이송하는 픽업 기구(40), 중간 스테이지(30)에 배치된 반도체 칩(t)을 흡착 유지하여, 기판 스테이지(20) 상에 배치된 기판(K) 상의 미리 정해진 위치에 실장하는 실장 기구(50), 공급 장치(10) 내에 배치되고, 픽업 기구(40)로 픽업되는 반도체 칩(t)을 밀어 올리는 들어올림 기구(60), 및 공급 장치(10), 기판 스테이지(20), 픽업 기구(40), 실장 기구(50), 들어올림 기구(60) 등을 제어하는 제어 장치(70)를 구비한다. 한편, 픽업 기구(40)와 들어올림 기구(60)는, 픽업 장치의 구성 요소이다.
공급 장치(10)는, 반도체 웨이퍼(W)가 절단되어 개편화된 복수의 반도체 칩(t)이 접착된 점착 시트(11)를 유지하는 웨이퍼 링(12)이, 도시하지 않은 웨이퍼 링 공급 장치에 의해 공급되는 웨이퍼 테이블(13)을 갖는다. 웨이퍼 테이블(13)은, 도시하지 않은 XYθ 방향 구동 장치에 의해 X, Y, θ(수평 회전) 방향으로 이동 가능하게 된다. X방향, Y방향은, 서로 직교하는 수평 방향이다. 도시의 Z방향은, 수평 방향에 대해 수직인 방향이다.
기판 스테이지(20)는, 도시하지 않은 기판 반입 장치에 의해 실장 전의 기판(K)이 공급 배치되고, 반도체 칩(t)이 실장된 후의 기판(K)이 도시하지 않은 기판 반출 장치에 의해 취출되어 반출된다. 기판 스테이지(20)는, 도시하지 않은 XYθ 방향 구동 장치에 지지되어, X, Y, θ(수평 회전) 방향으로 이동 가능하게 된다.
중간 스테이지(30)는, 픽업 기구(40)가 픽업한 반도체 칩(t)을 실장 기구(50)에 전달할 때에, 반도체 칩(t)을 일시적으로 배치하는 스테이지이다.
픽업 기구(40)는, 반도체 칩(t)을 흡착 유지하는 흡착 노즐(41)과, 이 흡착 노즐(41)을, 도 1에 파선 화살표로 나타내는 바와 같이, 공급 장치(10)와 중간 스테이지(30) 사이에서 이동시키는 구동 장치(도시하지 않음)를 구비한다.
실장 기구(50)는, 반도체 칩(t)을 흡착 유지하고, 흡착 유지한 반도체 칩(t)을 기판(K) 상의 미리 정해진 위치에 가압(가열을 병용하는 경우도 있음)하여 실장하는 실장 툴(51)과, 이 실장 툴(51)을, 파선 화살표로 나타내는 바와 같이, 중간 스테이지(30)와 기판 스테이지(20) 사이에서 이동시키는 구동 장치(도시하지 않음)를 구비한다.
다음으로, 들어올림 기구(60)에 대해, 또한 도 2 및 도 3을 이용하여 설명한다.
들어올림 기구(60)는, 웨이퍼 테이블(13)에 지지된 점착 시트(11)의 하면에 대향하여 설치된 백업체(61)와, 백업체(61)에 내장되고, 점착 시트(11)에 접착된 반도체 칩(t)을 들어올리는 밀어올림 기구(62)를 구비한다.
백업체(61)는, 흡착 노즐(41)에 의한 반도체 칩(t)의 픽업 위치에 맞춰 고정적으로 배치된다. 백업체(61)는, 상하면이 폐색된 중공의 원기둥 형상을 이루고 있고, 그 상면은, 점착 시트(11)를 하측으로부터 흡착 지지하는 백업면(61a)으로 되어 있다. 또한, 백업체(61)의 중공 부분은, 내부 공간(61b)으로 되어 있다.
백업면(61a)에는, 픽업되는 반도체 칩(t) 주위에 위치하는 점착 시트(11)를 흡착하기 위한 환형의 흡인홈(61c)과 복수의 흡인 구멍(61d)이 형성된다. 이들 흡인홈(61c)과 복수의 흡인 구멍(61d)은, 연통홈(61e)이나 도시하지 않은 연통 구멍을 통해 백업체(61)의 내부 공간(61b)에 연통되어 있다. 즉, 백업체(61)의 내부 공간(61b)에는, 흡인 펌프(63)에 연통되는 진공 배관(63a)이 접속되어 있고, 내부 공간(61b) 내에 부압을 공급할 수 있도록 되어 있다. 내부 공간(61b) 내를 부압으로 함으로써, 흡인홈(61c)과 복수의 흡인 구멍(61d)에 부압을 작용시킬 수 있도록 되어 있다. 또한, 진공 배관(63a)에는, 전공(電空) 레귤레이터 등의 압력 제어 장치(63b)와, 전자 밸브 등의 개폐 밸브(63c)가, 흡인 펌프(63)측으로부터 이 순서로 설치되어 있고, 흡인홈(61c)과 복수의 흡인 구멍(61d)에 작용시키는 부압의 온·오프, 및 부압의 크기를 제어할 수 있도록 되어 있다. 압력 제어 장치(63b)는, 부압 조정 기구로서 기능한다. 압력 제어 장치(63b)는, 게이지압으로 -85 ㎪ 이하, 바람직하게는 -90 ㎪ 이하의 부압이 흡인홈(61c)과 복수의 흡인 구멍(61d)에 작용하도록 설정하면 된다. 본 실시형태에서는, -90 ㎪로 한 예로 설명한다. 여기서, 게이지압이란, 대기압을 기준(0 ㎪)으로 한 상대적인 압력을 말한다. 따라서, 게이지압으로 -85 ㎪ 이하란, 대기압보다 85 ㎪ 낮은 압력을 포함하고, 이 압력(-85 ㎪)보다 진공도가 높은 압력을 가리킨다. 즉, -90 ㎪은, -85 ㎪보다 진공도가 높은 압력이다. 또한, 「-85 ㎪ 이하의 부압」, 「부압의 크기를 -85 ㎪」 등의 표현을 하는 경우가 있으나, 모두 게이지압에서의 압력값을 가리키는 것이다.
한편, 압력 제어 장치(63b)에 설정한 압력이 그대로 내부 공간(61b) 및 흡인홈(61c), 흡인 구멍(61d)에 작용한다고 생각된다. 그래서, 본 실시형태에서는, 진공 배관(63a)에서의 개폐 밸브(63c)와 내부 공간(61b) 사이의 부분에 압력 검출기(63d)를 설치하고 있다. 그리고, 압력 검출기(63d)의 검출값이 -90 ㎪이 되도록, 압력 제어 장치(63b)의 제어 압력을 설정하고 있다. 한편, 내부 공간(61b), 혹은, 흡인홈(61c)이나 복수의 흡인 구멍(61d)에 작용하는 압력을 검출하고, 이 검출값이 상기한 압력 범위가 되도록 압력 제어 장치(63b)의 제어 압력을 설정하도록 해도 좋다. 또한, 흡인 펌프(63)는, 실장 장치(1)에 부품으로서 편입되는 것으로 해도 좋으나, 이것에 한하지 않고, 실장 장치(1)와는 별도로 준비된 것이어도 좋고, 예컨대, 공장 등에 설비되어 있는 부압 공급용의 배관 설비여도 좋다. 요컨대, 압력 제어 장치(63b)에 게이지압으로 -85 ㎪ 이하의 부압을 안정적으로 공급할 수 있는 부압원이면 된다.
밀어올림 기구(62)는, 제1∼제4 밀어올림체(62a, 62b, 62c, 62d)와, 제1∼제4 밀어올림체(62a∼62d)에 대응하여 설치되고, 제1∼제4 밀어올림체(62a∼62d)를 개별적으로 승강 이동시키는 제1∼제4 승강 구동 장치(62e, 62f, 62g, 62h)를 구비한다.
제1∼제4 밀어올림체(62a∼62d) 중, 제1∼제3 밀어올림체(62a∼62c)는 평면에서 보아 직사각형의 각통(角筒) 형상을 이루고, 축심을 동일하게 한 3중 구조로 되어 있다. 제4 밀어올림체(62d)는 각기둥 형상을 이루고, 제1∼제3 밀어올림체(62a∼62c)와 축심을 동일하게 하여 이들의 중앙에 배치되어 있다. 한편, 본 실시형태에서는, 4개의 밀어올림체(62a∼62d)를 설치하였으나, 4개에 한정되는 것은 아니며, 2개, 3개, 혹은 5개 이상이어도 좋다.
제1 밀어올림체(62a)는, 가장 외측에 위치하는 밀어올림체이고, 백업체(61)의 상면, 즉, 백업면(61a)의 중앙에 형성된 직사각형의 개구부(61f) 내에, 이 개구부(61f)의 가장자리와의 사이에 간극을 마련하여 배치된다. 즉, 개구부(61f)는, 제1 밀어올림체(62a)의 외형과 상사(相似)형으로, 제1 밀어올림체(62a)의 외형보다 약간 크게 형성되어 있다. 또한, 제1 밀어올림체(62a)의 선단면은, 평면에서 보아, 밀어 올리는 대상이 되는 반도체 칩(t)과 상사 형상이며 반도체 칩(t)보다 약간 작은 크기로 형성되어 있다. 따라서, 반도체 칩(t)을 밀어 올렸을 때, 반도체 칩(t)의 가장자리부가 제1 밀어올림체(62a)의 주위로부터 약간 비어져 나오도록 되어 있다.
제2 밀어올림체(62b)는, 제1 밀어올림체(62a)의 내측에, 제1 밀어올림체(62a)의 내측면에 가이드되는 상태로 배치된다. 제3 밀어올림체(62c)는, 제2 밀어올림체(62b)의 내측에, 제2 밀어올림체(62b)의 내측면에 가이드되는 상태로 배치된다. 제4 밀어올림체(62d)는, 제3 밀어올림체(62c)의 내측에, 제3 밀어올림체(62c)의 내측면에 가이드되는 상태로 배치된다.
이들 밀어올림체(62a∼62d)는, 제1∼제4 승강 구동 장치(62e∼62h)에 의해, 미리 설정된 동작 조건에 따라 상하 이동한다. 본 실시형태에서는, 최초로 모든 밀어올림체(62a∼62d)가 백업면(61a)의 높이로부터 미리 정해진 양 돌출하는 높이까지 상승한다. 이 후, 외측으로부터 순서대로, 즉, 제1, 제2, 제3, 제4 밀어올림체의 순으로 백업면(61a)의 높이 이하까지 순차 하강하도록, 동작 조건이 설정되어 있다. 한편, 동작 조건은, 픽업 대상인 반도체 칩(t), 반도체 칩(t)이 접착되는 점착 시트(11)의 품종 등에 따른 동작으로 설정하면 된다.
또한, 제1∼제3 밀어올림체(62a∼62c)의 상단부에는, 도 4의 (A)에 도시된 바와 같이, 각각 볼록부(64, 65)와 오목부(66)가 형성된다. 한편, 도 4에서는, 오목부(66)의 형성 위치에 사선을 붙여, 볼록부(64, 65)와의 구별을 명확히 하고 있다. 제1 밀어올림체(62a)의 직사각형 프레임 형상을 이루는 상단면의 4개의 코너부에는 각각 볼록부(64A)가 형성된다. 또한, 제1 밀어올림체(62a)의 직사각형 프레임 형상의 상단면의 4개의 측변부에는, 대략 균등한 간격으로 복수의 볼록부(65A)가 각각 형성된다. 그리고, 볼록부(64A)와 볼록부(65A) 사이 및 볼록부(65A)끼리의 사이에는 각각 오목부(66A)가 형성된다. 제2 밀어올림체(62b)의 직사각형 프레임 형상의 상단면의 4개의 코너부에는 각각 볼록부(64B)가 형성된다. 또한, 제2 밀어올림체(62b)의 직사각형 프레임 형상의 상단면의 4개의 측변부에는, 대략 균등한 간격으로 복수의 볼록부(65B)가 각각 형성된다. 그리고, 볼록부(64B)와 볼록부(65B) 사이 및 볼록부(64B)끼리의 사이에는 각각 오목부(66B)가 형성된다. 또한, 제2 밀어올림체(62b)의 볼록부(65B)와 오목부(66B)의 배치는, 제1 밀어올림체(62a)의 볼록부(65A)와 오목부(66A)의 배치에 대해 엇갈림의 관계로 되어 있다. 제3 밀어올림체(62c)의 직사각형 프레임 형상의 상단면에도, 제1, 제2 밀어올림체(62a, 62b)와 마찬가지로, 볼록부(64C, 65C)와 오목부(66C)가 형성된다. 제3 밀어올림체(62c)의 볼록부(65C)와 오목부(66C)의 배치는, 제2 밀어올림체(62b)의 볼록부(65B)와 오목부(66B)의 배치에 대해 엇갈림의 관계로 되어 있다. 이들 볼록부(64A∼64C, 65A∼65C)의 상면 및 제4 밀어올림체(62d)의 상면은, 백업면(61a)과 동일 평면 상에서 점착 시트(11)를 지지할 수 있도록 형성되어 있다. 그리고, 볼록부(64A∼64C, 65A∼65C)의 상면과 제4 밀어올림체(62d)의 상면에 의해 형성되는 평면의 면 정밀도가 20 ㎛ 이하가 되도록 형성되어 있다.
또한, 측변부에 형성된 각 볼록부(65A∼65C)는, 측변부를 따르는 방향의 길이가 0.4 ㎜ 이상 2.0 ㎜ 이하가 되도록 형성하는 것이 바람직하다. 또한, 각 오목부(66A∼66C)는, 측변부를 따르는 방향의 길이가, 볼록부(65A∼65C)의 길이와 동일하게 해도 좋고, 상이해도 좋으나, 볼록부(65A∼65C)와 마찬가지로, 측변부를 따르는 방향의 길이가 0.4 ㎜ 이상 2.0 ㎜ 이하가 되도록 형성하는 것이 바람직하다. 또한, 인접하는 오목부(66A)와 오목부(66B) 및 오목부(66B)와 오목부(66C)는, 일부가 겹쳐지는 것과 같은 배치로 해도 좋으나, 겹쳐지는 부분의 길이는, 측변부를 따르는 방향에서의 오목부(66A∼66C)의 길이의 20% 이하로 하는 것이 바람직하다. 따라서, 오목부(66A∼66C)의 길이는, 볼록부(65A∼65C)의 길이에 대해 0.8배 이상 1.2배 이하가 되도록 형성하는 것이 바람직하다.
또한, 제1∼제4 밀어올림체(62a∼62d)가 백업체(61)와 함께 점착 시트(11)를 지지한 상태에서, 제1∼제4 밀어올림체(62a∼62d)의 상단면과 점착 시트(11) 사이에는, 부압을 작용시킬 수 있도록 되어 있다. 즉, 백업체(61)의 개구부(61f)는 내부 공간(61b)에 연통되어 있고, 제1 밀어올림체(62a)와 개구부(61f)의 가장자리 사이에는 간극이 있다. 또한, 밀어올림체(62a∼62d)끼리의 사이에도 간극이 있다. 따라서, 이들 간극을 통해 내부 공간(61b) 내의 부압이 제1∼제4 밀어올림체(62a∼62d)의 상단면과 점착 시트(11) 사이에 작용한다. 즉, 들어올림 기구(60)와 점착 시트(11) 사이에는, 전술한 압력 범위로 설정된 부압, 구체적으로는, -90 ㎪의 부압이 작용하도록 구성되어 있다.
제어 장치(70)는, 기억부(71)를 구비한다. 기억부(71)에는, 밀어올림체(62a∼62d)의 동작 조건 등, 실장 장치(1)의 동작에 필요한 데이터가 기억된다. 제어 장치(70)는, 기억부(71)에 기억된 데이터를 참조하여, 공급 장치(10), 기판 스테이지(20), 픽업 기구(40), 실장 기구(50), 들어올림 기구(60) 등을 제어한다.
(작동의 설명)
다음으로, 실장 장치(1) 및 픽업 장치의 작동에 대해, 도 1 및 도 5 내지 도 7을 이용하여 설명한다.
먼저, 점착 시트(11)에 복수의 반도체 칩(t)이 접착된 웨이퍼 링(12)이, 공급 장치(10)의 웨이퍼 테이블(13)에 세트된다. 또한, 기판 스테이지(20)에는, 도시하지 않은 기판 반입 장치에 의해 실장 전의 기판(K)이 배치된다.
이 상태에서, 픽업 기구(40)의 흡착 노즐(41)은, 공급 장치(10) 상에서 픽업 위치에 위치된 반도체 칩(t)을 픽업하여 중간 스테이지(30)로 이송한다. 실장 기구(50)의 실장 툴(51)은, 중간 스테이지(30)로 이송된 반도체 칩(t)을 수취하고, 기판 스테이지(20)에 배치된 기판(K)의 미리 정해진 실장 위치에 실장한다. 이러한 동작을 반복해서 실행하여, 반도체 칩(t)을 기판(K)의 각 실장 위치에 순차 실장한다.
한편, 픽업 장치에 의한 픽업 시, 즉, 흡착 노즐(41)이 반도체 칩(t)을 픽업할 때, 들어올림 기구(60)는 다음과 같이 작동한다.
도 5의 (A)에 도시된 바와 같이, 들어올림 기구(60) 바로 위, 즉, 픽업 위치에 픽업 대상인 반도체 칩(t)이 위치되면, 들어올림 기구(60)는 백업면(61a)에 의해 점착 시트(11)의 하면을 지지한다. 그리고, 개폐 밸브(63c)를 개방함으로써 흡인홈(61c) 및 흡인 구멍(61d)에 미리 정해진 부압(-90 ㎪의 부압)을 작용시켜 점착 시트(11)를 흡착 유지한다.
백업면(61a)에 의해 점착 시트(11)를 흡착 유지하면, 도 5의 (B)에 도시된 바와 같이, 흡착 노즐(41)을 하강시켜 반도체 칩(t)에 접촉시켜, 반도체 칩(t)을 흡착 유지시킨다.
흡착 노즐(41)이 반도체 칩(t)을 흡착하면, 도 5의 (C)에 도시된 바와 같이, 제1∼제4 밀어올림체(62a∼62d)를 미리 설정된 높이만큼 상승시킨다. 이때, 흡착 노즐(41)은 동기하여 상승한다. 이에 의해, 점착 시트(11)는, 제1∼제4 밀어올림체(62a∼62d)에 의해 볼록 형상으로 밀어 올려진다. 이때, 점착 시트(11)와 백업면(61a) 및 제1∼제4 밀어올림체(62a∼62d)의 상단면 사이에는 -90 ㎪의 부압이 작용되고 있다. 그 때문에, 점착 시트(11)에서 제1∼제4 밀어올림체(62a∼62d)에 의해 밀어 올려져 경사진 부분(11a)에는, 부압에 의해 인하되는 힘이 작용한다. 이에 의해, 반도체 칩(t)의 외연부(外緣部), 보다 구체적으로는, 반도체 칩(t)에서 제1 밀어올림체(62a)로부터 비어져 나온 외연부에서, 점착 시트(11)에는 반도체 칩(t)으로부터 박리하려고 하는 힘이 작용한다. 이에 의해, 반도체 칩(t)의 상기 외연부로부터 점착 시트(11)가 박리된다. 한편 이때, 반도체 칩(t)의 비어져 나옴량이 얼마 안 되기 때문에, 반도체 칩(t)의 각 변의 전역에서 한번에 점착 시트(11)의 박리를 개시했다고 해도, 반도체 칩(t)의 손상이 발생하는 일이 없다.
또한 이때, 제1 밀어올림체(62a)의 오목부(66A)에도 -90 ㎪의 부압이 작용한다. 그 때문에, 반도체 칩(t)의 가장자리 중 오목부(66A)에 대향하는 부분에서는, 점착 시트(11)에 작용하는 부압에 의해, 반도체 칩(t)으로부터의 점착 시트(11)의 박리가 다른 가장자리보다 촉진된다. 도 4의 (B)는 오목부(66)에서 점착 시트(11)의 박리가 진행된 상태를 모식적으로 도시한 평면도인데, 오목부(66)에는, 도면 중에 부호 P로 나타내는 바와 같은 대략 초승달 형상[사선으로 나타낸 오목부(66) 내의 흰 부분]의 박리부가 발생한다. 한편, 도 4의 (B)에서는, 모든 오목부(66A, 66B, 66C)에 박리부(P)를 나타내고 있으나, 이 단계에서는 대략 제1 밀어올림체(62a)의 오목부(66A)의 부분에만 박리부(P)가 발생한다. 또한, 이 박리부(P)는, 후술하는 제2 밀어올림체(62b)가 하강을 개시하기까지의 사이에 부압의 작용에 의해 제2 밀어올림체(62b)를 향해 신장하도록 확대된다.
제1∼제4 밀어올림체(62a∼62d)가 상승하고 나서 미리 정해진 대기 시간이 경과한 후, 도 6의 (A)에 도시된 바와 같이, 제1 밀어올림체(62a)가 하강한다. 제1 밀어올림체(62a)는, 제1 밀어올림체(62a)의 상단면이 백업면(61a)보다 미리 정해진 높이 낮아지는 위치까지 하강한다. 이에 의해, 제1 밀어올림체(62a)는 반도체 칩(t)으로부터 이격된다. 제1 밀어올림체(62a)가 하강함으로써, 점착 시트(11) 중 지금까지 제1 밀어올림체(62a)에 의해 지지되어 있던 부분에는, 자신의 장력과 부압에 의해 인하하는 방향, 즉, 반도체 칩(t)으로부터 박리하는 방향으로 힘이 작용한다. 이 힘에 의해, 반도체 칩(t)의 중앙을 향해 점착 시트(11)의 박리가 진행된다. 도 6의 (A)에 도시된 상태는, 제1 밀어올림체(62a)에 의해 지지되어 있던 점착 시트(11)가 반도체 칩(t)으로부터 박리된 상태이다. 또한 이때, 제2 밀어올림체(62b)의 오목부(66B)에도 부압이 작용하기 때문에, 오목부(66B)에 대향하는 부분에서 점착 시트(11)의 박리가 진행된다. 이에 의해, 도 4의 (B)에 도시된 바와 같이, 제2 밀어올림체(62b)의 오목부(66B)에 대응하는 부분에 박리부(P)가 발생한다.
또한, 미리 정해진 대기 시간이 경과한 후, 도 6의 (B)에 도시된 바와 같이, 제2 밀어올림체(62b)가, 제1 밀어올림체(62a)의 위치까지 하강한다. 이때에도, 제1 밀어올림체(62a)가 하강했을 때와 마찬가지로, 점착 시트(11) 중 제2 밀어올림체(62b)에 의해 지지되어 있던 부분의 박리가 진행된다. 또한, 도 6의 (B)에 도시된 바와 같이, 제3 밀어올림체(62c)의 오목부(66C)에 대향하는 부분에서 점착 시트(11)의 박리가 진행되어, 박리부(P)가 발생한다. 또한 미리 정해진 대기 시간이 더 경과한 후, 도 6의 (C)에 도시된 바와 같이, 제3 밀어올림체(62c)가 제1, 제2 밀어올림체(62a, 62b)의 위치까지 하강한다. 이때에도, 제1, 제2 밀어올림체(62a, 62b)가 하강했을 때와 마찬가지로, 점착 시트(11) 중 제3 밀어올림체(62c)에 의해 지지되어 있던 부분의 박리가 진행된다.
제3 밀어올림체(62c)가 하강하고 나서 미리 정해진 대기 시간이 경과한 후, 도 7의 (A)에 도시된 바와 같이, 제4 밀어올림체(62d)가, 제1∼제3 밀어올림체(62a∼62c)의 위치까지 하강한다. 이에 의해, 점착 시트(11) 중 제4 밀어올림체(62d)에 의해 지지되어 있던 부분의 박리가 진행된다. 도 7의 (A)에 도시된 상태는, 이 박리의 진행 과정을 나타낸다.
한편, 각 밀어올림체(62a∼62d)를 하강시키기까지의 대기 시간은, 동일한 시간으로 설정해도 좋고, 개별의 시간을 설정해도 좋다. 단, 이 대기 시간을 길게 설정하는 것은, 생산성을 저하시키는 것으로 이어지기 때문에, 생산성을 고려하여 설정하면 된다. 즉, 반도체 칩(t)의 실장 공정에서 이용되는 실장 장치(1)에서, 1시간당 실장 가능한 반도체 칩(t)의 수를 나타내는 UPH(Unit Per Hour)는 생산성을 좌우하는 중요한 요소이다. 그 때문에, 생산성의 향상을 도모하기 위해서는, UPH의 수치가 높은 것이 바람직하다. 이 수치를 높이기 위해서는, 하나하나의 반도체 칩(t)의 실장을 최대한 짧은 시간에 행하는 것이 필요하다. 이때, 반도체 칩(t)을 기판(K)에 대해 가압 접합(가열을 병용하는 경우도 있음)하는 시간, 소위, 본딩 시간은 짧게 할 수 없다. 그래서, 반도체 칩(t)의 가압 접합과 동시 병행적으로 실행되는 반도체 칩(t)의 이송에 요하는 시간을 본딩 시간 내에 들어가게 하는 것이 요구된다. 한편, 이송에 요하는 시간이란, 흡착 노즐(41)이, 픽업 위치 바로 위에 위치하고 나서 픽업 위치에 위치된 반도체 칩(t)을 향해 하강하여, 반도체 칩(t)을 픽업하고, 중간 스테이지(30) 상으로 이송하여 배치하기까지에 요하는 시간을 말한다.
그래서, 전술한 대기 시간은, 이송에 요하는 시간이 본딩 시간 이내가 되는 조건으로 설정하는 것이 요구된다. 예컨대, 본딩 시간이 1.2초이고, 픽업 위치 바로 위에 위치한 흡착 노즐(41)이 반도체 칩(t)까지 하강하는 시간 및 흡착 노즐(41)이 픽업한 반도체 칩(t)을 중간 스테이지(30)로 이송하여 배치하기까지의 시간이 합해서 0.5초였던 경우, 밀어올림 기구(62)에 의한 반도체 칩(t)의 들어올림에 사용할 수 있는 시간은, 1.2초-0.5초=0.7초가 채 못되게 된다. 이 경우, 전술한 대기 시간은, 0.1초 빠듯∼0.3초 정도로 설정할 필요가 발생한다. 즉, 대기 시간은, 설정 가능한 범위가 본딩 시간에 의해 매우 짧은 시간의 범위 내로 제한되는 것이며, 픽업 장치에는 이 짧은 시간 내에 점착 시트(11)를 반도체 칩(t)으로부터 박리하는 것이 요구되는 것이다.
본 실시형태와 같이, 들어올림 기구(60)와 점착 시트(11) 사이에 전술한 압력 범위로 설정된 부압을 작용시킴으로써, 전술한 대기 시간이 0.1초 빠듯∼0.3초 정도의 짧은 시간으로 설정되었다고 해도, 그 동안에, 밀어올림체(62a∼62c)의 지지가 해제된 점착 시트(11)의 부분을 반도체 칩(t)으로부터 박리시킬 수 있을 만큼의 힘을 충분히 작용시키는 것이 가능해진다.
한편, 제4 밀어올림체(62d)가 하강하고 나서 미리 정해진 대기 시간이 경과한 후, 도 7의 (B)에 도시된 바와 같이, 흡착 노즐(41)을 상승시켜, 반도체 칩(t)을 픽업한다. 또한, 개폐 밸브(63c)가 폐쇄되어 부압이 정지되고, 제1∼제4 밀어올림체(62a∼62d)가 원래의 높이, 즉, 상단이 백업면(61a)에 일치하는 높이까지 상승한다.
(작용 효과)
이러한 실시형태의 실장 장치(1)에 의하면, 픽업 기구(40)와 들어올림 기구(60)를 갖고 구성되는 픽업 장치를 구비하고, 픽업 기구(40)의 흡착 노즐(41)에 의해 점착 시트(11)로부터 반도체 칩(t)을 픽업할 때, 들어올림 기구(60)의 밀어올림 기구(62)를 이용하여, 픽업되는 반도체 칩(t)을 점착 시트(11)의 하측으로부터 들어올린다. 이 들어올림 시에, 들어올림 기구(60)와 점착 시트(11) 사이에 작용시키는 부압의 크기를, 게이지압으로 -85 ㎪ 이하로 설정하였다. 들어올림 기구(60)와 점착 시트(11) 사이에 작용시키는 부압이란, 구체적으로는, 백업체(61)의 흡인홈(61c)과 흡인 구멍(61d), 및 각 밀어올림체(62a∼62d)와 점착 시트(11) 사이, 밀어올림체(62a∼62d)의 오목부(66A∼66C) 내에 작용시키는 부압을 말한다.
이러한 부압을 작용시킴으로써, 밀어올림 기구(62)에 의해 점착 시트(11)의 아래로부터 반도체 칩(t)을 들어올릴 때, 복수의 밀어올림체(62a∼62d)에 의한 반도체 칩(t)의 지지 면적을 단계적으로 감소시켜 갈 때에, 지지 면적의 감소에 추종하여 점착 시트를 반도체 칩(t)으로부터 박리시킬 수 있다.
또한, 설정하는 부압의 압력 범위를 -85 ㎪ 이하로 했기 때문에, 복수의 밀어올림체(62a∼62d) 중 하나를 반도체 칩(t)으로부터 이격시키고 나서 다음의 밀어올림체가 이격되기까지의 시간(전술한 대기 시간)이 0.1초 빠듯∼0.3초 정도로 짧은 시간이어도, 이 동안에, 밀어올림체(62a∼62c)의 지지가 해제된 점착 시트(11)의 부분을 반도체 칩(t)으로부터 박리시킬 수 있다. 이 때문에, 30 ㎛ 이하의 두께의 반도체 칩이어도, 점착 시트(11)로부터 신속히 박리하는 것이 가능해져, 생산성을 손상시키는 것을 방지할 수 있다.
또한, 제1∼제3 밀어올림체(62a∼62c)의 상단부에 볼록부(64, 65)와 오목부(66)를 교대로 형성하였다. 이에 의해, 볼록부(64)와 볼록부(65) 사이 및 볼록부(65)끼리의 사이에 형성된 오목부(66)에 대향하는 점착 시트(11)의 부위에는, 전술한 압력 범위로 설정된 부압(-85 ㎪ 이하의 부압)이 작용한다. 그 때문에, 오목부(66)에 대응하는 점착 시트(11)의 부분에서는, 밀어올림체(62a∼62c)의 하강[반도체 칩(t)으로부터의 이격]을 기다리지 않고, 반도체 칩(t)으로부터의 점착 시트(11)의 박리를 진행시키는 것이 가능해진다. 이 결과, 밀어올림체(62a∼62c)를 하강시켰을 때, 반도체 칩(t)으로부터의 점착 시트(11)의 박리를 보다 한층 신속히 진행시킬 수 있다. 게다가, 밀어올림체(62a∼62c)가 하강하기 시작했을 때에는, 상기 밀어올림체(62a∼62c)의 오목부(66)에 대응하는 점착 시트(11)의 부분에서는 반도체 칩(t)으로부터의 박리가 진행되고 있다. 그 때문에, 밀어올림체(62a∼62c)에 의해 지지되어 있던 부분의 점착 시트(11)의 박리가 2회로 나누어 행해지게 되기 때문에, 밀어올림체(62a∼62c)가 하강하여 처음으로 상기 부분의 박리가 일제히 시작되는 경우에 비해, 반도체 칩(t)에 작용하는 스트레스를 현격히 저감시킬 수 있다. 이 때문에, 파손이 발생하기 쉬운 두께가 얇은 반도체 칩(t), 예컨대, 30 ㎛ 이하의 두께의 반도체 칩(t)이어도 양호하게 픽업할 수 있다. 또한, 오목부(66)에 대응하는 점착 시트(11)의 부분이 반도체 칩(t)으로부터 박리될 때에는, 반도체 칩(t)은 오목부(66)의 양측[반도체 칩(t)의 변을 따르는 방향의 양측]과 중앙측의 3방면측으로부터 볼록부(64, 65)에 의해 지지되어 있다. 그 때문에, 점착 시트(11)에 반도체 칩(t)으로부터 박리하는 방향의 힘이 작용했다고 해도, 반도체 칩(t)의 주연부 전역의 지지가 해제된 상태에서 점착 시트(11)에 힘이 작용하는 경우에 비해, 반도체 칩(t)에 발생하는 스트레스를 현격히 저감시킬 수 있다.
또한, 직사각형의 제1∼제3 밀어올림체(62a∼62c)의 상단부에 형성한 오목부(66)의 둘레 방향을 따르는 길이, 즉, 측변부를 따르는 방향의 길이가, 0.4 ㎜ 이상 2.0 ㎜ 이하가 되도록 형성하였다. 오목부(66)의 길이가 0.4 ㎜보다 짧은 경우, 오목부(66) 내에 -85 ㎪ 이하의 부압을 작용시켰다고 해도, 점착 시트(11)에서 부압이 작용하는 면적이 과소해져, 박리부(P)를 양호하게 형성하는 것이 곤란해진다. 한편, 오목부(66)의 길이가 2.0 ㎜보다 긴 경우, 점착 시트(11)에서 부압이 작용하는 면적이 과대해져, 박리부(P)가 형성될 때에 반도체 칩(t)에 과도한 스트레스가 가해져, 파손을 발생시킬 우려가 있다. 오목부(66)의 길이를 0.4 ㎜ 이상 2.0 ㎜ 이하로 함으로써, 반도체 칩(t)의 지지성을 확보하면서, 점착 시트(11)의 박리성을 확보할 수 있다. 그 결과, 반도체 칩(t)에 가해지는 스트레스를 억제하면서 양호하게 박리부(P)를 형성하는 것이 가능해져, 반도체 칩(t)을 점착 시트(11)로부터 신속하고 또한 양호하게 박리할 수 있다.
또한, 사각형의 제1∼제3 밀어올림체(62a∼62c)의 상단부에 형성한 오목부(66)의 둘레 방향을 따르는 길이, 즉, 측변부를 따르는 방향의 길이를, 볼록부(65)에서의 측변부를 따르는 방향의 길이에 대해 0.8배 이상 1.2배 이하로 설정하였다. 0.8배보다 작은 경우, 각 밀어올림체(62a∼62c)의 측변부의 길이에 대해, 박리부(P)가 형성되는 영역의 비율이 적어진다. 그 때문에, 그 후의 밀어올림체(62a, 62b, 62c)의 하강에 의한 점착 시트(11)의 박리 시에, 격리의 기점이 되는 박리부(P)가 작아, 박리의 진행이 정체될 확률이 높아진다. 반대로, 1.2배보다 큰 경우, 각 밀어올림체(62a∼62c)의 측변부의 길이에 대해 볼록부(64, 65)에 의해 지지되는 영역의 비율이 적어진다. 그 때문에, 박리부(P)가 형성될 때에 반도체 칩(t)에 가해지는 스트레스가 커져, 반도체 칩(t)의 파손의 확률이 높아진다. 또한, 오목부(66A, 66B, 66C)끼리를 엇갈림의 위치 관계로 형성함으로써, 박리부(P)가 반도체 칩(t)의 중앙까지 연속해서 형성되는 것을 방지하여, 반도체 칩(t)에 가해지는 스트레스의 경감을 도모하고 있다. 그러나, 오목부(66)의 길이가 1.2배를 초과하면, 인접하는 오목부(66A, 66B 및 66B, 66C)를 타고 박리부(P)가 반도체 칩(t)의 중앙까지 확대되기 쉬워진다. 그러면, 오목부(66A, 66B, 66C)끼리를 엇갈리게 형성한 것에 의한 손상의 억제 효과가 저하되어 버린다. 따라서, 오목부(66)는 볼록부(65)의 0.8배 이상 1.2배 이하의 길이로 설정하는 것이 바람직하다.
(다른 실시형태)
한편, 본 발명은 상기한 실시형태에 한정되는 것이 아니다. 예컨대, 상기한 실장형태에서, 들어올림 기구(60)의 제1∼제4 밀어올림체(62a∼62d)의 동작을, 제1∼제4 밀어올림체(62a∼62d)를 함께 상승시킨 후, 외측에 위치하는 제1 밀어올림체(62a)로부터 순서대로 하강시키는 예로 하였으나, 이것에 한정되는 것은 아니다. 예컨대, 제1∼제4 밀어올림체(62a∼62d)를, 내측에 위치하는 밀어올림체일수록 높아지도록 상승 동작시키도록 해도 좋다. 즉, 제1∼제4 밀어올림체(62a∼62d)를 미리 정해진 높이만큼 함께 상승시킨 후, 제2∼제4 밀어올림체(62b∼62d)를 더욱 미리 정해진 높이 상승시키고, 그 후, 제3∼제4 밀어올림체(62c∼62d)를 더욱 미리 정해진 높이 상승시키며, 마지막으로 제4 밀어올림체(62d)를 더욱 미리 정해진 높이 상승시키도록 해도 좋다. 요컨대, 복수의 밀어올림체(62a∼62d)가 반도체 칩(t)으로부터 순차 이격되도록 동작시키면 된다.
또한, 상기 실시형태에서, 기판 스테이지로서, 기판(K)을 XYθ 방향으로 이동시키는 기판 스테이지(20)의 예로 설명하였으나, 이것에 한정되는 것은 아니다. 예컨대, 공급 장치(10)와 중간 스테이지(30)의 배열 방향과는 교차하는 방향을 따라 한 쌍의 가이드 레일을 배치하고, 이 가이드 레일 상을 기판(K)이, 실장 기구(50)에 의한 실장 작업 위치로 반송 위치 결정되도록 구성해도 좋다. 즉, 기판(K)을, 실장 기구(50)에 의한 실장 작업 위치에 반입하여, 실장 작업 위치에 위치시키고, 실장 작업 위치로부터 반출하는 반송부도 기판 스테이지에 포함된다.
(실시예와 비교예)
다음으로, 본 발명의 실시예와 그 평가 결과에 대해 서술한다.
전술한 실시형태의 실장 장치(1)에 의해, 이하의 조건으로 픽업 시험을 행하였다. 한편, 픽업 기구(40)로 픽업한 반도체 칩(t)은, 실장 기구(50)에 의해 기판 스테이지(20)에 배치한 시험용의 유리 기판 위에 배치하였다. 유리 기판에는 점착성을 갖는 필름을 부착해 두어, 배치한 반도체 칩(t)이 기판 스테이지(20)의 이동 중에 움직이지 않도록 하였다. 들어올림 기구에는, 도 3에 도시된 들어올림 기구(60)를 사용하여, 도 5 내지 도 7에 도시된 동작으로 들어올림을 행하였다.
직경 300 ㎜의 웨이퍼로부터 반도체 칩(t)을 50개 픽업하고, 픽업 시에 균열이 발생한 반도체 칩(t)의 수를 계측하였다. 구체적으로는, 픽업 전에, 픽업 대상인 50개의 반도체 칩(t)에 균열이 없는 것을 확인하고, 유리 기판에 배치된 50개의 반도체 칩(t) 중에 균열이 발생하고 있는 반도체 칩(t)이 몇 개 있는지를 셈으로써, 픽업 시에 균열이 발생한 반도체 칩(t)의 수를 계측하였다.
<시험 조건>
·반도체 칩의 크기: 3 ㎜×4 ㎜
·반도체 칩의 두께: 35 ㎛, 25 ㎛, 15 ㎛의 3종류
·들어올림 기구(60)와 점착 시트(11) 사이에 작용시키는 부압의 크기: -90 ㎪, -88 ㎪, -85 ㎪, -83 ㎪, -80 ㎪의 5조건
·들어올림량: 1 ㎜
※들어올림량은, 도 5의 (C)에 도시된 제1∼제4 밀어올림체(62a∼62d)를 상승시키는 양을 말함.
·대기 시간: 0.2초
(실시예 1)
상기 시험 조건 중, 부압의 크기를 -90 ㎪로 하고, 두께 35 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 2)
상기 시험 조건 중, 부압의 크기를 -90 ㎪로 하고, 두께 25 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 3)
상기 시험 조건 중, 부압의 크기를 -90 ㎪로 하고, 두께 15 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 4)
상기 시험 조건 중, 부압의 크기를 -88 ㎪로 하고, 두께 35 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 5)
상기 시험 조건 중, 부압의 크기를 -88 ㎪로 하고, 두께 25 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 6)
상기 시험 조건 중, 부압의 크기를 -88 ㎪로 하고, 두께 15 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 7)
상기 시험 조건 중, 부압의 크기를 -85 ㎪로 하고, 두께 35 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 8)
상기 시험 조건 중, 부압의 크기를 -85 ㎪로 하고, 두께 25 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(실시예 9)
상기 시험 조건 중, 부압의 크기를 -85 ㎪로 하고, 두께 15 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 1)
상기 시험 조건 중, 부압의 크기를 -83 ㎪로 하고, 두께 35 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 2)
상기 시험 조건 중, 부압의 크기를 -83 ㎪로 하고, 두께 25 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 3)
상기 시험 조건 중, 부압의 크기를 -83 ㎪로 하고, 두께 15 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 4)
상기 시험 조건 중, 부압의 크기를 -80 ㎪로 하고, 두께 35 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 5)
상기 시험 조건 중, 부압의 크기를 -80 ㎪로 하고, 두께 25 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
(비교예 6)
상기 시험 조건 중, 부압의 크기를 -80 ㎪로 하고, 두께 15 ㎛의 반도체 칩(t)을 이용하여 픽업 시험을 행하였다. 결과는, 표 1에 나타낸다.
Figure 112018071825219-pat00001
이상, 본 발명의 실시형태 및 실시예, 비교예를 설명하였으나, 이들은 발명의 범위를 한정하는 것을 의도하고 있지 않다. 전술한 신규의 실시형태는, 그 외의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함되고, 특허청구의 범위에 기재된 발명에 포함된다.
1: 실장 장치 10: 공급 장치
11: 점착 시트 12: 웨이퍼 링
13: 웨이퍼 테이블 20: 기판 스테이지
30: 중간 스테이지 40: 픽업 기구
41: 흡착 노즐 50: 실장 기구
51: 실장 툴 60: 들어올림 기구
61: 백업체 61a: 백업면
61b: 내부 공간 61c: 흡인홈
61d: 흡인 구멍 61e: 연통홈
61f: 개구부 62: 밀어올림 기구
62a: 제1 밀어올림체 62b: 제2 밀어올림체
62c: 제3 밀어올림체 62d: 제4 밀어올림체
62e: 승강 구동 장치 62f: 승강 구동 장치
62g: 승강 구동 장치 62h: 승강 구동 장치
63: 흡인 펌프 63a: 진공 배관
63b: 압력 제어 장치(부압 조정 기구) 63c: 개폐 밸브
63d: 압력 검출기 64: 볼록부
65: 볼록부 66: 오목부
70: 제어 장치 71: 기억부
t: 반도체 칩 K: 기판
W: 웨이퍼

Claims (7)

  1. 점착 시트에 접착 유지된 반도체 칩을 상기 점착 시트로부터 픽업하는 반도체 칩의 픽업 장치로서,
    상기 점착 시트로부터 상기 반도체 칩을 픽업하는 픽업 기구와,
    축심을 동일하게 하여 배치되고 서로 축심 방향으로 이동 가능하게 설치된 복수의 밀어올림체를 포함하며, 상기 점착 시트에서 상기 픽업 기구에 의해 픽업되는 상기 반도체 칩이 위치하는 부분에, 상기 반도체 칩과는 반대측으로부터 부압을 작용시키고, 상기 반도체 칩이 상기 픽업 기구에 의해 픽업될 때에, 상기 반도체 칩을 상기 복수의 밀어올림체에 의해 들어올리는 들어올림 기구와,
    상기 부압의 크기를 게이지압으로 -85 ㎪ 이하로 설정하는 부압 조정 기구를 포함하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  2. 제1항에 있어서, 상기 복수의 밀어올림체는, 중앙에 배치된 각기둥형의 밀어올림체와, 상기 각기둥형의 밀어올림체와 축심을 동일하게 하여 배치된 적어도 하나의 각통(角筒)형의 밀어올림체를 포함하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  3. 제2항에 있어서, 상기 각통형의 밀어올림체는 복수개 설치되고, 축심을 동일하게 하여 다중으로 배치되어 이루어지는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  4. 제2항 또는 제3항에 있어서, 상기 각통형의 밀어올림체는, 그 상단부에 둘레 방향을 따라 볼록부와 오목부가 교대로 형성되어 이루어지는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  5. 제4항에 있어서, 상기 오목부의 상기 둘레 방향을 따르는 길이는, 상기 볼록부의 상기 둘레 방향을 따르는 길이에 대해, 0.8배 이상 1.2배 이하로 설정되는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  6. 반도체 칩을 접착 유지한 점착 시트를 유지하는 공급 장치와,
    기판을 배치하는 기판 스테이지와,
    상기 공급 장치가 유지한 상기 점착 시트로부터 상기 반도체 칩을 픽업하는 픽업 장치와,
    상기 픽업 장치에 의해 취출된 상기 반도체 칩을, 상기 기판에 실장하는 실장 기구를 포함하고,
    상기 픽업 장치는, 제1항 내지 제3항 중 어느 한 항에 기재된 픽업 장치인
    것을 특징으로 하는 반도체 칩의 실장 장치.
  7. 점착 시트에 접착 유지된 반도체 칩을 상기 점착 시트로부터 픽업하고, 픽업한 반도체 칩을 기판 상에 실장하는 반도체 칩의 실장 방법으로서,
    상기 점착 시트로부터 상기 반도체 칩을 픽업하는 픽업 기구에 의해 상기 반도체 칩을 상기 점착 시트로부터 픽업할 때에, 상기 반도체 칩과는 반대측으로부터, 상기 점착 시트에 부압을 작용시키고, 축심을 동일하게 하여 배치되고 서로 축심 방향으로 이동 가능하게 설치된 복수의 밀어올림체에 의해 상기 반도체 칩을 들어올릴 때에,
    상기 부압의 크기를 게이지압으로 -85 ㎪ 이하로 설정하는
    것을 특징으로 하는 반도체 칩의 실장 방법.

KR1020180084558A 2017-07-26 2018-07-20 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 KR102120185B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017144685 2017-07-26
JPJP-P-2017-144685 2017-07-26
JPJP-P-2018-116661 2018-06-20
JP2018116661A JP2019029650A (ja) 2017-07-26 2018-06-20 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法

Publications (2)

Publication Number Publication Date
KR20190012112A KR20190012112A (ko) 2019-02-08
KR102120185B1 true KR102120185B1 (ko) 2020-06-08

Family

ID=65365351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180084558A KR102120185B1 (ko) 2017-07-26 2018-07-20 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법

Country Status (1)

Country Link
KR (1) KR102120185B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410905B1 (en) * 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR102221703B1 (ko) * 2019-04-19 2021-03-02 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
KR102245805B1 (ko) * 2019-07-18 2021-04-28 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
KR102365660B1 (ko) * 2019-08-27 2022-02-18 세메스 주식회사 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
KR102267953B1 (ko) * 2019-08-27 2021-06-22 세메스 주식회사 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
KR102386339B1 (ko) * 2019-12-19 2022-04-13 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 이송 장치
JP7408455B2 (ja) * 2020-03-25 2024-01-05 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
TWI727853B (zh) * 2020-07-15 2021-05-11 歆熾電氣技術股份有限公司 晶片移轉系統與晶片移轉方法
KR102635493B1 (ko) * 2020-11-04 2024-02-07 세메스 주식회사 본딩 설비에서 다이를 이송하기 위한 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153487A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造装置と製造方法
JP2010056466A (ja) * 2008-08-29 2010-03-11 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP2010123750A (ja) * 2008-11-19 2010-06-03 Fuji Electric Systems Co Ltd 半導体装置の製造装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140107982A (ko) * 2013-02-28 2014-09-05 삼성전자주식회사 다이 이젝터 및 다이 분리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153487A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置の製造装置と製造方法
JP2010056466A (ja) * 2008-08-29 2010-03-11 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP2010123750A (ja) * 2008-11-19 2010-06-03 Fuji Electric Systems Co Ltd 半導体装置の製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20190012112A (ko) 2019-02-08

Similar Documents

Publication Publication Date Title
KR102120185B1 (ko) 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법
JP7241786B2 (ja) 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
US9039867B2 (en) Method for detaching a semiconductor chip from a foil
KR101429283B1 (ko) 기판 접합 방법 및 이를 이용한 장치
JP7023590B2 (ja) 半導体チップのピックアップ装置及び実装装置
US8932432B2 (en) Substrate separating apparatus, load lock apparatus, substrate bonding apparatus, substrate separating method, and manufacturing method of a semiconductor apparatus
JPWO2008004270A1 (ja) ピックアップ方法およびピックアップ装置
TW202013476A (zh) 晶圓分斷裝置、反轉裝置及搬運系統
US8431440B2 (en) Chip manufacturing method
JP5287276B2 (ja) 電子部品のピックアップ方法及びピックアップ装置
JP4924316B2 (ja) 半導体製造装置及び半導体製造方法
JPH09181150A (ja) 半導体チップのピックアップ装置及びこれを用いたピックアップ方法
WO2014185446A1 (ja) 半導体チップのピックアップ装置
CN116053209A (zh) 氮化镓晶圆的切割方法及氮化镓功率器件的封装方法
JP5373008B2 (ja) 基板貼合せ方法
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
KR100592338B1 (ko) 전자부품 픽업 장치, 전자부품 픽업 방법 및 전자부품픽업 프로그램
WO2021240840A1 (ja) ピックアップ装置およびピックアップ方法
KR20170087148A (ko) 다이 픽업 장치 및 그 구동방법
JP7458773B2 (ja) 電子部品のピックアップ装置及び実装装置
JP7184006B2 (ja) 半導体チップのピックアップ治具、半導体チップのピックアップ装置およびピックアップ治具の調節方法
TW202202432A (zh) 膠帶貼附裝置
JP2022133601A (ja) チップ剥離装置
KR20210076472A (ko) 다이 픽업 장치 및 다이 픽업 장치의 동작방법
JP2019153688A (ja) ウエハ搬送保持装置及びウエハ搬送保持方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant