JP2008153487A - 半導体装置の製造装置と製造方法 - Google Patents
半導体装置の製造装置と製造方法 Download PDFInfo
- Publication number
- JP2008153487A JP2008153487A JP2006340882A JP2006340882A JP2008153487A JP 2008153487 A JP2008153487 A JP 2008153487A JP 2006340882 A JP2006340882 A JP 2006340882A JP 2006340882 A JP2006340882 A JP 2006340882A JP 2008153487 A JP2008153487 A JP 2008153487A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- stage
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体装置の製造装置において、半導体素子の供給部から認識部に持ち込まれる半導体ウェーハの切り屑等による半導体素子の損傷やダメージを抑制する。
【解決手段】半導体装置の製造装置は、素子形状に応じて半導体ウェーハから個片化された半導体素子13をピックアップする機構を有する素子供給部と、ピックアップされた半導体素子13が載置されるステージ21を有し、ステージ21上に載置された半導体素子13の位置を認識する素子認識部と、位置認識された半導体素子13を基板上に実装する素子実装部とを具備する。素子認識部のステージ21は半導体素子13の中央付近のみを支持する凸部23を有する。この凸部13には半導体素子13を吸着保持する吸着孔24が設けられている。
【選択図】図3
【解決手段】半導体装置の製造装置は、素子形状に応じて半導体ウェーハから個片化された半導体素子13をピックアップする機構を有する素子供給部と、ピックアップされた半導体素子13が載置されるステージ21を有し、ステージ21上に載置された半導体素子13の位置を認識する素子認識部と、位置認識された半導体素子13を基板上に実装する素子実装部とを具備する。素子認識部のステージ21は半導体素子13の中央付近のみを支持する凸部23を有する。この凸部13には半導体素子13を吸着保持する吸着孔24が設けられている。
【選択図】図3
Description
本発明は半導体装置の製造装置と製造方法に関する。
半導体装置の製造工程においては、まず素子領域毎に素子パターン等が形成された半導体ウェーハ(半導体基板)を素子形状に応じて分割(ダイシング)し、これら個片化された半導体素子を順にピックアップする。次いで、ピックアップした半導体素子を配線基板やリードフレーム等の基板上に実装(ダイボンディング)する。この後、基板上に実装された半導体素子に基板との接続工程(ワイヤボンディング工程等)や封止工程を実施することによって、各種形状の半導体装置(半導体パッケージ)が作製される。
半導体ウェーハからピックアップした半導体素子を基板上にダイボンディングするにあたって、半導体素子と基板との位置合わせを行う必要がある。このため、半導体ウェーハからピックアップした半導体素子の位置を認識部で認識した後に実装部に移送している(特許文献1参照)。認識部は、半導体ウェーハからピックアップされた半導体素子が載置されるステージと、このステージの上方に配置された素子認識カメラとを有しており、素子認識カメラでステージ上に載置された半導体素子を撮像し、この撮像結果(画像データ)に基づいて半導体素子の位置が認識される。
上述したように、認識部のステージ上にはダイシング工程後の半導体ウェーハからピックアップされた半導体素子が載置されるため、ウェーハダイシング時に生じた切り屑(Si屑等)が持ち込まれるおそれがある。従来のステージは平滑なステージ面(半導体素子との接触面)を有している。さらに、ステージは位置認識時における半導体素子の位置ずれを防止するために吸着孔を有し、半導体素子を吸着保持している。このため、ステージ上に切り屑が持ち込まれると、ステージに吸着保持された半導体素子とステージ面とで切り屑を挟んでしまい、半導体素子に損傷やダメージを与えるおそれがある。
特開平9-022923号公報
本発明の目的は、半導体素子の認識部に持ち込まれる半導体ウェーハの切り屑等による半導体素子の損傷やダメージを抑制することを可能にした半導体装置の製造装置と製造方法を提供することにある。
本発明の態様に係る半導体装置の製造装置は、素子形状に応じて半導体ウェーハから個片化された半導体素子をピックアップする機構を有する素子供給部と、前記ピックアップされた半導体素子が載置されるステージを有し、前記ステージ上に載置された前記半導体素子の位置を認識する素子認識部と、前記位置認識された半導体素子を基板上に実装する素子実装部とを具備し、前記素子認識部のステージは前記半導体素子の中央付近のみを支持する凸部を有し、かつ前記凸部に前記半導体素子を吸着する吸着孔が設けられていることを特徴としている。
本発明の態様に係る半導体装置の製造方法は、素子形状に応じて半導体ウェーハから個片化された半導体素子をピックアップする工程と、前記ピックアップされた半導体素子を、前記半導体素子の中央付近のみを支持する凸部を有するステージ上に載置すると共に、前記凸部に設けられた吸着孔で前記半導体素子を吸着する工程と、前記ステージ上に載置された前記半導体素子の位置を認識する工程と、前記位置認識された前記半導体素子を基板上に実装する工程とを具備することを特徴としている。
本発明の態様に係る半導体装置の製造装置および製造方法によれば、素子認識部に持ち込まれる半導体ウェーハの切り屑による半導体素子の損傷やダメージを抑制することができる。従って、半導体素子の認識工程における不良発生率を低減することが可能となる。
以下、本発明の半導体装置の製造方法および半導体製造装置の実施形態について、図面を参照して説明する。図1は本発明の実施形態による半導体装置の製造装置の構成を示す図である。同図に示す製造装置1は素子供給部10と素子認識部20と素子実装部30とを具備している。素子供給部10のテーブル11上には、半導体ウェーハ12が載置される。半導体ウェーハ12はダイシング工程を経たものであり、素子形状に応じて切断(個片化)されている。この段階では、ダイシング工程で個片化された半導体素子13、13…はダイシングテープ14に保持されており、ウェーハ形状が維持されている。
素子供給部10は半導体ウェーハ12から個片化された半導体素子13、13…を順にピックアップする機構を有している。すなわち、テーブル11の上方には半導体素子13を吸着保持する第1の吸着ヘッド15が配置されている。第1の吸着ヘッド15は図示を省略した移動機構によりX−Y−Z方向に移動可能とされている。素子供給部10では、まず半導体素子13を第1の吸着ヘッド15で吸着保持し、これを上昇させてダイシングテープ14から剥離して半導体素子13をピックアップする。ピックアップされた半導体素子13は図示を省略した移動機構で素子認識部20に移送される。
素子認識部20は、ピックアップされた半導体素子13が載置されるステージ21と、このステージ21の上方に配置された素子認識カメラ22とを有している。素子供給部10でピックアップされた半導体素子13はステージ21上に載置される。ステージ21は後に詳述するように、半導体素子13の中央付近のみを支持し、かつ吸着保持する機能を有している。ステージ21上に載置された半導体素子13は素子認識カメラ22で撮像され、この撮像により取得される画像データから半導体素子13の位置が認識される。素子認識部20で位置認識された半導体素子13は素子実装部30に移送される。
素子実装部30は、素子認識部20で位置認識された半導体素子13を吸着保持する第2の吸着ヘッド31を有している。第2の吸着ヘッド31は図示を省略した移動機構によりX−Y−Z方向に移動可能とされている。位置認識が終了した半導体素子13は第2の吸着ヘッド31に保持され、素子認識部20での位置認識結果に基づいて位置補正されて素子実装部30に移送される。素子実装部30の搬送ステージ32上には、半導体素子13が実装される配線基板、放熱基板、リードフレーム等の基板33が配置されている。半導体素子13は基板33上の所定の位置に送られてダイボンディングされる。
上述したように、素子認識部20のステージ21上にはダイシング工程後の半導体ウェーハ12からピックアップされた半導体素子13が送られてくるため、ウェーハダイシング時に生じた切り屑(Si屑等)が持ち込まれるおそれがある。素子認識部20に持ち込まれる切り屑(Si屑等)は半導体素子13に損傷やダメージを与える要因となる。そこで、この実施形態の製造装置(ダイボンディング装置)1においては、素子認識部20のステージ21で半導体素子13の中央付近のみを支持すると共に、このステージ21に載置された半導体素子13を吸着保持している。
素子認識部20のステージ21は図2ないし図4に示すように、半導体素子13の中央付近のみを支持する凸部23を有している。凸部23は例えばステージ21と一体的に設けられており、金属等の硬質材で構成されている。さらに、素子支持部としての凸部23には、半導体素子13を吸着保持する吸着孔24が設けられている。吸着孔24は図示を省略した真空ポンプ等の吸引装置に接続されており、これにより凸部23上に載置された半導体素子13を吸着保持することが可能とされている。半導体素子13を吸着保持することによって、素子認識カメラ22による位置認識時のずれ等が防止される。
ステージ21上に載置された半導体素子13は、凸部23の上面23aのみと接触することになる。凸部23の大きさ(凸部上面23aの面積)はステージ21の大きさに比べて十分に小さいため、半導体素子13のステージ21との接触面積を低減することができる。従って、素子認識部20に持ち込まれた切り屑を半導体素子13とステージ21とで挟み込んでしまう危険性が減少する。これによって、素子認識部20における半導体素子13の損傷やダメージを抑制することが可能となる。
凸部23の平面形状は、半導体素子13の中央付近のみを支持することが可能なものであればよく、図4に示したような円形に限られるものではない。凸部上面23aの形状は矩形や多角形等であってもよい。凸部23の大きさは切り屑等を挟み込む危険性を減少させる上で、半導体素子13との接触部分である凸部上面23aの最大長さを4mm以下とすることが好ましい。ここで、凸部上面23aの最大長さとは、円形の凸部23であれば直径、矩形の凸部23であれば対角線の長さを示すものであり、これら以外の形状の場合には凸部23が内接する円の直径を示すものとする。
半導体素子13の損傷やダメージを抑制する観点からは、凸部上面23aの最大長さは小さいほどよいが、凸部23が小さすぎると半導体素子13の支持性が低下して、素子認識カメラ22で撮像する際にずれ等が生じるおそれがある。このため、半導体素子13の大きさにもよるが、凸部上面23aの最大長さは0.5mm以上とすることが好ましい。これによって、位置認識時の半導体素子13のずれ等を防止することができるため、素子認識部20の本来の機能を良好に得ることができる。
凸部23に設ける吸着孔24の孔径は、半導体素子13の吸着状態に影響を及ぼし、あまり小さいと半導体素子13の吸着力が低下してずれ等が生じるおそれがある。このため、吸着孔24の孔径は0.3mm以上とすることが好ましい。ただし、吸着孔24の孔径があまり大きすぎると凸部23の形状にもよるが、半導体素子13の支持性が低下するおそれがある。このような点から、吸着孔24の孔径は1.5mm以下とすることが好ましい。吸着孔24は1個に限られるものではなく、凸部23に複数形成してもよい。
さらに、凸部23の形状は例えば図5に示すように、円形を部分的に切り欠いたような形状であってもよい。これによって、半導体素子13の支持性に影響を及ぼす凸部上面23aの最大長さを保ちつつ、切り屑等の挟み込みに影響を及ぼす凸部上面23aの面積を低減することができる。凸部23の一部を切り欠いて凸部上面23aの最大長さを維持する場合、中央の吸着孔24から凸部23の外周までの距離の増加を補う上で、図6に示すように補助的な吸着孔24Aを設けることも有効である。
図5は凸部上面23aの外周円となる円形の直交する中心線に沿って、4方向から外側から内側に向けて円形の一部を切り欠いた形状を有する凸部23を示している。切り欠き部23bは4箇所に限られるものではなく、2〜3箇所もしくは5箇所以上であってもよい。この場合の凸部上面23aの形状も円形に限られるものではなく、矩形や多角形等であってもよい。図6は図5に示した切り欠き形状を有する凸部23に対して複数の吸着孔24、24Aを設けたものである。具体的には中央の吸着孔24に加えて、切り欠き部23bで挟まれた4箇所の扇状の部分にそれぞれ吸着孔24Aが設けられている。
この実施形態の第1の具体例(実施例1)として、図4に示した形状の凸部23を有するステージ21を用意した。凸部23の具体的な形状は、凸部上面23aを直径2mmの円形とし、その中央部に孔径0.5mmの吸着孔24を設けた形状とした。このステージ21上に外形が20mm×20mmの半導体素子(Siチップ)13を順に載置して、半導体素子13の認識試験を実施した。その結果、半導体素子13の認識不良や切り屑の挟み込みによる不良等の発生は認められなかった。
さらに、第2の具体例(実施例2)として、図5に示した形状の凸部23を有するステージ21を用意した。具体的な形状は、凸部上面23aの外周直径を4mmとし、これに4箇所に切り欠き部23bを設けた形状とした。吸着孔24の孔径は1.5mmとした。このステージ21についても、外形が20mm×20mmの半導体素子13を用いて認識試験を実施した。その結果、半導体素子13の認識不良や切り屑の挟み込みによる不良等の発生は認められず、さらに位置認識時の安定性が向上することが確認された。
上述したような形状を有する凸部23は、例えば外形サイズが20mm×20mmの半導体素子13まで良好に適用することができる。この外形サイズ以下の大きさを有する半導体素子13であれば、凸部23で良好に支持することができる。半導体素子13の最小サイズは特に限定されるものではないが、実用性等を考慮すると1mm×1mmの外形サイズを最小サイズとすることが好ましい。このように、適用する半導体素子13の最大サイズは20mm×20mm、最小サイズは1mm×1mmとすることが好ましい。
凸部23を有するステージ21の平面形状は、図2に示したような円形に限られるものではなく、矩形等の他の形状であってもよい。ただし、素子認識カメラ22による半導体素子13の認識性等を考慮すると、ステージ21の外縁部の形状は半導体素子13の外形より大きいことが好ましい。この場合、図7に示すように、ステージ21の外縁部には切り屑の飛散等を防止する突起状のガード部材25を設けることが有効である。ステージ21の外縁部に突起状のガード部材25を設けることによって、半導体素子13から脱落した切り屑が飛散して他の工程に悪影響を及ぼすことを防止することができる。
ステージ21からの切り屑の飛散防止に関しては、上記した外縁部のガード部材25に代えて、図8に示すようにステージ21の凸部23を除く表面、すなわち半導体素子13と接触しない表面に粘着層26を設けることも有効である。このような粘着層26を設けることによって、半導体素子13から脱落した切り屑がトラップされるため、この場合にも切り屑が他の工程に飛散して悪影響を及ぼすことが防止される。ガード部材25と粘着層26は併用してもよい。粘着層26には粘着性の高い樹脂層や樹脂シート、また接着性を有する樹脂層や樹脂シート等を適用することができる。
上述した実施形態の半導体装置の製造装置(ダイボンディング装置)1、およびそれを用いた半導体装置の製造方法(半導体素子のピックアップ工程、認識工程、実装工程を有する製造方法)は、半導体素子13とステージ21との接触面積を低減しているため、素子認識部20に持ち込まれた切り屑等による半導体素子13の損傷やダメージを抑制することができる。従って、半導体素子13の認識工程における不良発生率が低減され、その結果として半導体素子13を基板33上に実装して構成した半導体装置の製造歩留りや信頼性を向上させることが可能となる。
さらに、素子認識部20のステージ21に切り屑等の飛散防止対策として、ステージ21の外縁部に突起状のガード部材25を設けたり、またステージ21の凸部23を除く表面に粘着層26を設けることによって、素子認識部20に持ち込まれた切り屑が他の工程に飛散して悪影響を及ぼすことを防止することができる。これによって、半導体装置の製造歩留りや信頼性をより一層向上させることが可能となる。
なお、本発明の半導体装置の製造装置と製造方法は上記実施形態に限定されるものではなく、半導体素子の位置を認識した後に基板上に実装する各種のボンディング装置、およびそれを用いたボンディング工程を含む半導体装置の製造工程に適用することができる。製造装置の具体的な構造等についても、本発明の基本構成を満足するものであれば種々に変形が可能である。さらに、実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
1…半導体装置の製造装置、10…素子供給部、12…半導体ウェーハ、13…半導体素子、15…第1の吸着ヘッド、20…素子認識部、21…ステージ、22…素子認識カメラ、23…凸部、23a…凸部上面、24,24A…吸着孔、25…ガード部材、26…粘着層、30…素子実装部、31…第2の吸着ヘッド、33…基板。
Claims (5)
- 素子形状に応じて半導体ウェーハから個片化された半導体素子をピックアップする機構を有する素子供給部と、
前記ピックアップされた半導体素子が載置されるステージを有し、前記ステージ上に載置された前記半導体素子の位置を認識する素子認識部と、
前記位置認識された半導体素子を基板上に実装する素子実装部とを具備し、
前記素子認識部のステージは前記半導体素子の中央付近のみを支持する凸部を有し、かつ前記凸部に前記半導体素子を吸着する吸着孔が設けられていることを特徴とする半導体装置の製造装置。 - 請求項1記載の半導体装置の製造装置において、
前記凸部は前記半導体素子と接触する部分の最大長さが0.5mm以上4mm以下の形状を有し、かつ前記吸着孔は0.3mm以上1.5mm以下の孔径を有することを特徴とする半導体装置の製造装置。 - 請求項1または請求項2記載の半導体装置の製造装置において、
前記ステージの外縁部は前記半導体素子の外形より大きい形状を有し、かつ前記外縁部に突起状のガード部材が設けられていることを特徴とする半導体装置の製造装置。 - 請求項1または請求項2記載の半導体装置の製造装置において、
前記ステージの前記半導体素子と接触しない表面に粘着層が設けられていることを特徴とする半導体装置の製造装置。 - 素子形状に応じて半導体ウェーハから個片化された半導体素子をピックアップする工程と、
前記ピックアップされた半導体素子を、前記半導体素子の中央付近のみを支持する凸部を有するステージ上に載置すると共に、前記凸部に設けられた吸着孔で前記半導体素子を吸着する工程と、
前記ステージ上に載置された前記半導体素子の位置を認識する工程と、
前記位置認識された前記半導体素子を基板上に実装する工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340882A JP2008153487A (ja) | 2006-12-19 | 2006-12-19 | 半導体装置の製造装置と製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340882A JP2008153487A (ja) | 2006-12-19 | 2006-12-19 | 半導体装置の製造装置と製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153487A true JP2008153487A (ja) | 2008-07-03 |
Family
ID=39655335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340882A Withdrawn JP2008153487A (ja) | 2006-12-19 | 2006-12-19 | 半導体装置の製造装置と製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153487A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190012112A (ko) * | 2017-07-26 | 2019-02-08 | 시바우라 메카트로닉스 가부시끼가이샤 | 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 |
-
2006
- 2006-12-19 JP JP2006340882A patent/JP2008153487A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190012112A (ko) * | 2017-07-26 | 2019-02-08 | 시바우라 메카트로닉스 가부시끼가이샤 | 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 |
KR102120185B1 (ko) * | 2017-07-26 | 2020-06-08 | 시바우라 메카트로닉스 가부시끼가이샤 | 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100506109B1 (ko) | 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 | |
KR100433781B1 (ko) | 반도체장치의 제조방법 | |
JP4803751B2 (ja) | ウエハの保護テープ剥離装置 | |
US20070275543A1 (en) | Manufacturing method of a semiconductor device | |
JP2008103494A (ja) | 固定ジグおよびチップのピックアップ方法並びにピックアップ装置 | |
JP2009525601A (ja) | ウェハ個片切断用支持体 | |
JP2000164534A (ja) | ウェ―ハの分離装置及び方法 | |
JP2008021929A (ja) | サポートプレート、搬送装置、剥離装置及び剥離方法 | |
TW201239977A (en) | Pick-Up Method of Die Bonder and Die Bonder | |
JP2008290170A (ja) | 半導体装置の製造方法 | |
KR20090030540A (ko) | 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기 | |
KR20080000452A (ko) | 반도체 칩 픽업장치 및 방법 | |
KR100817049B1 (ko) | 패키징을 위한 웨이퍼 칩의 제조 방법 | |
JP5555060B2 (ja) | 保護テープ剥離方法 | |
KR100817068B1 (ko) | 박형의 반도체 칩 픽업 장치 및 방법 | |
JP5679950B2 (ja) | 電子部品保持具 | |
JP2012059829A (ja) | 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法 | |
JP2005045023A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2008153487A (ja) | 半導体装置の製造装置と製造方法 | |
JP2002353296A (ja) | ウェハの保護テープ剥離装置およびウェハのマウント装置 | |
JP2004273639A (ja) | 半導体装置の製造方法 | |
JP2007149832A (ja) | ダイボンディング方法 | |
JP2007227726A (ja) | 集合基板加工方法 | |
KR20090085262A (ko) | 역피라미드 방식의 반도체 칩 접착 장비 및 그 작동방법 | |
KR101199298B1 (ko) | 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |