KR101199298B1 - 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 - Google Patents
칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 Download PDFInfo
- Publication number
- KR101199298B1 KR101199298B1 KR1020107023965A KR20107023965A KR101199298B1 KR 101199298 B1 KR101199298 B1 KR 101199298B1 KR 1020107023965 A KR1020107023965 A KR 1020107023965A KR 20107023965 A KR20107023965 A KR 20107023965A KR 101199298 B1 KR101199298 B1 KR 101199298B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- height
- movable stage
- stage
- adhesive sheet
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
슬라이딩시의 응력에 있어서의 깨짐을 경감할 수 있고, 박리해야 할 칩을 용이하게 박리하여 인출하는 것이 가능한 칩 박리 장치를 제공한다. 상면에 칩(11)을 부착한 점착 시트(12)로부터 칩(11)을 박리시키는 칩 박리 방법이다. 기대 스테이지(16)로부터 제 1 높이만큼 돌출된 가동 스테이지(17)의 표면에 칩(11)이 대응하도록 칩(11)을 부착한 점착 시트(12)를 배치하고, 기대 스테이지(16)와 점착 시트(12) 사이에 형성되는 공간부(19)에 부압을 도입하여 가동 스테이지(17)를 제 1 높이보다 낮은 위치로 하강시키며, 가동 스테이지(17)를 기대 스테이지(16)에 대하여 슬라이딩시킴으로써 점착 시트(12)로부터 칩(11)을 박리시킨다.
Description
본 발명은 칩 박리 방법, 칩 박리 방법을 이용한 반도체 장치의 제조 방법, 및 칩 박리 장치에 관한 것이다.
반도체 장치의 제조 공정에 있어서 다이싱된 반도체 칩(이하, 단순히 칩이라고 함)을 점착 시트로부터 픽업할 필요가 있다. 종래의 칩 박리 장치로서 점착 시트를 유지하는 스테이지와, 이 스테이지에 대하여 진퇴하는 밀어올림대와, 이 밀어올림대에 의해 밀어올려지는 니들을 구비한 것이 있다. 즉, 밀어올림대에 의해 밀어올려진 니들에 의해 스테이지의 점착 시트를 이면측으로부터 밀어내어 칩을 점착 시트로부터 이탈시키도록 구성되어 있다.
그러나, 니들을 사용하는 칩 박리 장치에서는 니들이 칩을 밀어올려 점착 시트로부터 박리할 때에 점착 테이프를 찢어버리는 경우가 있고, 이러한 경우에는 칩 이면을 손상시킬 우려가 있다. 또한, 마멸이나 파손에 의해 각 니들의 길이가 상위하게 되고, 칩이 경사져서 밀어올려지는 상태가 되어 이웃하는 칩끼리가 충돌해서 서로 손상시킬 우려가 있다.
또한, 칩은 콜릿에 의해 흡착되어 인출된다. 그러나, 칩이 경사져서 밀어올려지면 콜릿에 의한 칩의 흡착 미스가 발생한다. 콜릿의 칩 흡착 미스가 발생하면 그 후의 작업에 지장을 초래하게 된다. 또한, 니들의 밀어올림에 의해 칩이 손상되는 경우도 있었다.
그래서, 최근 이러한 니들을 사용하지 않는 칩 박리 장치(특허문헌 1)가 제안되어 있다. 이 칩 박리 장치는, 도 6(A)에 나타내는 바와 같이, 칩(1)이 부착되어 있는 점착 시트(2)를 유지하는 기대(基臺) 스테이지(3)를 구비한다. 또한, 기대 스테이지(3)에는 그 상면(4a)이 기대 스테이지 상면(3a)보다 돌출되는 가동(可動) 스테이지(4)가 부착된다. 이 때문에, 가동 스테이지(4)의 외주측에는 점착 시트(2)와의 사이에 간극(6)이 형성된다. 또한, 기대 스테이지(3)에는 상기 간극(6)에 연통되는 도시 생략한 흡인 구멍이 형성되어 있다.
이어서, 상기 칩 박리 장치를 사용한 픽업 방법을 설명한다. 우선, 상방으로부터 콜릿(흡착 콜릿)(7)에 의해 칩(1)을 흡착(유지)한 상태에서 흡인 구멍을 통해 점착 시트(2)를 흡인한다. 이로 인해, 간극(6)의 에어가 흡인되고, 가동 스테이지(4) 주변의 점착 시트(2)가 흡인되어 칩(1)의 외주측에 있어서 점착 시트(2)가 박리된다. 이 경우, 가동 스테이지(4)의 상면(4a)과, 기대 스테이지(3)의 상면(3a)에 S0의 단차가 생긴다. 즉, 가동 스테이지(4)의 상면(4a)은 기대 스테이지(3)의 상면(3a)보다 연직 방향으로 S0만큼 상위에 위치한다.
그 후, 도 6(B)에 나타내는 바와 같이, 가동 스테이지의 상면(4a)과 기대 스테이지(3)의 상면(3a)에 S0의 단차가 있는 상태에서 가동 스테이지(4)를 화살표 방향으로 이동시킨다. 이로 인해, 가동 스테이지(4)에 의해 받쳐져 있는 칩(1)의 받침 면적이 감소해 나가고, 점착 시트(2)의 흡착(흡인) 면적이 증가하여 최종적으로 이 칩(1)으로부터 점착 시트(2)를 완전히 박리시킬 수 있다.
그런데, 상기 칩 박리 장치를 사용한 경우 박리의 초기 단계에 있어서는 칩(1)의 둘레 가장자리부의 점착 시트(2)를 흡착에 의해 박리할 필요가 있다. 점착 시트(2)의 칩(1)의 둘레 가장자리부는 다이싱시의 응력에 의해 부착이 강하기 때문에 박리하기 위해서는 다른 개소보다 큰 응력이 필요해진다. 이 때문에, 가동 스테이지(4) 상면(4a)의 기대 스테이지 상면(3a)으로부터의 돌출량을 크게 하면 점착 시트(2)를 박리하는 응력이 커져서 가동 스테이지(4)의 둘레 가장자리부의 점착 시트(2)를 박리할 수 있다.
점착 시트(2)를 박리할 때에는 칩 둘레 가장자리부를 박리할 수 있는 큰 응력, 즉 높은 단차에 의해 칩(1)에 큰 굴곡이 부여되고, 이 단차를 유지한 상태에서 슬라이딩 동작이 행해진다. 단, 칩(1)의 둘레 가장자리부에는 큰 박리력이 필요해지는 한편, 비(非)둘레 가장자리부에서는 둘레 가장자리부와 같이 큰 박리력을 필요로 하지 않고, 박리 강도는 칩(1)의 이면에서 균일하지 않다. 이때, 높은 단차인 채로 슬라이딩 동작을 가하면 박리하려고 하는 칩(1)에 인접하는 다른 칩에 큰 굴곡과 동적으로 비틀리는 응력을 부여해 버린다. 이러한 응력이 부여되면 박리하려고 하는 칩(1)에 인접하는 다른 칩(1)은 크게 굴곡되어 깨질 우려가 있다.
본 발명은 상기 과제를 감안하여 슬라이딩시의 응력에 있어서의 깨짐을 경감할 수 있고, 박리해야 할 칩을 용이하게 박리하여 인출하는 것이 가능한 칩 박리 장치를 제공한다.
본 발명의 칩 박리 방법은 상면에 칩을 부착한 점착 시트로부터 상기 칩을 박리시키는 칩 박리 방법에 있어서, 기대 스테이지로부터 제 1 높이만큼 돌출된 가동 스테이지의 표면에 칩이 대응하도록 이 칩을 부착한 점착 시트를 배치한 후, 상기 기대 스테이지와 상기 점착 시트 사이에 형성되는 공간부에 부압을 도입하고, 이어서 상기 가동 스테이지를 상기 제 1 높이보다 낮고, 또한 가동 스테이지보다는 높은 위치로 하강시켜 상기 가동 스테이지를 상기 기대 스테이지에 대하여 슬라이딩시킴으로써 상기 점착 시트로부터 상기 칩을 박리시키는 것이다.
본 발명의 칩 박리 방법에 의하면, 제 1 높이에서 박리해야 할 칩을 점착 시트를 통해 받치고, 이 가동 스테이지의 둘레 가장자리부에 있어서 기대 스테이지와 점착 시트 사이에 형성되는 공간부에 부압을 작용시키면 큰 박리력을 부여할 수 있다. 이 때문에, 가동 스테이지의 둘레 가장자리부에 있어서 점착 시트가 흡인되어 점착 시트가 칩으로부터 박리된다. 그 후, 가동 스테이지를 제 1 높이보다 낮은 위치로 하강시킴으로써 기대 스테이지의 상면과 가동 스테이지의 상면 사이의 단차가 작아진다. 이 상태에서, 가동 스테이지를 기대 스테이지에 대하여 수평 방향을 따라 이동시킴으로써 가동 스테이지에 의한 칩의 받침 면적이 감소하고, 점착 시트의 흡착(흡인) 면적이 증가하여 박리 범위가 넓어지며, 최종적으로는 이 박리해야 할 칩으로부터 점착 시트를 완전히 박리시킬 수 있다. 이로 인해, 낮은 단차에 의해 인접하는 칩에 큰 굴곡이나 동적인 비틀리는 응력이 부여되는 것을 방지하여 인접하는 칩에 부여되는 굴곡을 작게 할 수 있다.
상기 가동 스테이지 슬라이딩 위치는 가동 스테이지를 일단 제 1 높이까지 상승시키고나서 최초의 위치인 제 2 높이까지 하강시킨 위치로 할 수 있다. 또한, 가동 스테이지를 일단 제 1 높이까지 상승시키고나서 최초의 위치인 제 2 높이보다는 높은 제 3 높이까지 하강시킨 위치로 할 수 있다. 이로 인해, 슬라이딩 동작 전에 있어서 기대 스테이지의 상면과 가동 스테이지의 상면의 간극을 확실하게 크게 할 수 있다.
상기 가동 스테이지의 하강 공정 종료 후에 가동 스테이지의 수평 방향 슬라이딩 공정을 행할 수 있다. 즉, 상기 가동 스테이지의 상승?하강과, 수평 방향의 슬라이딩을 독립시킬 수 있다. 이로 인해, 상승?하강 동작과 슬라이딩 동작을 고정밀도로 행할 수 있다.
본 발명의 반도체 장치의 제조 방법은 상기 본 발명의 칩 박리 방법을 이용하여 반도체 장치를 제조하는 것이다.
본 발명의 칩 박리 장치는 상면에 칩을 부착한 점착 시트로부터 상기 칩을 박리시키는 칩 박리 장치에 있어서, 기대가 되는 기대 스테이지와, 상기 기대 스테이지로부터 제 1 높이만큼 돌출된 표면에 칩이 대응하도록 이 칩을 부착한 점착 시트를 배치하는 가동 스테이지와, 상기 기대 스테이지에 배치된 부압 통로로부터 상기 기대 스테이지와 상기 점착 시트 사이의 공간부에 부압을 도입하는 부압 공급 수단과, 상기 공간부에 상기 부압 공급 수단으로부터 부압이 공급된 상태에서 상기 가동 스테이지를 상기 제 1 높이보다 낮은 높이로 하강시키는 상하동 수단과, 상기 가동 스테이지를 상기 기대 스테이지에 대하여 슬라이딩시키는 슬라이딩 수단을 갖고 있다.
(발명의 효과)
본 발명에서는 낮은 단차에 의해 인접하는 칩에 부여되는 굴곡을 작게 할 수 있기 때문에 슬라이딩시의 응력에 있어서의 깨짐을 경감할 수 있고, 박리해야 할 칩을 용이하게 박리해서 인출할 수 있다.
상기 가동 스테이지를 일단 상승시키면 흡착 전에 있어서 기대 스테이지의 상면과 가동 스테이지의 상면의 단차를 확실하게 형성할 수 있어서 둘레 가장자리부의 박리를 안정적으로 행할 수 있다. 또한, 슬라이딩시에 있어서는 기대 스테이지의 상면과 가동 스테이지의 상면 사이의 단차가 작아지므로 인접 칩에 큰 굴곡이 부여되는 것을 방지하여 칩의 깨짐을 한층 더 방지할 수 있다.
도 1(A)는 본 발명의 실시 형태의 칩 박리 방법의 초기 상태를 나타내는 간략 평면도이다.
도 1(B)는 본 발명의 실시 형태의 칩 박리 방법의 박리 상태를 나타내는 간략 평면도이다.
도 1(C)는 본 발명의 실시 형태의 칩 박리 방법의 박리 후의 상태를 나타내는 간략 평면도이다.
도 2(A)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치를 사용한 픽업 초기 상태를 나타내는 간략 단면도이다.
도 2(B)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 2(C)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 2(D)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 2(E)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 2(F)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 3은 점착 시트에 부착된 칩을 나타내는 간략 평면도이다.
도 4(A)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 상태를 나타내는 간략 단면도이다.
도 4(B)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 후를 나타내는 간략 단면도이다.
도 4(C)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 4(D)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 4(E)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 4(F)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 4(G)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 5(A)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 상태를 나타내는 간략 단면도이다.
도 5(B)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 후를 나타내는 간략 단면도이다.
도 5(C)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 5(D)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 5(E)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 5(F)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 5(G)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 6(A)는 종래의 칩 박리 장치를 사용한 박리 공정의 초기 상태를 나타내는 간략 단면도이다.
도 6(B)는 종래의 칩 박리 장치를 사용한 박리 공정의 박리 상태를 나타내는 간략 단면도이다.
도 1(B)는 본 발명의 실시 형태의 칩 박리 방법의 박리 상태를 나타내는 간략 평면도이다.
도 1(C)는 본 발명의 실시 형태의 칩 박리 방법의 박리 후의 상태를 나타내는 간략 평면도이다.
도 2(A)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치를 사용한 픽업 초기 상태를 나타내는 간략 단면도이다.
도 2(B)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 2(C)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 2(D)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 2(E)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 2(F)는 본 발명의 제 1 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 3은 점착 시트에 부착된 칩을 나타내는 간략 평면도이다.
도 4(A)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 상태를 나타내는 간략 단면도이다.
도 4(B)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 후를 나타내는 간략 단면도이다.
도 4(C)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 4(D)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 4(E)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 4(F)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 4(G)는 본 발명의 제 2 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 5(A)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 상태를 나타내는 간략 단면도이다.
도 5(B)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 상승 후를 나타내는 간략 단면도이다.
도 5(C)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 하강 상태를 나타내는 간략 단면도이다.
도 5(D)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 상태를 나타내는 간략 단면도이다.
도 5(E)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 가동 스테이지의 슬라이딩 후의 상태를 나타내는 간략 단면도이다.
도 5(F)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 콜릿의 상승 상태를 나타내는 간략 단면도이다.
도 5(G)는 본 발명의 제 3 실시 형태의 칩 박리 장치를 나타내고, 이 장치의 대기 상태의 간략 단면도이다.
도 6(A)는 종래의 칩 박리 장치를 사용한 박리 공정의 초기 상태를 나타내는 간략 단면도이다.
도 6(B)는 종래의 칩 박리 장치를 사용한 박리 공정의 박리 상태를 나타내는 간략 단면도이다.
이하, 본 발명의 실시 형태를 도 1~도 5에 의거하여 설명한다.
도 2(A)~도 2(F)에 본 발명의 칩 박리 장치를 나타낸다. 이 칩 박리 장치는 점착 시트(12) 상에 부착된 복수의 직사각형의 박육 반도체 칩(이하, 단순히 칩이라고 함)(11)을 상기 점착 시트(12)로부터 순차 박리하여 인출하는 장치이다.
칩(11)은 웨이퍼(W)(도 3 참조)를 소재로 하고, 이 소재를 직사각형 형상으로 절단함으로써 최종 제품이 된다. 이 때문에, 칩(11)에는 정사각형이나 직사각형 형상의 것 등이 있다. 즉, 도 3에 나타내는 바와 같이, 웨이퍼(W)는 전체적으로 원형이고, 다이싱에 의해 각각의 칩(11)으로 분할되며, 이 칩(11)이 점착 시트(12)에 부착되어 있다. 또한, 점착 시트(12)의 외주측에는 링체로 이루어지는 프레임(13)이 부착되어 있다. 즉, 이 프레임(13)과 점착 시트(12)가 일체화되어 있다. 그리고, 프레임(13)과 점착 시트(12)가 일체화되어 있는 상태에서 이 칩 박리 장치에 의해 칩(11)이 인출된다.
칩 박리 장치는 도 2(A)~도 2(F)에 나타내는 바와 같이, 박리해야 할 칩(11)을 상방으로부터 유지하는 유지 수단(15)과, 점착 시트(12)가 적재되는 기대 스테이지(16)와, 칩(11)을 점착 시트(12)를 통해 받치는 가동 스테이지(17)와, 이 가동 스테이지(17)의 외주측에 있어서 점착 시트(12)와의 사이에 형성되는 공간부(19)의 에어를 흡인하는 부압 공급 수단과, 가동 스테이지(17)를 이동시키는 도시 생략한 구동 수단을 구비한다. 본 발명에서는 구동 수단으로서 가동 스테이지(17)를 상승?하강시키는 상하동 수단과, 가동 스테이지(17)를 슬라이딩시키는 슬라이딩 수단을 갖고 있다. 즉, 가동 스테이지(17)를 상승?하강시키는 액추에이터와, 수평 방향으로 슬라이딩시키는 액추에이터를 별도로 설치하게 되어 가동 스테이지(17)의 상승?하강과 수평 방향의 슬라이딩을 독립적으로 행할 수 있다. 이로 인해, 상승?하강 동작과 슬라이딩 동작을 고정밀도로 행할 수 있다.
유지 수단(15)은 칩(11)을 흡착하는 헤드(20)를 갖는 흡착 부재(콜릿)(21)에 의해 구성되어 있다. 헤드(20)는 그 하단면(20a)에 흡착 구멍이 형성되고, 이 흡착 구멍을 통해 칩(11)이 진공 흡인되어 이 헤드(20)의 하단면(20a)에 칩(11)이 흡착된다. 이 때문에, 이 진공 흡인(진공 처리)이 해제되면 헤드(20)로부터 칩(11)이 분리된다. 그리고, 이 흡착 부재(21)는, 예를 들면 로봇의 암에 연결되어 연직 방향[도 2(E)의 화살표 C, 도 2(A)의 화살표 D 방향], 수평 방향[도 2(D)의 화살표 B 방향], 및 이것들을 조합시킨 방향의 이동이 가능하게 된다.
기대 스테이지(16)의 상면에는 오목 개소(22)가 형성되고, 이 오목 개소(22)에 가동 스테이지(17)가 배치되어 있다. 가동 스테이지(17)는 오목 개소(22)에 감합되는 직사각형 평판체이다. 또한, 도 1(A)에 나타내는 바와 같이, 가동 스테이지(17)의 폭 치수(W)는 정사각형인 칩(11)의 1변의 길이(폭 치수)(W1)보다 작게 설정되어 있다. 이 경우, 가동 스테이지(17)의 한쪽 장변(17a)이 박리해야 할 칩(11)의 제 1 변(23a)에 대응하고, 가동 스테이지(17)의 다른쪽 장변(17b)이 박리해야 할 칩(11)의 제 2 변(23b)[제 1 변(23a)에 대면하는 변]에 대응하며, 가동 스테이지(17)의 선단측 단변(17c)이 칩(11)의 제 3 변(23c)[제 1 변(23a)과 제 2 변(23b)에 대하여 직각을 이루는 변]에 대응하고 있다. 또한, 본 실시 형태에서 「돌출측」이란 도 1(A)에 있어서 크게 돌출되어 있는 개소를 말한다.
상기 오목 개소(22)에는, 도 1(A)~도 1(C)에 나타내는 바와 같이, 제 1 변(23a)의 중간부와 제 2 변(23b)의 중간부와, 제 3 변(23c)의 중간부에 대응하여 부압 통로[흡인 구멍(30a, 30b, 30c)]가 형성되어 있다. 그리고, 각 흡인 구멍(30)은, 평면으로 보아 알 수 있는 바와 같이, 일부가 칩(11)보다 외측으로 돌출되어 있다.
그리고, 도 2(A)에 나타내는 바와 같이, 기대 스테이지(16) 상에 칩(11)이 부착된 점착 시트(12)를 배치함으로써 가동 스테이지(17)의 외주측, 구체적으로는 적어도 가동 스테이지(17)의 선단측 단변(17c)의 전방측에 있어서 점착 시트(12)와의 사이에 공간부(19)가 형성된다.
상기 부압 통로로서의 흡인 구멍(30a, 30b, 30c)에 도시 생략한 진공 펌프가 접속되고, 이들 흡인 구멍(30a, 30b, 30c)과 진공 펌프에 의해 부압 공급 수단을 구성하고 있다. 즉, 진공 펌프가 구동함으로써 흡인 구멍(30a) 등을 통해 공간부(19) 내의 공기가 흡인된다.
가동 스테이지(17)는 슬라이딩 수단을 통해 가동 스테이지(17)의 선단측 단변(17c)이 칩(11)의 제 3 변(23c)과 평행을 유지하면서 수평 방향을 따라 이동한다. 또한, 구동 수단으로서는 볼트 축 부재와 이것에 나사 결합되는 너트 부재로 이루어지는 왕복동 기구나 실린더 기구 등의 다양한 기구를 이용할 수 있다.
이어서, 상기 칩 박리 장치를 사용한 픽업 방법을 설명한다. 우선, 도 3에 나타내는 바와 같이, 프레임(13)과 점착 시트(12)가 일체화되어 있는 상태에 있어서, 도 1(A)에 나타내는 바와 같이, 1변[이 경우, 제 4 변(23d)]에 다른 칩(11)이 대응하지 않는 칩(11)을 선택하고, 이 칩 박리 장치의 기대 스테이지(16)를 이 칩(11)의 하방에 위치시켜, 도 2(A)에 나타내는 바와 같이, 점착 시트(12)를 통해 가동 스테이지(17)로 받친다.
이 경우, 가동 스테이지(17)로 칩(11)을 지지한 상태에서 칩(11)의 둘레 가장자리부의 적어도 일부를 가동 스테이지(17)로부터 돌출시키고 있다. 그리고, 이 돌출 상태에 있어서 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 연직 방향으로 S만큼 융기시키고 있다. 이 높이를 가동 스테이지(17)의 제 1 높이라고 한다. 이 때문에, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 치수 S의 단차가 형성되어 있다. 이로 인해, 기대 스테이지(16)의 상면보다 상위에서 칩(11)을 받치게 된다.
가동 스테이지(17)의 적어도 전방측에는, 도 2(A)에 나타내는 바와 같이, 점착 시트(12)의 하방측에 공간부(19)가 형성된다. 이 상태에서 유지 수단(15)의 콜릿(21)을 화살표 D와 같이 하강시켜 헤드(20)를 칩(11)의 상면에 접촉시킴과 아울러 흡착 구멍을 통해 칩(11)을 진공 흡인하여 이 헤드(20)의 하단면(20a)에 칩(11)을 흡착시킨다.
상기 공간부(19)는, 상기한 바와 같이, 흡인 구멍(30a, 30b, 30c)에 연통되어 있다. 그래서, 부압 공급 수단을 구동함으로써 흡인 구멍(30a, 30b, 30c)을 통해 공간부(19)의 에어를 흡인하여 부압을 작용시킨다. 이로 인해, 칩 둘레 가장자리부의 점착 시트(12)의 일부가 흡인되어 점착 시트(12)를 칩(11)으로부터 박리시킨다.
이렇게, 점착 시트에 부압을 작용시킨 후, 도 2(B)의 화살표 E로 나타내는 바와 같이, 가동 스테이지(17)를 상하동 수단에 의해 하강시킨다. 이로 인해, 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 높이 S1만큼 융기한 상태가 된다. 이 높이를 가동 스테이지(17)의 제 2 높이라고 한다. 이 때문에, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 치수가 S1인 단차가 형성된다(S>S1).
그 후, 도 1(B), 도 1(C) 및 도 2(C)에 나타내는 바와 같이, 가동 스테이지(17)를 화살표 F와 같이 돌출측과는 반대 방향으로 슬라이딩 수단에 의해 수평 방향으로 이동(슬라이딩)시킨다. 이로 인해, 가동 스테이지(17)에 의한 칩(11)의 받침 면적이 감소해 나가고, 점착 시트(12)의 하방으로의 흡착(흡인) 면적이 증가해 나간다. 이때, 칩(11)은 콜릿(21)에 유지(흡착)되어 있으므로 점착 시트(12)가 순차 칩(11)으로부터 박리되어 나간다. 이 때문에, 도 2(D)에 나타내는 바와 같이, 흡착 면적이 칩 면적과 동일 내지 칩 면적보다 커지면 이 박리해야 할 칩(11)으로부터 점착 시트(12)를 완전히 박리시킬 수 있다.
이 경우, 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면 사이에 형성되는 단차의 치수(S1)는 칩 둘레 가장자리부를 박리할 때에 있어서의 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면 사이에 형성되는 단차의 치수(S)보다 작다. 이로 인해, 칩 둘레 가장자리부를 박리하는 경우에는 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면 사이의 단차가 크기 때문에 큰 박리력을 부여할 수 있다. 한편, 칩 비둘레 가장자리부를 박리하는 경우에는 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면 사이의 단차가 작기 때문에 작은 박리력을 부여할 수 있다.
그리고, 박리 후에는, 도 2(E)에 나타내는 바와 같이, 콜릿(21)을 화살표 C와 같이 상승시켜 기대 스테이지(16)로부터 떨어지게 함으로써 칩(11)을 점착 시트(12)로부터 인출할 수 있다.
이렇게 칩(11)을 점착 시트(12)로부터 박리한 후에는 칩(11)을 리드 프레임 등의 기판(도시 생략)의 소정 위치에 본딩함으로써 반도체 장치를 제조한다. 여기에서, 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다. 또한, 회로가 형성된 웨이퍼 상태인 것이어도, 웨이퍼로부터 잘라낸 개별의 반도체 칩이어도, 웨이퍼를 복수로 분할한 것이어도, 웨이퍼 상태에서 패키징된 것이어도, 웨이퍼 상태에서 패키징된 것을 복수로 분할한 것이어도, 웨이퍼 상태에서 패키징된 것을 잘라내어 개별의 반도체 소자로 한 것이어도 상관없다.
칩(11)을 점착 시트(12)로부터 박리한 후에는 가동 스테이지(17)를 상승시켜도 2(A)의 높이 위치에까지 되돌린다. 그리고, 도 2(F)에 나타내는 바와 같이, 가동 스테이지(17)를 화살표 G와 같이 되돌려 대기 상태로 하고, 이어서 박리해야 할 칩(11)을 가동 스테이지(17)로 받치도록 배치한다.
그 후에는 순차 칩(11)에 이 칩 박리 장치를 대응시켜 나가면 점착 시트(12) 상의 모든 칩(11)을 점착 시트(12)로부터 박리하여 인출할 수 있다.
본 발명에서는 낮은 단차에 의해 인접하는 칩(11)에 부여되는 굴곡을 작게 할 수 있기 때문에 슬라이딩시의 응력에 있어서의 깨짐을 경감할 수 있고, 박리해야 할 칩(11)을 용이하게 박리하여 인출할 수 있다.
이어서, 도 4(A)~도 4(G)는 제 2 실시 형태를 나타내고, 이 경우 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 높이 S1만큼 융기되어 있다. 이 높이를 가동 스테이지(17)의 제 2 높이라고 한다. 이 때문에, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 높이 S1의 단차가 형성되어 있다. 그리고, 기대 스테이지(16)를 이 칩(11)의 하방에 위치시키고, 도 4(A)에 나타내는 바와 같이, 가동 스테이지(17)를 상승시킨다. 이 높이를 가동 스테이지(17)의 제 1 높이라고 한다. 이로 인해, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 S1보다 큰 높이 S의 단차가 형성된다. 그리고, 점착 시트(12)를 통해 이동 블록체(32)의 가동 스테이지(17)로 받친다.
그리고, 점착 시트에 부압을 작용시키고나서, 도 4(C)의 화살표 E로 나타내는 바와 같이, 가동 스테이지(17)를 원래 위치(제 2 높이)까지 하강시킨다. 이로 인해, 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 높이 S1만큼 융기하게 되고, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면의 단차 치수는 S1이 된다.
그 후, 상기 제 1 실시 형태와 마찬가지의 방법으로 가동 스테이지(17)를 화살표 F와 같이 돌출측과는 반대 방향으로 수평 방향으로 이동(슬라이딩)시킴으로써 박리해야 할 칩(11)으로부터 점착 시트(12)를 완전히 박리시킬 수 있다.
이렇게, 제 2 실시 형태의 칩 박리 장치에 있어서도 상기 제 1 실시 형태와 마찬가지의 효과를 나타낸다. 특히, 가동 스테이지(17)를 일단 상승시키고 있으므로 흡착 전에 있어서 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면의 단차를 확실하게 형성할 수 있어 둘레 가장자리부의 박리를 안정적으로 행할 수 있다. 또한, 슬라이딩시에 있어서는 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면 사이의 단차가 작아지므로 인접 칩(11)에 큰 굴곡이 부여되는 것을 방지하여 칩(11)의 깨짐을 한층 더 방지할 수 있다. 또한, 도 4(A)~도 4(G)에 나타내는 칩 박리 장치에 있어서 도 1~도 3에 나타내는 칩 박리 장치와 마찬가지의 구성에 대해서는 도 1~도 3과 동일 부호를 붙여 그 설명을 생략한다.
이어서, 도 5(A)~도 5(G)는 제 3 실시 형태를 나타내고, 이 경우 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 높이 S1만큼 융기되어 있다. 이 높이를 가동 스테이지(17)의 제 2 높이라고 한다. 이 때문에, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 높이 S1의 단차가 형성되어 있다. 그리고, 기대 스테이지(16)를 이 칩(11)의 하방에 위치시키고, 도 5(B)에 나타내는 바와 같이, 가동 스테이지(17)를 상승시킨다. 이 높이를 가동 스테이지(17)의 제 1 높이라고 한다. 이로 인해, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면 사이에는 S1보다 큰 높이 S의 단차가 형성된다. 그리고, 점착 시트(12)를 통해 가동 스테이지(17)로 받친다.
그리고, 점착 시트에 부압을 작용시키고나서, 도 5(C)의 화살표 E로 나타내는 바와 같이, 가동 스테이지(17)를, 원래 위치보다는 높은 중간 높이 위치까지 하강시킨다. 이 높이를 가동 스테이지(17)의 제 3 높이라고 한다. 이로 인해, 가동 스테이지(17)의 상면은 기대 스테이지(16)의 상면으로부터 높이 S2만큼 융기하게 되고, 가동 스테이지(17)의 상면과 기대 스테이지(16)의 상면의 단차 치수는 S2가 된다.
그 후, 상기 제 1 실시 형태와 마찬가지의 방법으로 가동 스테이지(17)를 화살표 F와 같이 돌출측과는 반대 방향으로 수평 방향으로 이동(슬라이딩)시킴으로써 박리해야 할 칩(11)으로부터 점착 시트(12)를 완전히 박리시킬 수 있다.
이렇게, 제 3 실시 형태의 칩 박리 장치에 있어서도 상기 제 1 실시 형태와 마찬가지의 효과를 나타낸다. 특히, 가동 스테이지(17)를 일단 상승시키고 있으므로 흡착 전에 있어서 기대 스테이지(16)의 상면과 가동 스테이지(17)의 상면의 단차를 확실하게 형성할 수 있어 둘레 가장자리부의 박리를 안정적으로 행할 수 있다. 또한, 슬라이딩시에 있어서는 인접 칩에 큰 굴곡이 부여되는 것을 방지하여 칩의 깨짐을 한층 더 방지할 수 있다. 또한, 도 5(A)~도 5(G)에 나타내는 칩 박리 장치에 있어서 도 1~도 3에 나타내는 칩 박리 장치와 마찬가지의 구성에 대해서는 도 1~도 3과 동일 부호를 붙여 그 설명을 생략한다.
이상, 본 발명의 실시 형태에 대해서 설명했지만 본 발명은 상기 실시 형태에 한정되는 일 없이 다양한 변형이 가능하고, 예를 들면 기대 스테이지(16)에 형성되는 흡인 구멍(30)으로서는 크기, 수, 형상 등을 공간부(19)의 에어 흡인 가능 범위에서 임의로 설정할 수 있다. 이 때문에, 흡인 구멍(30)은 1개여도 된다. 또한, 박리해야 할 칩(11)으로서 정사각형에 한정되는 것은 아니고, 단변과 장변을 갖는 직사각형이어도 되며, 또한 단변에 비해 장변이 매우 긴 직사각형 형상이어도 된다. 점착 시트(12)의 두께로서도 흡인력 등에 따라 상위하지만, 부압 공급 수단에 의해 공간부(19)의 에어를 흡인했을 때에 칩(11)으로부터 박리할 수 있도록 만곡 변형할 수 있는 것이면 된다.
가동 스테이지(17)의 두께로서도 부압 공급 수단에 의해 공간부(19)의 에어를 흡인했을 때에 칩(11)으로부터 박리할 수 있는 범위에 따라 임의로 설정할 수 있다. 또한, 가동 스테이지(17)의 모서리부의 각도로서 90°에 한정되는 것은 아니고, 다소 예각이어도 되고 둔각이어도 된다.
점착 시트(12) 상에 부착되어 있는 칩(11)의 수로서도 임의이고, 본 발명에서는 수에 영향받는 일 없이 점착 시트(12) 상의 모든 칩(11)을 순차 박리해 나갈 수 있다.
(산업상의 이용 가능성)
절단된 웨이퍼, 또는 최종 제품이 되기 전의 판재를 점착 시트에 부착하고, 이 상태에서 다이싱 소(dicing saw) 등에 의해 절단함으로써 복수장의 칩을 형성한다. 그리고, 점착 시트로부터 칩을 1장씩 박리시켜 인출할 수 있다. 인출한 칩은 리드 프레임의 소정 랜드에 공급한다.
11 : 칩 12 : 점착 시트
16 : 기대 스테이지 17 : 가동 스테이지
16 : 기대 스테이지 17 : 가동 스테이지
Claims (6)
- 상면에 칩을 부착한 점착 시트로부터 상기 칩을 박리시키는 칩 박리 방법에 있어서,
기대 스테이지로부터 제 1 높이만큼 돌출된 가동 스테이지의 표면에 칩이 대응하도록 이 칩을 부착한 점착 시트를 배치한 후,
상기 기대 스테이지와 상기 점착 시트 사이에 형성되는 공간부에 부압을 도입하고,
이어서 상기 가동 스테이지를 상기 제 1 높이보다 낮고, 또한 기대 스테이지보다는 높은 위치로 하강시키며,
상기 가동 스테이지를, 제 1 높이보다도 낮고 또 기대 스테이지보다는 높은 위치의 상태에서, 상기 기대 스테이지에 대하여 슬라이딩시킴으로써 상기 점착 시트로부터 상기 칩을 박리시키는 것을 특징으로 하는 칩 박리 방법. - 제 1 항에 있어서,
상기 가동 스테이지의 슬라이딩 위치는, 기대 스테이지로부터 제 1 높이만큼 돌출된 가동 스테이지의 표면에 칩이 대응하기 전에는, 상기 제 1 높이보다도 낮은 제 2 높이에 있고, 이 제 2 높이로부터 가동 스테이지를 일단 제 1 높이까지 상승시키고, 가동 스테이지를 상기 제 1 높이보다도 낮고, 또 기대 스테이지보다는 높은 위치로 하강시킬 때에는, 최초의 위치인 제 2 높이까지 하강시킨 위치로 하는 것을 특징으로 하는 칩 박리 방법. - 제 1 항에 있어서,
상기 가동 스테이지의 슬라이딩 위치는, 기대 스테이지로부터 제 1 높이만큼 돌출된 가동 스테이지의 표면에 칩이 대응하기 전에는, 상기 제 1 높이보다도 낮은 제 2 높이에 있고, 이 제 2 높이로부터 가동 스테이지를 일단 제 1 높이까지 상승시키고, 가동 스테이지를 상기 제 1 높이보다도 낮고, 또 기대 스테이지보다는 높은 위치로 하강시킬 때에는, 최초의 위치인 제 2 높이보다는 높은 제 3 높이까지 하강시킨 위치로 하는 것을 특징으로 하는 칩 박리 방법. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 가동 스테이지의 하강 공정 종료 후에 가동 스테이지의 수평 방향 슬라이딩 공정을 행하는 것을 특징으로 하는 칩 박리 방법. - 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 칩 박리 방법을 이용하여 반도체 장치를 제조하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 상면에 칩을 부착한 점착 시트로부터 상기 칩을 박리시키는 칩 박리 장치에 있어서,
기대 스테이지와,
상기 기대 스테이지로부터 제 1 높이만큼 돌출된 표면에 칩이 대응하도록 이 칩을 부착한 점착 시트를 배치하는 가동 스테이지와,
상기 기대 스테이지에 배치된 부압 통로로부터 상기 기대 스테이지와 상기 점착 시트 사이의 공간부에 부압을 도입하는 부압 공급 수단과,
상기 공간부에 상기 부압 공급 수단으로부터 부압이 공급된 상태에서 상기 가동 스테이지를 상기 제 1 높이보다 낮은 높이로 하강시키는 상하동 수단과,
상기 가동 스테이지를, 제 1 높이보다도 낮은 높이의 상태에서 상기 기대 스테이지에 대하여 슬라이딩시키는 슬라이딩 수단을 갖고 있는 것을 특징으로 하는 칩 박리 장치.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/070059 WO2010052760A1 (ja) | 2008-11-04 | 2008-11-04 | チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100139087A KR20100139087A (ko) | 2010-12-31 |
KR101199298B1 true KR101199298B1 (ko) | 2012-11-09 |
Family
ID=42152576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020107023965A KR101199298B1 (ko) | 2008-11-04 | 2008-11-04 | 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5214739B2 (ko) |
KR (1) | KR101199298B1 (ko) |
WO (1) | WO2010052760A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397356B1 (ko) * | 2012-09-28 | 2014-05-19 | 세메스 주식회사 | 형광체 필름 공급 장치 |
JP7489929B2 (ja) | 2021-02-05 | 2024-05-24 | キヤノンマシナリー株式会社 | チップ剥離方法、半導体装置の製造方法、チップ剥離装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118862A (ja) * | 1999-11-09 | 2001-04-27 | Nec Machinery Corp | ペレットピックアップ装置 |
JP2005328054A (ja) * | 2004-05-11 | 2005-11-24 | Asm Assembly Automation Ltd | 半導体チップの分離装置及び分離方法 |
JP2009064937A (ja) | 2007-09-06 | 2009-03-26 | Shinkawa Ltd | 半導体ダイのピックアップ装置及びピックアップ方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4627649B2 (ja) * | 2004-09-27 | 2011-02-09 | 芝浦メカトロニクス株式会社 | 半導体チップのピックアップ装置、ピックアップ方法及び実装装置 |
JP4429883B2 (ja) * | 2004-11-30 | 2010-03-10 | キヤノンマシナリー株式会社 | ペレットピックアップ方法及びピックアップ装置 |
JPWO2008004270A1 (ja) * | 2006-07-03 | 2009-12-03 | キヤノンマシナリー株式会社 | ピックアップ方法およびピックアップ装置 |
WO2008041273A1 (fr) * | 2006-09-29 | 2008-04-10 | Canon Machinery Inc. | Procédé de capture et appareil de capture |
-
2008
- 2008-11-04 KR KR1020107023965A patent/KR101199298B1/ko active IP Right Grant
- 2008-11-04 JP JP2010536598A patent/JP5214739B2/ja active Active
- 2008-11-04 WO PCT/JP2008/070059 patent/WO2010052760A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118862A (ja) * | 1999-11-09 | 2001-04-27 | Nec Machinery Corp | ペレットピックアップ装置 |
JP2005328054A (ja) * | 2004-05-11 | 2005-11-24 | Asm Assembly Automation Ltd | 半導体チップの分離装置及び分離方法 |
JP2009064937A (ja) | 2007-09-06 | 2009-03-26 | Shinkawa Ltd | 半導体ダイのピックアップ装置及びピックアップ方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5214739B2 (ja) | 2013-06-19 |
KR20100139087A (ko) | 2010-12-31 |
JPWO2010052760A1 (ja) | 2012-03-29 |
WO2010052760A1 (ja) | 2010-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101449834B1 (ko) | 다이 본딩 장치 및 다이 픽업 장치 및 다이 픽업 방법 | |
KR100438335B1 (ko) | 반도체 칩의 픽업 장치 및 그 픽업방법 | |
US9373530B2 (en) | Tool for picking a planar object from a supply station | |
KR101397750B1 (ko) | 칩 이젝터 및 이를 이용한 칩 탈착 방법 | |
CN108400096B (zh) | 半导体制造装置及半导体器件的制造方法 | |
JP7023590B2 (ja) | 半導体チップのピックアップ装置及び実装装置 | |
KR101133963B1 (ko) | 픽업 방법 및 픽업 장치 | |
KR20120112010A (ko) | 기판 전사 방법 및 기판 전사 장치 | |
JPWO2008004270A1 (ja) | ピックアップ方法およびピックアップ装置 | |
JP2007103826A (ja) | 半導体チップのピックアップ装置 | |
JP2014011416A (ja) | 半導体チップのピックアップ装置およびピックアップ方法 | |
KR100639553B1 (ko) | 다이 픽업 장치 | |
JP2006005030A (ja) | 半導体チップのピックアップ方法および装置 | |
KR101199298B1 (ko) | 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 | |
KR101062708B1 (ko) | 칩 박리 방법, 칩 박리 장치, 및 반도체 장치 제조 방법 | |
JP5602784B2 (ja) | ピックアップ方法およびピックアップ装置 | |
JP2010087359A (ja) | ピックアップ装置 | |
JP2014239090A (ja) | ピックアップシステム | |
KR101033771B1 (ko) | 순차적 진공흡착 방식에 의한 다이 접착 장비 및 픽업 방법 | |
JP4704516B2 (ja) | チップ剥離方法、チップ剥離装置、および半導体装置製造方法 | |
JP2004259811A (ja) | ダイピックアップ方法及び装置 | |
WO2021240840A1 (ja) | ピックアップ装置およびピックアップ方法 | |
KR100688587B1 (ko) | 반도체 칩 분리 장치 및 반도체 칩의 분리 방법 | |
KR20050113934A (ko) | 반도체 다이 픽업 방법 | |
JP2008153487A (ja) | 半導体装置の製造装置と製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181010 Year of fee payment: 7 |