CN108400096B - 半导体制造装置及半导体器件的制造方法 - Google Patents
半导体制造装置及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN108400096B CN108400096B CN201810110882.5A CN201810110882A CN108400096B CN 108400096 B CN108400096 B CN 108400096B CN 201810110882 A CN201810110882 A CN 201810110882A CN 108400096 B CN108400096 B CN 108400096B
- Authority
- CN
- China
- Prior art keywords
- collet
- bare chip
- manufacturing apparatus
- semiconductor manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 52
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 6
- 238000005192 partition Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000004945 silicone rubber Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000001179 sorption measurement Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 39
- 238000012986 modification Methods 0.000 description 39
- 229920001971 elastomer Polymers 0.000 description 15
- 239000000463 material Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 239000013013 elastic material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种半导体制造装置及半导体器件的制造方法，防止在通过顶推单元来顶推裸芯片时，裸芯片发生变形而挠曲至筒夹的吸附面之下从而产生漏气。半导体制造装置具备保持晶片的晶片保持台、和从上述晶片保持台吸附裸芯片的筒夹部。上述筒夹部具备筒夹、和保持上述筒夹的筒夹保持件。上述筒夹具备与上述裸芯片接触的第一部分、保持于上述筒夹保持件的第二部分、将上述第一部分的中央部和上述第二部分的中央部连结的第三部分、以及将上述第一部分、上述第三部分和上述第二部分贯穿的第一吸引孔。上述第一部分能够追随上述裸芯片的挠曲而变形。
Description
技术领域
本发明涉及半导体制造装置，能够适用于例如具有筒夹的芯片贴装机。
背景技术
通常，在将被称为裸芯片的半导体芯片搭载到例如布线基板或引线框架等(以下总称为基板)的表面上的芯片贴装机中，一般重复进行以下动作(作业)：使用筒夹等吸附嘴将裸芯片搬送到基板上，施加按压力，并且对接合材料加热，由此进行贴装(bonding)。
在基于芯片贴装机等半导体制造装置进行的芯片贴装工序的过程中，具有从半导体晶片(以下称为晶片)将分割出的裸芯片剥离的剥离工序。在剥离工序中，通过顶推单元从切割带(dicing tape)背面顶推裸芯片，从保持于裸芯片供给部的切割带将裸芯片一个一个地剥离，并使用筒夹等吸附嘴将其搬送到基板上。
现有技术文献
专利文献
专利文献1：日本特开2015-76410号公报
发明内容
在用顶推单元顶推裸芯片时，存在裸芯片变形而挠曲至筒夹的吸附面之下、从而发生漏气(leak)的情况。
本发明的课题在于提供一种即使裸芯片发生了变形也不会因发生漏气而导致丧失真空吸附力的半导体制造装置。
其他课题及新的特征可以从本说明书的记载及附图得以明确。
若简单地说明本发明中的代表性的方案的概要，则如下所述。
即，半导体制造装置具备保持晶片的晶片保持台和从上述晶片保持台吸附裸芯片的筒夹部。上述筒夹部具备筒夹和保持上述筒夹的筒夹保持件。上述筒夹具备：与上述裸芯片接触的第一部分；保持于上述筒夹保持件的第二部分；将上述第一部分的中央部和上述第二部分的中央部连结的第三部分；以及将上述第一部分、上述第三部分和上述第二部分贯穿的第一吸引孔。上述第一部分能够追随上述裸芯片的挠曲而变形。
发明效果
根据上述半导体制造装置，能够减少漏气。
附图说明
图1是实施例的芯片贴装机的从上观察到的概念图。
图2是在图1中从箭头A方向观察时说明拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图的图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是图4的顶推单元的俯视图。
图6是比较例的筒夹部和顶推单元的剖视图。
图7是比较例的筒夹部的仰视图。
图8是说明实施例的筒夹部的剖视图。
图9是说明实施例的筒夹部的剖视图。
图10是说明实施例的筒夹保持件的剖视图和俯视图。
图11是说明实施例的吸盘筒夹的剖视图和俯视图。
图12是说明实施例的吸盘筒夹的剖视图和俯视图。
图13是实施例的筒夹部和顶推单元的剖视图。
图14是用于说明实施例的芯片贴装机的拾取动作的流程图。
图15是实施例的筒夹部和基板的剖视图。
图16是表示实施例的半导体器件的制造方法的流程图。
图17是用于说明变形例1的芯片贴装机的概念的剖视图。
图18是用于说明变形例1的芯片贴装机的辅助机构的剖视图。
图19是说明变形例2的吸盘筒夹的剖视图和俯视图。
图20是说明变形例3的吸盘筒夹的剖视图和俯视图。
图21是说明变形例4的吸盘筒夹的剖视图和俯视图。
图22是说明变形例5的吸盘筒夹的剖视图和俯视图。
图23是说明变形例6的吸盘筒夹的剖视图和俯视图。
附图标记说明
1：裸芯片供给部
11：晶片
13：顶推单元
16：切割带
2：拾取部
21：拾取头
22：筒夹部
221：吸盘筒夹
221a：吸盘部
221b：保持部
221c：真空吸引孔
221d：连结部
222：筒夹保持件
222a：空间部
222b：管状部
222c：周边部
222d：杆
222e：真空吸引孔
222f：弹簧
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
8：控制部
10：芯片贴装机
D：裸芯片
P：基板
具体实施方式
以下，使用附图说明实施例及变形例。其中，在以下的说明中，有时对同一结构要素标注同一附图标记并省略重复的说明。此外，为了使说明更为明确，存在附图与实际样态相比而各部分的宽度、厚度、形状等被示意表示的情况，但其仅为一例，并不限定对本发明的解释。
【实施例】
图1是表示实施例的芯片贴装机的概略的俯视图。图2是在图1中从箭头A方向观察时说明拾取头及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬送部5、基板供给部6、基板搬出部7、和监视并控制各部分的动作的控制部8。
首先，裸芯片供给部1供给向基板P安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11将裸芯片D顶推的以虚线示出的顶推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，使要拾取的裸芯片D向顶推单元13的位置移动。
拾取部2具有：拾取裸芯片D的拾取头21；使拾取头21沿Y方向移动的拾取头的Y驱动部23；和使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有在顶端吸附保持被顶推的裸芯片D的筒夹部22(同时参照图2)，从裸芯片供给部1拾取裸芯片D，并将其载置到中间载台31上。拾取头21具有使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有：暂时载置裸芯片D的中间载台31；和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D，并将裸芯片D贴装到搬送来的基板P上，或者以将裸芯片D层叠于既已贴装在基板P上的裸芯片之上的方式进行贴装。贴装部4具有：与拾取头21同样地具有在顶端吸附保持裸芯片D的筒夹部42(同时参照图2)的贴装头41；使贴装头41沿Y方向移动的Y驱动部43；以及对基板P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的拍摄数据将裸芯片D贴装到基板P上。
搬送部5具备并列设置的构造相同的第1、第2搬送部，该第1、第2搬送部具有载置一片或多片基板P(在图1中为4片)的基板搬送托盘51、和供基板搬送托盘51移动的托盘导轨52。基板搬送托盘51通过使设于基板搬送托盘51的未图示的螺母由沿着托盘导轨52设置的未图示的滚珠螺杆驱动而移动。
通过这样的结构，基板搬送托盘51通过基板供给部6载置基板P，并沿着托盘导轨52移动至贴装位置，贴装后移动至基板搬出部7，将基板P交付到基板搬出部7。第1、第2搬送部彼此独立地驱动，在将裸芯片D贴装到载置于一方的基板搬送托盘51的基板P上的过程中，另一方的基板搬送托盘51将基板P搬出，返回到基板供给部6，并进行载置新基板P等的准备。
控制部8具备：对监视并控制芯片贴装机10的各部分的动作的程序(软件)进行保存的存储器；和执行保存在存储器中的程序的中央处理装置(CPU)。
接下来，使用图3及图4对裸芯片供给部1的结构进行说明。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备：沿水平方向(XY方向)移动的晶片保持台12；和沿上下方向移动的顶推单元13。晶片保持台12具有：保持晶片环14的扩展环(expand ring)15；以及将保持于晶片环14且粘结有多个裸芯片D的切割带16水平定位的支承环17。顶推单元13配置在支承环17的内侧。
裸芯片供给部1在裸芯片D的顶推时，使保持着晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸而裸芯片D的间隔变大，通过顶推单元13从裸芯片D下方顶推裸芯片D，提高了裸芯片D的拾取性。此外，伴随薄型化，将裸芯片粘结于基板的粘结剂从液状改为膜状，在晶片11与切割带16之间粘贴有被称为芯片粘结膜(DAF)18的膜状的粘结材料。在具有芯片粘结膜18的晶片11中，针对晶片11和芯片粘结膜18进行切割。因此，在剥离工序中，将晶片11和芯片粘结膜18从切割带16剥离。此外，以后，无视芯片粘结膜18的存在地说明剥离工序。
接下来，使用图5对顶推单元进行说明。图5是图4的顶推单元的俯视图。
顶推单元13大体具有顶推块体部131、和包围顶推块体部131的周边部132。顶推块体部131具有第1块体131a、和位于第1块体131a的内侧的第2块体131b。周边部132具有多个吸引孔132a。
接下来，使用图6、7对本申请发明人研讨的技术(以下称为比较例)进行说明。图6是表示比较例的筒夹部和顶推单元的纵剖视图。图7是图6的筒夹部的仰视图。
如图6所示，筒夹部22R具有橡胶片25R、和保持橡胶片25R的橡胶片保持件24R。在橡胶片25R上设有真空吸引孔251R。在橡胶片保持件24R的中央具有真空吸引孔26R，在橡胶片保持件24R的橡胶片25R的上表面侧具有真空吸引槽27R。如图7所示，橡胶片25R在俯视下为与裸芯片D相同的矩形状，为与裸芯片D相同程度的大小。橡胶片25R的厚度为5mm左右。此外，顶推单元13与实施例的顶推单元13相同。
比较例的拾取动作从切割带16上的作为目标的裸芯片D(剥离对象裸芯片)被定位于顶推单元13和筒夹部22R之后开始。当定位完成时，经由顶推单元13的吸引孔132a和间隙131c、131d而进行抽真空，由此切割带16被吸附于顶推单元13的上表面。在该状态下，筒夹部22R朝向裸芯片D的器件面一边进行抽真空一边下降，而落到器件面。在此，当作为顶推单元13的主要部分的顶推块体部131上升时，裸芯片D在被夹持于筒夹部22R与顶推块体部131的状态下上升，由于仍为切割带16的周边部被顶推块体部131的周边部132真空吸附的状态，所以在裸芯片D的周边产生张力，其结果为，在裸芯片D周边切割带16被剥离。但是另一方面，此时，裸芯片D周边向下侧受到应力而变得弯曲。于是，在与筒夹下表面之间出现间隙，空气向筒夹部22R的真空吸引系统流入(发生漏气)。一旦漏气且裸芯片D脱离，则无法再次保持比吸附面更向下挠曲的裸芯片D。
在将多片裸芯片三维地安装于布线基板上的层叠封装中，为了防止封装厚度的增加，而要求裸芯片的厚度比大约20μm要更薄(例如，为10～15μm)，因此裸芯片容易发生挠曲。
接下来，使用图8～12对实施例的筒夹部进行说明。图8是说明实施例的筒夹部的剖视图，是表示安装吸盘筒夹前的状态的图。图9是说明实施例的筒夹部的剖视图，是表示安装吸盘筒夹后的状态的图。图10是说明实施例的筒夹保持件的图，图10的(A)是(B)的A1-A2线的剖视图，(B)是俯视图，(C)是插入吸盘筒夹而仅示出支承部的俯视图。图11是说明实施例的吸盘筒夹(裸芯片尺寸较大的情况)的图，图11的(A)是(B)的A1-A2线的剖视图，(B)是俯视图。图12是说明实施例的吸盘筒夹(裸芯片尺寸较小的情况)的图，图12的(A)是(B)的A1-A2线的剖视图，(B)是俯视图。
筒夹部22具有吸盘筒夹221、和保持吸盘筒夹221的筒夹保持件222。
吸盘筒夹221由例如硅橡胶构成，具有：吸附裸芯片D的吸盘部(第一部分)221a、插入于筒夹保持件222的保持部(第二部分)221b、和设有真空吸引孔(第一吸引孔)221c的连结部(第三部分)221d。吸盘部221a为与裸芯片D相同的矩形状，比裸芯片D小。吸盘部221a的厚度为0.5～1mm。
筒夹保持件222具有：供保持部221b插入的空间部222a；从空间部222a向上方延伸的管状部222b；按压吸盘部221a的周边部的外周部222c；和进行保持部221b的固定及解除的杆222d。在管状部222b的中央具有真空吸引孔(第二吸引孔)222e，构成为与真空吸引孔221c连接。在杆222d和其旋转轴上安装有弹簧222f，通过弹簧222f的弹压力将杆222d向箭头方向弹压。
当使吸盘筒夹221进入筒夹保持件222并放开杆222d时，通过弹簧222f的力来保持吸盘筒夹221。当握住杆222d时能够简单将吸盘筒夹221拆下。如图10的(C)所示，吸盘筒夹221的保持部221b的侧面成为引导部而自动进行横向及θ方向的对位。此外，图10的(C)示出保持部221b被杆222d固定之前的状态。
吸盘筒夹221(吸盘部221a)的底面的外周为与裸芯片D相同的矩形状，为与裸芯片D相同程度的大小。吸盘部221a的底面的外周也可以比裸芯片D稍大或稍小。如图11所示，在裸芯片D的尺寸大的情况下，增大吸盘部221a，如图12所示，在裸芯片D的尺寸小的情况下，减小吸盘部221a。筒夹保持件222与裸芯片D的大小无关而是通用的，通过准备对于裸芯片D的尺寸变更而仅变更了吸盘筒夹221的吸盘部221a的大小的吸盘筒夹就能够进行应对。此外，在图11中筒夹保持件222的底面的面积为与吸盘部221a的底面的面积相同程度的大小，但在图12中吸盘部221a的底面的面积小于筒夹保持件222的底面的面积。另外，保持部221b在俯视下为矩形状，在图11、12中，保持部221b的上表面的面积小于吸盘部221a的底面的面积。连结部221d的横截面为环状，环状的外径小于保持部221b。
接下来，使用图5、13、14对实施例的基于筒夹部实现的拾取动作进行说明。图13是实施例的筒夹部和顶推单元的剖视图。图14是表示拾取动作的处理流程的流程图。
步骤S1：控制部8以使要拾取的裸芯片D位于顶推单元13的正上方的方式移动晶片保持台12，将剥离对象裸芯片定位于顶推单元13和筒夹部22。以顶推单元13的上表面与切割带16的背面接触的方式移动顶推单元13。此时，如图13的(A)所示，控制部8以使顶推块体部131的各块体131a、131b与周边部132的表面形成同一平面的方式，经由周边部132的吸引孔132a和块体间的间隙131c、131d进行抽真空，由此将切割带16吸附到顶推单元13的上表面。
步骤S2：如图13的(A)所示，控制部8使筒夹部22一边进行抽真空一边下降，落于剥离对象的裸芯片D之上，按压于裸芯片D并通过具有真空吸引孔221c的吸盘部221a及真空吸引孔221c来吸附裸芯片D。
步骤S3：控制部8使作为顶推单元13的主要部分的顶推块体部131的第1块体131a及第2块体131b上升。由此，裸芯片D在被筒夹部22和顶推块体部131夹持的状态下上升，但切割带16的周边部仍被真空吸附于顶推块体部131的周边部132，因此在裸芯片D的周边产生张力，其结果为，切割带16在裸芯片D周边剥离。但是，另一方面，此时如图13的(B)所示，裸芯片D周边向下侧受到应力而弯曲，但由于吸盘部221a薄且柔软，所以与裸芯片D的挠曲相应地，吸盘筒夹221的吸盘部221a追随而抑制产生漏气。此时，吸盘部221a的周边部远离筒夹保持件222的底面。此外，顶推块体部131的顶推高度小于比较例的顶推高度。
步骤S4：控制部8使筒夹部22上升。由此，如图13的(C)所示，裸芯片D从切割带16剥离。
步骤S5：控制部8以使顶推块体部131的各块体131a、131b与周边部132的表面形成同一平面的方式，停止基于周边部132的吸引孔132a和块体之间的间隙131c、131d对切割带16的吸附。控制部8以使顶推块体部131的上表面从切割带16的背面离开的方式移动顶推单元13。
控制部8反复进行步骤S1～S5，拾取晶片11的合格裸芯片。
此外，实施例的筒夹部安装于拾取头21且从裸芯片供给部1拾取裸芯片D并将其载置到中间载台31，但也能够用作在基板P等上进行贴装的贴装头的筒夹。图15是筒夹部和基板的剖视图。如图15所示，吸盘筒夹221的吸盘部221a的上表面与筒夹保持件222的底面(外周部222c及杆222d的底面)接触，因此能够进行向基板P等的贴装。
接下来，使用图16来说明利用了实施例的芯片贴装机的半导体器件的制造方法。图16是表示半导体器件的制造方法的流程图。
步骤S11：将保持着切割带16(其粘贴有从晶片11分割出的裸芯片D)的晶片环14收纳到晶片盒(未图示)中，并搬入到芯片贴装机10。控制部8从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外，准备基板P，并搬入到芯片贴装机10。控制部8通过基板供给部6将基板P载置到基板搬送托盘51。
步骤S12：控制部8从晶片拾取通过步骤S1～S5分割出的裸芯片。
步骤S13：控制部8将所拾取的裸芯片搭载到基板P上或层叠到既已贴装好的裸芯片之上。控制部8将从晶片11拾取的裸芯片D载置到中间载台31，并通过贴装头41从中间载台31再次拾取裸芯片D，将其贴装到搬送来的基板P上。
步骤S14：控制部8通过基板搬出部7从基板搬送托盘51取出贴装有裸芯片D的基板P。从芯片贴装机10搬出基板P。
实施例的筒夹具备仅在筒夹中心部设有真空吸引孔、而其余外周部容易变形的吸盘构造。另外，具备能够通过一次操作(one touch)从筒夹保持件拆下筒夹的构造。
由于能够防止因漏气导致的筒夹保持力的降低，所以能够以低的顶推高度进行拾取。由于仅在中心部设有真空吸引孔，所以无需依存于裸芯片尺寸的构造设计。通过防止上方向变形的保持件构造，能够使用于贴装。由于能够减小顶推量，所以能够实现裸芯片的低应力化。
＜变形例＞
以下，例示若干代表性的变形例。在以下的变形例的说明中，针对具有与由上述实施例说明的内容相同的结构及功能的部分，能够使用与上述实施例相同的附图标记。而且，关于该部分的说明，在没有技术矛盾的范围内，能够适当援引上述实施例中的说明。另外，上述实施例的一部分及多个变形例的全部或一部分在没有技术矛盾的范围内，能够适当、复合性地适用。
(变形例1)
在实施例中，在从切割带16剥离裸芯片D时使用顶推单元13，但也可以取代顶推单元13而使用辅助筒夹吸附的其他机构。使用图17、18来说明利用了该机构的变形例5的芯片贴装机。
图17是用于说明变形例1的芯片贴装机的概念的剖视图，图17的(A)与图13的(A)对应，图17的(B)与图13的(B)对应，图17的(C)与图13的(C)对应。图18是用于说明变形例的芯片贴装机的辅助机构的剖视图。
如图17的(A)所示，控制部8使筒夹部22一边进行抽真空一边下降，落到剥离对象的裸芯片D之上，按压于裸芯片D并通过具有真空吸引孔221c的吸盘部221a及真空吸引孔221c来吸附裸芯片D。
如图17的(B)所示，控制部8在使吸附了裸芯片D的筒夹部22上升时，通过与顶推块体部131的上升同样的辅助机构使切割带16变形。
如图17的(C)所示，控制部8使筒夹部22上升，使裸芯片D从切割带16剥离。
如图18的(A)所示，控制部8在筒夹部22上升的同时使气球构造13A鼓起来辅助裸芯片D。
如图18的(B)所示，控制部8与筒夹部22的筒夹上升同步地使辅助块体13B上升。辅助块体13B例如为与顶推单元13的第2块体131b相同的构造并进行相同的动作。
如图18的(C)所示，以使作为目标的裸芯片D下的切割带16能够以某种程度变形的方式，控制部8通过吸附部13C仅吸附保持裸芯片D的外周部。吸附部13C例如为与顶推单元13的周边部132相同的构造并进行相同的动作。
(变形例2)
图19是说明变形例2的吸盘筒夹的图，图19的(A)是(B)、(C)、(D)的A1-A2线的剖视图，图19的(B)、(C)、(D)是俯视图。变形例2的吸盘筒夹221B为了稳定地确保吸盘筒夹221B与裸芯片D之间的吸附力，而在吸盘部221a2的底部具备不会被吸附力压溃的宽度和高度的槽VT2。槽VT2形成为从真空吸引孔221c以放射状延伸。由此，即使存在从中央的真空吸引孔221c产生的吸附真空对与吸盘部221a2接触的裸芯片D进行吸附且吸附真空的流路在真空吸引孔221c的周边被堵塞的情况，也能够从槽VT2向外周部引导吸附真空而稳定地持续吸附裸芯片。此外，槽的形状并不限定于图19的(B)所示的形状，也可以是图19的(C)、图19的(D)所示的形状。在图19的(C)中，以真空吸引孔221c为中心的同心圆状的槽与从真空吸引孔221c通过的横向及纵向的直线的槽连接而形成了槽VT2。在图19的(D)中，与真空吸引孔221c连接的槽配置成格子状而形成了槽VT2。
(变形例3)
图20是说明变形例3的吸盘筒夹的图，图20的(A)是(B)的A1-A2线的剖视图，图20的(B)是俯视图。变形例3的吸盘筒夹221C具备：设于吸盘部221a3的底部的外周部且用于确保吸附力的空间SP；和设在中央附近且维持吸附时的裸芯片D的位置的块体部BLK。块体部BLK具备四个矩形状的块体BL和在各块体BL之间向外周部的空间SP引导吸附真空的四个槽VT3。由此，能够在尽可能防止吸附时的裸芯片D的变形的状态下稳定地吸附裸芯片D。关于块体BL的材质，在作为整体确保吸附盘221a3的柔软性且确保进行吸附的外周部的追随性的基础上，为了防止中央部的变形，也可以是使用硬度比吸附盘221a3高的材质。
(变形例4)
图21是说明变形例4的吸盘筒夹的图，图21的(A)是(B)的A1-A2线的剖视图，图21的(B)是俯视图。变形例4的吸盘筒夹221D为了将吸附面(槽)的面积确保得较大，而在吸盘部221a4的底部具备多个细长的椭圆状的隔壁PW。以从中央的真空吸引孔221c呈放射状延伸的方式(呈辐条状)形成隔壁PW，从而形成槽VT4。其构成间隔考虑隔壁PW的强度和真空度而以隔壁PW不会变形的间隔设置。由此，能够进一步提高对裸芯片的吸附力，且也能够确保外周追随性。
(变形例5)
图22是说明变形例5的吸盘筒夹的剖视图，图22的(A)是(B)的A1-A2线的剖视图，图22的(B)是俯视图。在变形例5的吸盘筒夹221E中，取代变形例4的细长的椭圆状的隔壁PW，而由棱锥状(例如四棱锥)的销QP构成。在吸盘筒夹221E中，在吸盘部221a5的底部呈阵列状设置棱锥状的销QP来形成槽VT5。由此，能够得到与变形例4相同的效果。
(变形例6)
图23是说明变形例6的吸盘筒夹的剖视图，图23的(A)是(B)的A1-A2线的剖视图，图23的(B)是俯视图。变形例6的吸盘筒夹221F具备由弹性材料板和橡胶板这两层构成的吸盘部221a6。即，吸盘部221a6具有上层部PL和下层部SH。上层部PL为弹性材料板(金属板或树脂板)，例如由具有弹簧弹性的金属板以板厚0.03～0.3mm左右构成。另外，保持部221b及连结部221d也由与上层部PL相同的材料构成。下层部SH为橡胶状的弹性体，为例如橡胶板，由与实施例相同的硅橡胶构成。
此外，上层部PL构成为小于下层部SH，通过仅使外周部为橡胶，而能够更容易得到追随性。
以上，基于实施例及变形例具体地说明了由本发明人完成的发明，但本发明不限定于上述实施例及变形例，当然能够进行各种变更。
例如，也可以将变形例3、4、5的吸盘部的裸芯片吸附面与变形例6同样地，通过将橡胶板以块体状、椭圆形状、棱锥状粘贴到弹性材料板上而构成引导吸附真空的槽VT3、VT4、VT5。
另外，也可以在变形例6中，仅在上层部PL的外周部粘贴作为下层部的橡胶材料而构成吸盘部221a6。由此，能够将吸盘筒夹221廉价且高精度地构成。
另外，也可以在变形例6中，上层部PL不为弹性材料板而为使钢琴线等具有弹性的线材像伞那样呈放射状构成，并对其粘贴橡胶材料的下层部SL而构成吸盘部221a4。
在实施例中，说明了使用芯片粘结膜的例子，但也可以设置对基板涂布粘结剂的预成型(preform)部而不使用芯片粘结膜。
另外，在实施例中，说明了通过拾取头从裸芯片供给部拾取裸芯片并载置到中间载台、且通过贴装头将载置于中间载台的裸芯片贴装到基板上的芯片贴装机，但不限定于此，也能够适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，也能够适用于没有中间载台和拾取头、通过贴装头将裸芯片供给部的裸芯片贴装到基板的芯片贴装机。
另外，也能够适用于没有中间载台、而从裸芯片供给部拾取裸芯片并使裸芯片拾取头向上旋转而将裸芯片交付到贴装头来利用贴装头贴装到基板上的倒装片焊接机。
另外，也能够适用于没有中间载台和贴装头、将由拾取头从裸芯片供给部拾取的裸芯片载置到托盘等上的芯片分选机。
Claims (19)
1.一种半导体制造装置，其特征在于，具备：
保持晶片的晶片保持台；和
从所述晶片保持台吸附裸芯片的筒夹部，
所述筒夹部具备筒夹、和保持所述筒夹的筒夹保持件，
所述筒夹具备：
与所述裸芯片接触的第一部分；
保持于所述筒夹保持件的第二部分；
将所述第一部分的中央部和所述第二部分的中央部连结的第三部分；以及
将所述第一部分、所述第三部分和所述第二部分贯穿的第一吸引孔，
所述第一部分能够追随所述裸芯片的挠曲而变形，
构成为所述第一部分的上表面与所述筒夹保持件的底面接触，在追随所述裸芯片的挠曲而变形的情况下，所述第一部分的周边部远离所述筒夹保持件的底面。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述第一部分及所述第二部分在俯视下为矩形状，
所述第二部分的上表面的面积小于所述第一部分的底面的面积。
3.根据权利要求1所述的半导体制造装置，其特征在于，
所述筒夹由硅橡胶构成。
4.根据权利要求3所述的半导体制造装置，其特征在于，
所述第一部分的厚度为0.5～1mm。
5.根据权利要求1所述的半导体制造装置，其特征在于，
所述第一部分在底部具备不会被吸附力压溃的宽度和高度的槽。
6.根据权利要求1所述的半导体制造装置，其特征在于，还具备：
从切割带的下方吸附所述裸芯片并进行顶推的顶推单元；和
安装有所述筒夹的拾取头。
7.根据权利要求6所述的半导体制造装置，其特征在于，还具备：
供由所述拾取头拾取的裸芯片载置的中间载台；和
将载置于所述中间载台的裸芯片贴装到基板上或既已贴装好的裸芯片之上的贴装头。
8.根据权利要求1所述的半导体制造装置，其特征在于，
所述裸芯片在所述裸芯片与切割带之间还具有芯片粘结膜。
9.一种半导体制造装置，其特征在于，具备：
保持晶片的晶片保持台；和
从所述晶片保持台吸附裸芯片的筒夹部，
所述筒夹部具备筒夹、和保持所述筒夹的筒夹保持件，
所述筒夹具备：
与所述裸芯片接触的第一部分；
保持于所述筒夹保持件的第二部分；
将所述第一部分的中央部和所述第二部分的中央部连结的第三部分；以及
将所述第一部分、所述第三部分和所述第二部分贯穿的第一吸引孔，
所述第一部分能够追随所述裸芯片的挠曲而变形，
所述筒夹在具有弹簧弹性的金属板或树脂板上粘贴橡胶状的弹性体而构成。
10.根据权利要求9所述的半导体制造装置，其特征在于，
所述金属板的厚度为0.03～0.3mm。
11.根据权利要求9所述的半导体制造装置，其特征在于，
所述金属板的大小比所述橡胶状的弹性体小。
12.根据权利要求10所述的半导体制造装置，其特征在于，
所述金属板的大小比所述橡胶状的弹性体小。
13.一种半导体制造装置，其特征在于，具备：
保持晶片的晶片保持台；和
从所述晶片保持台吸附裸芯片的筒夹部，
所述筒夹部具备筒夹、和保持所述筒夹的筒夹保持件，
所述筒夹具备：
与所述裸芯片接触的第一部分；
保持于所述筒夹保持件的第二部分；
将所述第一部分的中央部和所述第二部分的中央部连结的第三部分；以及
将所述第一部分、所述第三部分和所述第二部分贯穿的第一吸引孔，
所述第一部分能够追随所述裸芯片的挠曲而变形，
所述第一部分具备：
位于外周部的用于确保吸附力的吸引部的空间；
位于中央附近且维持吸附时的所述裸芯片的位置的多个块体；以及
位于所述多个块体之间且向所述外周部的空间引导吸附真空的槽。
14.一种半导体制造装置，其特征在于，具备：
保持晶片的晶片保持台；和
从所述晶片保持台吸附裸芯片的筒夹部，
所述筒夹部具备筒夹、和保持所述筒夹的筒夹保持件，
所述筒夹具备：
与所述裸芯片接触的第一部分；
保持于所述筒夹保持件的第二部分；
将所述第一部分的中央部和所述第二部分的中央部连结的第三部分；以及
将所述第一部分、所述第三部分和所述第二部分贯穿的第一吸引孔，
所述第一部分能够追随所述裸芯片的挠曲而变形，
所述第一部分具备：
多个细长的椭圆状的隔壁；和
所述隔壁之间的槽，
所述多个隔壁从所述第一吸引孔配置成辐条状。
15.一种半导体制造装置，其特征在于，具备：
保持晶片的晶片保持台；和
从所述晶片保持台吸附裸芯片的筒夹部，
所述筒夹部具备筒夹、和保持所述筒夹的筒夹保持件，
所述筒夹具备：
与所述裸芯片接触的第一部分；
保持于所述筒夹保持件的第二部分；
将所述第一部分的中央部和所述第二部分的中央部连结的第三部分；以及
将所述第一部分、所述第三部分和所述第二部分贯穿的第一吸引孔，
所述第一部分能够追随所述裸芯片的挠曲而变形，
所述筒夹保持件具备：
按压所述第一部分的周边部的外周部；
供所述第二部分插入的空间部；
从所述空间部向上方延伸的管状部；以及
进行所述第二部分的固定及释放的杆，
在所述管状部的中央具备第二吸引孔，所述第二吸引孔以与所述第一吸引孔连接的方式构成。
16.根据权利要求15所述的半导体制造装置，其特征在于，
所述筒夹保持件还具有弹簧，
所述杆通过所述弹簧的弹压力来固定所述第二部分，
通过对所述杆施加抵抗所述弹簧的弹压力的力来释放所述第二部分。
17.一种半导体器件的制造方法，其特征在于，具备：
(a)工序，准备权利要求1、2至16中任一项的半导体制造装置；
(b)工序，准备对具有裸芯片的切割带进行保持的晶片环；以及
(c)工序，通过所述筒夹部拾取所述裸芯片。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于，还具备：
(d)工序，准备基板；和
(e)工序，将所述裸芯片贴装到所述基板上或既已贴装好的裸芯片之上。
19.根据权利要求18所述的半导体器件的制造方法，其特征在于，
所述(c)工序还具有将拾取的所述裸芯片载置到中间载台的工序，
所述(e)工序还具有从所述中间载台拾取所述裸芯片的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017021629A JP6685245B2 (ja) | 2017-02-08 | 2017-02-08 | 半導体製造装置および半導体装置の製造方法 |
| JP2017-021629 | 2017-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108400096A CN108400096A (zh) | 2018-08-14 |
| CN108400096B true CN108400096B (zh) | 2021-06-01 |
Family
ID=63095392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810110882.5A Active CN108400096B (zh) | 2017-02-08 | 2018-02-05 | 半导体制造装置及半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6685245B2 (zh) |
| KR (1) | KR102066874B1 (zh) |
| CN (1) | CN108400096B (zh) |
| TW (1) | TWI671824B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7217605B2 (ja) * | 2018-09-21 | 2023-02-03 | ファスフォードテクノロジ株式会社 | 半導体製造装置、突上げ治具および半導体装置の製造方法 |
| CN109773656A (zh) * | 2019-01-10 | 2019-05-21 | 科益展智能装备有限公司 | 一种打磨治具装置 |
| JP7274902B2 (ja) * | 2019-03-25 | 2023-05-17 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| CN112289729A (zh) * | 2019-07-24 | 2021-01-29 | 深圳市丰泰工业科技有限公司 | 固晶用的吸附装置及固晶机 |
| JP7237033B2 (ja) * | 2020-02-18 | 2023-03-10 | 三菱電機株式会社 | チップピックアップ装置及びチップピックアップ方法及び半導体装置の製造方法 |
| TWI748763B (zh) * | 2020-11-23 | 2021-12-01 | 鴻勁精密股份有限公司 | 拾取機構及其應用之作業設備 |
| CN113291814B (zh) * | 2021-05-28 | 2022-09-16 | 艾华(无锡)半导体科技有限公司 | 一种吸取多片晶圆的吸盘组 |
| TWI827971B (zh) * | 2021-09-01 | 2024-01-01 | 建佳科技股份有限公司 | 用於半導體製程的烘烤夾具及其應用設備 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4298640B2 (ja) * | 2004-12-06 | 2009-07-22 | キヤノンマシナリー株式会社 | ダイボンダー用コレット |
| CN104051294A (zh) * | 2013-03-15 | 2014-09-17 | 株式会社日立高新技术仪器 | 芯片接合机及其接合头装置、以及夹头位置调整方法 |
| CN106030776A (zh) * | 2014-02-26 | 2016-10-12 | 株式会社新川 | 半导体晶粒的拾取装置以及拾取方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140646A (ja) * | 1997-07-18 | 1999-02-12 | Fujitsu Ltd | ピックアップツール |
| JP3848606B2 (ja) * | 2002-08-26 | 2006-11-22 | 日東電工株式会社 | コレットおよびそれを用いてチップ部品をピックアップする方法 |
| JP2009253060A (ja) * | 2008-04-08 | 2009-10-29 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2009049127A (ja) * | 2007-08-17 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び吸着コレット |
| JP5813432B2 (ja) * | 2011-09-19 | 2015-11-17 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
| JP6266275B2 (ja) * | 2013-09-09 | 2018-01-24 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
| JP2015076410A (ja) | 2013-10-04 | 2015-04-20 | 株式会社日立ハイテクインスツルメンツ | ボンディング方法及びダイボンダ |
| JP6400938B2 (ja) * | 2014-04-30 | 2018-10-03 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
-
2017
- 2017-02-08 JP JP2017021629A patent/JP6685245B2/ja active Active
-
2018
- 2018-01-26 TW TW107102842A patent/TWI671824B/zh active
- 2018-01-29 KR KR1020180010491A patent/KR102066874B1/ko active IP Right Grant
- 2018-02-05 CN CN201810110882.5A patent/CN108400096B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4298640B2 (ja) * | 2004-12-06 | 2009-07-22 | キヤノンマシナリー株式会社 | ダイボンダー用コレット |
| CN104051294A (zh) * | 2013-03-15 | 2014-09-17 | 株式会社日立高新技术仪器 | 芯片接合机及其接合头装置、以及夹头位置调整方法 |
| CN106030776A (zh) * | 2014-02-26 | 2016-10-12 | 株式会社新川 | 半导体晶粒的拾取装置以及拾取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102066874B1 (ko) | 2020-01-17 |
| JP6685245B2 (ja) | 2020-04-22 |
| KR20180092274A (ko) | 2018-08-17 |
| CN108400096A (zh) | 2018-08-14 |
| TW201843745A (zh) | 2018-12-16 |
| TWI671824B (zh) | 2019-09-11 |
| JP2018129401A (ja) | 2018-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108400096B (zh) | 半导体制造装置及半导体器件的制造方法 | |
| CN107622955B (zh) | 半导体制造装置及半导体器件的制造方法 | |
| KR100438335B1 (ko) | 반도체 칩의 픽업 장치 및 그 픽업방법 | |
| KR101360635B1 (ko) | 반도체장치의 제조방법 | |
| KR101666276B1 (ko) | 콜릿 및 다이 본더 | |
| JP7023590B2 (ja) | 半導体チップのピックアップ装置及び実装装置 | |
| JP6941513B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| KR102490394B1 (ko) | 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치 | |
| CN108346585B (zh) | 半导体制造装置及半导体器件的制造方法 | |
| CN109524313B (zh) | 半导体制造装置、半导体器件的制造方法及筒夹 | |
| JP7154106B2 (ja) | 電子部品のピックアップ装置及び実装装置 | |
| JP2022075586A (ja) | ボンディング設備におけるダイ移送のための装置及び方法 | |
| KR20190101293A (ko) | 볼 탑재 장치 | |
| JP2015053441A (ja) | ダイボンダ及びボンディング方法 | |
| KR101199298B1 (ko) | 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치 | |
| JP5005403B2 (ja) | 電子部品の実装ツール、実装装置 | |
| TWI719896B (zh) | 黏晶裝置，剝離單元，夾頭及半導體裝置的製造方法 | |
| CN114792647A (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
| JP2012199461A (ja) | ダイボンダ | |
| JPH11312709A (ja) | 外部接続端子の搭載装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |