CN114792647A - 芯片贴装装置以及半导体器件的制造方法 - Google Patents

芯片贴装装置以及半导体器件的制造方法 Download PDF

Info

Publication number
CN114792647A
CN114792647A CN202210072647.XA CN202210072647A CN114792647A CN 114792647 A CN114792647 A CN 114792647A CN 202210072647 A CN202210072647 A CN 202210072647A CN 114792647 A CN114792647 A CN 114792647A
Authority
CN
China
Prior art keywords
block
bare chip
blocks
dicing tape
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210072647.XA
Other languages
English (en)
Inventor
齐藤明
佐佐匠
名久井勇辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN114792647A publication Critical patent/CN114792647A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

本发明提供一种使对裸芯片施加的应力进一步减小的技术。芯片贴装装置具备上推单元、具有吸附裸芯片的筒夹的头部、以及控制部。所述控制部构成为，利用圆顶板吸附切割带，利用所述头部将所述筒夹着落至所述裸芯片，利用所述筒夹吸附所述裸芯片，从所述圆顶板使多个块上升，所述多个块中的配置在最外侧的最外周的块在所述裸芯片从所述切割带剥离的高度停止上升，使所述多个块中的所述最外周的块以外的块进一步上升至规定的高度为止。

Description

芯片贴装装置以及半导体器件的制造方法
技术领域
本公开涉及芯片贴装装置，例如能够应用于具备上推单元的芯片贴装机。
背景技术
在将被称为裸芯片的半导体芯片例如搭载至布线基板或引线框架等(以下，统称为基板)的表面的芯片贴装机中，通常反复进行如下的动作(作业)：使用筒夹等吸附喷嘴而将裸芯片搬运至基板上，赋予按压力并且对接合材料进行加热，由此来进行贴装。
在利用芯片贴装机等芯片贴装装置进行的芯片贴装工序中，有剥离从半导体晶片(以下，称为晶片)分割的裸芯片的剥离工序。在剥离工序中，利用上推单元从切割带背面上推裸芯片，从由裸芯片供给部保持的切割带一个一个进行剥离，使用筒夹等吸附喷嘴而搬运至基板上。
现有技术文献
专利文献
专利文献1：JP特开2020-161534号公报
发明内容
近年来，因出现了芯片层叠封装或3D-NAND(三维NAND闪存)，使晶片(裸芯片)变得更薄。若裸芯片变薄，则与切割带的粘着力相比，裸芯片的刚性变得极低。因此，例如，为了拾取数十μm以下的薄裸芯片，需要使对裸芯片施加的应力进一步减小(低应力化)。
本公开的课题在于，提供一种使对裸芯片施加的应力进一步减小的技术。
其他课题和新特征本从说明书的记述以及添加附图而变明朗。
若简单说明本公开中的具有代表性的概要，则如下所述。
即，芯片贴装装置具备上推单元、具有吸附裸芯片的筒夹的头、以及控制部。所述控制部构成为，利用圆顶板吸附切割带，利用所述头部将所述筒夹着落至所述裸芯片，利用所述筒夹吸附所述裸芯片，从所述圆顶板使多个块上升，所述多个块中的配置在最外侧的最外周的块在所述裸芯片从所述切割带剥离的高度停止上升，使所述多个块中的所述最外周的块以外的块进一步上升至规定的高度为止。
发明效果
根据本公开，能够使对裸芯片施加的应力进一步减小。
附图说明
图1是示出实施方式中的芯片贴装装置的构成的概略图。
图2是图1示出的上推单元的要部剖视图。
图3是图2示出的上推单元的俯视图。
图4是说明在上推块时的问题点的图。
图5是说明实施方式中的块上推动作的图。
图6是说明实施方式中的RMS的上推顺序的图。
图7是说明在上推块时的问题点的图。
图8是第一变形例中的上推单元的要部剖视图。
图9是图8示出的上推单元的俯视图。
图10是说明第一变形例中的块上推动作的图。
图11是说明第二变形例中的上推单元的构成以及动作的图。
图12是说明第二变形例中的上推单元的构成以及动作的图。
图13是说明第二变形例中的上推单元的构成以及动作的图。
图14是第三变形例中的上推单元的要部俯视图。
图15是第四变形例中的上推单元的要部俯视图。
图16是从上方观察实施例中的芯片贴装机的概念图。
图17是说明在图16中从箭头A方向观察时拾取头以及贴装头的动作的图。
图18是示出图16示出的裸芯片供给部的主要部分的概略剖视图。
图19是用于说明使用图16示出的芯片贴装机的半导体器件的制造方法的流程图。
其中，附图标记说明如下：
100 芯片贴装装置
BH 头
BL1 第一块(最外周的块)
BL2 第二块(内侧的块)
BL3 第三块(内侧的块)
BL4 第四块(内侧的块)
BLK 块
CLT 筒夹
CNT 控制部
D 裸芯片
DP 圆顶板
DT 切割带
TU 上推单元
具体实施方式
以下，使用附图说明实施方式、变形例以及实施例。但在以下的说明中，对相同构成要素标注相同的附图标记，有时省略反复的说明。此外，为了使说明更明确，附图与实际的形态相比，有时示意性示出各部分的宽度、厚度、形状等，但只不过为一例，不限定对本公开的解释。
＜实施方式＞
首先，使用图1说明实施方式中的芯片贴装装置。图1是示出实施方式中的芯片贴装装置的构成的概略图。
实施方式中的芯片贴装装置100具备控制部(控制装置)CNT，该控制部(控制装置)CNT具有主控制器81a、工作控制器81b、监视器83a、触摸面板83b和蜂鸣器83g。芯片贴装装置100还具备由工作控制器81b控制的XY台86a、Z驱动部86b、以及上推单元TU。芯片贴装装置100还具备利用Z驱动部86b上下移动的头部(贴装头或者拾取头)BH、以及设于头部BH的前端的筒夹CLT。芯片贴装装置100还具备检测上推单元TU的位置的传感器87a、检测压力以及流量的传感器87b、检测筒夹CLT的气体流量的传感器87c。上推单元TU具备对切割带进行真空吸附的功能、以及向切割带吹出空气的功能。
接着，使用图2以及图3说明上推单元TU。图2为图1示出的上推单元的要部剖视图，示出了与切割带相接触的状态。图3是图2示出的上推单元的俯视图。
在位于上推单元TU的上表面的周边部的圆顶板DP设有多个吸引口DPa、以及将多个吸引口DPa连结的多个槽DPb。吸引口DPa的内部在使上推单元TU上升而使其上表面与切割带DT的背面接触时，利用未图示的吸引机构进行减压。此时，切割带DT的背面被从下方吸引，与圆顶板DP的上表面紧贴。
在上推单元TU的中心部组装有将切割带DT向上方上推的四个块BL1～BL4。外侧的三个块BL1～BL3为方筒状，最内侧的块BL4为方柱状。四个块BL1～BL4在外周的长度最长的第一块BL1的内侧配置有与其相比外周的长度较小的第二块BL2、与第二块BL2相比外周的长度较小的第三块BL3，在第三块BL3内侧配置有外周的长度最小的第四块BL4。
四个块BL1～BL4中的、外周的长度最大的最外周的块BL1的外周长度比成为剥离的对象的裸芯片D小一圈。由此，块BL1的上表面的、成为外周的角部与裸芯片D的外缘相比稍靠内侧，因此，能够使将裸芯片D和切割带DT剥离的力集中于在两者剥离时的成为起点的部位(裸芯片D的最外周部)。在此，如图2中的虚线圆A内所示，将与最外周的块BL1的端部相比裸芯片D的外周向外侧突出的部分称为突出部(OH：Overhang)。突出部的长度优选与切割带DT的厚度为同等程度或者更大。
切割带DT的厚度例如为0.1mm左右。突出部的长度例如为0.1～0.5mm左右，更优选为0.15～0.45mm。块BL1与切割带DT接触的部位即块宽度例如为0.3～0.6mm左右，块BL2的块宽度例如为0.6～1.2mm左右，块BL3的块宽度例如为0.8～1.2mm左右。
四个块BL1～BL4各自的上表面的高度在初始状态(块BL1～BL4不动作时)下彼此相等，另外与圆顶板DP的上表面的高度相等、或者变得更低。
如图1所示，四个块BL1～BL4能够利用驱动部86c的作为四个驱动轴的针部NDL4～NDL1而独立地上下运动。驱动部86c具备未图示的马达、和利用凸轮或者连杆而将马达的旋转转换成上下移动的柱塞机构，向针部NDL4～NDL1赋予上下移动。
例如，上推单元TU能够进行如下的动作：同时上推四个块BL1～BL4，此后还同时上推内侧的块BL2～BL4，此后还同时上推块BL3、BL4，此后还上推块BL4，形成金字塔状。另外，例如，上推单元TU能够进行同时上推四个块BL1～BL4然后按照块BL1、块BL2、块BL3的顺序使其下降的动作。在本公开中将后者的动作称为RMS(Reverse Multi Step：反向多步)。
在此，为了使本实施方式更明确，因此，以RMS为例使用图4说明裸芯片与切割带剥离时的问题点。图4是说明在上推块时的问题点的图，图4的(a)是示出在突出部很短的情况下同时将所有块上推至最高地点为止的状态的剖视图，图4的(b)是示出在突出部长的情况下同时将所有块上推至最高地点为止的状态的剖视图。
如图4的(a)所示，通过缩短突出部的长度(LO1)，即使最外周的块BL1的上推高度(H)为很低的高度，拾取的裸芯片(剥离对象裸芯片)D的变形也很小，裸芯片D的外周发生剥离。由此，对裸芯片D施加的应力变小。然而，与剥离对象裸芯片D相邻的周边的裸芯片(周边裸芯片)Dp易于变形。
在块BL1的上推高度(H)设为与图4的(a)示出的高度(H)相同的情况下，如图4的(b)所示，将突出部的长度(LO2)设为比图4的(a)示出的突出部的宽度(LO1)长，由此，使周边裸芯片Dp的变形变小。然而，如图4的(b)所示，在剥离对象裸芯片D的外周剥离时的变形变大。由此，对裸芯片D施加的应力变大。此外，在裸芯片D的尺寸相同的情况下，图4的(b)示出的块的尺寸(WB2)比图4的(a)示出的块的尺寸(WB1)小。
在要利用最外周的块BL1做剥离对象裸芯片D的剥离起点时，存在上述相反的问题。因此，不仅需要减少剥离对象裸芯片D，还需要减少周边裸芯片Dp的变形。
使用图5说明解决上述问题点的本实施方式的概要。图5是说明实施方式中的块上推动作的图，图5的(a)是示出块上推动作的过程中的状态的剖视图，图5的(b)是示出块上推动作的最终状态的剖视图。
如图5的(a)所示，增大块的尺寸而缩短突出部。然后，在上推四个块BL1～BL4时，在裸芯片D的外周剥离的时间点停止对最外周的块BL1的上推，如图5的(b)所示，还上推内侧的块BL2～BL4，由此，防止周边裸芯片Dp的变形。像这样，突出部的长度(LO)例如为0.1～0.5mm。另外，使最外周的块BL1停止的高度(H1)例如为0.075～0.12mm。上推内侧的块BL2～BL4的高度(H2)例如为0.15～0.2mm。
接着，使用图1说明上推单元TU的动作的设定方法以及控制。
主控制器81a以及工作控制器81b构成为，就上推单元TU的四个块BL1～BL4的动作而言，基于针对每块以及每个步骤设定有步骤的时间、块的上升或者下降的速度、块的高度(位置)的时间图制程对分别驱动四个块BL1～BL4的针部NDL4～NDL1进行控制。
事先准备设定项目不同的多个时间图制程，用户利用GUI(Graphical UserInterface：图像用户界面)从多个时间图制程选择一个时间图制程，向所选择的时间图制程的项目输入设定值。或者，用户从外部机器将事先输入有设定值的时间图制程向芯片贴装机等半导体制造装置进行数据通信、或者从外部存储装置(例如，磁带、软盘或硬盘等的磁盘、CD或DVD等的光盘、MO等的光磁盘、USB存储器或存储卡等的半导体存储器)安装于半导体制造装置。另外，主控制器81a基于利用传感器87a、87b、87c等检测出的状态实时重写时间图制程而对工作控制器81b进行指示，以能够进行上推动作的变更。
像这样，能够利用时间图制程的设定，在上推动作步骤中自动设定上推单元TU的各块BL1～BL4的动作，上推单元TU能够进行各种动作。以下，说明其动作例。
使用图6说明RMS的动作。图6是说明实施方式中的RMS的上推顺序的图。
(第零步骤：STEP0)
拾取动作从切割带DT上的成为目的的裸芯片D被定位在上推单元TU和筒夹CLT起开始。若定位结束，则控制部CNT经由上推单元TU的吸引口DPa以及块BL1～BL4的间隙进行抽真空，由此，将切割带DT吸附至上推单元TU的上表面。此时，四个块BL1～BL4的上表面与圆顶板DP的上表面位于相同高度(初始位置)。控制部CNT在该状态下从未图示的真空供给源供给真空，使筒夹CLT朝向裸芯片D的设备面一边抽真空一边下降并着落。
(第一步骤：STEP1)
此后、控制部CNT使四个块BL1～BL4同时以规定的速度(s1)上升。在此，裸芯片D在被筒夹CLT和四个块BL1～BL4夹持的状态下上升，但切割带DT的周边部被真空吸附于上推单元TU的周边即圆顶板DP，因此，在裸芯片D的周边产生张力，其结果为，在裸芯片D周边开始切割带DT的剥离。控制部CNT在作为规定的高度的剥离开始的高度(H1)使最外周的块BL1停止，继续使内侧的块BL2～BL4以规定的速度(s1)上升至规定的高度(H2)为止。通过使最外周的块BL1停止，解除切割带DT的一部分支承，利用切割带DT的张力促进切割带DT的剥离。在此，s1例如为5mm/sec。
(第二步骤：STEP2)
接着，控制部CNT使最外周的块BL1以一定的速度(s2)下降到与圆顶板DP的上表面相同的高度为止。在此，s2例如为5mm/sec。此外，也可以与最外周的块BL1的下降并行地使第二块BL2下降至规定的高度(H1)为止。
(第三步骤：STEP3)
接着，控制部CNT使第二块BL2以一定的速度(s2)下降至与圆顶板DP的上表面相同的高度。在此，通过使第二块BL2下降至圆顶板DP的上表面的高度为止，解除切割带DT的支承的另一部分，还利用切割带DT的张力促进切割带DT的剥离。
(第四步骤：STEP4)
接着，控制部CNT使第三块BL3以一定的速度(s2)下降至与圆顶板DP的上表面相同的高度为止。在此，通过使第三块BL3下降至圆顶板DP的上表面的高度为止，解除切割带DT的支承的另一部分，还利用切割带DT的张力促进切割带DT的剥离。
此后，控制部CNT从上方拉起筒夹CLT，同时以一定的速度(s3)使第四块BL4下降而返回至初始位置。在此，s3例如为5mm/sec。由此，从切割带DT剥离裸芯片D的作业结束。
减小突出部的长度(LO)，使最外周的块BL1在规定的高度(H1)停止，使内侧的块BL2～BL4进一步上升至规定的高度(H2)为止。由此，在使最外周的块BL1作为剥离起点发挥作用时，能够在使此后的内侧的块BL2～BL4上升时使高低差不变大地减少周边裸芯片Dp的变形和剥离对象裸芯片D的变形。由此，能够减小剥离对象裸芯片D以及周边裸芯片Dp的应力，防止破裂或缺失。
另外，通过减小突出部的长度(LO)，能够在很低的上推高度利用切割带DT将剥离对象裸芯片D的外周剥离。另外，通过使最外周的块BL1低于总上推高度，能够减少周边裸芯片Dp的变形。另外，通过减小突出部的宽度(LO)，使从最外周的块BL1的端面到剥离对象裸芯片D端面为止的距离变短，使剥离对象裸芯片D不易变形。另外，通过降低块BL2～BL4的总上推高度(H2)，使动作时间变短，而提高生产性。
＜变形例＞
以下，例示了几个实施方式的有代表性的变形例。在以下的变形例的说明中，相对于具有与上述实施方式的说明相同的构成以及功能的部分可使用与上述实施方式相同的附图标记。而且，针对该部分的说明，在技术上不矛盾的范围内，可适当援用上述实施方式中的说明。另外，上述实施方式的一部分、以及多个变形例的全部或者一部分在技术上不矛盾的范围内，可适当、复合应用。
(第一变形例)
首先，为了更明确本变形例，针对在裸芯片从切割带剥离时的问题点，以RMS为例使用图7进行说明。图7是说明在上推块时的问题点的图，图7的(a)是示出在不变更块尺寸地使裸芯片尺寸变大的情况下降低了最内侧的块以外的块的状态的剖视图，图7的(b)是示出在增大了块尺寸的情况下降低了最内侧的块以外的块的状态的剖视图。
如图7的(a)所示，在裸芯片D的尺寸变大时不变更块BLK的尺寸(WB1)的情况下，突出部的宽度会变大。在此，将上推单元的4个块BL1～BL4整体称为块BLK。为了较小地维持突出部的宽度，如图7的(b)所示，需要使块与裸芯片D的尺寸匹配地增大BLK的尺寸(WB2)。
因此，在上推单元TU的块的数量为一定的情况下，在剥离对象裸芯片D大型化时，使四个块BL1～BL4的各块宽度增加、即，使剥离面积增加。然而，为了使筒夹CLT稳定地保持裸芯片D，需要到筒夹CLT的真空吸附孔为止进行剥离，另外，为了在剥离工序的初始阶段中不使剥离对象裸芯片D变形，需要尽可能减小剥离面积。如图7的(b)所示，从削减块的上推动作中对裸芯片的应力的观点出发，在将突出部的长度以及进行下拉的块BL1～BL3的块宽度保持得较小的情况下，最内侧的块BL4的块宽度(WBL2)增加得比图7的(a)示出的块BL4的块宽度(WBL1)大，即使剥离面积增加。通过使剥离面积增加，使在剥离过程中对裸芯片D施加的切割带DT的粘着力增大，因此，剥离对象裸芯片D的应力增加，担心引起拾取失误或者最糟的情况使引起裸芯片的损坏。
于是，在第一变形例中，与实施方式相比增加上推单元TU的块的数量。使用图8以及图9说明第一变形例中的上推单元。图8是第一变形例中的上推单元的要部剖视图，示出了与切割带相接的状态。图9是图8示出的上推单元的俯视图。
在上推单元TU的中心部组装有将切割带DT向上方上推的五个块BL0～BL4。在实施方式的第一块BL1的外侧配置有外周的长度比其更大的第零块BL0。第零块BL0为方筒状。
五个块BL0～BL4中的、外周的长度最大的最外周的块BL0的外周长度比成为剥离的对象的裸芯片D小一圈。
突出部的长度(LO)与实施方式相同，最外周的块BL0与切割带DT接触的部位即块宽度例如为0.3～0.6mm左右。内侧的块BL1～BL4的块宽度与实施方式相同。在此，最内侧的块BL4的与切割带DT接触的面的面积(剥离面积)优选为裸芯片D的面积的30％左右以下。
五个块BL0～BL4各自的上表面的高度在初始状态(五个块BL0～BL4的非动作时)下彼此相等，另外，圆顶板DP的上表面的高度相等、或者变低。
五个块BL0～BL4能够利用驱动部86c的五个驱动轴即针部NDL5～NDL1独立地上下运动。驱动部86c具备马达、以及利用凸轮或者连杆将马达的旋转转换成上下移动的柱塞机构，向针部NDL5～NDL1赋予上下移动。
使用图10说明第一变形例中的块上推。图10是说明第一变形例中的块上推动作的图，图10的(a)是示出块上推动作的过程中的状态的剖视图，图10的(b)示出块上推动作的最终状态的剖视图。
如图10的(a)所示，增大块的尺寸来缩短突出部。然后，在上推五个块BL0～BL4时，在裸芯片D的外周剥离的时间点停止最外周的块BL0的上推，如图10的(b)所示，通过进一步上推内侧的块BL1～BL4来防止周边裸芯片Dp的变形。突出部的宽度(WO)例如为0.15～0.45mm。另外，使最外周的块BL0停止的高度(H1)与实施方式相同，例如为0.075～0.12mm。上推内侧的块BL1～BL4的高度(H2)与实施方式相同，例如为0.15～0.2mm。
第一变形例中的RMS的动作与实施方式相同。第一变形例中的最外周的块即第零块BL0进行与实施方式中的最外周的块即第一块BL1相同的动作。第一变形例中的内侧的块即块BL1～BL4进行与实施方式中的内侧的块即块BL2～BL4相同的动作。
(第二变形例)
在第一变形例中，上推单元TU的五个块BL0～BL4利用驱动轴即五个针部NDL5～NDL1进行了上推动作。与之相对地，在第二变形例中，不增设上推单元TU自身的驱动轴(针部)而使用实施方式的四级上推机构来增大上推块。使用图11～图13说明第二变形例中的上推单元的构成以及动作。图11的(a)是示出第二变形例中的上推单元的初始状态的剖视图。图11的(b)是示出第二变形例中的上推单元的第一状态的剖视图。图12的(a)是示出第二变形例中的上推单元的第二状态的剖视图。图12的(b)是示出第二变形例中的上推单元的第三状态的剖视图。图13的(a)是示出第二变形例中的上推单元的第四状态的剖视图。图13的(b)是示出第二变形例中的上推单元的第五状态的剖视图。
在上推单元TU的中心部组装有将切割带DT向上方上推的五个块BL0～BL4。五个块BL0～BL4在外周的长度最长的第零块BL0的内侧配置有外周的长度比其小的第一块BL1、外周的长度比第一块BL1小的第二块BL2、外周的长度比第二块BL2小的第三块BL3，在该第三块BL3的内侧配置有外周的长度最小的第四块BL4。在外侧的第零块BL0与第一块BL1之间介设有压缩螺旋弹簧CS以及与第一块BL1连接的弹簧按压销SP。内侧的块BL1～BL4各自与利用未图示的驱动机构上下移动的针销NDL4～NDL1连动地而上下移动。
第二变形例中的五个块BL0～BL4的外周的长度以及宽度、以及突出部的宽度与第一变形例相同。五个块BL0～BL4各自的上表面的高度在初始状态(五个块BL0～BL4不动作时)下彼此相等，另外也与圆顶板DP的上表面的高度相等。利用压缩螺旋弹簧CS以及弹簧按压销SP保持了外侧的第零块BL0与第一块BL1的距离。
为了同时将五个块BL0～BL4向上方上推，而向上方按压未图示的针部NDL4～NDL1，由此，上推与针部NDL4～NDL1分别连结的内侧的块BL1～BL4。由此，如图11的(b)所示，由于利用介设在最外周的块BL0与第一块BL1之间的压缩螺旋弹簧CS的弹簧力上推最外周的块BL0，所以同时上推五个块BL0～BL4。然后，通过使最外周的块BL0的一部分与圆顶板DP接触，使最外周的块BL0的上升在规定的高度(H1)停止(第一状态)。此时，剥离对象裸芯片D的大部分的区域由五个块BL0～BL4的上表面支承，在最外周的块BL0的上表面的外周(角部)的外侧的区域中，裸芯片D与切割带DT的界面处的剥离有效地进行。
另外，压缩螺旋弹簧CS需要具备至少抵抗切割带DT的张力而能够提升最外周的块BL0的程度的弹簧力。在压缩螺旋弹簧CS的弹簧力比切割带DT的张力小的情况下，即使上推针部NDL4，最外周的块BL0也不会提升，因此，变得利用最外周的块BL0的上表面无法支承裸芯片D。在该情况下，由于无法使足够的应力集中于裸芯片D与切割带DT的剥离起点，所以可能会引起剥离速度的下降、或者对裸芯片D施加过大的弯曲应力而使裸芯片D破裂这样的问题。
接着，如图12的(a)所示，同时将内侧的块BL1～BL4向上方上推至规定的高度(H2)为止，上推切割带DT(第二状态)。由此，支承裸芯片D的第一块BL1的上表面的外周(角部)的位置比利用最外周的块BL0支承的状态更向内侧移动，因此，裸芯片D与切割带DT的剥离从比第一块BL1的上表面的外周靠外侧的区域向裸芯片D的中心方向进行。
为了同时将四个块BL1～BL4向上方上推，通过上推未图示的四个针部NDL4～NDL1，而进一步上推与四个针部NDL4～NDL1分别连结的四个块BL1～BL4。
在将四个块BL1～BL4向上方上推时，为了促进裸芯片D与切割带DT的剥离，通过降低五个块BL0～BL4的间隙的内部压力，将与裸芯片D接触的切割带DT向下方吸引。另外，降低槽DPb的内部压力，使与圆顶板DP的上表面接触的切割带DT紧贴至圆顶板DP的上表面。
接着，如图12的(b)所示，将第一块BL1向下方下拉至最外周的块BL0的上升高度(H0)为止，在内侧的块BL2～BL4的上表面支承裸芯片D的背面(第三状态)。为了向下方下拉第一块BL1，通过下拉针部ND4而下拉与针部NDL4连结的第一块BL1。由此，支承裸芯片D的第二块BL2的上表面的外周(角部)的位置比由第一块BL1支承的状态更向内侧移动，因此，裸芯片D与切割带DT的剥离从第二块BL2的上表面的外周的外侧的区域向裸芯片D的中心方向进行。
接着，如图13的(a)所示，将第一块BL1向下方下拉至初始状态的高度(圆顶板DP的上表面)为止，由此，最外周的块BL0也下降至初始状态的高度(第四状态)。
接着，如图13的(b)所示，将第二块BL2向下方下拉至初始状态的高度(圆顶板DP)为止，利用内侧的块BL3、BL4的上表面支承裸芯片D的背面(第五状态)。为了向下方下拉第二块BL2。通过下拉针部ND3，而下拉与针部NDL3连结的第二块BL2。由此，支承裸芯片D的块BL3的上表面的外周(角部)的位置比由第二块BL2支承的状态更向内侧移动，因此，裸芯片D与切割带DT的剥离从第三块BL3的上表面的外周的外侧的区域向裸芯片D的中心方向进行。
第三块BL3与第二块BL2相同地被向下方下拉至初始状态的高度(圆顶板DP)为止。
接着，向下方下拉最内侧的块BL4，并且向上方拉起筒夹CLT，由此，从切割带DT剥离裸芯片D的作业结束。
最内侧的块BL4的上表面需要将面积减小到仅利用筒夹CLT的吸引力使裸芯片D从切割带DT剥离的程度。若最内侧的块BL4的上表面的面积增大，则裸芯片D与切割带DT的接触面积变大，两者的粘着力也变大，因此，仅利用筒夹CLT吸引裸芯片D的力无法使裸芯片D从切割带DT剥离。
在第二变形例中，在实施方式的多轴上推单元的最外周的块即第一块BL1追加利用压缩螺旋弹簧驱动的第零块BL0。通过使第二变形中的最外周的块即第零块BL0和其内侧的第一块BL1硬件性地进行连动动作，能够对第零块BL0和第一块BL1赋予高低差地进行上推。由此，能够不追加驱动轴地进行构成。另外，易于进行设定突出部以及设定条件。
(第三变形例)
在第一变形例中，在最外周固定了块BL0的位置。与之相对地，在第三变形例中，设为将最外周的块划分成多块而能够进行位置调整的构造。使用图14说明第三变形例中的上推单元。图14是第三变形例中的上推单元的要部上表面，图14的(a)是示出最外周的块配置在最内侧的状态的图，图14的(b)时是示出最外周的块配置在最外侧的状态的图。
在俯视下利用L字状的四个块BL0a～BL0b构成最外周的块BL0，将第一块BL1与圆顶板DP的开口的端部DPc之间的距离构成为，比将最外周的块BL0的宽度和块间的间隙相加得到的尺寸更大，四个块BL0a～BL0b能够分别调整位置。由此，能够利用同一硬件可将突出部量设为最优量。
此外，在图14的(a)中，最外周的块BL0a～BL0b的外周与圆顶板DP的开口的端部DPc的距离比通常的间隙大，为最大。最外周的块BL0a～BL0b的内周与第一块BL1的外周的距离为通常的间隙。在图14的(b)中，最外周的块BL0a～BL0b的外周与圆顶板DP的开口的端部DPc的距离为通常的间隙。最外周的块BL0a～BL0b的内周与第一块BL1的外周的距离比通常的间隙大，为最大。
(第四变形例)
在第四变形例中，能够更换最外周块的与切割带DT的接触部。使用图15说明第四变形例中的上推单元。图15是第四变形例中的上推单元的要部上表面，图15的(a)是示出最外周的块配置在最内侧的状态的图，图15的(b)是示出最外周的块配置在最外侧的状态的图。
作为最外周的块BL0而准备多个大小(外周的长度)不同的块，在第一块BL1与圆顶板DP的开口的端部DPc之间设置与安装的最终块BL0对应的安装部，并设为能够更换。由此，仅更换块BLK的一部分就能够实现以低价将突出量设定为最优量。在此，将上推单元的5个块BL0～BL4整体称为块BLK。
此外，在图15的(a)中，最外周的块BL0的外周与圆顶板DP的开口的端部DPc的距离比通常的间隙大，为最大。最外周的块BL0的内周与第一块BL1的外周的距离为通常的间隙。在图15的(b)中，最外周的块BL0的外周与圆顶板DP的开口的端部DPc的距离为通常的间隙。最外周的块BL0的内周与第一块BL1的外周的距离比通常的间隙大，为最大。
【实施例】
图16是从上方观察实施例中的芯片贴装机的概念图。图17是说明在图16中从箭头A方向观察时的拾取头以及贴装头的动作的图。
作为芯片贴装装置的一例的芯片贴装机10大体具有供给安装于基板S的裸芯片D的裸芯片供给部1、拾取部2、中间台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、以及监视并控制各部分的动作的控制部8。Y轴方向为芯片贴装机10的前后方向，X轴方向为左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在远处侧。在此，基板S印刷有一个或者多个最终成为1个封装的产品区(以下，称为封装区P)。
首先，裸芯片供给部1供给安装于基板S的封装区P的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、以及从晶片11上推裸芯片D的用虚线示出的上推单元13。裸芯片供给部1利用未图示的驱动手段在XY轴方向上移动，使所拾取的裸芯片D移动至上推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21向Y轴方向移动的拾取头的Y驱动部23、以及使筒夹22升降、旋转以及沿X轴方向移动的未图示的各驱动部。拾取头21具有在前端吸附保持上推后的裸芯片D的筒夹22(也参照图17)，从裸芯片供给部1拾取裸芯片D，并载置于中间台31。拾取头21具有使筒夹22升降、旋转以及沿X轴方向移动的未图示的各驱动部。
中间台部3具有临时载置裸芯片D的中间台31、以及用于识别中间台31上的裸芯片D的台识别摄像头32。
贴装部4从中间台31拾取裸芯片D，并贴装至搬运来的基板S的封装区P上，或者以层叠至已经贴装在基板S的封装区P上的裸芯片之上的方式进行贴装。贴装部4与拾取头21同样地，包括：具备在前端吸附保持裸芯片D的筒夹42(也参照图17)的贴装头41；使贴装头41在Y轴方向上移动的Y驱动部43；以及拍摄基板S的封装区P的位置识别标记(未图示)来识别贴装位置的基板识别摄像头44。
利用这种构成，贴装头41基于台识别摄像头32的摄像数据对拾取位置/姿势进行修正，从中间台31拾取裸芯片D，并基于基板识别摄像头44的摄像数据而向基板贴装裸芯片D。
搬运部5具有抓起并搬运基板S的基板搬运爪51、以及供基板S移动的搬运通道52。基板S通过利用沿搬运通道52设置的未图示的滚珠丝杠驱动设于搬运通道52的基板搬运爪51的未图示的螺母而移动。
根据这种构成，基板S从基板供给部6沿搬运通道52移动至贴装位置为止，在贴装后移动至基板搬出部7为止，并向基板搬出部7交付基板S。
控制部(控制装置)8具备：保存监视并控制芯片贴装机10的各部分动作的程序(软件)的存储器；以及执行保存至存储器的程序的中央处理装置(CPU)。
接着，使用图18说明裸芯片供给部1的构成。图18是示出图16的裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备在水平方向(XY轴方向)上移动的晶片保持台12、以及在上下方向上移动的上推单元13。晶片保持台12具备：保持晶片环14的扩展环15；以及将保持于晶片环14且粘接有多个裸芯片D的切割带16水平定位的支承环17。上推单元13配置于支承环17的内侧。
裸芯片供给部1在上推裸芯片D时，使保持有晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸使裸芯片D的间隔扩展，利用上推单元13从裸芯片D下方上推裸芯片D，提高裸芯片D的拾取性。此外，将裸芯片粘接于基板的粘接剂从液状成为膜状，在晶片11与切割带16之间贴附被称为粘片膜(DAF)18的膜状的粘接材料。在具有粘片膜18的晶片11中，相对于晶片11和粘片膜18进行切割。因此，在剥离工序中，利用切割带16将晶片11和粘片膜18剥离。此外，此后，省略粘片膜18，说明剥离工序。
接着，使用图19说明使用了实施例的芯片贴装机的半导体器件的制造方法。图19是示出使用了图16示出的芯片贴装机的半导体器件的制造方法的流程图。
(步骤S11：晶片/基板搬入工序)
将保持有贴附有从晶片11分割的裸芯片D的切割带16的晶片环14保存至晶片盒(未图示)，并搬入芯片贴装机10。控制部8从填充有晶片环14的晶片盒将晶片环14向裸芯片供给部1供给。另外，准备基板S，并搬入至芯片贴装机10。控制部8利用基板供给部6将基板S安装至基板搬运爪51。
(步骤S12：拾取工序)
控制部8像上述那样剥离裸芯片D，并从晶片11拾取剥离的裸芯片D。由此，与粘片膜18一并从切割带16剥离的裸芯片D由筒夹22吸附并保持，且搬运至下一工序(步骤S13)。然后，当将裸芯片D搬运至下一工序的筒夹22返回裸芯片供给部1时，按照上述顺序，从切割带16剥离下一个裸芯片D，此后，按照同样的顺序从切割带16一个一个剥离裸芯片D。
(步骤S13：贴装工序)
控制部8将所拾取的裸芯片搭载在基板S上或者层叠在已经贴装的裸芯片上。控制部8将从晶片11拾取的裸芯片D载置于中间台31，利用贴装头41从中间台31再次拾取裸芯片D，并贴装至搬运来的基板S。
(步骤S14：基板搬出工序)
控制部8利用基板搬出部7从基板搬运爪51取出贴装有裸芯片D的基板S。从芯片贴装机10搬出基板S。
像这样，裸芯片D借助粘片膜18而安装在基板S上，并从芯片贴装机搬出。此后，在导线贴装工序中经由Au导线与基板S的电极电连接。接着，安装有裸芯片D的基板S搬入至芯片贴装机，在安装在基板S上的裸芯片D上借助粘片膜18而层叠第二裸芯片D，在从芯片贴装机搬出之后，在导线贴装工序中经由Au导线与基板S的电极电连接。第二裸芯片D在利用上述方法从切割带16剥离之后，被搬运至装片工序而层叠在裸芯片D上。在反复进行了规定次数的上述工序之后，将基板S搬运至注塑工序，通过利用注塑树脂(未图示)将多个裸芯片D和Au导线封固，使层叠封装完成。
像这样，在组装向基板上三维地安装多个裸芯片的层叠封装时，为了防止封装厚度的增加，要求将裸芯片的厚度减薄至0.02mm以下。另一方面，切割带的厚度为0.1mm左右，因此，切割带的厚度也成为裸芯片的厚度的4～5倍。
当要从切割带剥离这种很薄的裸芯片时，追随了切割带的变形的裸芯片的变形更易于显著产生，但能够减少在利用本实施方式的芯片贴装机从切割带拾取裸芯片时的裸芯片的损伤。
以上，基于实施方式、变形例以及实施例具体地说明了由本公开的发明人提出的公开，但本公开不限于上述实施方式、变形例以及实施例，当然能够进行各种变更。
例如，在实施方式中说明了块数为四个，在变形例中说明了块数为五个的例子，但也可以根据裸芯片尺寸而将块数设为六个以上。
另外，说明了上推单元的多个块为同心四边状，但也可以为同心圆形状或同心椭圆形状，也可以将四边状块平行排列来构成。
另外，在实施例中，说明了使用粘片膜的例子，但也可以设置对基板涂敷粘接剂的预成形部而不使用粘片膜。
另外，在实施例中，说明了利用拾取头从裸芯片供给部拾取裸芯片并载置到中间台，利用贴装头将载置于中间台的裸芯片贴装至基板的芯片贴装机，但不限于此，能够应用至从裸芯片供给部拾取裸芯片的芯片贴装装置。
例如，还能够应用于不设置中间台和拾取头、利用贴装头将裸芯片供给部的裸芯片贴装至基板的芯片贴装机。
另外，还能够应用于不设置中间台、从裸芯片供给部拾取裸芯片而将拾取头向上旋转，将裸芯片交接至贴装头并利用贴装头贴装至基板的倒装芯片贴装机。

Claims (14)

1.一种贴装装置，其特征在于，具备：
上推单元，其具有与切割带接触的多个块和设于所述多个块的外侧且能够吸附所述切割带的圆顶板，利用所述多个块从所述切割带的下方上推裸芯片；
头部，其具有吸附所述裸芯片的筒夹，且能够上下移动；以及
控制部，其构成为利用所述圆顶板吸附所述切割带，利用所述头部将所述筒夹着落至所述裸芯片，利用所述筒夹吸附所述裸芯片，从所述圆顶板使所述多个块上升，所述多个块中的配置在最外侧的最外周的块在所述裸芯片从所述切割带剥离的高度停止上升，使所述多个块中的所述最外周的块以外的内侧的块进一步上升至规定的高度为止。
2.根据权利要求1所述的芯片贴装装置，其特征在于，
所述控制部构成为，
使与所述最外周的块的内侧相邻的相邻块下降，
使与所述多个块中配置在最内侧的最内块的外侧相邻的块下降，
利用所述头部使所述筒夹上升。
3.根据权利要求2所述的芯片贴装装置，其特征在于，还具备：
与所述多个块各自连结的多个驱动轴；以及
驱动所述多个驱动轴的驱动部，
所述控制部构成为利用所述驱动部使所述多个驱动轴独立地上下移动。
4.根据权利要求2所述的芯片贴装装置，其特征在于，还具备：
与所述最外周的块以外的块各自连结的多个驱动轴；
驱动所述多个驱动轴的驱动部；以及
设于所述最外周的块与所述相邻块之间的压缩螺旋弹簧，
所述控制部构成为利用所述驱动部使所述多个驱动轴独立地上下移动。
5.根据权利要求2所述的芯片贴装装置，其特征在于，
所述最外周的块与所述切割带接触的部分的宽度在所述多个块中最窄、或者与所述相邻块相同，
所述最内块与所述切割带接触的部分的宽度在所述多个块中最宽，所述最内块与所述切割带接触的部分的面积小于所述裸芯片的面积的30％。
6.根据权利要求2所述的芯片贴装装置，其特征在于，
突出量在所述最外周的块与所述切割带接触的部分的宽度以下且在所述切割带的厚度以上，所述突出量为所述最外周的块的外周侧端部与所述裸芯片的外周侧端部的距离。
7.根据权利要求6所述的芯片贴装装置，其特征在于，
所述突出部量在0.15mm以上且在0.45mm以下。
8.根据权利要求2所述的芯片贴装装置，其特征在于，
所述最外周的块停止的高度在0.075mm以上且在0.12mm以下，
所述规定的高度在0.15m以上且在0.2mm以下。
9.根据权利要求1所述的芯片贴装装置，其特征在于，
所述头部为拾取头，
所述芯片贴装装置还具备：
载置利用所述拾取头拾取的裸芯片的中间台；以及
将载置于所述中间台的裸芯片贴装至基板或者已经贴装的裸芯片之上的贴装头。
10.根据权利要求1所述的芯片贴装装置，其特征在于，
所述最外周的块被划分成多个，并构成为能够进行外侧方向上的位置的调整。
11.根据权利要求1所述的芯片贴装装置，其特征在于，
所述最外周的块构成为能够更换与所述切割带接触的部分。
12.一种半导体器件的制造方法，其特征在于，包括：
向具备上推单元和头部的芯片贴装装置搬入保持切割带的晶片环的搬入工序，所述上推单元具有与所述切割带接触的多个块、和设于所述多个块的外侧且能够吸附所述切割带的圆顶板，利用所述多个块从所述切割带的下方上推裸芯片，所述头部具有吸附所述裸芯片的筒夹且能够上下移动；以及
拾取工序，利用所述上推单元上推所述裸芯片，并利用所述筒夹拾取所述裸芯片，
在所述拾取工序中，
利用所述圆顶板吸附所述切割带，
利用所述头部将所述筒夹着落至所述裸芯片，
利用所述筒夹吸附所述裸芯片，
从所述圆顶板使所述多个块上升，
所述多个块中的配置在最外侧的最外周的块在所述裸芯片从所述切割带剥离的高度停止上升，
使所述多个块中的所述最外周的块以外的块进一步上升至规定的高度为止，
使与所述最外周的块的内侧相邻的相邻块下降，
使与所述多个块中配置在最内侧的最内块的外侧相邻的块下降，
利用所述头部使所述筒夹上升。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于，
还具备贴装工序，在该贴装工序中，将所述裸芯片贴装至基板或者已经贴装的裸芯片之上。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，
所述拾取工序还具有将拾取的所述裸芯片载置于中间台的工序，
所述贴装工序还具有从所述中间台拾取所述裸芯片的工序。
CN202210072647.XA 2021-01-26 2022-01-21 芯片贴装装置以及半导体器件的制造方法 Pending CN114792647A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021010711A JP2022114399A (ja) 2021-01-26 2021-01-26 ダイボンディング装置および半導体装置の製造方法
JP2021-010711 2021-01-26

Publications (1)

Publication Number Publication Date
CN114792647A true CN114792647A (zh) 2022-07-26

Family

ID=82459703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210072647.XA Pending CN114792647A (zh) 2021-01-26 2022-01-21 芯片贴装装置以及半导体器件的制造方法

Country Status (3)

Country Link
US (1) US20220238357A1 (zh)
JP (1) JP2022114399A (zh)
CN (1) CN114792647A (zh)

Also Published As

Publication number Publication date
JP2022114399A (ja) 2022-08-05
US20220238357A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US6709543B2 (en) Semiconductor chip pickup device and pickup method
CN107818941B (zh) 半导体制造装置及半导体器件的制造方法
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
JP4816654B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
KR102490394B1 (ko) 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
JP2013065732A (ja) ダイボンダ及びボンディング方法
JP5941701B2 (ja) ダイボンダ
JP6941513B2 (ja) 半導体製造装置および半導体装置の製造方法
CN110943008B (zh) 半导体制造装置、顶推夹具及半导体器件的制造方法
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP2003243484A (ja) 電子部品供給装置および電子部品実装装置ならびに電子部品実装方法
CN114792647A (zh) 芯片贴装装置以及半导体器件的制造方法
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
CN112530834B (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
JP4613838B2 (ja) チップピックアップ装置およびチップピックアップ方法
JP4875263B2 (ja) ダイボンディング方法
JP7472367B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2014239090A (ja) ピックアップシステム
US11569118B2 (en) Semiconductor manufacturing apparatus and manufacturing method for semiconductor device
JP2022136916A (ja) ダイボンディング装置および半導体装置の製造方法
JP2012199461A (ja) ダイボンダ
KR20100078832A (ko) 순차적 진공흡착 방식에 의한 다이 접착 장비 및 픽업 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination