KR20200115135A - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200115135A
KR20200115135A KR1020200029081A KR20200029081A KR20200115135A KR 20200115135 A KR20200115135 A KR 20200115135A KR 1020200029081 A KR1020200029081 A KR 1020200029081A KR 20200029081 A KR20200029081 A KR 20200029081A KR 20200115135 A KR20200115135 A KR 20200115135A
Authority
KR
South Korea
Prior art keywords
die
block
blocks
unit
recipe
Prior art date
Application number
KR1020200029081A
Other languages
English (en)
Other versions
KR102339277B1 (ko
Inventor
쯔요시 요꼬모리
다쯔유끼 오꾸보
유끼 나꾸이
히로시 마끼
아끼라 사이또
나오끼 오까모또
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20200115135A publication Critical patent/KR20200115135A/ko
Priority to KR1020210175723A priority Critical patent/KR102513375B1/ko
Application granted granted Critical
Publication of KR102339277B1 publication Critical patent/KR102339277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

밀어 올리기 시퀀스의 변경이 용이한 반도체 제조 장치를 제공하는 데 있다.
반도체 제조 장치는, 다이싱 테이프와 접촉하는 복수의 블록을 갖는 밀어 올리기 유닛과, 상기 다이를 흡착하는 콜릿을 갖고, 상하 이동이 가능한 헤드와, 상기 밀어 올리기 유닛 및 상기 헤드의 동작을 제어하는 제어부를 구비한다. 상기 밀어 올리기 유닛은, 상기 복수의 블록의 각각이 독립적으로 동작이 가능하도록 구성된다. 상기 제어부는, 상기 복수의 블록의 밀어 올리기 시퀀스를 복수의 스텝으로 구성하고, 상기 복수의 블록의 높이 및 속도를 블록별 및 스텝별로 설정 가능한 타임차트 레시피에 기초하여 상기 복수의 블록의 동작을 제어하도록 구성된다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법 {SEMICONDUCTOR MANUFACTURING APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는 반도체 제조 장치에 관한 것이며, 예를 들어 밀어 올리기(올림) 유닛을 구비하는 다이 본더에 적용 가능하다
일반적으로, 다이라고 불리는 반도체 칩을, 예를 들어 배선 기판이나 리드 프레임 등(이하, 총칭하여 기판이라고 함)의 표면에 탑재하는 다이 본더에 있어서는, 일반적으로 콜릿 등의 흡착 노즐을 사용하여 다이를 기판 상으로 반송하고, 압박력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다고 하는 동작(작업)이 반복하여 행해진다.
다이 본더 등의 반도체 제조 장치에 의한 다이 본딩 공정 중에는, 반도체 웨이퍼(이하, 웨이퍼라고 함)로부터 분할된 다이를 박리하는 박리 공정이 있다. 박리 공정에서는, 다이싱 테이프 이면으로부터 밀어 올리기 유닛에 의해 다이를 밀어 올려, 다이 공급부에 보유 지지된 다이싱 테이프로부터 1개씩 박리하고, 콜릿 등의 흡착 노즐을 사용하여 기판 상으로 반송한다.
예를 들어, 일본 특허 공개 제2005-117019호 공보(특허문헌 1)에 따르면, 다이싱 테이프에 첩부된 복수의 다이 중 박리 대상의 다이를 밀어 올려 다이싱 테이프로부터 박리할 때, 흡착구(吸着駒)(밀어 올리기 유닛)는, 푸셔의 일 구동축에 의해, 복수단의 블록을 피라미드형으로 밀어 올림으로써 다이의 주변으로부터 저 스트레스로 다이싱 테이프로부터 박리하고 있다.
일본 특허 공개 제2005-117019호 공보 일본 특허 공개 제2017-224640호 공보
근년, 다이 적층 패키지나 3D-NAND(3차원 NAND 플래시)의 출현에 의해, 웨이퍼(다이)는 보다 얇아지고 있다. 다이가 얇아지면, 다이싱 테이프의 점착력에 비하여 다이의 강성이 매우 낮아진다. 그 때문에, 예를 들어 수십㎛ 이하의 박(薄) 다이를 픽업하기 위해서는 다이에 걸리는 스트레스를 경감시키는 것(저 스트레스화)이 필요하다.
상술한 일 구동축에 의한 복수단의 블록의 밀어 올리기에서는, 각 블록의 동작 순서(밀어 올리기 시퀀스) 및 밀어 올리기양이 기구적으로 일정하게 제한되어 있기 때문에, 다이싱 테이프의 종류, 다이의 두께 등의 조건이 바뀐 경우, 블록의 동작 순서나 밀어 올리기양이 꼭 최적이라고는 할 수 없다.
본 개시의 과제는 밀어 올리기 시퀀스의 변경이 용이한 반도체 제조 장치를 제공하는 데 있다.
그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.
본 개시 중 대표적인 것의 개요를 간단하게 설명하면 하기한 바와 같다.
즉, 반도체 제조 장치는, 다이싱 테이프와 접촉하는 복수의 블록을 갖는 밀어 올리기 유닛과, 상기 다이를 흡착하는 콜릿을 갖고, 상하 이동이 가능한 헤드와, 상기 밀어 올리기 유닛 및 상기 헤드의 동작을 제어하는 제어부를 구비한다. 상기 밀어 올리기 유닛은, 상기 복수의 블록의 각각이 독립적으로 동작이 가능하도록 구성된다. 상기 제어부는, 상기 복수의 블록의 밀어 올리기 시퀀스를 복수의 스텝으로 구성하고, 상기 복수의 블록의 높이 및 속도를 블록별 및 스텝별로 설정 가능한 타임차트 레시피에 기초하여 상기 복수의 블록의 동작을 제어하도록 구성된다.
상기 반도체 제조 장치에 따르면, 밀어 올리기 시퀀스의 변경을 용이하게 하는 것이 가능하다.
도 1은, 실시 형태의 반도체 제조 장치의 구성을 도시하는 개략도이다.
도 2는, 다이싱 테이프에 접촉한 상태의 밀어 올리기 유닛의 주요부 단면도이다.
도 3은, RMS의 밀어 올리기 시퀀스의 일례를 도시하는 도면이다.
도 4는, 도 3의 시퀀스의 제1 타임차트 레시피의 일례를 설명하는 도면이다.
도 5는, 도 3의 시퀀스의 제1 타임차트 레시피의 다른 예를 설명하는 도면이다.
도 6은, 도 5의 제1 타임차트 레시피의 수치예를 도시하는 도면이다.
도 7은, 도 3의 시퀀스의 제2 타임차트 레시피의 일례를 설명하는 도면이다.
도 8은, 도 7의 제2 타임차트 레시피의 수치예를 도시하는 도면이다.
도 9는, 제3 타임차트 레시피를 설명하는 도면이다.
도 10은, 도 9의 제3 타임차트 레시피의 일례를 설명하는 도면이다.
도 11은, 제4 타임차트 레시피를 설명하는 도면이다.
도 12는, 제5 타임차트 레시피를 설명하는 도면이다.
도 13은, 제6 타임차트 레시피를 설명하는 도면이다.
도 14는, 제1 동작예의 밀어 올리기 시퀀스를 도시하는 도면이다.
도 15는, 제1 동작예의 밀어 올리기 시퀀스의 블록 동작 타이밍을 도시하는 도면이다.
도 16은, 제2 동작예의 밀어 올리기 시퀀스를 도시하는 도면이다.
도 17은, 제2 동작예의 밀어 올리기 시퀀스의 블록 동작 타이밍을 도시하는 도면이다.
도 18은, 제3 동작예의 밀어 올리기 시퀀스를 도시하는 도면이다.
도 19는, 제4 동작예의 밀어 올리기 시퀀스를 도시하는 도면이다.
도 20은, 실시예에 관한 다이 본더를 위에서 본 개념도이다.
도 21은, 도 20에 있어서 화살표 A 방향에서 보았을 때 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
도 22는, 도 20의 다이 공급부의 외관 사시도를 도시하는 도면이다.
도 23은, 도 20의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
도 24는, 도 23의 밀어 올리기 유닛의 외관 사시도이다.
도 25는, 도 24의 제1 유닛의 일부의 상면도이다.
도 26은, 도 24의 제2 유닛의 일부의 상면도이다.
도 27은, 도 24의 제3 유닛의 일부의 상면도이다.
도 28은, 도 24의 밀어 올리기 유닛의 종단면도이다.
도 29는, 도 24의 밀어 올리기 유닛의 종단면도이다.
도 30은, 실시예에 관한 밀어 올리기 유닛과 픽업 헤드 중 콜릿부의 구성을 도시한 도면이다.
도 31은, 도 20의 다이 본더의 제어계의 개략 구성을 도시하는 블록도이다.
도 32는, 도 20의 다이 본더의 픽업 동작을 설명하기 위한 흐름도이다.
도 33은, 실시예에 관한 반도체 장치의 제조 방법을 설명하기 위한 흐름도이다.
이하, 실시 형태 및 실시예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙여 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확히 하기 위해, 실제의 양태에 비하여, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표시되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
<실시 형태>
우선, 실시 형태에 있어서의 반도체 제조 장치에 대하여 도 1을 사용하여 설명한다. 도 1은, 실시 형태에 있어서의 반도체 제조 장치의 구성을 도시하는 개략도이다.
실시 형태에 있어서의 반도체 제조 장치(100)는, 메인 컨트롤러(81a)와 작동 컨트롤러(81b)와 모니터(83a)와 터치 패널(83b)과 버저(83g)를 갖는 제어부를 구비한다. 반도체 제조 장치(100)는, 또한 작동 컨트롤러(81b)에 의해 제어되는 XY 테이블(86a)과 Z 구동부(86b)와 밀어 올리기 유닛(TU)을 구비한다. 반도체 제조 장치(100)는, 또한 Z 구동부(86b)에 의해 상하 이동하는 헤드(본딩 헤드 또는 픽업 헤드)(BH)와 헤드(BH)의 선단에 마련되는 콜릿(CLT)을 구비한다. 반도체 제조 장치(100)는, 또한 밀어 올리기 유닛(TU)의 위치를 검출하는 센서(87a)와 압력 및 유량을 검출하는 센서(87b)와 콜릿(CLT)의 가스 유량을 검지하는 센서(87c)를 구비한다. 밀어 올리기 유닛(TU)은 다이싱 테이프를 진공 흡착하는 기능과 다이싱 테이프에 에어를 뿜어 올리는 기능을 구비한다.
이어서, 복수단의 밀어 올리기 블록을 갖는 밀어 올리기 유닛(TU)에 대하여도 2를 사용하여 설명한다. 도 2는, 다이싱 테이프에 접한 상태의 밀어 올리기 유닛의 주요부 단면도이다.
밀어 올리기 유닛(TU)은 블록(BLK1 내지 BLK4)을 갖는 블록부(BLK)와, 다이싱 테이프(DT)를 흡착하는 복수의 흡인 구멍(도시하지 않음)을 갖는 돔 플레이트(DP)를 갖는다. 4개의 블록(BLK1 내지 BLK4)은 니들(NDL4 내지 NDL1)에 의해 독립적으로 상하 운동이 가능하다. 동심 사각형의 블록(BLK1 내지 BLK4)의 평면 형상은 다이(D)의 형상에 맞도록 구성된다.
예를 들어, 밀어 올리기 유닛(TU)은, 블록(BLK1 내지 BLK4)을 동시에 밀어 올리고, 그 후 추가로 블록(BLK2 내지 BLK4)을 동시에 밀어 올리고, 그 후 추가로 블록(BLK3, BLK4)를 동시에 밀어 올리고, 그 후 추가로 블록(BLK4)을 밀어 올려 피라미드형으로 하거나, 블록(BLK1 내지 BLK4)을 동시에 밀어 올리고 나서 블록(BLK1), 블록(BLK2), 블록(BLK3)의 순으로 내리거나 한다. 후자를 본 개시에서는 RMS(Reverse Multi Step)라고 한다.
RMS의 동작에 대하여 도 3, 도 4를 사용하여 설명한다. 도 3은, RMS의 밀어 올리기 시퀀스의 일례를 도시하는 단면도이며, 도 3의 (a)는 제1 상태를 도시하는 도면, 도 3의 (b)는 제2 상태를 도시하는 도면, 도 3의 (c)는 제3 상태를 도시하는 도면, 도 3의 (d)는 제4 상태를 도시하는 도면이다. 도 4는, 도 3의 시퀀스의 제1 타임차트 레시피의 일례를 설명하는 도면이며, 도 4의 (a)는 도 3의 시퀀스의 블록 동작 타이밍의 일례를 도시하는 도면이고, 도 4의 (b)는 도 4의 (a)의 블록 동작 타이밍에 대응하는 타임차트 레시피의 일례를 도시하는 도면이다.
픽업 동작은 다이싱 테이프(DT) 상의 목적으로 하는 다이(D)가 밀어 올리기 유닛(TU)과 콜릿(CLT)에 위치 결정될 때부터 개시된다. 위치 결정이 완료되면 밀어 올리기 유닛(TU)의 도시하지 않은 흡인 구멍 및 간극을 두고 진공화함으로써, 다이싱 테이프(DT)가 밀어 올리기 유닛(TU)의 상면에 흡착된다. 이때, 블록(BLK1 내지 BLK4)의 상면은 돔 플레이트(DP)의 상면과 동일한 높이(초기 위치)에 있다. 그 상태에서 진공 공급원으로부터 진공이 공급되고, 콜릿(CLT)이 다이(D)의 디바이스면을 향하여 진공화되면서 강하하여, 착지한다.
그 후, 도 3의 (a)에 도시하는 바와 같이, 블록(BLK1 내지 BLK4)이 동시에 소정의 높이(h1)까지 일정한 속도(s1)로 상승하여 제1 상태(State1)로 된다. 여기서, 도 4의 (a)에 도시하는 바와 같이, 블록(BLK1 내지 BLK4)이 h1에 도달하는 시간을 t1이라고 하면, t1=h1/s1이다. 그 후, 소정 시간(t2) 대기한다. 다이(D)는 콜릿(CLT)과 블록(BLK1 내지 BLK4) 사이에 끼워진 채 상승하지만, 다이싱 테이프(DT)의 주변부는 밀어 올리기 유닛(TU)의 주변인 돔 플레이트(DP)에 진공 흡착된 채이므로, 다이(D)의 주변에서 장력이 생기고, 그 결과, 다이(D) 주변에서 다이싱 테이프(DT)의 박리가 개시되게 된다.
이어서, 도 3의 (b)에 도시하는 바와 같이, 블록(BLK1)이 돔 플레이트(DP)의 상면보다 밑의 소정의 높이(-h2)에 일정한 속도(s2)로 하강하여 제2 상태(State2)로 된다. 여기서, 도 4의 (a)에 도시하는 바와 같이, 블록(BLK1)이 소정의 높이(-h2)에 도달하는 시간을 t3이라고 하면, t3=(h1+h2)/s2이다. 블록(BLK1)이 돔 플레이트(DP)의 상면보다 내려감으로써, 다이싱 테이프(DT)의 지탱이 없어지고, 다이싱 테이프(DT)의 장력에 의해 다이싱 테이프(DT)의 박리가 진행된다.
이어서, 도 3의 (c)에 도시하는 바와 같이, 블록(BLK2)이 돔 플레이트(DP)의 상면보다 밑의 소정의 높이(-h2)에 일정한 속도(s2)로 하강하여 제3 상태(State3)로 된다. 여기서, 도 4의 (a)에 도시하는 바와 같이, 블록(BLK2)이 소정의 높이(-h2)에 도달하는 시간을 t4라고 하면, t4=(h1+h2)/s2이다. 블록(BLK2)이 돔 플레이트(DP)의 상면보다 내려감으로써, 다이싱 테이프(DT)의 지탱이 없어지고, 다이싱 테이프(DT)의 장력에 의해 다이싱 테이프(DT)의 박리가 더 진행된다.
이어서, 도 3의 (d)에 도시하는 바와 같이, 블록(BLK3)이 돔 플레이트(DP)의 상면보다 밑의 소정의 높이(-h2)에 일정한 속도(s2)로 하강하여 제4 상태(State4)로 된다. 여기서, 도 4의 (a)에 도시하는 바와 같이, 블록(BLK3)이 소정의 높이(-h2)에 도달하는 시간을 t5라고 하면, t5=(h1+h2)/s2이다. 블록(BLK3)이 돔 플레이트(DP)의 상면보다 내려감으로써, 다이싱 테이프(DT)의 지탱이 없어지고, 다이싱 테이프(DT)의 장력에 의해 다이싱 테이프(DT)의 박리가 더 진행된다.
그 후, 콜릿(CLT)을 상방으로 인상한다. 또한, 도 4의 (a)에 도시하는 바와 같이, 제4 상태로부터 소정 시간(t6) 후 블록(BLK1 내지 BLK3)이 일정한 속도(s3)로 상승하고, 블록(BLK4)이 일정한 속도(s4)로 하강하여 초기 위치로 복귀된다. 여기서, 블록(BLK1 내지 BLK3)이 초기 위치에 도달하는 시간을 t8이라고 하면, t8=h2/s3이고, 블록(BLK4)이 초기 위치에 도달하는 시간을 t9라고 하면, t9=h1/s4이다. 이에 의해, 다이(D)를 다이싱 테이프(DT)로부터 박리하는 작업이 완료된다.
이어서, RMS의 동작의 설정 방법 및 제어에 대하여 도 4를 사용하여 설명한다.
도 4의 (b)에 도시하는 바와 같이, 밀어 올리기 유닛(TU)의 각 블록(BLK1, BLK2, BLK3, BLK4)의 동작을, 블록별 및 스텝별로 스텝의 시간, 블록의 상승 또는 하강의 속도, 블록의 높이(위치)가 설정되는 제1 타임차트 레시피에 기초하여 메인 컨트롤러(81a) 및 작동 컨트롤러(81b)는 각 블록(BLK1, BLK2, BLK3, BLK4)을 각각 구동하는 니들(NDL4, NDL3, NDL2, NDL1)을 제어하도록 구성된다.
설정 항목이 다른 복수의 타임차트 레시피를 준비해 두고, 유저는, GUI(Graphical User Interface)에 의해 복수의 타임차트 레시피로부터 1개의 타임차트 레시피를 선택하고, 선택한 타임차트 레시피의 항목에 설정값을 입력한다. 또는, 유저는, 미리 설정값이 입력된 타임차트 레시피를 외부 기기로부터 다이 본더 등의 반도체 제조 장치에 데이터 통신하거나, 또는 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)로부터 반도체 제조 장치에 인스톨한다. 또한, 메인 컨트롤러(81a)는 센서(87a, 87b, 87c) 등에 의해 검지한 상태에 기초하여 실시간으로 타임차트 레시피를 재기입하여 작동 컨트롤러(81b)에 지시하여 밀어 올리기 동작의 변경이 가능하다.
(제1 타임차트 레시피)
도 4의 (b)의 제1 타임차트 레시피에 기초하는 동작에 대하여 상세하게 설명한다.
(1) 블록(BLK1)
제1 스텝(STEP1)의 시간은 (t1+t2)이며, 작동 컨트롤러(81b)는 블록(BLK1)을 제1 스텝의 개시부터 s1의 속도로 h1의 높이까지 상승시키고, h1의 높이로 상태를 유지한다. 블록(BLK1)의 제1 스텝(STEP1)은 도 3의 (a)의 제1 상태에 대응한다.
제2 스텝(STEP2)의 시간은 (t3+t4+t5+t6)이며, 작동 컨트롤러(81b)는 블록(BLK1)을 제2 스텝의 개시부터 s2의 속도로 -h2의 높이까지 하강시키고, -h2의 높이로 상태를 유지한다. 블록(BLK1)의 제2 스텝(STEP2)은 도 3의 (b)의 제2 상태 내지 제4 상태에 대응한다.
제3 스텝(STEP3)의 시간은 t7이며, 작동 컨트롤러(81b)는 블록(BLK1)을 제3 스텝의 개시부터 s3의 속도로 초기 위치(높이가 0)까지 상승시킨다.
(2) 블록(BLK2)
제1 스텝(STEP1)의 시간은 (t1+t2+t3)이며, 작동 컨트롤러(81b)는 블록(BLK2)을 제1 스텝의 개시부터 s1의 속도로 h1의 높이까지 상승시키고, h1의 높이로 상태를 유지한다. 블록(BLK2)의 제1 스텝(STEP1)은 도 3의 (a)의 제1 상태 및 도 3의 (b)의 제2 상태에 대응한다.
제2 스텝(STEP2)의 시간은 (t4+t5+t6)이며, 작동 컨트롤러(81b)는 블록(BLK2)을 제2 스텝의 개시부터 s2의 속도로 -h2의 높이까지 하강시키고, -h2의 높이로 상태를 유지한다. 블록(BLK2)의 제2 스텝(STEP2)은 도 3의 (c)의 제3 상태 및 도 3의 (d)의 제4 상태에 대응한다.
제3 스텝(STEP3)의 시간은 t7이며, 작동 컨트롤러(81b)는 블록(BLK2)을 제3 스텝의 개시부터 s3의 속도로 초기 위치(높이가 0)까지 상승시킨다.
(3) 블록(BLK3)
제1 스텝(STEP1)의 시간은 (t1+t2+t3+t4)이며, 작동 컨트롤러(81b)는 블록(BLK3)을 제1 스텝의 개시부터 s1의 속도로 h1의 높이까지 상승시키고, h1의 높이로 상태를 유지한다. 블록(BLK3)의 제1 스텝(STEP1)은 도 3의 (a)의 제1 상태, 도 3의 (b)의 제2 상태 및 도 3의 (c)의 제3 상태에 대응한다.
제2 스텝(STEP2)의 시간은, 도 4에 도시하는 바와 같이 (t5+t6)이며, 작동 컨트롤러(81b)는 블록(BLK3)을 제2 스텝의 개시부터 s2의 속도로 -h2의 높이까지 하강시키고, -h2의 높이로 상태를 유지한다. 블록(BLK3)의 제2 스텝(STEP2)은 도 3의 (d)의 제4 상태에 대응한다.
제3 스텝(STEP3)의 시간은 t7이며, 작동 컨트롤러(81b)는 블록(BLK3)을 제3 스텝의 개시부터 s3의 속도로 초기 위치(높이가 0)까지 상승시킨다.
(4) 블록(BLK4)
제1 스텝(STEP1)의 시간은, 도 4에 도시하는 바와 같이 (t1+t2+t3+t4+t5+t6)이며, 작동 컨트롤러(81b)는 블록(BLK4)을 제1 스텝의 개시부터 도 4의 제1 타임차트 레시피에서 설정된 s1의 속도로 h1의 높이까지 상승시키고, h1의 높이로 상태를 유지한다. 블록(BLK4)의 제1 스텝(STEP1)은 도 3의 (a)의 제1 상태, 도 3의 (b)의 제2 상태, 도 3의 (c)의 제3 상태 및 도 3의 (d)의 제4 상태에 대응한다.
제2 스텝(STEP2)의 시간은 t7이며, 작동 컨트롤러(81b)는 블록(BLK4)을 제2 스텝의 개시부터 s4의 속도로 초기 위치(높이가 0)까지 하강시킨다.
(제1 타임차트 레시피에 의한 다른 동작 타이밍 예)
도 3의 시퀀스 블록 동작 타이밍의 다른 예에 대하여 도 5, 도 6을 사용하여 설명한다. 도 5는, 도 3의 시퀀스의 제1 타임차트 레시피의 다른 예를 설명하는 도면이며, 도 5의 (a)는 도 3의 시퀀스의 블록 동작 타이밍의 다른 예를 도시하는 도면이고, 도 5의 (b)는 도 5의 (a)의 블록 동작 타이밍에 대응하는 타임차트 레시피의 일례를 도시하는 도면이다. 도 6은, 도 5의 (b)의 타임차트 레시피의 수치예를 도시하는 도면이다.
도 4의 블록 동작 타이밍에서는, 블록(BLK2, BLK3)의 하강 동작은 블록(BLK1, BLK2)의 하강 동작 후에 개시되지만, 도 5의 블록 동작 타이밍에서는, 블록(BLK1, BLK2)의 하강 동작 중에, 블록(BLK2, BLK3)의 하강 동작을 개시한다. 도 5의 (b)의 제1 타임차트 레시피의 「시간」에 설정되는 시간은 도 4의 (b)의 제1 타임차트 레시피의 「시간」에 설정되는 시간보다 짧다는 점을 제외하고, 도 5의 (b)의 제1 타임차트 레시피는 도 4의 (b)의 제1 타임차트 레시피와 마찬가지이다.
도 5의 (b)의 타임차트 레시피의 도 4의 (b)의 타임차트 레시피와의 차이에 대하여 설명한다.
(1) 블록(BLK1)
도 5의 (b)의 제1 타임차트 레시피의 블록(BLK1)에 대한 설정값은, 제2 스텝(STEP2)을 제외하고, 도 4의 (b)의 제1 타임차트 레시피의 블록(BLK1)에 대한 설정값과 마찬가지이다. 도 5의 (b)의 제2 스텝(STEP2)의 (t3+t4'+t5'+t6)의 시간은 도 4의 (b)의 제2 스텝(STEP2)의 (t3+t4+t5+t6)의 시간보다 짧게 되어 있다. 여기서, t4'<t4, t5'<t5이다.
(2) 블록(BLK2)
도 5의 (b)의 제1 타임차트 레시피의 블록(BLK2)에 대한 설정값은, 제1 스텝(STEP1), 제2 스텝(STEP2)을 제외하고, 도 4의 (b)의 제1 타임차트 레시피의 블록(BLK2)에 대한 설정값과 마찬가지이다.
제1 스텝(STEP1)의 시간은, 도 5의 (b)에 도시하는 바와 같이 (t1+t2+t10)이며, 도 4의 (b)의 (t1+t2+t3)보다 짧게 되어 있다. 여기서, t10<t3이다.
제2 스텝(STEP2)의 시간은, 도 5의 (b)에 도시하는 바와 같이 (t3-t10+t4'+t5'+t6)이며, 도 4의 (b)의 (t4+t5+t6)보다 짧게 되어 있다. 여기서, t3-t10+t4'=t4, t5'<t5이다.
(3) 블록(BLK3)
도 5의 (b)의 제1 타임차트 레시피의 블록(BLK3)에 대한 설정값은, 제1 스텝(STEP1) 및 제2 스텝(STEP2)을 제외하고, 도 4의 (b)의 제1 타임차트 레시피의 블록(BLK3)에 대한 설정값과 마찬가지이다.
제1 스텝(STEP1)의 시간은, 도 5의 (b)에 도시하는 바와 같이 (t1+t2+t10+t11)이며, 도 4의 (b)의 (t1+t2+t3+t4)보다 짧게 되어 있다. 여기서, t10<t3, t11<t4이다.
제2 스텝(STEP2)의 시간은, 도 5의 (b)에 도시하는 바와 같이 (t3+t4'+t5'-t10-t11+t6)이며, 도 4의 (b)의 (t5+t6)과 동일하다. 여기서, t5=(t3+t4'+t5'-t10-t11)이다.
(4) 블록(BLK4)
도 5의 (b)의 제1 타임차트 레시피의 블록(BLK4)에 대한 설정값은, 제1 스텝(STEP1)을 제외하고, 도 4의 (b)의 제1 타임차트 레시피의 블록(BLK4)에 대한 설정값과 마찬가지이다.
제1 스텝(STEP1)의 시간은, 도 5의 (b)에 도시하는 바와 같이 (t1+t2+t3+t4'+t5'+t6)이며, 도 4의 (b)의 (t1+t2+t3+t4+t5+t6)보다 짧게 되어 있다. 여기서, t4'<t4, t5'<t5이다.
도 6은, 도 5의 (b)에 있어서, t1=40ms, t2=50ms, t3=50ms, t4'=t5'=10ms, t6=60ms, t7=30ms, t10=t11=10ms, s1=s2=s3=s4=5mm/s, h1=200㎛, -h2=-50㎛로 한 예이다.
(제2 타임차트 레시피)
도 5의 (a)의 블록 동작 타이밍은 다른 타임차트 레시피(제2 타임차트 레시피)에서도 설정할 수 있다. 제2 타임차트 레시피에 대하여 도 7, 도 8을 사용하여 설명한다.
도 7은, 도 3의 시퀀스의 제2 타임차트 레시피의 일례를 설명하는 도면이며, 도 7의 (a)는 도 5의 (a)와 동일한 블록 동작 타이밍을 도시하는 도면이고, 도 7의 (b)는 도 5의 (a)의 블록 동작 타이밍에 대응하는 제2 타임차트 레시피의 일례를 도시하는 도면이다. 도 8은, 도 7의 (b)의 타임차트 레시피의 수치예를 도시하는 도면이다.
도 7의 (b)에 도시하는 바와 같이, 제2 타임차트 레시피는, 도 4의 (b)의 제1 타임차트 레시피의 시간 대신에, 각 블록의 동작을 지시한 블록 위치에 도달하였음을 우선으로 하여 각 스텝을 종료하고, 각 블록간의 처리 시간의 조정에 동작 시간차(시간차 또는 인터벌 시간)를 입력하여 각 블록 동작을 실행한다. 바꾸어 말하면, 시간차는 각 블록의 상승 또는 하강이 종료하고 나서 다음 스텝이 개시되는 시간이다. 이에 의해, 각 블록의 동작을 스텝별로 확실하게 실시한 후에, 다른 블록과의 동작의 동기도 취하여 동작시킬 수 있다.
제1 타임차트 레시피에서는 각 스텝의 길이를 시간으로 설정하고 있지만, 제2 타임차트 레시피에서는 각 스텝에 있어서의 블록의 상승 또는 하강이 종료하고 나서 다음 스텝에 있어서의 블록의 상승 또는 하강이 개시될 때까지의 시간(이하, 시간차 또는 인터벌 시간이라고 함)으로 설정한다. 제2 타임차트 레시피의 「속도」 및 「높이(위치)」는 제1 타임차트 레시피와 마찬가지이다.
도 7의 (b)의 제2 타임차트 레시피에 설정하는 「시간차」에 대하여 설명한다.
(1) 블록(BLK1)
도 7의 (b)의 제2 타임차트 레시피의 블록(BLK1)에 대한 「시간차」의 설정값은, 도 7의 (a)에 도시하는 바와 같이, 제1 스텝(STEP1)에서 t2, 제2 스텝(STEP2)에서 (t4'+t5'+t6), 제3 스텝(STEP3)에서 t9이다.
(2) 블록(BLK2)
도 7의 (b)의 제2 타임차트 레시피의 블록(BLK2)에 대한 「시간차」의 설정값은, 도 7의 (b)에 도시하는 바와 같이, 제1 스텝(STEP1)에서 (t2+t10), 제2 스텝(STEP2)에서 (t5'+t6), 제3 스텝(STEP3)에서 t9이다.
(3) 블록(BLK3)
도 7의 (b)의 제2 타임차트 레시피의 블록(BLK2)에 대한 「시간차」의 설정값은, 도 7의 (b)에 도시하는 바와 같이, 제1 스텝(STEP1)에서 (t2+t10+t11), 제2 스텝(STEP2)에서 t6, 제3 스텝(STEP3)에서 t9이다.
(4) 블록(BLK4)
도 7의 (b)의 제2 타임차트 레시피의 블록(BLK2)에 대한 「시간차」의 설정값은, 도 7의 (b)에 도시하는 바와 같이, 제1 스텝(STEP1)에서 (t2+t3+t4'+t5'+t6), 제2 스텝(STEP2)에서 0이다.
도 8은, 도 7의 (b)에 있어서, t2=50ms, t3=50ms, t4'=t5'=10ms, t6=60ms, t9=20ms, t10=t11=10ms, s1=s2=s3=s4=5mm/s, h1=200㎛, -h2=-50㎛로 한 예이다.
(제3 타임차트 레시피)
타임차트 레시피의 다른 예에 대하여 도 9, 도 10을 사용하여 설명한다. 도 9는, 제3 타임차트 레시피를 도시하는 도면이다. 도 10은, 도 9의 제3 타임차트 레시피의 일례를 설명하는 도면이며, 도 10의 (a)는 도 9의 제3 타임차트 레시피의 수치예를 도시하는 도면이고, 도 10의 (b)는 도 10의 (a)의 제3 타임차트 레시피에 대응하는 블록 동작 타이밍의 일례를 도시하는 도면이다.
도 9에 도시하는 바와 같이, 제3 타임차트 레시피는, 도 4의 (b)의 제1 타임차트 레시피의 항목에 추가하여, 블록별 가속도의 항목을 갖는다. 도 10의 (a)에 도시하는 바와 같은 수치를 설정하면, 도 10의 (b)에 도시하는 바와 같은 블록 동작 타이밍으로 된다. 여기서, h1=200㎛, -h2=-50㎛, h3=25㎛, h4=175㎛, -h5=-25㎛이다. 이에 의해 각 블록(BLK1 내지 BLK4)의 상승 속도를 변화시키는 비선형의 동작을 가능하게 한다.
(그 밖의 타임차트 레시피)
타임차트 레시피의 다른 예에 대하여 도 11 내지 도 13을 사용하여 설명한다. 도 11은, 제4 타임차트 레시피를 도시하는 도면이다. 도 12는, 제5 타임차트 레시피를 도시하는 도면이다. 도 13은, 제6 타임차트 레시피를 도시하는 도면이다. 타임차트 레시피의 스텝(STEP)은 4인 예를 나타내고 있지만, 스텝은 4에 한정되는 것은 아니며, 4 미만이어도 되고 5 이상이어도 된다.
도 11에 도시하는 바와 같이, 제4 타임차트 레시피는, 제3 타임차트 레시피와 마찬가지로 가속도의 항목을 갖고, 지시한 블록의 위치(높이)에 도달하였음을 우선으로 하여 각 스텝을 종료하고, 다음 스텝으로 진행한다. 이에 의해, 동작 속도의 개체차 등이 있는 경우라도 확실하게 블록 동작이 종료된 시점에서, 다른 동작으로 이행할 수 있다. 또한, 도 11에 도시하는 바와 같이, 다른 밀어 올리기 블록과의 동기 맞춤을 위한 동작 종료 후의 대기 시간(타이머 시간)의 항목을 갖는다. 또한, 제3 타임차트 레시피와 마찬가지로, 상승 속도를 변형시키는 등의 비선형의 동작을 가능하게 할 수 있다.
도 12에 도시하는 바와 같이, 제5 타임차트 레시피는, 제2 타임차트 레시피의 동작 설정 항목에 추가하여, 각 스텝의 기준 시간을 마련하고, 각 블록의 동작을 지시한 블록 위치에 도달하였음을 우선으로 하여 각 스텝을 종료하고, 각 블록간의 처리 시간의 조정에 동작 시간차를 입력하여 각 블록 동작을 실행한다. 이에 의해, 각 블록의 동작을 스텝별로 확실하게 실시한 후에, 다른 블록과의 동작의 동기도 취하여 동작시키고, 또한 상승 속도를 변형시키는 등의 비선형의 동작을 가능하게 할 수 있다.
도 13에 도시하는 바와 같이, 제6 타임차트 레시피는, 제3 타임차트 레시피의 속도 및 가속도의 항목 대신에 속도 산정값, 가속 산정값의 항목을 갖고, 속도, 가속도, 동작 시간(시간), 높이(위치)를 산출하는 함수를 입력하여, 계산 결과에 따른 입력값으로 동작을 행한다. 이에 의해, 보다 복잡한 비선형의 동작을 행할 수 있다.
상술한 바와 같이, 타임차트 레시피의 설정에 의해, 밀어 올리기 유닛(TU)의 각 블록(BLK1 내지 BLK4)의 동작을 밀어 올리기 동작 스텝 중에서 자유롭게 설정하는 것이 가능하며, 밀어 올리기 유닛(TU)은 여러 가지 동작이 가능하다. 그 동작예를 이하에 설명한다.
[제1 동작예]
도 3의 RMS의 밀어 올리기 시퀀스의 일부를 변경한 제1 동작예의 밀어 올리기 시퀀스에 대하여 도 14, 도 15를 사용하여 설명한다. 도 14의 (a)는 제1 동작예의 밀어 올리기 블록 시퀀스의 제1 상태를 도시하는 도면이다. 도 14의 (b)는 제1 동작예의 밀어 올리기 블록 시퀀스의 제2 상태를 도시하는 도면이다. 도 14의 (c)는 제1 동작예의 밀어 올리기 블록 시퀀스의 제3 상태를 도시하는 도면이다. 도 14의 (d)는 제1 동작예의 밀어 올리기 블록 시퀀스의 제4 상태를 도시하는 도면이다. 도 15는, 도 14의 시퀀스의 블록 동작 타이밍의 일례를 도시하는 도면이다.
도 14의 (a)에 도시하는 바와 같이, 제1 스텝(STEP1)에서는, 블록(BLK1 내지 BLK4)을 사이클 높이(여기서는 0)로부터 다이(D)의 외주가 다이싱 테이프(DT)로부터 박리되는 높이 이상으로 상승시켜 제1 상태로 한다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는 250㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도는 1mm/s로 하면, 제1 스텝의 길이는 250ms이다. 블록(BLK1 내지 BLK4)의 상승에 의해, 다이(D)의 외주의 다이싱 테이프(DT)로부터의 박리가 발생한다.
도 14의 (b)에 도시하는 바와 같이, 제2 스텝(STEP2)에서는, 블록(BLK2 내지 BLK4)을 더 상승시켜 초기 밀어 올리기 높이로 하는 한편, 블록(BLK1)의 상면에 있어서의 다이(D)가 다이싱 테이프(DT)로부터 박리되는 단차를 확보하기 위해 블록(BLK1)을 하강시켜 제2 상태로 한다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는 각각 100㎛, 350㎛, 340㎛, 330㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도는 1mm/s로 한다. 제2 스텝의 길이는 1150ms이다. 이에 의해, 블록(BLK1)의 상면(블록(BLK2)의 에지)까지, 다이(D)의 다이싱 테이프(DT)로부터의 박리가 진행된다. 이때, 콜릿(CLT)은 다이(D)를 완전히 흡착한다. 이 동작까지를, 초기 박리 동작(다이 외주 박리 동작)이라고 한다.
도 14의 (c)에 도시하는 바와 같이, 제3 스텝(STEP3)에서는, 블록(BLK1), 블록(BLK2)을 사이클 높이까지 소정의 속도로 하강시킨다. 예를 들어, 블록(BLK1, BLK2)의 밀어 올리기 속도(하강 속도)는 5mm/s로 한다. 제3 스텝의 길이는 170ms이다. 블록(BLK2)의 상면(블록(BLK3)의 에지)까지, 다이(D)의 다이싱 테이프(DT)로부터의 박리가 진행된다. 이때, 다이(D)는 콜릿(CLT)에 흡착되어 있고, 블록(BLK1)의 상면은 박리 완료이며, 블록(BLK1)의 하강 시의 다이(D)에 변형이 없거나, 변형이 있어도 극소량이다.
도 14의 (d)에 도시하는 바와 같이, 제4 스텝(STEP4)에서는, 블록(BLK3)을 사이클 높이까지 소정의 속도로 하강시킨다. 예를 들어, 블록(BLK1, BLK2)의 밀어 올리기 속도(하강 속도)는 5mm/s로 한다. 다이(D)의 이면은 블록(BLK4)의 에지까지 다이싱 테이프(DT)로부터 박리한다.
상술한 바와 같이, 제1 스텝 및 제2 스텝에서 초기 밀어 올리기 높이까지의 상승 중에, 다이(D)의 외주의 다이싱 테이프(DT)로부터의 박리와 블록(BLK1) 상면까지의 다이(D)의 다이싱 테이프(DT)로부터의 박리를 진행시킨다. 이후의 제3 스텝에서, 블록(BLK1)의 하강 동작을 행함으로써, 다이의 변형을 최소로 억제할 수 있다.
[제2 동작예]
제2 동작예의 밀어 올리기 시퀀스에 대하여 도 16, 도 17을 사용하여 설명한다. 도 16의 (a)는 제2 동작예의 밀어 올리기 블록 시퀀스의 제1 상태를 도시하는 도면이다. 도 16의 (b)는 제2 동작예의 밀어 올리기 블록 시퀀스의 제2 상태를 도시하는 도면이다. 도 16의 (c)는 제2 동작예의 밀어 올리기 블록 시퀀스의 제3 상태를 도시하는 도면이다. 도 16의 (d)는 제2 동작예의 밀어 올리기 블록 시퀀스의 제4 상태를 도시하는 도면이다. 도 17은, 도 16의 시퀀스의 블록 동작 타이밍의 일례를 도시하는 도면이다.
도 16의 (a)에 도시하는 바와 같이, 제1 스텝(STEP1)에서는, 블록(BLK1 내지 BLK4)을 소정의 높이까지 소정의 속도로 상승시켜 제1 상태로 한다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 각각 175㎛, 150㎛, 125㎛, 100㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도는 1mm/s로 한다. 제1 스텝의 길이는 175ms이다. 블록(BLK1 내지 BLK4)의 상승에 의해, 다이(D)의 외주의 다이싱 테이프(DT)로부터의 박리가 발생한다.
도 16의 (b)에 도시하는 바와 같이, 제2 스텝(STEP2)에서는, 블록(BLK1 내지 BLK4)을 소정의 높이까지 소정의 속도로 하강시키고, 블록(BLK1)을 더 하강시켜 제2 상태로 한다. 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 예를 들어 각각 -175㎛, 0㎛, -25㎛, -50㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도(하강 속도)는 1mm/s로 한다. 제2 스텝의 길이는 850ms이다. 블록(BLK1)의 상면의 다이(D)가 다이싱 테이프(DT)로부터 박리된다. 박리된 다이(D)의 외주부를 돔 플레이트(DP)의 상면과 콜릿(CLT) 사이에 끼운 상태에서, 블록(BLK1)의 상면의 다이(D)를 다이싱 테이프(DT)로부터 박리함으로써, 다이(D)의 변형을 저감한다.
도 16의 (c)에 도시하는 바와 같이, 제3 스텝(STEP3)에서는, 블록(BLK2 내지 BLK4)을 소정의 높이까지 소정의 속도로 상승시켜 제3 상태로 한다. 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 예를 들어 각각 -175㎛, 300㎛, 275㎛, 250㎛로 하고, 블록(BLK2 내지 BLK4)의 밀어 올리기 속도는 1mm/s로 한다. 제3 스텝의 길이는 850ms이다.
도 16의 (d)에 도시하는 바와 같이, 제4 스텝(STEP4)에서는, 블록(BLK2)을 소정의 높이까지 소정의 속도로 하강시켜 제4 상태로 한다. 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 예를 들어 각각 -175㎛, 0㎛, 275㎛, 250㎛로 하고, 블록(BLK2)의 밀어 올리기 속도(하강 속도)는 5mm/s로 한다. 제4 스텝의 길이는 160ms이다.
[제3 동작예]
제3 동작예의 밀어 올리기 시퀀스에 대하여 도 18을 사용하여 설명한다. 도 18은, 제3 동작예의 밀어 올리기 블록 시퀀스를 도시하는 도면이다.
제0 스텝(STEP0)에서는 블록(BLK1 내지 BLK4)을 대기 위치(높이 0㎛)에 둔다.
제1 스텝(STEP1)에서는 블록(BLK1 내지 BLK4)을 소정의 높이까지 소정의 속도로 상승시킨다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는 각각 200㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도는 1mm/s로 한다. 다이(D)의 외주는 다이싱 테이프(DT)로부터 박리한다. 따라서, 다이(D)의 외주의 다이싱 테이프(DT)로부터의 박리 시의 블록 단차는 200㎛이다.
제2 스텝(STEP2)에서는 블록(BLK1)을 소정의 높이까지 소정의 속도로 하강시키고, BLK2 내지 BLK4를 소정의 높이까지 소정의 속도로 상승시킨다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 각각 100㎛, 300㎛, 300㎛, 300㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도(하강 속도 또는 상승 속도)는 각각 5mm/s로 한다. 1블록(BLK1)의 상면의 다이(D)가 다이싱 테이프(DT)로부터 박리된다. 블록(BLK1)이 5mm/s로 100㎛ 하강하고, 블록(BLK2 내지 BLK4)이 5mm/s로 100㎛ 상승한다.
제3 스텝(STEP3)에서는 블록(BLK1, BLK2)을 소정의 높이까지 소정의 속도로 하강시키고, BLK3, BLK4를 소정의 높이까지 소정의 속도로 상승시킨다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 각각 0㎛, 200㎛, 400㎛, 400㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도(하강 속도 또는 상승 속도)는 각각 5mm/s로 한다. 블록(BLK2)의 상면의 다이(D)가 다이싱 테이프(DT)로부터 박리된다. 블록(BLK2)이 5mm/s로 100㎛ 하강하고, 블록(BLK3, BLK4)이 5mm/s로 100㎛ 상승한다.
제4 스텝(STEP4)에서는 블록(BLK1, BLK2)을 소정의 높이까지 소정의 속도로 하강시키고, BLK4를 소정의 높이까지 소정의 속도로 상승시킨다. 예를 들어, 블록(BLK1 내지 BLK4)의 밀어 올리기 높이는, 각각 0㎛, 100㎛, 300㎛, 500㎛로 하고, 블록(BLK1 내지 BLK4)의 밀어 올리기 속도(하강 속도 또는 상승 속도)는 각각 5mm/s로 한다. 블록(BLK2)의 상면의 다이(D)가 다이싱 테이프(DT)로부터 박리된다. 블록(BLK3)이 5mm/s로 100㎛ 하강하고, 블록(BLK4)이 5mm/s로 100㎛ 상승한다.
제3 동작예에서는, 밀어 올리기 블록을 상하로 동작시킴으로써, 최대 속도 5mm/s의 모터를 사용하는 경우라도, 상대 속도 10mm/s로 동작시키는 것이 가능하다.
[제4 동작예]
제4 동작예의 밀어 올리기 시퀀스에 대하여 도 19를 사용하여 설명한다. 도 19는, 제4 동작예의 밀어 올리기 유닛의 블록 및 콜릿의 동작 타이밍을 도시하는 도면이다.
제3 동작예까지는 밀어 올리기 유닛(TU)의 블록(BLK)의 동작을 타임차트 레시피의 설정에 기초하여 제어하는 것을 설명해 왔지만, 헤드(BH)에 마련된 콜릿(CLT)의 동작도 제어해도 된다. 이 경우, 밀어 올리기 유닛(TU)의 블록(BLK)에 연동하여 콜릿(CLT)도 동작한다.
도 19에 도시하는 바와 같이, 제4 동작예에서는, 작동 컨트롤러(81b)는 다이싱 테이프(DT) 상의 목적으로 하는 다이(D)를 밀어 올리기 유닛(TU)과 콜릿(CLT)에 위치 결정할 때부터 개시한다. 위치 결정이 완료되면, 작동 컨트롤러(81b)는 밀어 올리기 유닛(TU)의 도시하지 않은 흡인 구멍이나 간극을 두고 진공화함으로써, 다이싱 테이프(DT)가 밀어 올리기 유닛(TU)의 상면에 흡착된다(제0 스텝(STP0)). 이때, 블록(BLK1 내지 BLK4)의 상면은 돔 플레이트(DP)의 상면과 동일한 높이(초기 위치)에 있다. 그 상태에서, 작동 컨트롤러(81b)는 진공 공급원으로부터 진공을 공급하고, 콜릿(CLT)을 다이(D)의 디바이스면을 향하여 진공화하면서 소정의 속도로 강하시키고(제1 스텝(STP1a)), 감속한 소정의 속도로 착지시킨다(제2 스텝(STP2a)).
그 후, 작동 컨트롤러(81b)는 블록(BLK1 내지 BLK4)을 동시에 소정의 높이까지 각각 일정한 속도로 상승시킨다(제1 스텝(STP1)). 여기서, 콜릿(CLT)의 밀어 올리기 속도는 블록(BLK1), 블록(BLK2), 블록(BLK3), 블록(BLK4)의 순으로 느리게 되어 있다. 작동 컨트롤러(81b)는 밀어 올리기 속도가 가장 빠른 최외주의 블록(BLK1)의 밀어 올리기 동작에 연동하여 콜릿(CLT)을 상승시킨다(제3 스텝(STP3a)). 작동 컨트롤러(81b)는 블록(BLK1 내지 BLK4)의 1단째 밀어 올리기 동작 후 소정 시간 경과하여 진공 흡인에 의해 다이싱 테이프(DT)의 흡착을 행한다.
그 후, 작동 컨트롤러(81b)는, 블록(BLK1 내지 BLK4)을 동시에 소정의 높이까지 각각 일정한 속도로 3회 상승시킨다(제2 스텝(STP2), 제3 스텝(STP3), 제4 스텝(STP4)). 이때, 작동 컨트롤러(81b)는 밀어 올리기 속도가 가장 빠른 최외주의 블록(BLK1)의 밀어 올리기 동작에 연동하여 콜릿(CLT)을 상승시킨다(제4 스텝(STP4a), 제5 스텝(STP5a), 제6 스텝(STP6a)).
작동 컨트롤러(81b)는, 블록(BLK1 내지 BLK4)의 4단째 밀어 올리기 동작 후 소정 시간 경과하여 진공 흡인을 정지함과 함께 에어의 분출을 개시한다(제4 스텝(STP4)). 그 후, 작동 컨트롤러(81b)는, 콜릿(CLT)을 상승시켜 다이(D) 전체를 다이싱 테이프(DT)로부터 박리한다. 그 후, 작동 컨트롤러(81b)는, 블록(BLK1 내지 BLK4)을 초기 위치로 복귀시킨다(제5 스텝(STP5)). 작동 컨트롤러(81b)는, 콜릿을 초기 위치로 복귀시키는 타이밍에 에어의 분출을 정지한다. 콜릿(CLT)이 다이(D)를 픽업하여 상승시켜 에어의 분출에 의해 다이싱 테이프(DT)는 밀어 올리기 유닛(TU)으로부터의 이탈이 가능하게 된다.
[제5 동작예]
밀어 올리기 유닛(TU)이 블록(BLK)의 밀어 올리기 동작 도중에 어떠한 문제가 발생한 경우, 중단하고 재시도(리트라이)하거나, 중지하거나 하는 것이 아니라, 그 문제의 상황에 따라 밀어 올리기 동작을 가변으로 하여 실시(계속)한다.
예를 들어, 도 3의 (a)의 제1 상태에서는, 상술한 바와 같이, 다이(D) 주변에서 다이싱 테이프(DT)가 박리되게 된다. 그러나, 한편 이때, 다이(D) 주변은 하측에 응력을 받아 만곡되게 된다. 그렇게 되면 다이(D)와 콜릿(CLT) 하면의 사이에 간극이 생겨, 공기가 콜릿(CLT)의 진공 흡인계에 유입되게 된다. 그 결과, 당해 진공 흡인계에 마련된 가스 유량 센서(87c)의 흡인량 출력이 증가하여 누설이 검출된다. 최외주 블록인 블록(BLK1)이 상승 중에 해당 누설을 검출하고, 누설량이 소정값 이하인 경우, 밀어 올리기 유닛(TU)의 각 블록(BLK1 내지 BLK4)의 구동 동작을 그대로 계속한다. 특히, 처음에 전체 블록(BLK1 내지 BLK4)이 상승할 때에는, 소정의 범위 내에서 박리가 개시될 때까지 블록(BLK1 내지 BLK4)을 상승시킨다. 즉, 예를 들어 도 4의 밀어 올리기 동작 시퀀스의 경우, 누설이 발생해도 제1 스텝에 있어서의 블록(BLK1 내지 BLK4)의 상승을 계속한다. 이에 의해, 동작 중에 발생한 이상 정도에 따라, 그대로 착공하여 다이를 구제할 수 있다. 또한, 누설량이 소정값 초과인 경우, 밀어 올리기 유닛(TU)의 각 블록(BLK1 내지 BLK4)의 구동의 동작을 변경하여 실시하거나, 리트라이하거나, 중지하거나 한다.
[제6 동작예]
픽업할 다이(D)의 형상에 맞추어, 미리 상정한 동작 조건에 맞추어 설정된 타임차트 레시피에 기초하여 밀어 올리기 유닛(TU)의 블록(BLK1 내지 BLK4)의 동작을 행한다. 또한, 화상 인식, 레이저 변위계 등의 계측 수단에 의해, 픽업할 다이(D)의 형상을 측정, 또는 그 디바이스가 갖는 특유의 형상을 기억하여 참조하고, 그것에 적합한 밀어 올리기 수순(블록 동작순이나 높이)이 설정된 타임차트 레시피를 선택하여 픽업을 실시한다. 이에 의해, 제품 구조의 영향에 의해 변형되어 있는 다이의 픽업을 형상별로 최적화하는 것이 가능하게 된다.
[제7 동작예]
픽업할 다이(D)의 웨이퍼 내의 인접(주위)하는 에어리어의 상태에 맞추어 설정된 타임차트 레시피에 기초하여 밀어 올리기 유닛(TU)의 각 블록(BLK1 내지 BLK4)의 구동(축)의 동작을 행한다. 인접하는 에어리어의 다이(D)의 유무에 따라 다이싱 테이프(DT)의 신장값 등이 대폭 변화하기 때문에, 부분적으로 이것을 신장시키는 밀어 올리기양이 다르기 때문에, 이것에 맞춘 밀어 올리기 높이, 속도로 실시한다. 이에 의해, 인접하는 웨이퍼 상의 다이(D)의 유무에 따른 영향을 적게 할 수 있다.
[제8 동작예]
밀어 올리기 유닛(TU)의 전체 블록(BLK1 내지 BLK4)의 상승 도중에 중앙 부근의 블록(예를 들어, 블록(BLK4)만, 또는 블록(BLK3) 및 블록(BLK4)의 양쪽)을 내리는 동작을 행한다. 이에 의해, 본딩 시의 보이드 대책 등에서 사용되는, 흡착면에 볼록형으로 곡선 형상을 갖는 콜릿 등으로의 픽업에 있어서도, 안정된 다이의 밀어 올리기 동작을 행하는 것이 가능하게 된다.
[제9 동작예]
사전에 확인한 밀어 올리기 유닛(TU)의 볼 나사나 기어의 백래쉬분을 보정하여 타임차트 레시피를 설정하고, 설정된 타임차트 레시피에 기초하여 밀어 올리기 동작을 행한다. 이에 의해, 밀어 올리기 유닛(TU)의 장치간의 차이에 의한 영향을 저감하는 것이 가능하게 된다.
[제10 동작예]
밀어 올리기 유닛(TU)의 각 블록(BLK1 내지 BLK4)의 구동(축)의 동작을, 사전에 평가한 동작 데이터로부터 산출한 파라미터에 기초하여 설정된 타임차트 레시피에 기초하여 밀어 올리기 동작을 행한다. 이에 의해, 최적의 비선형 밀어 올리기 시퀀스를 실행하는 것이 가능하게 된다.
[제11 동작예]
외부 PC에서 시뮬레이션을 행한 데이터를 타임차트 레시피에 설정하고, 설정된 타임차트 레시피에 기초하여 밀어 올리기 동작을 행한다. 이에 의해, 최적의 비선형 밀어 올리기 시퀀스를 실행하는 것이 가능하게 된다.
[제12 동작예]
실제의 박리 상태를 촬상 장치 등으로 모니터하여 얻어진 데이터를 시뮬레이션한 데이터에 피드백하고, 피드백된 시뮬레이션 데이터를 타임차트 레시피에 설정하고, 설정된 타임차트 레시피에 기초하여 밀어 올리기 동작을 행한다. 이에 의해, 최적의 비선형 밀어 올리기 시퀀스를 실행하는 것이 가능하게 된다.
[제13 동작예]
안정되게 픽업한 경우, 최외주의 블록(BLK1)을 내려 센서(87b)에 의해 누설을 확인하고, 촬상 장치 등으로 다이(D)가 다이싱 테이프(DT)로부터 박리되어 있으면 하강으로 옮긴다. 이에 의해, 다이의 외주부가 박리되지 않은 상태에서 계속해서 박리 동작을 행함에 따른 다이에 대한 스트레스를 저감하고, 균열 결손 없이 항상 안정된 상태에서 다이의 픽업을 행할 수 있다.
실시 형태에 따르면, 밀어 올리기 유닛의 블록의 동작을 프로그램 레시피에 의해 자유롭게 설정할 수 있다. 이에 의해, 다이에 대한 저 스트레스성 또는 고속 픽업성의 관점에서 대상 제품 품종, 구조, 재료의 종류에 따른 최적의 각 블록을 동작시킬 수 있다. 이에 의해, 얇은 다이의 다이 본딩을 균열 결손 없이 실시할 수 있다.
또한, 실시 형태에 따르면, 동작 중의 다이의 상황에 따른 동작으로 동작 도중이라도 전환(자유롭게 설정)할 수 있다. 이에 의해, 동작 중에 확인한 상황에 따라, 스텝별로 동작을 일단 정지하거나, 그 도중에 재개하거나 할 수 있다. 이에 의해, 다이나 재료, 환경에 의한 변화에 따른 적절한 동작을 실시할 수 있다.
<실시예>
도 20은, 실시예에 관한 다이 본더의 개략을 도시하는 상면도이다. 도 21은, 도 20에 있어서 화살표 A 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
반도체 제조 장치의 일례인 다이 본더(10)는, 크게 구별하여, 최종 1패키지로 되는, 1개 또는 복수의 제품 에어리어(이하, 패키지 에어리어(P)라고 함)를 프린트한 기판(S)에 실장하는 다이(D)를 공급하는 다이 공급부(1)와, 픽업부(2)와, 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5)와, 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시하고 제어하는 제어부(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이고, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 전방측에 배치되고, 본딩부(4)가 안측에 배치된다.
우선, 다이 공급부(1)는 기판(S)의 패키지 에어리어(P)에 실장할 다이(D)를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이(D)를 밀어 올리는 점선으로 나타내는 밀어 올리기 유닛(13)을 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 XY축 방향으로 이동하고, 픽업할 다이(D)를 밀어 올리기 유닛(13)의 위치로 이동시킨다.
픽업부(2)는, 다이(D)를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y축 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X축 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어 올려진 다이(D)를 선단에 흡착 보유 지지하는 콜릿(22)(도 21도 참조)을 갖고, 다이 공급부(1)로부터 다이(D)를 픽업하여, 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿(22)을 승강, 회전 및 X축 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다.
중간 스테이지부(3)는, 다이(D)를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 상의 다이(D)를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.
본딩부(4)는, 중간 스테이지(31)로부터 다이(D)를 픽업하고, 반송되어 오는 기판(S)의 패키지 에어리어(P) 상에 본딩하거나, 또는 이미 기판(S)의 패키지 에어리어(P) 상에 본딩된 다이 상에 적층하는 형태로 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이(D)를 선단에 흡착 보유 지지하는 콜릿(42)(도 21도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y축 방향으로 이동시키는 Y 구동부(43)와, 기판(S)의 패키지 에어리어(P)의 위치 인식 마크(도시하지 않음)를 촬상하고, 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다.
이러한 구성에 의해, 본딩 헤드(41)는, 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치ㆍ자세를 보정하고, 중간 스테이지(31)로부터 다이(D)를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판에 다이(D)를 본딩한다.
반송부(5)는, 기판(S)을 파지하고 반송하는 기판 반송 갈고리(51)와, 기판(S)이 이동하는 반송 레인(52)을 갖는다. 기판(S)은, 반송 레인(52)에 마련된 기판 반송 갈고리(51)의 도시하지 않은 너트를 반송 레인(52)을 따라 마련된 도시하지 않은 볼 나사로 구동함으로써 이동된다.
이러한 구성에 의해, 기판(S)은, 기판 공급부(6)로부터 반송 레인(52)을 따라 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여, 기판 반출부(7)에 기판(S)을 전달한다.
제어부(8)는, 다이 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다.
이어서, 다이 공급부(1)의 구성에 대하여 도 22, 도 23을 사용하여 설명한다. 도 22는, 도 21의 다이 공급부의 외관 사시도를 도시하는 도면이다. 도 23은, 도 20의 다이 공급부의 주요부를 도시하는 개략 단면도이다.
다이 공급부(1)는, 수평 방향(XY축 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어 올리기 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되고 복수의 다이(D)가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어 올리기 유닛(13)은 지지 링(17)의 내측에 배치된다.
다이 공급부(1)는, 다이(D)의 밀어 올리기 시에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 잡아 늘여져 다이(D)의 간격이 확대되고, 밀어 올리기 유닛(13)에 의해 다이(D) 하방으로부터 다이(D)를 밀어 올려, 다이(D)의 픽업성을 향상시키고 있다. 또한, 다이를 기판에 접착하는 접착제는, 액상으로부터 필름형으로 되고, 웨이퍼(11)와 다이싱 테이프(16)의 사이에 다이 어태치 필름(DAF)(18)이라고 불리는 필름형 접착 재료를 첩부하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은, 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행해진다. 따라서, 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다. 또한, 이후에서는, 다이 어태치 필름(18)의 존재를 무시하고, 박리 공정을 설명한다.
이어서, 밀어 올리기 유닛(13)에 대하여 도 24 내지 도 29를 사용하여 설명한다. 도 24는, 실시예에 관한 밀어 올리기 유닛의 외관 사시도이다. 도 25는, 도 24의 제1 유닛의 일부의 상면도이다. 도 26은, 도 24의 제2 유닛의 일부의 상면도이다. 도 27은, 도 24의 제3 유닛의 일부의 상면도이다. 도 28은, 도 24의 밀어 올리기 유닛의 종단면도이다. 도 29는, 도 24의 밀어 올리기 유닛의 종단면도이다.
밀어 올리기 유닛(13)은, 제1 유닛(13a)과, 제1 유닛(13a)이 장착되는 제2 유닛(13b)과, 제2 유닛(13b)이 장착되는 제3 유닛(13c)을 구비한다. 제2 유닛(13b) 및 제3 유닛(13c)은 품종에 상관없이 공통 부분이며, 제1 유닛(13a)은 품종별로 교체 가능한 부분이다.
제1 유닛(13a)은 블록(A1 내지 A4)을 갖는 블록부(13a1)와, 복수의 흡착 구멍을 갖는 돔 플레이트(13a2)와, 흡인 구멍(13a3)과, 돔 흡착의 흡인 구멍(13a4)을 갖고, 제2 유닛(13b)의 동심원형의 블록(B1 내지 B4)의 상하 운동을 동심 사각형의 4개의 블록(A1 내지 A4)의 상하 운동으로 변환한다. 블록(A1 내지 A4)은 실시 형태의 블록(BLK4 내지 BLK1)에 대응한다. 4개의 블록(A1 내지 A4)은 독립적으로 상하 운동이 가능하다. 동심 사각형의 블록(A1 내지 A4)의 평면 형상은 다이(D)의 형상에 맞도록 구성된다. 다이 사이즈가 큰 경우에는, 동심 사각형의 블록의 수는 4개보다 많이 구성된다. 이것은, 제3 유닛의 복수의 출력부 및 제2 유닛의 동심원형의 블록이 서로 독립적으로 상하 이동함(상하 이동하지 않음)으로써 가능하게 되어 있다. 4개의 블록(A1 내지 A4)의 밀어 올리기 속도, 밀어 올리기양을 프로그래머블하게 설정 가능하다.
제2 유닛(13b)은, 원관형의 블록(B1 내지 B6)과, 외주부(13b2)를 갖고, 제1 유닛(13a)의 원주 상에 배치되는 출력부(C1 내지 C6)의 상하 운동을 동심원형의 6개의 블록(B1 내지 B6)의 상하 운동으로 변환한다. 6개의 블록(B1 내지 B6)은 독립적으로 상하 운동이 가능하다. 여기서, 제1 유닛(13a)은 4개의 블록(A1 내지 A4)밖에 갖지 않으므로, 블록(B5, B6)은 사용되지 않는다.
제3 유닛(13c)은 중앙부(13c0)와 6개의 주변부(13c1 내지 13c6)를 구비한다. 중앙부(13c0)는 상면의 원주 상에 등간격으로 배치되어 독립적으로 상하 운동하는 6개의 출력부(C1 내지 C6)를 갖는다. 주변부(13c1 내지 13c6)는 각각 출력부(C1 내지 C6)를 서로 독립적으로 구동 가능하다. 주변부(13c1 내지 13c6)는 각각 모터(M1 내지 M6)를 구비하고, 중앙부(13c0)에는 모터의 회전을 캠 또는 링크에 의해 상하 이동으로 변환하는 플런저 기구(P1 내지 P6)를 구비한다. 플런저 기구(P1 내지 P6)는 출력부(C1 내지 C6)에 상하 이동을 부여한다. 또한, 모터(M2, M5) 및 플런저 기구(P2, P5)는 도시되어 있지 않다. 여기서, 제1 유닛(13a)은 4개의 블록(A1 내지 A4)밖에 갖지 않으므로, 주변부(13c5, 13c6)는 사용되지 않는다. 따라서, 모터(M5, M6), 플런저 기구(P5, P6), 출력부(C5, C6)는 사용되지 않는다. 출력부(C1 내지 C4)는 실시 형태의 니들(NDL1 내지 NDL4)에 대응한다.
이어서, 밀어 올리기 유닛과 콜릿과의 관계에 대하여 도 30을 사용하여 설명한다. 도 30은 실시예에 관한 밀어 올리기 유닛과 픽업 헤드 중 콜릿부와의 구성을 도시한 도면이다.
도 30에 도시하는 바와 같이 콜릿부(20)는, 콜릿(22)과, 콜릿(22)을 보유 지지하는 콜릿 홀더(25)와, 각각에 마련되고 다이(D)를 흡착하기 위한 흡인 구멍(22v, 25v)을 갖는다. 콜릿(22)의 다이를 흡착하는 흡착면은 다이(D)와 대략 동일한 크기이다.
제1 유닛(13a)은 상면 주변부에 돔 플레이트(13a2)를 갖는다. 돔 플레이트(13a2)는 복수의 흡착 구멍(HL)과 공동부(CV)를 갖고, 흡인 구멍(13a3)으로부터 흡인하여, 콜릿(22)으로 픽업되는 다이(D)의 주변 다이(Dd)를 다이싱 테이프(16)를 통하여 흡인한다. 도 30에서는 블록부(13a1)의 주위에 흡착 구멍(HL)을 1열만 도시하고 있지만, 픽업 대상이 아닌 다이(Dd)를 안정하게 보유 지지하기 위해 복수열 마련하고 있다. 동심 사각형의 블록(A1 내지 A4)의 각 블록간의 간극(A1v, A2v, A3v) 및 제1 유닛(13a)의 돔 내의 공동부를 통하여 돔 흡착의 흡인 구멍(13a4)으로부터 흡인하여, 콜릿(22)으로 픽업되는 다이(D)를 다이싱 테이프(16)를 통하여 흡인한다. 흡인 구멍(13a3)으로부터의 흡인과 흡인 구멍(13a4)으로부터의 흡인은 독립적으로 행할 수 있다.
본 실시예의 밀어 올리기 유닛(13)은, 제1 유닛의 블록의 형상, 블록의 수를 변경함으로써, 여러 가지 다이에 적용 가능하며, 예를 들어 블록수가 6개인 경우에는, 다이 사이즈가 한 변이 20mm인 사각형 이하의 다이에 적용 가능하다. 제3 유닛의 출력부의 수, 제2 유닛의 동심원형의 블록의 수 및 제1 유닛의 동심 사각형의 블록의 수를 증가시킴으로써, 다이 사이즈가 한 변이 20mm인 사각형보다 큰 다이에도 적용 가능하다.
이어서, 제어부(8)에 대하여 도 31을 사용하여 설명한다. 도 31은, 도 20의 다이 본더의 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는, 크게 구별하여, 주로 CPU(Central Processor Unit)로 구성되는 제어ㆍ연산 장치(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 제어ㆍ연산 장치(81) 및 기억 장치(82)는 실시 형태의 메인 컨트롤러(81a)에 대응하고, 모터 제어 장치(83e)는 실시 형태의 작동 컨트롤러(81b)에 대응한다. 기억 장치(82)는, 처리 프로그램 등을 기억하고 있는 RAM으로 구성되어 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD나 SSD 등으로 구성되어 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 도입하는 화상 도입 장치(83d)를 갖는다. 또한, 입출력 장치(83)는, 다이 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 여러 가지 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어ㆍ연산 장치(81)는 버스 라인(84)을 통하여 필요한 데이터를 도입하고, 연산하며, 픽업 헤드(21) 등의 제어를 하고, 모니터(83a) 등에 정보를 보낸다.
제어부(8)는 화상 도입 장치(83d)를 통하여 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)로 촬상한 화상 데이터를 기억 장치(82)에 보존한다. 보존한 화상 데이터에 기초하여 프로그램한 소프트웨어에 의해, 제어ㆍ연산 장치(81)를 사용하여 다이(D) 및 기판(S)의 패키지 에어리어(P)의 위치 결정, 그리고 다이(D) 및 기판(S)의 표면 검사를 행한다. 제어ㆍ연산 장치(81)가 산출한 다이(D) 및 기판(S)의 패키지 에어리어(P)의 위치에 기초하여 소프트웨어에 의해 모터 제어 장치(83e)를 통하여 구동부(86)를 움직인다. 이 프로세스에 의해 웨이퍼 상의 다이의 위치 결정을 행하고, 픽업부(2) 및 본딩부(4)의 구동부에서 동작시켜 다이(D)를 기판(S)의 패키지 에어리어(P) 상에 본딩한다. 사용하는 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)는 그레이 스케일, 컬러 카메라 등이며, 광 강도를 수치화한다.
이어서, 상술한 구성에 의한 밀어 올리기 유닛(13)에 의한 픽업 동작에 대하여 도 32를 사용하여 설명한다. 도 32는, 픽업 동작의 처리 플로우를 도시하는 흐름도이다.
스텝 S1: 제어부(8)는 픽업할 다이(D)가 밀어 올리기 유닛(13)의 바로 위에 위치하도록 웨이퍼 보유 지지대(12)를 이동하고, 다이싱 테이프(16)의 이면에 제3 유닛의 상면이 접촉하도록 밀어 올리기 유닛(13)을 이동한다. 이때, 도 30에 도시하는 바와 같이, 제어부(8)는, 블록부(13a1)의 각 블록(A1 내지 A4)이 돔 플레이트(13a2)의 표면과 동일 평면을 형성하도록 하고, 돔 플레이트(13a2)의 흡착 구멍(HL)과, 블록간의 간극(A1v, A2v, A3v)에 의해 다이싱 테이프(16)를 흡착한다.
스텝 S2: 제어부(8)는, 콜릿부(20)를 하강시켜, 픽업할 다이(D) 위에 위치 결정하고, 흡인 구멍(22v, 25v)에 의해 다이(D)를 흡착한다.
스텝 S3: 제어부(8)는, 블록부(13a1)의 각 블록(A1 내지 A4)을 상승시켜 박리 동작을 행한다. 여기서, 제어부(8)는, 예를 들어 실시 형태의 제1 타임차트 레시피(도 6)에 기초하여 제어를 행한다. 즉, 제어부(8)는 모터(M4, M3, M2, M1)로 각각 플런저 기구(P4, P3, P2, P1)를 구동하고, 출력부(C4, C3, C2, C1) 및 블록(B4, B3, B2, B1)을 통하여 블록(A4, A3, A2, A1)을 200㎛ 상승시켜 정지시킨다. 이어서, 제어부(8)는 모터(M4)로 플런저 기구(P4)를 구동하고, 출력부(C4) 및 블록(B4)을 통하여 가장 외측의 블록(A4)만을 -50㎛까지 하강시켜 정지시킨다. 이어서, 제어부(8)는 모터(M3)로 플런저 기구(P3)를 구동하고, 출력부(C3) 및 블록(B3)을 통하여 2번째로 외측의 블록(A3)만을 -50㎛까지 하강시켜 정지시킨다. 이어서, 제어부(8)는 모터(M2)로 플런저 기구(P2)를 구동하고, 출력부(C2) 및 블록(B2)을 통하여 3번째로 외측의 블록(A2)만을 -50㎛까지 하강시켜 정지시킨다. 마지막으로, 제어부(8)는 모터(M1)로 플런저 기구(P1)를 구동하고, 출력부(C1) 및 블록(B1)을 통하여 가장 내측의 블록(A1)만을 0㎛까지 하강시켜 정지시킨다.
스텝 S4: 제어부(8)는 콜릿을 상승시킨다. 스텝 S3의 마지막 상태에서는, 다이싱 테이프(16)와 다이(D)의 접촉 면적은 콜릿의 상승에 의해 박리될 수 있는 면적으로 되고, 콜릿(22)의 상승에 의해 다이(D)를 박리할 수 있다.
스텝 S5: 제어부(8)는 블록부(13a1)의 각 블록(A1 내지 A4)이 돔 플레이트(13a2)의 표면과 동일 평면을 형성하도록 하고, 돔 플레이트(13a2)의 흡착 구멍(HL)과, 블록간의 간극(A1v, A2v, A3v)에 의한 다이싱 테이프(16)의 흡착을 정지한다. 제어부(8)는 다이싱 테이프(16)의 이면으로부터 제1 유닛의 상면이 이격되도록 밀어 올리기 유닛(13)을 이동시킨다.
제어부(8)는 스텝 S1 내지 S5를 반복하여, 웨이퍼(11)의 양품의 다이를 픽업한다.
이어서, 실시예에 관한 다이 본더를 사용한 반도체 장치의 제조 방법에 대하여 도 33을 사용하여 설명한다. 도 33은, 도 20의 반도체 장치의 제조 방법을 도시하는 흐름도이다.
스텝 S11: 웨이퍼(11)로부터 분할된 다이(D)가 첩부된 다이싱 테이프(16)를 보유 지지한 웨이퍼 링(14)을 웨이퍼 카세트(도시하지 않음)에 저장하고, 다이 본더(10)에 반입한다. 제어부(8)는 웨이퍼 링(14)이 충전된 웨이퍼 카세트로부터 웨이퍼 링(14)을 다이 공급부(1)에 공급한다. 또한, 기판(S)을 준비하고, 다이 본더(10)에 반입한다. 제어부(8)는 기판 공급부(6)에서 기판(S)을 기판 반송 갈고리(51)에 설치한다.
스텝 S12: 제어부(8)는 상술한 바와 같이 다이(D)를 박리하고, 박리한 다이(D)를 웨이퍼(11)로부터 픽업한다. 이와 같이 하여, 다이 어태치 필름(18)과 함께 다이싱 테이프(16)로부터 박리된 다이(D)는, 콜릿(22)에 흡착, 보유 지지되어 다음 공정(스텝 S13)으로 반송된다. 그리고, 다이(D)를 다음 공정으로 반송한 콜릿(22)이 다이 공급부(1)로 되돌아가면, 상기한 수순에 따라, 다음 다이(D)가 다이싱 테이프(16)로부터 박리되고, 이후 마찬가지의 수순에 따라 다이싱 테이프(16)로부터 1개씩 다이(D)가 박리된다.
스텝 S13: 제어부(8)는 픽업한 다이를 기판(S) 상에 탑재 또는 이미 본딩한 다이 상에 적층한다. 제어부(8)는 웨이퍼(11)로부터 픽업한 다이(D)를 중간 스테이지(31)에 적재하고, 본딩 헤드(41)로 중간 스테이지(31)로부터 다시 다이(D)를 픽업하여, 반송되어 온 기판(S)에 본딩한다.
스텝 S14: 제어부(8)는 기판 반출부(7)에서 기판 반송 갈고리(51)로부터 다이(D)가 본딩된 기판(S)을 취출한다. 다이 본더(10)로부터 기판(S)을 반출한다.
상술한 바와 같이, 다이(D)는, 다이 어태치 필름(18)을 통하여 기판(S) 상에 실장되고, 다이 본더로부터 반출된다. 그 후, 와이어 본딩 공정에서 Au 와이어를 통하여 기판(S)의 전극과 전기적으로 접속된다. 이어서, 다이(D)가 실장된 기판(S)이 다이 본더에 반입되어 기판(S) 상에 실장된 다이(D) 상에 다이 어태치 필름(18)을 통하여 제2 다이(D)가 적층되고, 다이 본더로부터 반출된 후, 와이어 본딩 공정에서 Au 와이어를 통하여 기판(S)의 전극과 전기적으로 접속된다. 제2 다이(D)는, 전술한 방법으로 다이싱 테이프(16)로부터 박리된 후, 펠릿 부착 공정으로 반송되어 다이(D) 상에 적층된다. 상기 공정이 소정 횟수 반복된 후, 기판(S)을 몰드 공정으로 반송하고, 복수개의 다이(D)와 Au 와이어를 몰드 수지(도시하지 않음)로 밀봉함으로써, 적층 패키지가 완성된다.
상술한 바와 같이, 기판 상에 복수개의 다이를 3차원적으로 실장하는 적층 패키지의 조립 시에는, 패키지 두께의 증가를 방지하기 위해, 다이의 두께를 20㎛ 이하까지 얇게 할 것이 요구된다. 한편, 다이싱 테이프의 두께는 100㎛ 정도이기 때문에, 다이싱 테이프의 두께는, 다이의 두께의 4 내지 5배로도 된다.
이러한 얇은 다이를 다이싱 테이프로부터 박리시키려고 하면, 다이싱 테이프의 변형에 추종한 다이의 변형이 보다 현저하게 발생하기 쉬워지지만, 본 실시 형태의 다이 본더에서는 다이싱 테이프로부터 다이를 픽업할 때의 다이의 손상을 저감할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태 및 실시예에 한정되는 것은 아니며, 여러 가지 변경 가능하다는 것은 말할 필요도 없다.
예를 들어, 제1 유닛의 복수의 블록은 동심 사각형인 것에 대하여 설명하였지만, 동심원 형상이나 동심 타원 형상의 것이어도 되고, 사각형 블록을 평행으로 배열하여 구성해도 된다.
또한, 실시예에서는, 다이 어태치 필름을 사용하는 예를 설명하였지만, 기판에 접착제를 도포하는 프리폼부를 마련하고 다이 어태치 필름을 사용하지 않아도 된다.
또한, 실시예에서는, 다이 공급부로부터 다이를 픽업 헤드로 픽업하여 중간 스테이지에 적재하고, 중간 스테이지에 적재된 다이를 본딩 헤드로 기판에 본딩하는 다이 본더에 대하여 설명하였지만, 이것에 한정되는 것은 아니며, 다이 공급부로부터 다이를 픽업하는 반도체 제조 장치에 적용 가능하다.
예를 들어, 중간 스테이지와 픽업 헤드가 없고, 다이 공급부의 다이를 본딩 헤드로 기판에 본딩하는 다이 본더에도 적용 가능하다.
또한, 중간 스테이지가 없고, 다이 공급부로부터 다이를 픽업하여 다이 픽업 헤드를 위로 회전시켜 다이를 본딩 헤드에 전달하여 본딩 헤드로 기판에 본딩하는 플립 칩 본더에 적용 가능하다.
또한, 중간 스테이지와 본딩 헤드가 없고, 다이 공급부로부터 픽업 헤드로 픽업한 다이를 트레이 등에 적재하는 다이 소터에 적용 가능하다.
100: 반도체 제조 장치
81b: 작동 컨트롤러
BH: 헤드
BLK1 내지 BLK4: 블록
콜릿: CLT
D: 다이
DP: 돔 플레이트
DT: 다이싱 테이프
TU: 밀어 올리기 유닛

Claims (15)

  1. 다이싱 테이프와 접촉하는 복수의 블록과, 해당 복수의 블록의 외측에 마련되고, 상기 다이싱 테이프가 흡착 가능한 돔 플레이트를 갖고, 상기 복수의 블록에 의해 다이를 상기 다이싱 테이프의 밑에서 밀어 올리는 밀어 올리기 유닛과,
    상기 다이를 흡착하는 콜릿을 갖고, 상하 이동이 가능한 헤드와,
    상기 밀어 올리기 유닛 및 상기 헤드의 동작을 제어하는 제어부
    를 구비하고,
    상기 밀어 올리기 유닛은, 상기 복수의 블록의 각각이 독립적으로 동작이 가능하도록 구성되고,
    상기 제어부는, 상기 복수의 블록의 밀어 올리기 시퀀스를 복수의 스텝으로 구성하고, 상기 복수의 블록의 높이 및 속도를 블록별 및 스텝별로 설정 가능한 타임차트 레시피에 기초하여 상기 복수의 블록의 동작을 제어하도록 구성되는, 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 밀어 올리기 유닛의 밀어 올리기 상황을 검지 가능한 검출기를 더 구비하고,
    상기 제어부는, 1개의 밀어 올리기 시퀀스의 사이에 있어서의 상기 검출기의 검출 결과에 기초하여, 상기 1개의 밀어 올리기 시퀀스 내의 동작을 변경하도록 구성되는, 반도체 제조 장치.
  3. 제2항에 있어서,
    상기 제어부는, 최초의 스텝에 있어서 상기 복수의 블록 전부를 상승시키는 경우, 상기 복수의 블록 중 가장 외측의 블록을 상승시킬 때 상기 검출기가 누설을 검출하고, 당해 누설이 소정값 이하인 경우, 상기 복수의 블록의 모든 상승을 계속하도록 구성되는, 반도체 제조 장치.
  4. 제1항에 있어서,
    상기 타임차트 레시피는, 추가로 상기 스텝의 시간을 설정 가능하게 구성되는, 반도체 제조 장치.
  5. 제1항에 있어서,
    상기 제어부는 각 블록이 지정된 위치에 도착하는 것을 우선하여 각 스텝을 종료하도록 구성되고,
    상기 타임차트 레시피는, 추가로 각 블록의 상승 또는 하강이 종료하고 나서 다음 스텝의 개시 시간인 시간차를 설정 가능하게 구성되는, 반도체 제조 장치.
  6. 제4항에 있어서,
    상기 타임차트 레시피는, 추가로 각 블록의 가속도를 설정 가능하게 구성되는, 반도체 제조 장치.
  7. 제1항에 있어서,
    상기 제어부는 각 블록이 지정된 위치에 도착하는 것을 우선하여 각 스텝을 종료하도록 구성되고,
    상기 타임차트 레시피는, 추가로 각 블록의 가속도 및 각 블록의 동기 맞춤을 위한 상승 또는 하강의 종료 후의 대기 시간을 설정 가능하게 구성되는, 반도체 제조 장치.
  8. 제5항에 있어서,
    상기 제어부는 각 블록이 지정된 위치에 도착하는 것을 우선하여 각 스텝을 종료하도록 구성되고,
    상기 타임차트 레시피는, 추가로 상기 시간차의 기준으로 되는 기준 시간을 설정 가능하게 구성되는, 반도체 제조 장치.
  9. 제6항에 있어서,
    상기 시간, 상기 속도, 상기 가속도 및 상기 높이는, 함수를 입력하여 계산 결과에 기초하여 설정하도록 구성되는, 반도체 제조 장치.
  10. 제1항에 있어서,
    상기 밀어 올리기 유닛은, 상기 복수의 상기 블록에 대응하여 독립적으로 동작하는 복수의 구동축을 갖는, 반도체 제조 장치.
  11. 제1항에 있어서,
    상기 헤드는 픽업 헤드이며,
    상기 픽업 헤드로 픽업되는 다이를 적재하는 중간 스테이지와,
    상기 중간 스테이지에 적재되는 다이를 기판 또는 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드
    를 더 구비하는, 반도체 제조 장치.
  12. (a) 다이싱 테이프와 접촉하는 복수의 블록을 갖고, 다이를 상기 다이싱 테이프의 밑에서 밀어 올리는 밀어 올리기 유닛과, 상기 다이를 흡착하는 콜릿을 구비하는 반도체 제조 장치에, 상기 다이싱 테이프를 보유 지지하는 웨이퍼 링을 반입하는 공정과,
    (b) 상기 밀어 올리기 유닛으로 상기 다이를 밀어 올려 상기 콜릿으로 상기 다이를 픽업하는 공정
    을 구비하고,
    상기 (b) 공정은, 상기 복수의 블록의 밀어 올리기 시퀀스를 복수의 스텝으로 구성하고, 상기 복수의 블록의 높이 및 속도를 블록별 및 스텝별로 설정 가능한 타임차트 레시피에 기초하여 상기 복수의 블록이 상승 또는 하강하는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 (b) 공정은, 최초의 스텝에 있어서 상기 복수의 블록 전부를 상승시키는 경우, 상기 복수의 블록 중 가장 외측의 블록을 상승시킬 때 검출기가 누설을 검출할 때에도, 상기 복수의 블록의 모든 상승을 계속하는, 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    (c) 상기 다이를 기판 또는 이미 본딩되어 있는 다이 상에 본딩하는 공정을 더 구비하는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 (b) 공정은 상기 픽업한 다이를 중간 스테이지에 적재하는 공정을 더 갖고,
    상기 (c) 공정은 상기 중간 스테이지로부터 상기 다이를 픽업하는 공정을 더 갖는, 반도체 장치의 제조 방법.
KR1020200029081A 2019-03-25 2020-03-09 반도체 제조 장치 및 반도체 장치의 제조 방법 KR102339277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210175723A KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
JPJP-P-2019-056583 2019-03-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210175723A Division KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200115135A true KR20200115135A (ko) 2020-10-07
KR102339277B1 KR102339277B1 (ko) 2021-12-14

Family

ID=72604818

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020200029081A KR102339277B1 (ko) 2019-03-25 2020-03-09 반도체 제조 장치 및 반도체 장치의 제조 방법
KR1020210175723A KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법
KR1020230035782A KR20230042000A (ko) 2019-03-25 2023-03-20 반도체 제조 장치 및 반도체 장치의 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210175723A KR102513375B1 (ko) 2019-03-25 2021-12-09 반도체 제조 장치 및 반도체 장치의 제조 방법
KR1020230035782A KR20230042000A (ko) 2019-03-25 2023-03-20 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US11569118B2 (ko)
JP (2) JP7274902B2 (ko)
KR (3) KR102339277B1 (ko)
TW (1) TWI747162B (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2012028364A (ja) * 2010-07-20 2012-02-09 Panasonic Corp チップピックアップ装置およびチップピックアップ方法
KR20140012811A (ko) * 2012-07-23 2014-02-04 우리에이텍(주) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
JP2014192358A (ja) * 2013-03-27 2014-10-06 Canon Machinery Inc チップ剥離装置およびチップ剥離方法
KR20150145255A (ko) * 2014-02-24 2015-12-29 가부시키가이샤 신가와 반도체 다이의 픽업 장치 및 픽업 방법
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20190012112A (ko) * 2017-07-26 2019-02-08 시바우라 메카트로닉스 가부시끼가이샤 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969553A (ja) * 1995-08-30 1997-03-11 Toshiba Corp 半導体装置の製造装置および製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP2008141068A (ja) 2006-12-04 2008-06-19 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
JP5931772B2 (ja) 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置
SG10201403372SA (en) 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP6637397B2 (ja) * 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6653273B2 (ja) * 2017-01-26 2020-02-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018182278A (ja) 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置
JP2019029650A (ja) 2017-07-26 2019-02-21 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2012028364A (ja) * 2010-07-20 2012-02-09 Panasonic Corp チップピックアップ装置およびチップピックアップ方法
KR20140012811A (ko) * 2012-07-23 2014-02-04 우리에이텍(주) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
JP2014192358A (ja) * 2013-03-27 2014-10-06 Canon Machinery Inc チップ剥離装置およびチップ剥離方法
KR20150145255A (ko) * 2014-02-24 2015-12-29 가부시키가이샤 신가와 반도체 다이의 픽업 장치 및 픽업 방법
JP2017224640A (ja) 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20190012112A (ko) * 2017-07-26 2019-02-08 시바우라 메카트로닉스 가부시끼가이샤 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법

Also Published As

Publication number Publication date
US20230120615A1 (en) 2023-04-20
JP7274902B2 (ja) 2023-05-17
KR20210153584A (ko) 2021-12-17
JP2023087030A (ja) 2023-06-22
TW202105558A (zh) 2021-02-01
US11569118B2 (en) 2023-01-31
US20200312699A1 (en) 2020-10-01
JP2020161534A (ja) 2020-10-01
JP7472367B2 (ja) 2024-04-22
KR102513375B1 (ko) 2023-03-24
CN111739818A (zh) 2020-10-02
KR20230042000A (ko) 2023-03-27
TWI747162B (zh) 2021-11-21
KR102339277B1 (ko) 2021-12-14

Similar Documents

Publication Publication Date Title
KR101332982B1 (ko) 다이본더의 픽업 방법 및 다이본더
KR102540784B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US20110308738A1 (en) Die bonder, pickup method, and pickup device
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2020047871A (ja) 半導体製造装置、突上げ治具および半導体装置の製造方法
KR102339277B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102316869B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
CN111739818B (zh) 半导体制造装置以及半导体器件的制造方法
JP6880158B1 (ja) ワーク移載装置、ワーク移載方法、移載体の製造方法、半導体装置の製造方法、及びダイボンダ
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
JP2022114399A (ja) ダイボンディング装置および半導体装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant