JP2005117019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005117019A
JP2005117019A JP2004200101A JP2004200101A JP2005117019A JP 2005117019 A JP2005117019 A JP 2005117019A JP 2004200101 A JP2004200101 A JP 2004200101A JP 2004200101 A JP2004200101 A JP 2004200101A JP 2005117019 A JP2005117019 A JP 2005117019A
Authority
JP
Japan
Prior art keywords
chip
block
adhesive tape
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004200101A
Other languages
English (en)
Other versions
JP4574251B2 (ja
Inventor
Hiroshi Maki
浩 牧
Hideyuki Suga
秀幸 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2004200101A priority Critical patent/JP4574251B2/ja
Priority to TW093126528A priority patent/TW200512847A/zh
Priority to KR1020040074158A priority patent/KR101244482B1/ko
Priority to US10/942,889 priority patent/US7115482B2/en
Priority to CN2008101357379A priority patent/CN101320678B/zh
Priority to CNB2004100797049A priority patent/CN100495650C/zh
Publication of JP2005117019A publication Critical patent/JP2005117019A/ja
Application granted granted Critical
Publication of JP4574251B2 publication Critical patent/JP4574251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 非紫外線硬化型粘着テープに貼り付けた極めて薄いチップを、割れや欠けが生じることなく速やかに剥離する。
【解決手段】 ダイシングテープ４に貼り付けられたチップ１を剥離する吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる３個のブロック１１０ａ〜１１０ｃが組み込まれている。ブロック１１０ａ〜１１０ｃは、直径が最も大きい第１のブロック１１０ａの内側に、それよりも径の小さい第２のブロック１１０ｂが配置され、さらにその内側に最も径の小さい第３のブロック１１０ｃが配置されている。ブロック１１０ａ〜１１０ｃをダイシングテープ４の裏面に突き当ててチップ１を剥離するには、まず最初に３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げ、次に中間のブロック１１０ｂと内側のブロック１１０ｃをさらに上方に突き上げ、最後に内側のブロック１１０ｃをさらに上方に突き上げる。
【選択図】 図２０

Description

本発明は、半導体装置の製造技術に関し、特に、粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープから剥離する工程に適用して有効な技術に関する。
近年、半導体装置の高密度実装を推進する目的で、配線基板上に複数枚の半導体チップを三次元的に実装する積層パッケージが実用化されているが、このような積層パッケージを組み立てるに際しては、厚さが数十μｍ程度まで薄く加工された半導体チップ（以下、単にチップという）が使用される。
上記のような薄いチップを配線基板に実装するには、まず所望の集積回路を形成した半導体ウエハ（以下、単にウエハという）の主面上に集積回路を保護するためのテープを貼り付け、この状態でウエハの裏面を研磨およびエッチングすることによって、その厚さを数十μｍ程度まで薄くする。続いて、この薄いウエハの裏面に粘着テープを貼り付けた状態でダイシングを行って、ウエハを複数個のチップに分割する。その後、粘着テープの裏面に突き上げピンなどを押し当ててチップを１個ずつ粘着テープから剥がし、剥離したチップをコレットでピックアップして配線基板上に搬送し、ペレット付けを行う。
ところで、上記のような極めて薄いチップを使用するパッケージの組立て工程では、ダイシングによって分割されたチップを粘着テープから剥離、ピックアップする際に、チップに割れや欠けが生じ易いことから、これを防止するための配慮が必要となる。
特開２０００−３５３７１０号公報（特許文献１）は、突き上げピンによる突き上げではピックアップ不可能な極薄のチップ（ペレット）をダイシングテープからを剥離する技術を開示している。この文献に開示されたペレットピックアップ装置は、バックアップホルダ上部中央にピックアップ対象となるチップより大きいサイズの外形を持ち、前記チップがバックアップホルダに載置されたときにチップ外周端がその上に配置される溝部をチップの外周辺に沿って形成したもので、この溝部内を真空引きすることにより、チップをその周端部から剥がすものである。
特開２０００−３５３７１０号公報
ウエハをダイシングする際に使用する粘着テープには、大別して紫外線（ＵＶ）硬化型と非ＵＶ硬化型がある。ＵＶ硬化型粘着テープは、粘着テープに貼り付けたウエハをダイシングした後、粘着テープの裏面側から紫外線を照射して粘着剤を硬化させることにより、粘着剤の粘着力を弱め、チップを粘着テープから剥離し易くするものであるが、非ＵＶ硬化型粘着テープに比べてコストが高いという短所がある。また、チップに形成された集積回路の中には、例えばフラッシュメモリのように、紫外線の照射によって特性に変動が生じる恐れのあるものがあるため、このような集積回路が形成されたウエハをダイシングする際には、非ＵＶ硬化型粘着テープを使用することが望ましい。
しかし、非ＵＶ硬化型粘着テープは、ＵＶ硬化型粘着テープのように粘着剤を硬化させることによってその粘着力を弱めることができないので、ＵＶ硬化型粘着テープに比べてチップの剥離が困難である。
このような、非ＵＶ硬化型粘着テープにチップが粘着されている場合は、例えば粘着テープの裏面側から超音波振動を加えてチップを剥離しようとしても、粘着剤の粘着力が強いので、いったん剥離したチップが粘着テープに再付着してしまう。また、多数のニードルを形成した突き上げピンを粘着テープの裏面に突き当ててチップを剥離しようとしても、剥離に長時間を要してしまう、あるいは薄いチップを採用する場合には、チップが曲げ応力に耐えられずに割れてしまうといった課題が発明者により認識された。
本発明の目的は、粘着テープに貼り付けた極めて薄いチップを、割れや欠けが生じることなく、速やかに剥離することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置の製造方法は、主面に集積回路が形成された半導体ウエハの裏面に粘着テープを貼り付けた後、前記半導体ウエハをダイシングして複数の半導体チップに分割する工程と、
前記粘着テープに貼り付けられた前記複数の半導体チップのうち、剥離の対象となる半導体チップの上面を吸着コレットで吸着、保持した状態で、前記剥離の対象となる半導体チップの下方の前記粘着テープに上向きの荷重を加えることにより、前記半導体チップを前記粘着テープから剥離する工程とを含み、
前記粘着テープに荷重を加える工程は、第１の上面と、前記第１の上面の周囲の角部とを有する第1の突き上げブロックと、前記第１の上面の内側に配置された第２の上面と、前期第２の上面の周囲の角部とを有する第２の突き上げブロックとを準備する工程と、
前記第１および第２の上面を、前記粘着テープの裏面に同時に突き当てることによって、前記粘着テープを上方に押し上げる第１工程と、
前記第１工程の後、前記第２の上面を、前記第１の上面よりも上方に突き上げることによって、前記粘着テープをさらに上方に押し上げる第２工程とを含んでいるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＵＶ硬化型テープ、または非ＵＶ硬化型粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープから剥離する際、極めて薄いチップであっても、割れや欠けが生じることなく、速やかに剥離することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図１〜図２５を用いて工程順に説明する。
まず、図１に示すような単結晶シリコンからなるウエハ１Ａの主面に周知の製造プロセスに従って集積回路を形成した後、格子状のスクライブラインによって区画された複数のチップ形成領域１Ａ’のそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態で使用するウエハ１Ａのチップ形成領域１Ａ’は、縦と横の長さが等しい正方形の平面形状を有している。
次に、図２に示すように、ウエハ１Ａの集積回路形成面（図の下面側）に集積回路保護用のバックグラインドテープ３を貼り付る。そして、この状態でウエハ１Ａの裏面（図の上面側）をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ１Ａの厚さを１００μｍ以下、例えば５０μｍ〜９０μｍ程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ１Ａおよびチップが割れにくくなるという効果がある。
次に、バックグラインドテープ３を除去した後、図３に示すように、ウエハ１Ａの裏面（集積回路形成面の反対側の面）にダイシングテープ４を貼り付け、この状態でダイシングテープ４の周辺部をウエハリング５に固定する。ダイシングテープ４は、ポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタレート（ＰＥＴ）などからなるテープ基材の表面に感圧粘着剤を塗布して粘着性(tackness)を持たせたＵＶ硬化型粘着テープを円形に裁断したものである。
次に、図４に示すように、周知のダイシングブレード６を使ってウエハ１Ａをダイシングすることにより、前記複数のチップ形成領域１Ａ’のそれぞれを正方形のチップ１に分割する。このとき、分割されたそれぞれのチップ１を円形のダイシングテープ４上に残しておく必要があるので、ダイシングテープ４は、その厚さ方向の半分程度だけ切断する。なお、ダイシングテープ４としてＵＶ硬化型粘着テープを使用した場合は、以下で説明するチップ１の剥離工程に先立ってダイシングテープ４に紫外線を照射し、感圧粘着剤の粘着力を低下させておく。
次に、図５（平面図）および図６（断面図）に示すように、ウエハリング５に固定したダイシングテープ４の上方に押さえ板７を配置すると共に、下方にエキスパンドリング８を配置する。そして、図７に示すように、ウエハリング５の上面に押さえ板７を押し付けると同時に、ダイシングテープ４の裏面の周辺部をエキスパンドリング８で上方に押し上げる。このようにすると、ダイシングテープ４は、その中心部から周辺部に向かう強い張力を受けるので、水平方向に弛みなく引き伸ばされる。
次に、この状態でエキスパンドリング８を図８に示すチップ剥離装置１００のステージ１０１上に位置決めし、水平に保持する。このステージ１０１の中央には、図示しない駆動機構によって水平方向および上下方向に移動する吸着駒１０２が配置されている。ダイシングテープ４は、その裏面が吸着駒１０２の上面と対向するように保持される。
図９は、吸着駒１０２の断面図、図１０は、吸着駒１０２の上面近傍の拡大断面図、図１１は、吸着駒１０２の上面近傍の拡大斜視図である。
吸着駒１０２の上面の周辺部には、複数の吸引口１０３と、同心円状に形成された複数の溝１０４とが設けられている。吸引口１０３および溝１０４のそれぞれの内部は、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させる際、図示しない吸引機構によって減圧される。このとき、ダイシングテープ４の裏面が下方に吸引され、吸着駒１０２の上面と密着する。
なお、ダイシングテープ４を下方に吸引する際、上記溝１０４の幅や深さが大きいと、剥離の対象となるチップ１に隣接するチップ１の下方のダイシングテープ４が溝１０４に吸引された際、隣接するチップ１とその下方のダイシングテープ４との界面が溝１０４の上部領域で剥離することがある。特に、比較的粘着力が弱い感圧粘着剤を使用したダイシングテープ４では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ１をダイシングテープ４から剥がしている作業中に、隣接するチップ１がダイシングテープ４から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝１０４の幅や深さをできるだけ小さくし、隣接するチップ１の下方のダイシングテープ４と吸着駒１０２の上面との間にできるだけ隙間が生じないようにすることが有効である。
吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる３個のブロック１１０ａ〜１１０ｃが組み込まれている。３個のブロック１１０ａ〜１１０ｃは、直径が最も大きい第１のブロック１１０ａの内側に、それよりも径の小さい第２のブロック１１０ｂが配置され、さらにその内側に最も径の小さい第３のブロック１１０ｃが配置されている。後述するように、３個のブロック１１０ａ〜１１０ｃは、外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する第１の圧縮コイルばね１１１ａ、中間のブロック１１０ｂと内側のブロック１１０ｃとの間に介在し、上記第１の圧縮コイルばね１１１ａよりもばね定数の大きい第２の圧縮コイルばね１１１ｂ、および内側ブロック１１０ｃに連結され、図示しない駆動機構によって上下動するプッシャ１１２と連動して上下動するようになっている。
上記３個のブロック１１０ａ〜１１０ｃのうち、最も径の大きい外側のブロック１１０ａは、剥離の対象となるチップ１よりも一回り（例えば約０．５ｍｍ〜３ｍｍ程度）径の小さいものを使用するとよい。例えば、チップ１が正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、後述する他の実施の形態で説明するように、チップ１が長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、ブロック１１０ａの上面の外周となる角部がチップ１の外縁よりもわずかに内側に位置するようになるので、チップ１とダイシングテープ４とが剥離する際の起点となる箇所（チップ１の最外周部）に両者を剥離させる力を集中させることができる。
また、ブロック１１０ａの上面は、ダイシングテープ４との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。ブロック１１０ａの上面とダイシングテープ４との接触面積が小さい場合は、ブロック１１０ａの上面によって下から支えられるチップ１の周辺部に大きな曲げ応力が集中するので、チップ１の周辺部が割れる恐れがある。
上記ブロック１１０ａの内側に配置された中間のブロック１１０ｂは、ブロック１１０ａよりも１ｍｍ〜３ｍｍ程度小さい径を有している。また、このブロック１１０ｂよりもさらに内側に配置された最も径の小さいブロック１１０ｃは、中間のブロック１１０ｂよりもさらに１ｍｍ〜３ｍｍ程度小さい径を有している。本実施の形態では、加工の容易さなどを考慮して、中間のブロック１１０ｂおよび内側のブロック１１０ｃのそれぞれの形状を円柱状にしたが、外側のブロック１１０ａと同じく四角柱状あるいはそれに近い形状にしてもよい。３個のブロック１１０ａ〜１１０ｃのそれぞれの上面の高さは、初期状態（ブロック１１０ａ〜１１０ｃの非動作時）においては互いに等しく、また吸着駒１０２の上面周辺部の高さとも等しくなっている。
図１０に拡大して示すように、吸着駒１０２の周辺部と外側のブロック１１０ａとの間、および３個のブロック１１０ａ〜１１０ｃの間には、隙間（Ｓ）が設けられている。これらの隙間（Ｓ）の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒１０２の上面にダイシングテープ４の裏面が接触すると、ダイシングテープ４が下方に吸引され、ブロック１１０ａ〜１１０ｃの上面と密着するようになっている。
上記のような吸着駒１０２を備えたチップ剥離装置１００を使ってチップ１をダイシングテープ４から剥離するには、まず、図１２に示すように、剥離の対象となる１個のチップ１（同図の中央部に位置するチップ１）の真下に吸着駒１０２の中心部（ブロック１１０ａ〜１１０ｃ）を移動させると共に、このチップ１の上方に吸着コレット１０５を移動させる。図示しない移動機構に支持された吸着コレット１０５の底面の中央部には、内部が減圧される吸着口１０６が設けられており、剥離の対象となる１個のチップ１のみを選択的に吸着、保持できるようになっている。
次に、図１３に示すように、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させると共に、前述した吸引口１０３、溝１０４および隙間（Ｓ）の内部を減圧する。これにより、剥離の対象となるチップ１と接触しているダイシングテープ４がブロック１１０ａ〜１１０ｃの上面に密着する。また、このチップ１に隣接する他のチップ１と接触しているダイシングテープ４が吸着駒１０２の上面周辺部に密着する。なお、このとき、吸着駒１０２を僅かに（例えば４００μｍ程度）突き上げると、前述した押さえ板７とエキスパンドリング８によって水平方向の張力が加えられているダイシングテープ４に対して、さらに張力を加えることができるので、吸着駒１０２とダイシングテープ４をより確実に密着させることができる。
また、吸着駒１０２の上昇とほぼ同時に吸着コレット１０５を下降させ、吸着コレット１０５の底面を剥離の対象となるチップ１の上面に接触させてチップ１を吸着すると共に、チップ１を下方に軽く押さえ付ける。このように、吸着駒１０２を使ってダイシングテープ４を下方に吸引する際、吸着コレット１０５を使ってチップ１を上方に吸引すると、ブロック１１０ａ〜１１０ｃの突き上げによるダイシングテープ４とチップ１の剥離を促進させることができる。
次に、図１４に示すように、３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１とダイシングテープ４とを押し上げる。また、この際、チップ１の裏面を、ダイシングテープ４を介してブロック１１０ａ〜１１０ｃの上面（接触面）で支え、チップ１にかかる曲げ応力を軽減するとともに、ブロック１１０ａの上面の外周（角部）を、チップ１の外周よりも内側に配置することにより、チップ１とダイシングテープ４の剥離起点となっている界面に剥離する応力を集中し、チップ１の周縁部をダイシングテープ４から効率的に剥離する。このとき、剥離の対象となるチップ１に隣接する他のチップ１の下方のダイシングテープ４を下方に吸引し、吸着駒１０２の上面周辺部に密着させておくことにより、チップ１の周縁部におけるダイシングテープ４の剥離を促進させることができる。図１５は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。
上記ブロック１１０ａ〜１１０ｃの突き上げ量（ストローク）は、例えば０．７ｍｍ程度であるが、チップ１のサイズに応じて増減することが望ましい。すなわち、チップ１のサイズが大きい場合は、チップ１とダイシングテープ４との接触面積が大きく、従って両者の粘着力も大きいので、突き上げ量を増やす必要がある。他方、チップ１のサイズが小さい場合は、チップ１とダイシングテープ４との接触面積が小さく、従って両者の粘着力も小さいので、突き上げ量を少なくしても容易に剥離する。なお、ダイシングテープ４に塗布されている感圧粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ１のサイズが同じ場合でも、粘着力の大きい感圧粘着剤を使用している場合には、突き上げ量を増やす必要がある。
また、ブロック１１０ａ〜１１０ｃを上方に突き上げてチップ１の裏面に荷重を加える際は、チップ１の最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ１の最外周部は、前述したダイシングブレード６を使ってウエハ１Ａをダイシングした際に生じた微細なクラックが残留している。そのため、ブロック１１０ａ〜１１０ｃを上方に突き上げた際にチップ１の最外周部に、チップ１の外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ１が割れる恐れがある。本実施の形態では、チップ１のサイズより一回り小さい上面を有するブロック１１０ａを使って、チップ１の最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ１の周縁部全体をダイシングテープ４から均等に剥離することができる。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げるには、図１６に示すように、プッシャ１１２を上方に押し上げることによって、プッシャ１１２に連結された内側のブロック１１０ｃを押し上げる。これにより、内側ブロック１１０ｃと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられ、さらに外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ａのばね力によって外側のブロック１１０ａが押し上げられるので、３個のブロック１１０ａ〜１１０ｃが同時に押し上げられる。そして、外側のブロック１１０ａの一部（図の矢印で示す面）が吸着駒１０２の周辺部と接触することによって、ブロック１１０ａ〜１１０ｃの上昇が停止する。このとき、剥離の対象となるチップ１の大部分の領域は、３個のブロック１１０ａ〜１１０ｃの上面によって支えられており、ブロック１１０ａの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との界面での剥離が効率的に進行する。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね１１１ａが収縮しないような弱い力でプッシャ１１２がブロック１１０ｃを押し上げる。このようにすると、外側のブロック１１０ａの一部が吸着駒１０２の周辺部と接触した後に、中間のブロック１１０ｂと内側のブロック１１０ｃがさらに上方に突き上ることはない。
また、圧縮コイルばね１１１ａは、少なくともダイシングテープ４の張力に抗してブロック１１０ａを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね１１１ａのばね力がダイシングテープ４の張力よりも小さい場合は、プッシャ１１２を押し上げても外側のブロック１１０ａが持ち上がらないので、外側のブロック１１０ａの上面によってチップ１を支えることができなくなる。この場合は、チップ１とダイシングテープ４との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ１に過大な曲げ応力が加わってチップ１が割れてしまうといった問題を引き起こす可能性がある。
次に、図１７に示すように、中間のブロック１１０ｂと内側のブロック１１０ｃとを同時に上方に突き上げてダイシングテープ４を押し上げる。これにより、チップ１を支えるブロック１１０ｂの上面の外周（角部）の位置が、ブロック１１０ａによって支えられていた状態に比較して、より内側に移るため、チップ１とダイシングテープ４との剥離がブロック１１０ｂの上面の外周より外側の領域からチップ１の中心方向へと進行する。図１８は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。
２個のブロック１１０ｂ、１１０ｃを同時に上方に突き上げるには、図１９に示すように、プッシャ１１２を押し上げることによって、プッシャ１１２に連結されたブロック１１０ｃをさらに押し上げる。このとき、圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられるので、２個のブロック１１０ｂ、１１０ｃが同時に押し上げられる。そして、中間のブロック１１０ｂの一部（図の矢印で示す面）が外側のブロック１１０ａと接触した時点でブロック１１０ｂ、１１０ｃの上昇が停止する。また、プッシャ１１２がブロック１１０ｃを押し上げる力は、ばね力が弱い圧縮コイルばね１１１ａは収縮するが、ばね力が強い圧縮コイルばね１１１ｂは収縮しない大きさとする。これにより、中間のブロック１１０ｂの一部が外側のブロック１１０ａと接触した後、内側のブロック１１０ｃがさらに上方に突き上ることはない。
２個のブロック１１０ｂ、１１０ｃを上方に突き上げる際には、チップ１とダイシングテープ４との剥離を促進させるために、ブロック１１０ａ〜１１０ｃの隙間（Ｓ）の内部を減圧することによって、チップ１と接触しているダイシングテープ４を下方に吸引する。また、溝１０４の内部を減圧し、吸着駒１０２の上面周辺部に接するダイシングテープ４を吸着駒１０２の上面に密着させる（図１７）。
次に、図２０に示すように、内側のブロック１１０ｃをさらに上方に突き上げてダイシングテープ４の裏面を押し上げ、ブロック１１０ｃの上面でチップ１の裏面を支える。図２１は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。内側のブロック１１０ｃを上方に突き上げるには、図２２に示すように、圧縮コイルばね１１１ｂが収縮するような強い力でブロック１１０ｃを押し上げる。これにより、ダイシングテープ４と接触しているブロック１１０ｃの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との剥離が進行する。
続いて、図２３に示すように、ブロック１１０ｃを下方に引き下げると共に、吸着コレット１０５を上方に引き上げることにより、チップ１をダイシングテープ４から剥がす作業が完了する。
上記ブロック１１０ｃの上面は、ブロック１１０ｃを上方に突き上げた際、吸着コレット１０５の吸引力だけでチップ１がダイシングテープ４から剥がれる程度に面積を小さくしておく必要がある。ブロック１１０ｃの上面の面積が大きいと、チップ１とダイシングテープ４との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット１０５がチップ１を吸引する力だけではチップ１をダイシングテープ４から剥がせない。
一方、ブロック１１０ｃの上面の面積を小さくした場合は、ブロック１１０ｃがダイシングテープ４の裏面を押し上げる際、チップ１の狭い領域（中央部分）に強い荷重が集中的に加わるので、極端な場合にはチップ１が割れる恐れがある。そこで、ブロック１１０ｃを突き上げる際は、突き上げ速度を遅くしたり、ブロック１１０ｃの上面がダイシングテープ４と接触している時間を短くしたり、ブロック１１０ｃの突き上げ量（ストローク）を少なく（例えば０．２ｍｍ〜０．４ｍｍ程度）したりすることによって、チップ１の狭い領域に強い荷重が加わらないようにすることが望ましい。
また、吸着コレット１０５の吸引力を大きくする一つの方法として、吸着コレット１０５の引き上げ速度を遅くすることが有効である。チップ１の一部がダイシングテープ４に密着した状態で吸着コレット１０５を急速に引き上げると、吸着コレット１０５の底面とチップ１の上面とに隙間が生じ、吸着コレット１０５の内部の真空度が低下するので、チップ１を吸引する力が低下してしまう。他方、吸着コレット１０５の引き上げ速度を遅くした場合は、チップ１をダイシングテープ４から剥がすのに要する時間が長くなる。そこで吸着コレット１０５の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ１とダイシングテープ４との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット１０５の底面の面積をブロック１１０ｃの上面の面積より大きくすることも、吸着コレット１０５の吸引力を大きくする有効な方法である。
このように、吸着コレット１０５の吸引力を大きくすることにより、チップ１とダイシングテープ４との接触面積が比較的大きい場合であっても、吸着コレット１０５の吸引力だけでチップ１をダイシングテープ４から剥がすことが可能となるので、剥離時間を短縮することができると共に、ブロック１１０ｃの上面の面積を小さくした場合に生じる上記の問題を回避することができる。
また、チップ１が吸着コレット１０５によって下方に押さえ付けられた状態でブロック１１０ｃを下方に引き下げると、吸着コレット１０５も下方に移動するために、チップ１がブロック１１０ｃに当たって割れる恐れがある。従って、ブロック１１０ｃを下方に引き下げる際は、その直前に吸着コレット１０５を引き上げるか、少なくとも吸着コレット１０５が下方に移動しないように、その位置を固定しておくことが望ましい。
このようにして、ダイシングテープ４から剥離されたチップ１は、吸着コレット１０５に吸着、保持されて次工程（ペレット付け工程）に搬送される。そして、チップ１を次工程に搬送した吸着コレット１０５がチップ剥離装置１００に戻ってくると、前記図１２〜図２３に示した手順に従って、次のチップ１がダイシングテープ４から剥がされる。以後、同様の手順に従ってチップ１が１個ずつダイシングテープ４から剥がされる。
図２４に示すように、ペレット付け工程に搬送されたチップ１は、接着剤１０などを介して配線基板１１上に実装され、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。
次に、図２５に示すように、配線基板１１上に実装されたチップ１の上に接着剤１０などを介して第２のチップ１４が積層され、Ａｕワイヤ１５を介して配線基板１１の電極１６と電気的に接続される。第２のチップ１４は、チップ１と異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ４から剥がされた後、ペレット付け工程に搬送されてチップ１の上に積層される。
その後、配線基板１１をモールド工程に搬送し、図２６に示すように、チップ１、１４をモールド樹脂１７で封止することによって、積層パッケージ１８が完成する。
なお、本実施の形態では、剥離の対象となるチップ１が外側のブロック１１０ａよりも一回り大きい場合について説明したが、例えば図２７（ａ）に示すように、剥離の対象となるチップ１が外側のブロック１１０ａより小さく、中間のブロック１１０ｂより大きい場合には、図２７（ｂ）に示すように、まず中間のブロック１１０ｂを突き上げてチップ１の周縁部をダイシングテープ４から剥がし、次に、図２７（ｃ）に示すように、内側のブロック１１０ｃを突き上げてチップ１の中央部をダイシングテープ４から剥がすこともできる。この場合は、例えば吸着駒１０２と外側のブロック１１０ａとの間にスペーサを挟んでおき、プッシャ１１２を押し上げても外側のブロック１１０ａが持ち上がらないようにしておく。
なお、本実施の形態では、３個のブロック（１１０ａ〜１１０ｃ）を使ってチップを剥離する方法を説明したが、ブロックの数は３個に限定されるものではなく、剥離の対象となるチップ１のサイズが大きい場合には、４個以上のブロックを使ってもよい。また、剥離の対象となるチップ１のサイズが非常に小さい場合には、２個のブロックを使ってもよい。
（実施の形態２）
前記実施の形態１では、まず最初に３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げ、次に中間のブロック１１０ｂと内側のブロック１１０ｃをさらに上方に突き上げ、最後に内側のブロック１１０ｃをさらに上方に突き上げることによって、チップ１とダイシングテープ４とを剥離する方法を採用している。
これに対し、本実施の形態では、図２８に示すように、まず最初に、３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げることによって、チップ１の周縁部全体をダイシングテープ４から均等に剥がした後、図２９に示すように、外側のブロック１１０ａを下げることによって、チップ１とダイシングテープ４との剥離をチップ１の中心方向へ進行させる。そして最後に、図３０に示すように、中間のブロック１１０ｂを下げ、チップ１とダイシングテープ４との剥離をチップ１の中心方向へさらに進行させることによって、チップ１をダイシングテープ４から完全に剥がす。
上記した方法は、前記実施の形態１に較べてブロック１１０ａ〜１１０ｃの突き上げ量（ストローク）が少なく済む反面、中間のブロック１１０ｂと内側のブロック１１０ｃとがダイシングテープ４に及ぼす張力が小さくなる。従って、例えばチップ１のサイズが大きい場合や、ダイシングテープ４に塗布されている感圧粘着剤の粘着力が強い場合など、ダイシングテープ４を吸着駒１０２によって下方に吸引する力や、チップ１を吸着コレット１０５によって上方に吸引する力に較べて、チップ１とダイシングテープ４との粘着力が相対的に大きい場合には、チップ１の剥離が困難になる。
また、上記した方法は、３個のブロック１１０ａ〜１１０ｃを上下動させる駆動機構が複数系統必要となるので、吸着駒１０２の構造が複雑になる。
（実施の形態３）
前記実施の形態１では、剥離の対象となるチップ１が正方形である場合について説明したが、縦と横の長さが異なる長方形のチップ１を剥離する場合には、例えば図３１に示すように、大きさが異なる３個の長方形のブロック２１０ａ〜２１０ｃを使用する。これにより、チップ１にかかる曲げ応力を軽減しながら、チップ１とダイシングテープ４との剥離起点に応力を集中させ、効率的に剥離を進行させることができる。このとき、最も径の大きい外側のブロック２１０ａは、剥離の対象となるチップ１よりも一回り径の小さいものを使用し、チップ１の最外周部に強い荷重がかからないようにすることが望ましい。
長方形のブロック２１０ａ〜２１０ｃを使用してチップ１を剥離する場合は、まず図３２（ａ）に示すように、３個のブロック２１０ａ〜２１０ｃを同時に上方に突き上げ、次に図３２（ｂ）に示すように、中間のブロック２１０ｂと内側のブロック２１０ｃをさらに上方に突き上げ、最後に図３２（ｃ）に示すように、内側のブロック２１０ｃをさらに上方に突き上げればよい。あるいは、前記実施の形態２のように、３個のブロック２１０ａ〜２１０ｃを同時に上方に突き上げた後、外側のブロック２１０ａを下げ、次に中間のブロック２１０ｂを下げる方法を採用してもよい。
図３３は、５つの長方形のブロックを平行に並べてブロック３１０ａ〜３１０ｃを構成した例であり、中央の１つのブロックが内側のブロック３１０ｃを構成し、その両側の２つのブロックが中間のブロック３１０ｂを構成し、最も外側の２つのブロックが外側のブロック３１０ａを構成している。
このブロック３１０ａ〜３１０ｃを使用してチップ１を剥離する場合は、まず図３４（ａ）に示すように、５個のブロック３１０ａ〜３１０ｃを同時に上方に突き上げ、次に図３４（ｂ）に示すように、中間の２個のブロック３１０ｂと内側の１個のブロック３１０ｃをさらに上方に突き上げ、最後に図３４（ｃ）に示すように、内側の１個のブロック３１０ｃをさらに上方に突き上げる。あるいは、前記実施の形態２のように、ブロック３１０ａ〜３１０ｃを同時に上方に突き上げた後、外側のブロック３１０ａを下げ、次に中間のブロック３１０ｂを下げてもよい。
この例では、ブロック３１０ａ〜３１０ｃの長辺の長さが同じであるために、チップ１の全体に均等な荷重を加えることができず、特に内側のブロック３１０ｃがチップ１の短辺側周縁部に大きな荷重を及ぼす畏れがあるために、チップ１のサイズが大きい場合や、ダイシングテープ４に塗布されている感圧粘着剤の粘着力が強い場合は、チップ１が割れ易くなるので注意を要する。また、内側のブロック３１０ｃの面積が図３１に示した例に較べて大きくなるので、例えばブロック３１０ｃの上面外周（角部）にフィレットを形成するなどして面積を小さくすることにより、チップ１をダイシングテープ４から剥がし易くすることが望ましい。
内側のブロック３１０ｃの面積を小さくする方法としては、例えば図３５に示すように、ブロック３１０ｃの中央部に切り欠き溝３１１を設けたり、例えば図３６に示すように、ブロック３１０ｃの中央部の幅を両端部の幅よりも狭くしたりする方法もある。
図３７は、外側のブロック４１０ａの内側に３つの矩形のブロックを並べた例である。３つの矩形のブロックは、長方形のチップ１の長辺方向に沿って並べられており、真ん中の１個が内側のブロック４１０ｃ、その両側の２個が中間のブロック４１０ｂをそれぞれ構成している。
このブロック４１０ａ〜４１０ｃを使用してチップ１を剥離する場合は、まず図３８（ａ）に示すように、４個のブロック４１０ａ〜４１０ｃを同時に上方に突き上げ、次に図３８（ｂ）に示すように、中間の２個のブロック４１０ｂと内側の１個のブロック４１０ｃをさらに上方に突き上げ、最後に図３８（ｃ）に示すように、内側の１個のブロック４１０ｃをさらに上方に突き上げる。あるいは、前記実施の形態２のように、４個のブロック４１０ａ〜４１０ｃを同時に上方に突き上げた後、外側のブロック４１０ａを下げ、次に中間の２個のブロック４１０ｂを下げる方法を採用してもよい。
この例では、図３８（ａ）に示す工程と図３８（ｂ）に示す工程でチップ１の大部分が剥離され、図３８（ｃ）に示す工程でチップ１の割れを防ぐ最小面積の領域が剥離される。中間のブロック４１０ｂと内側のブロック４１０ｃは、上面の面積を同じにしておくと、ブロック４１０ｂ、ブロック４１０ｃの加工が容易になる。
（実施の形態４）
図３９は、本実施の形態で使用する吸着駒５０２の断面図、図４０は、この吸着駒５０２の上面近傍の拡大斜視図である。
吸着駒５０２の中心部には、ブロック５１０ａが配置されており、ブロック５１０ａの内側には、このブロック５１０ａよりも径の小さい振動ブロック５１０ｂが配置されている。
吸着駒５０２の上面の周辺部には、複数の吸引口５０３と、同心円状に形成された複数の溝５０４とが設けられている。前記実施の形態１の吸着駒１０２と同様、吸引口５０３および溝５０４のそれぞれの内部は、吸着駒５０２を上昇させてその上面をダイシングテープ４の裏面に接触させる際、図示しない吸引機構によって減圧される。これによって、ダイシングテープ４の裏面が下方に吸引され、吸着駒５０２の上面と密着する。
外側のブロック５１０ａは、前記実施の形態１の吸着駒１０２に組み込まれた３個のブロック１１０ａ〜１１０ｃのうち、最も径の大きい外側のブロック１１０ａとほぼ同様の構造、機能を有している。ブロック５１０ａの寸法は、剥離の対象となるチップ１の寸法より少し（例えば約０．５ｍｍ〜３ｍｍ程度）小さいことが望ましいが、チップ１の寸法より３ｍｍ以上小さいもの、あるいは逆にチップ１の寸法より大きいものであってもよい。また、ブロック５１０ａの上面の形状は、チップ１が正方形である場合には正方形とし、チップ１が長方形である場合には、長方形とすることが望ましい。
図４１は、上記ブロック５１０ａの内側に配置された振動ブロック５１０ｂの外形を示す側面図である。振動ブロック５１０ｂは、円柱状の振動子５１２とその一端部に固定された共鳴部５１３とで構成されている。共鳴部５１３は、その内部に組み込まれた圧電素子５１４から発生する縦振動を共鳴させてその振幅を増幅する部分であり、振動子５１２は、共鳴部５１３で増幅された縦振動に共振して振動する部分である。振動子５１２は、その先端部がダイシングテープ４の下面に接触することにより、ダイシングテープ４に対して縦方向（ダイシングテープ４の下面に垂直な方向）の振動を印加する。
上記振動子５１２の好ましい発振周波数は１ｋＨｚ〜１００ｋＨｚの範囲、振幅は１μｍ〜５０μｍの範囲である。周波数が１ｋＨｚ未満でもチップ１の剥離は可能であるが、剥離に長時間を要するので実用的でない。同様に、振幅が１μｍ未満でも剥離は可能であるが、剥離に長時間を要する。一方、周波数が１００ｋＨｚを超えると、振動エネルギーによるダイシングテープ４の発熱量が増えるなどの副作用が顕在化する。また、振幅が５０μｍを超えると、特にチップ１が極めて薄い場合には、割れが発生したり、集積回路がダメージを受けたりする。本実施の形態では、振動子５１２の発振周波数を６０ｋＨｚ、振幅を２０μｍに設定する。
このように、本実施の形態の吸着駒５０２には、２個のブロック（ブロック５１０ａ、振動ブロック５１０ｂ）が組み込まれている。そして、ブロック５１０ａの内側に配置された振動ブロック５１０ｂがダイシングテープ４に対して縦方向の振動を印加するように構成されている。
ブロック５１０ａと振動ブロック５１０ｂを上方に突き上げる機構は、前記実施の形態１で説明した機構と基本的に同じである。すなわち、ブロック５１０ａと振動ブロック５１０ｂとを同時に上方に突き上げるには、図４２に示すように、振動ブロック５１０ｂに連結された駆動機構（図示せず）を使って振動ブロック５１０ｂを上方に押し上げる。これにより、振動ブロック５１０ｂに固定されたストッパ５１５とブロック５１０ａとの間に介在する圧縮コイルばね５１１のばね力によって、ブロック５１０ａも押し上げられる。そして、ブロック５１０ａの一部（図の矢印で示す箇所）が吸着駒５０２の周辺部と接触することによって、ブロック５１０ａと振動ブロック５１０ｂの上昇が停止される。
続いて、図４３に示すように、圧縮コイルばね５１１が収縮するような強い力で振動ブロック５１０ｂをさらに押し上げると、振動ブロック５１０ｂの上面がブロック５１０ａの上面よりも上方に突き上げられる。そして、ストッパ５１５の上端部（図の矢印で示す箇所）が吸着駒５０２の周辺部と接触することによって、振動ブロック５１０ｂの上昇が停止される。
次に、上記吸着駒５０２を使用してチップ１をダイシングテープ４から剥離する方法を図４４〜図４８を用いて説明する。ここで、剥離の対象となるチップ１は、前記実施の形態１で用いたものと同じ正方形のチップ１である。また、ダイシングテープ４は、前記実施の形態１で用いたものと同じＵＶ硬化型粘着テープである。ブロック５１０ａは、前記実施の形態１のブロック１１０ａと同じく、剥離の対象となるチップ１よりも一回り（例えば約０．５ｍｍ〜３ｍｍ程度）径の小さいものを使用する。
まず、図４４に示すように、剥離の対象となる１個のチップ１（同図の中央部に位置するチップ１）の真下に吸着駒５０２の中心部（ブロック５１０ａおよび振動ブロック５１０ｂ）を移動させると共に、このチップ１の上方に吸着コレット１０５を移動させる。このとき、ブロック５１０ａと振動ブロック５１０ｂは、それらの上面の高さが等しくなるように調整しておく。また、この時点では、振動ブロック５１０ｂを振動させない。
次に、図４５に示すように、吸着駒５０２を上昇させてその上面をダイシングテープ４の裏面に接触させると共に、吸引口５０３、溝５０４および隙間（Ｓ）の内部を減圧する。これにより、剥離の対象となるチップ１と接触しているダイシングテープ４がブロック５１０ａと振動ブロック５１０ｂのそれぞれの上面に密着する。
次に、図４６に示すように、ブロック５１０ａと振動ブロック５１０ｂとを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１とダイシングテープ４とを押し上げる。また、これと同時に、振動ブロック５１０ｂを振動させることによって、ダイシングテープ４に対して縦方向の振動を印加する。
上記のように、ダイシングテープ４の下面に振動ブロック５１０ｂを接触させて縦方向の振動を印加すると、チップ１とダイシングテープ４との剥離起点となるチップ１の外周部にこの振動が伝わる。その結果、ブロック５１０ａの上面の外周（角部）より外側の領域において、チップ１とダイシングテープ４との剥離が急速に進行する。
なお、図４６に示す工程において、ブロック５１０ａと振動ブロック５１０ｂとを同時に上方に突き上げる動作中に、振動ブロック５１０ｂによって振動を印可する事も可能である。ブロック５１０ａと振動ブロック５１０ｂの上面の高さが等しい状態で、振動ブロック５１０ｂを縦方向に振動させると、振動ブロック５１０ｂの上面は、ブロック５１０ａの上面に対して、最大で振動の振幅の１／２（１０μｍ）だけ高くなる。そこで、あらかじめ、振動ブロック５１０ｂの上面をブロック５１０ａの上面に対して振幅の１／２以上高くした状態で、ブロック５１０ａと振動ブロック５１０ｂを上昇させると、振動ブロック５１０ｂを縦方向に振動させた時に、振動エネルギーがダイシングテープ４により有効に伝わる。また、あらかじめ、振動ブロック５１０ｂの上面をブロック５１０ａの上面に対して０〜振幅の１／２の範囲で高くしておくことにより、ダイシングテープ４に伝わる振動エネルギーの量を微調整することができる。
次に、図４７に示すように、振動ブロック５１０ｂを振動させながらさらに上方に突き上げてダイシングテープ４の裏面を押し上げる。これにより、チップ１とダイシングテープ４との剥離がさらに進行し、チップ１とダイシングテープ４との接触領域がチップ１の中心部の狭い領域だけとなるので、チップ１は、吸着コレット１０５の吸引力だけでダイシングテープ４から剥がれるようになる。
次に、図４８に示すように、振動ブロック５１０ｂの振動を停止して下方に引き下げると共に、チップ１を吸引した吸着コレット１０５を上方に引き上げることにより、チップ１をダイシングテープ４から剥がす作業が完了する。
このように、チップ１をダイシングテープ４をから剥がす際、チップ１とダイシングテープ４との接着界面に対して垂直方向の振動を加えることにより、剥離を促進させることができるので、前記実施の形態１のようなブロック１１０ａ〜１１０ｃの突き上げだけでチップ１をダイシングテープ４をから剥がす方法に較べて、チップ１の剥離作業を迅速に行うことが可能となる。
また、前記実施の形態１のように、３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加える場合、チップ１とダイシングテープ４との剥離量は、最大でもチップ１の最外周部から内側に向かって０．７ｍｍ程度が限界である（ＵＶ硬化型粘着テープの場合）。これに対し、本実施の形態のように、ブロック５１０ａと振動ブロック５１０ｂを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加える際に、ダイシングテープ４に対して縦方向の振動を印加する場合は、チップ１とダイシングテープ４との剥離量が、チップ１の最外周部から内側に向かって最大２ｍｍ〜３ｍｍ程度にまで増加する。
従って、本実施の形態によれば、前記実施の形態１のようなブロック１１０ａ〜１１０ｃの突き上げだけでチップ１をダイシングテープ４をから剥がす方法に較べて、ブロックの数を減らすことができるので、吸着駒の部品点数を削減することができる。
また、本実施の形態によれば、一回の突き上げ工程で得られるチップ１とダイシングテープ４との剥離量が大きいことから、チップ１のサイズや形状が変わった場合でも、ブロック５１０ａと振動ブロック５１０ｂの交換頻度を減らすことができる。すなわち、チップ１のサイズや形状が変わった時にブロックを交換する手間が省けるので、吸着駒の汎用性が向上する。
また、本実施の形態のように、チップ１とダイシングテープ４との接着界面に振動を加えてチップ１の剥離を加速する方式によれば、前記実施の形態１に較べて外側のブロックの突き上げ量（ストローク）を少なくすることができる。これにより、外側のブロックを突き上げた際に、剥離の対象となるチップ１に隣接したチップ１の下部のダイシングテープ４が持ち上げられ、このチップ１が割れてしまう不具合を抑制することができる。
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態１〜４では、ダイシングテープがＵＶ硬化型粘着テープである場合について説明したが、実施の形態１〜３で説明した突き上げ方式は、ダイシングテープが非ＵＶ硬化型粘着テープである場合にも適用することができる。
また、前記図２４に示すように、ダイシングテープから剥がしたチップ１は、接着剤１０を介して配線基板１１上に実装されるが、あらかじめチップ１の裏面にダイ・アタッチ・フィルム(Die Attach Film)と呼ばれる粘着剤付きテープを貼り付けておき、このダイ・アタッチ・フィルムを加熱してチップ１を配線基板１１に接着する方法もある。
この場合は、ウエハの裏面にダイ・アタッチ・フィルムを貼り付け、このダイ・アタッチ・フィルムにダイシングテープを貼り付けた状態でダイシングを行った後、ダイ・アタッチ・フィルム付きチップをダイシングテープから剥離する作業を行う。前記実施の形態１〜３で説明した突き上げ方式は、このようなダイ・アタッチ・フィルム付きチップをダイシングテープから剥離する場合にも適用することができる。
一方、ダイシングテープが非ＵＶ硬化型粘着テープの場合は、ブロックの突き上げによってテープから剥離したチップに振動が加わると、チップとテープが再付着してしまうので、振動による剥離速度の向上効果は余り期待できない。従って、前記実施の形態４で説明した突き上げ／振動併用方式の吸着駒を使って、非ＵＶ硬化型粘着テープからチップを剥がす場合は、振動ブロック（５１０ｂ）に振動を印加せず、２個のブロック（ブロック５１０ａ、振動ブロック５１０ｂ）の突き上げだけでチップを剥がせばよい。
また、ダイ・アタッチ・フィルム付きチップのように、弾性率の低い粘着フィルムがチップの裏面に貼り付けられている場合、これに振動を加えると、振動エネルギーの一部が熱エネルギーに変換されて粘着フィルムの温度が上昇する結果、粘着フィルムがさらに低弾性化、高粘着化し、フィルムとダイシングテープとの剥離が困難になる。
そこで、前記実施の形態４で説明した突き上げ／振動併用方式の吸着駒を使って、ダイシングテープからダイ・アタッチ・フィルム付きチップを剥がす場合は、まずブロックの突き上げだけ（またはブロックの突き上げと弱い振動の併用）でフィルムとダイシングテープとを剥離し、フィルムとダイシングテープの接触面積が小さくなった時点で強い振動を印加して剥離を加速すればよい。特に、剥離の対象となるチップのサイズが小さく、フィルムとダイシングテープとの接触面積が小さい場合は、振動エネルギーが熱エネルギーに変換されて粘着剤の温度が上昇する前に剥離が完了するので、前記実施の形態４の突き上げ／振動併用方式を用いた方が、突き上げ単独方式よりも短時間で剥離を行うことができる。
前記実施の形態においては、厚さが数十μｍの薄いチップに適用した場合について説明したが、１００μｍ以上の厚いチップに対して本発明を適用してもよい。
チップ１として、例えばフラッシュメモリのように、紫外線の照射によって問題を起こす可能性のあるものを採用した場合には、特に、非ＵＶ硬化型粘着テープを使用し、剥離工程に先立って紫外線照射工程を行わないようにすることが望ましい。また、フラッシュメモリを採用した半導体装置は、フラッシュメモリの大容量化のために、チップを積層して搭載する場合があるが、そのような場合に要求されるチップ１の薄型化を実現するためにも、本発明を適用して、剥離工程においてチップ１にかかる曲げ応力を緩和することの必然性は高い。
本発明は、半導体製造工程のうち、粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープから剥離する工程に適用して有効な技術である。
本発明の一実施の形態である半導体装置の製造に用いる半導体チップの斜視図である。 半導体ウエハの研削工程を示す側面図である。 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。 半導体ウエハのダイシング工程を示す側面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。 ダイシングテープをウエハリングを押さえ板とエキスパンドリングで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。 ダイシングテープを貼り付けた半導体チップの剥離方法を説明するチップ剥離装置の要部断面図である。 チップ剥離装置の吸着駒を示す断面図である。 吸着駒の上面近傍の拡大断面図である。 吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップのペレット付け工程を示す配線基板の断面図である。 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。 半導体チップの樹脂封止工程を示す配線基板の断面図である。 （ａ）〜（ｃ）は、半導体チップの剥離方法の他の例を説明する吸着駒の上面近傍の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法の他の例を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法の他の例を説明する吸着駒の上面近傍の拡大断面図である。 本発明の他の実施の形態である吸着駒の上面近傍の拡大断面図である。 （ａ）〜（ｃ）は、図３１に示す吸着駒を用いた半導体チップの剥離方法を説明する吸着駒の上面近傍の斜視図である。 本発明の他の実施の形態である吸着駒の上面近傍の拡大断面図である。 （ａ）〜（ｃ）は、図３３に示す吸着駒を用いた半導体チップの剥離方法を説明する吸着駒の上面近傍の斜視図である。 本発明の他の実施の形態である吸着駒の上面近傍の拡大斜視図である。 本発明の他の実施の形態である吸着駒の上面近傍の拡大斜視図である。 本発明の他の実施の形態である吸着駒の上面近傍の拡大斜視図である。 （ａ）〜（ｃ）は、図３７に示す吸着駒を用いた半導体チップの剥離方法を説明する吸着駒の上面近傍の斜視図である。 本発明の他の実施の形態である吸着駒の断面図である。 図３９に示す吸着駒の上面近傍の拡大斜視図である。 図３９に示す吸着駒に取り付けられた振動ブロックの外形を示す側面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。
符号の説明
１ 半導体チップ
１Ａ 半導体ウエハ
１Ａ’ チップ形成領域
２ ボンディングパッド
３ バックグラインドテープ
４ ダイシングテープ（感圧テープ）
５ ウエハリング
６ ダイシングブレード
７ 押さえ板
８ エキスパンドリング
１０ 接着剤
１１ 配線基板
１２ Ａｕワイヤ
１３ 電極
１４ 半導体チップ
１５ Ａｕワイヤ
１６ 電極
１７ モールド樹脂
１８ 積層パッケージ
１００ チップ剥離装置
１０１ ステージ
１０２ 吸着駒
１０３ 吸引口
１０４ 溝
１０５ 吸着コレット
１０６ 吸着口
１１０ａ〜１１０ｃ ブロック
１１１ａ、１１１ｂ 圧縮コイルばね
１１２ プッシャ
２１０ａ〜２１０ｃ ブロック
３１０ａ〜３１０ｃ ブロック
３１１ 切り欠き溝
４１０ａ〜４１０ｃ ブロック
５０２ 吸着駒
５０３ 吸引口
５０４ 溝
５１０ａ ブロック
５１０ｂ 振動ブロック
５１１ 圧縮コイルばね
５１２ 振動子
５１３ 共鳴部
５１４ 圧電素子
５１５ ストッパ
Ｓ 隙間

Claims (25)

  1. 主面に集積回路が形成された半導体ウエハの裏面に粘着テープを貼り付けた後、前記半導体ウエハをダイシングして複数の半導体チップに分割する工程と、
    前記粘着テープに貼り付けられた前記複数の半導体チップのうち、剥離の対象となる半導体チップの上面を吸着コレットで吸着、保持した状態で、前記剥離の対象となる半導体チップの下方の前記粘着テープに上向きの荷重を加えることにより、前記半導体チップを前記粘着テープから剥離する工程とを含み、
    前記粘着テープに荷重を加える工程は、第１の上面と、前記第１の上面の周囲の角部とを有する第1の突き上げブロックと、前記第１の上面の内側に配置された第２の上面と、前記第２の上面の周囲の角部とを有する第２の突き上げブロックとを準備する工程と、
    前記第１および第２の上面を、前記粘着テープの裏面に同時に突き当てることによって、前記粘着テープを上方に押し上げる第１工程と、
    前記第１工程の後、前記第２の上面を、前記第１の上面よりも上方に突き上げることによって、前記粘着テープをさらに上方に押し上げる第２工程とを含んでいることを特徴とする半導体装置の製造方法。
  2. 前記粘着テープは、テープ基材と、前記テープ基材の一面に塗布された感圧粘着剤とからなることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体チップの厚さは、１００μｍ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第１および第２の上面の面積が前記半導体チップの面積より小さいことを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第１および第２の突き上げブロックのそれぞれの間には、隙間が設けられており、前記半導体チップに荷重を加える際、前記隙間の内部を減圧することによって、前記半導体チップの裏面の前記粘着テープを下方に吸引することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記粘着テープに荷重を加える工程において、前記剥離の対象となる半導体チップに隣接する他の半導体チップの裏面上の前記粘着テープを下方に吸引することを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第１の上面および第２の上面は平坦であることを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記半導体チップは、縦と横の長さが異なる長方形であり、前記第１の突き上げブロックの前記上面は、縦と横の長さが異なる長方形であることを特徴とする請求項４記載の半導体装置の製造方法。
  9. 前記第１の上面の曲率半径および前記第２の上面の曲率半径は、それぞれの上面の角部の曲率半径に比較して大きいことを特徴とする請求項１記載の半導体装置の製造方法。
  10. 前記第２の上面による前記粘着テープの押し上げ時間は、前記第１の上面による前記粘着テープの押し上げ時間よりも短いことを特徴とする請求項１記載の半導体装置の製造方法。
  11. 前記第２の上面による前記粘着テープの押し上げ速度は、前記第１の上面による前記粘着テープの押し上げ速度よりも遅いことを特徴とする請求項１記載の半導体装置の製造方法。
  12. 前記複数の突き上げブロックを用いて前記粘着テープに荷重を加える際、前記半導体チップを吸着、保持する前記吸着コレットを前記半導体チップの上面に押し付けることによって、前記半導体チップに下向きの荷重を加えることを特徴とする請求項１記載の半導体装置の製造方法。
  13. 前記第２の上面を突き上げる工程の後、前記半導体チップを吸着、保持している前記吸着コレットを上方に引き上げ、次いで前記第２の突き上げブロックを下方に下げることを特徴とする請求項４記載の半導体装置の製造方法。
  14. 前記第２の上面の一部に切り欠き溝が設けられていることを特徴とする請求項８記載の半導体装置の製造方法。
  15. 前記第２の上面の形状が長方形であり、前記上面の中央部の幅が他部の幅よりも狭いことを特徴とする請求項８記載の半導体装置の製造方法。
  16. 前記半導体チップの上面と前記吸着コレットとが接触する部分の面積を、前記第２の突き上げブロックの前記第２の上面の面積より大きくすることを特徴とする請求項１記載の半導体装置の製造方法。
  17. 前記第２工程の後、前記半導体チップを前記吸着コレットの吸引力で上方に引き上げる第３工程と、前記第２の突き上げブロックの前記第２の上面を下方に下げる第４工程とをさらに有し、
    前記第３工程を前記第４工程に先立って行うことを特徴とする請求項１記載の半導体装置の製造方法。
  18. 前記第３工程において、前記半導体チップを上方に引き上げる速度を可変にすることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 主面に集積回路が形成された半導体ウエハの裏面に粘着テープを貼り付けた後、前記半導体ウエハをダイシングして複数の半導体チップに分割する工程と、
    前記粘着テープに貼り付けられた前記複数の半導体チップのうち、剥離の対象となる半導体チップの上面を吸着コレットで吸着、保持した状態で、前記剥離の対象となる半導体チップの下方の前記粘着テープに上向きの荷重と振動とを加えることにより、前記半導体チップを前記粘着テープから剥離する工程とを含み、
    第１の上面と、前記第１の上面の周囲の角部とを有する第1の突き上げブロックと、
    前記第１の上面の内側に配置された第２の上面と、前記第２の上面の周囲の角部と、発振手段とを有する第２の突き上げブロックとを準備する工程と、
    前記第１および第２の上面を、前記粘着テープの裏面に同時に突き当てることによって、前記粘着テープを上方に押し上げる第１工程と、
    前記第１工程の後、または前記第１工程と同時に、前記第２の突き上げブロックを振動させることによって、前記粘着テープに振動を加える第２工程と、
    前記第２工程の後、前記第２の突き上げブロックを振動させながら、前記第２の上面を、前記第１の上面よりも上方に突き上げることによって、前記粘着テープをさらに上方に押し上げる第３工程とを含んでいることを特徴とする半導体装置の製造方法。
  20. 前記振動は、前記粘着テープの面に対して垂直方向の縦振動であることを特徴とする請求項１９記載の半導体装置の製造方法。
  21. 前記振動の周波数は１ｋＨｚ〜１００ｋＨｚの範囲であり、振幅は１μｍ〜５０μｍの範囲であることを特徴とする請求項１９記載の半導体装置の製造方法。
  22. 前記第１工程において、前記第２の上面の高さは、前記第１の上面の高さよりも、前記縦振動の振幅の１／２以上高いことを特徴とする請求項２０記載の半導体装置の製造方法。
  23. 前記粘着テープは、テープ基材と、前記テープ基材の一面に塗布された感圧粘着剤とからなることを特徴とする請求項１９記載の半導体装置の製造方法。
  24. 前記半導体チップの厚さは、１００μｍ以下であることを特徴とする請求項１９記載の半導体装置の製造方法。
  25. 前記第１および第２の突き上げブロックのそれぞれの間には、隙間が設けられており、前記半導体チップに荷重を加える際、前記隙間の内部を減圧することによって、前記半導体チップの裏面の前記粘着テープを下方に吸引することを特徴とする請求項１９記載の半導体装置の製造方法。

JP2004200101A 2003-09-17 2004-07-07 半導体装置の製造方法 Expired - Fee Related JP4574251B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004200101A JP4574251B2 (ja) 2003-09-17 2004-07-07 半導体装置の製造方法
TW093126528A TW200512847A (en) 2003-09-17 2004-09-02 Method of manufacturing semiconductor device
KR1020040074158A KR101244482B1 (ko) 2003-09-17 2004-09-16 반도체 장치의 제조 방법
US10/942,889 US7115482B2 (en) 2003-09-17 2004-09-17 Method of manufacturing semiconductor device
CN2008101357379A CN101320678B (zh) 2003-09-17 2004-09-17 制造半导体器件的方法
CNB2004100797049A CN100495650C (zh) 2003-09-17 2004-09-17 制造半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003324838 2003-09-17
JP2004200101A JP4574251B2 (ja) 2003-09-17 2004-07-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005117019A true JP2005117019A (ja) 2005-04-28
JP4574251B2 JP4574251B2 (ja) 2010-11-04

Family

ID=34277750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200101A Expired - Fee Related JP4574251B2 (ja) 2003-09-17 2004-07-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7115482B2 (ja)
JP (1) JP4574251B2 (ja)
KR (1) KR101244482B1 (ja)
CN (2) CN101320678B (ja)
TW (1) TW200512847A (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042996A (ja) * 2005-08-05 2007-02-15 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
WO2007026497A1 (ja) * 2005-08-31 2007-03-08 Shibaura Mechatronics Corporation 半導体チップのピックアップ装置及びピックアップ方法
JP2007109680A (ja) * 2005-10-11 2007-04-26 Shinkawa Ltd ダイピックアップ装置
JP2007109936A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
JP2007115934A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 電子部品突き上げ装置及び電子部品の供給方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2007201259A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置の実装装置
JP2008004936A (ja) * 2006-06-19 2008-01-10 Samsung Electronics Co Ltd 一対のイジェクタを具備する半導体チップの脱着装置及びこれを利用した半導体チップの脱着方法
JP2008141068A (ja) * 2006-12-04 2008-06-19 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP2009004403A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
US7629231B2 (en) 2006-05-23 2009-12-08 Renesas Technology Corp. Fabrication method of semiconductor device
JP2009289785A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2010114441A (ja) * 2008-11-05 2010-05-20 Esec Ag ダイエジェクタ
JP2010135544A (ja) * 2008-12-04 2010-06-17 Canon Machinery Inc 剥離装置及び剥離方法
JP2010212509A (ja) * 2009-03-11 2010-09-24 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
US7888141B2 (en) 2007-06-19 2011-02-15 Renesas Electronics Corporation Manufacturing method for semiconductor integrated device
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法
US20130071956A1 (en) * 2011-09-19 2013-03-21 Hitachi High-Tech Instruments Co., Ltd. Die Bonder and Bonding Method
JP2013214739A (ja) * 2012-03-30 2013-10-17 Vesi Switzerland Ag 金属箔から半導体チップを剥離する方法
JP2013219403A (ja) * 2013-08-02 2013-10-24 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2015198251A (ja) * 2014-04-01 2015-11-09 プロテック カンパニー リミテッドＰｒｏｔｅｃ Ｃｏ．， Ｌｔｄ． チップデタッチング装置およびチップデタッチング方法
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
JP2018120938A (ja) * 2017-01-25 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20200105753A (ko) 2019-03-01 2020-09-09 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2020161534A (ja) * 2019-03-25 2020-10-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2021016004A (ja) * 2020-11-18 2021-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2021077686A (ja) * 2019-11-06 2021-05-20 株式会社ディスコ ピックアップ方法、及び、ピックアップ装置
KR20210108306A (ko) 2020-02-25 2021-09-02 파스포드 테크놀로지 주식회사 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
WO2022123645A1 (ja) * 2020-12-08 2022-06-16 株式会社新川 半導体ダイのピックアップ装置
JP7333807B2 (ja) 2020-11-04 2023-08-25 サムス カンパニー リミテッド ボンディング設備におけるダイ移送のための装置及び方法
JP7549095B2 (ja) 2022-12-26 2024-09-10 梭特科技股▲分▼有限公司 押出手段と気圧制御手段を組み合わせるダイの剥離方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4270212B2 (ja) * 2005-03-29 2009-05-27 セイコーエプソン株式会社 基板間隔調整装置、基板間隔調整方法、および液晶表示装置の製造方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
JP2007142128A (ja) * 2005-11-18 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
CN1975995B (zh) * 2005-11-30 2010-09-29 嘉盛马来西亚公司 用于将单切单元传输到收集器中的设备和方法
JP4777761B2 (ja) * 2005-12-02 2011-09-21 株式会社ディスコ ウエーハの分割方法
US20120087774A1 (en) * 2006-01-27 2012-04-12 Camtek Ltd Diced Wafer Adaptor and a Method for Transferring a Diced Wafer
US7557036B2 (en) * 2006-03-30 2009-07-07 Intel Corporation Method, system, and apparatus for filling vias
US7412892B1 (en) 2007-06-06 2008-08-19 Measurement Specialties, Inc. Method of making pressure transducer and apparatus
US7757742B2 (en) * 2007-07-31 2010-07-20 Asm Assembly Automation Ltd Vibration-induced die detachment system
WO2009109447A2 (de) * 2008-02-29 2009-09-11 Oerlikon Assembly Equipment Ag, Steinhausen Chip-auswerfer
CH699851A1 (de) * 2008-11-05 2010-05-14 Esec Ag Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
WO2010054957A1 (de) * 2008-11-12 2010-05-20 Esec Ag Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
JP2011129740A (ja) * 2009-12-18 2011-06-30 Disco Abrasive Syst Ltd ウエーハ分割装置およびレーザー加工機
CN101740451B (zh) * 2009-12-23 2011-12-07 广东志成华科光电设备有限公司 芯片分拣设备的顶针机构
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP6086763B2 (ja) * 2013-03-11 2017-03-01 ファスフォードテクノロジ株式会社 コレットクリーニング方法及びそれを用いたダイボンダ
CN103730333B (zh) * 2013-12-23 2016-04-20 华中科技大学 一种多顶针芯片剥离装置
JP6301203B2 (ja) * 2014-06-02 2018-03-28 株式会社ディスコ チップの製造方法
CN104163276A (zh) * 2014-09-04 2014-11-26 无锡市张泾宇钢机械厂 不干胶贴标机的分段式标签分离装置
CN104210719A (zh) * 2014-09-04 2014-12-17 无锡市张泾宇钢机械厂 不干胶贴标机的标签分离装置
US10702670B2 (en) * 2014-09-24 2020-07-07 B. Braun Melsungen Ag Utilization of packaging paper as stabilization device
KR101732074B1 (ko) 2015-09-24 2017-05-02 신진정공 주식회사 투명관체의 유격구조가 형성된 유체 공급관
JP6797569B2 (ja) * 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108666257B (zh) * 2017-03-31 2021-03-09 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
JP7112205B2 (ja) * 2018-02-13 2022-08-03 株式会社ディスコ 分割装置
KR102165569B1 (ko) * 2018-10-15 2020-10-14 세메스 주식회사 다이 이젝팅 장치
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
KR102220339B1 (ko) * 2019-05-29 2021-02-25 세메스 주식회사 다이 이젝팅 장치
KR102284150B1 (ko) * 2019-08-06 2021-07-30 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR102220344B1 (ko) * 2019-09-06 2021-02-25 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
KR102221707B1 (ko) * 2019-09-20 2021-03-02 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
KR102244580B1 (ko) * 2019-11-08 2021-04-26 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer
KR102304258B1 (ko) * 2020-03-06 2021-09-23 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치
KR102177863B1 (ko) * 2020-08-07 2020-11-11 변영기 칩 필름 단계적 박리장치
KR20220119395A (ko) * 2021-02-17 2022-08-29 가부시키가이샤 신가와 반도체 다이의 픽업 장치 및 픽업 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255937A (ja) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd チツプ実装装置
JPH04196342A (ja) * 1990-11-28 1992-07-16 Mitsui Toatsu Chem Inc 半導体ウエハダイシング用フィルム
JPH05109869A (ja) * 1991-10-18 1993-04-30 Sony Corp ダイボンデイング装置
JPH11297793A (ja) * 1998-04-06 1999-10-29 Mitsubishi Electric Corp チップ突き上げ装置及びそれを用いたダイボンディング装置
JP2003133391A (ja) * 2001-10-23 2003-05-09 Fujitsu Ltd 半導体チップの剥離方法及び装置
JP2004039865A (ja) * 2002-07-03 2004-02-05 Fujitsu Ltd 半導体チップ剥離装置およびその方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JP2000353710A (ja) 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP3870803B2 (ja) * 2002-01-09 2007-01-24 株式会社村田製作所 チップ部品供給装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255937A (ja) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd チツプ実装装置
JPH04196342A (ja) * 1990-11-28 1992-07-16 Mitsui Toatsu Chem Inc 半導体ウエハダイシング用フィルム
JPH05109869A (ja) * 1991-10-18 1993-04-30 Sony Corp ダイボンデイング装置
JPH11297793A (ja) * 1998-04-06 1999-10-29 Mitsubishi Electric Corp チップ突き上げ装置及びそれを用いたダイボンディング装置
JP2003133391A (ja) * 2001-10-23 2003-05-09 Fujitsu Ltd 半導体チップの剥離方法及び装置
JP2004039865A (ja) * 2002-07-03 2004-02-05 Fujitsu Ltd 半導体チップ剥離装置およびその方法

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042996A (ja) * 2005-08-05 2007-02-15 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4664150B2 (ja) * 2005-08-05 2011-04-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
WO2007026497A1 (ja) * 2005-08-31 2007-03-08 Shibaura Mechatronics Corporation 半導体チップのピックアップ装置及びピックアップ方法
JP5201990B2 (ja) * 2005-08-31 2013-06-05 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置
KR100990418B1 (ko) 2005-08-31 2010-10-29 시바우라 메카트로닉스 가부시키가이샤 반도체 칩의 픽업 장치 및 픽업 방법
JP2007109680A (ja) * 2005-10-11 2007-04-26 Shinkawa Ltd ダイピックアップ装置
JP4616748B2 (ja) * 2005-10-11 2011-01-19 株式会社新川 ダイピックアップ装置
JP2007109936A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
KR101218662B1 (ko) 2005-10-14 2013-01-18 파나소닉 주식회사 칩 픽업 장치, 칩 픽업 방법, 칩 박리 장치 및 칩 박리방법
JP2007115934A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 電子部品突き上げ装置及び電子部品の供給方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2007201259A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置の実装装置
US8703583B2 (en) 2006-05-23 2014-04-22 Renesas Electronics Corporation Fabrication method of semiconductor device
US7629231B2 (en) 2006-05-23 2009-12-08 Renesas Technology Corp. Fabrication method of semiconductor device
JP2008004936A (ja) * 2006-06-19 2008-01-10 Samsung Electronics Co Ltd 一対のイジェクタを具備する半導体チップの脱着装置及びこれを利用した半導体チップの脱着方法
JP2008141068A (ja) * 2006-12-04 2008-06-19 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP2009004403A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
US7888141B2 (en) 2007-06-19 2011-02-15 Renesas Electronics Corporation Manufacturing method for semiconductor integrated device
US8003495B2 (en) 2007-06-19 2011-08-23 Renesas Electronics Corporation Manufacturing method for semiconductor integrated device
US8492173B2 (en) 2007-06-19 2013-07-23 Renesas Electonics Corporation Manufacturing method for semiconductor integrated device
US8222050B2 (en) 2007-06-19 2012-07-17 Renesas Electronics Corporation Manufacturing method for semiconductor integrated device
US8372665B2 (en) 2007-06-19 2013-02-12 Renesas Electronics Corporation Manufacturing method for semiconductor integrated device
JP2009289785A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2010114441A (ja) * 2008-11-05 2010-05-20 Esec Ag ダイエジェクタ
JP2010135544A (ja) * 2008-12-04 2010-06-17 Canon Machinery Inc 剥離装置及び剥離方法
JP2010212509A (ja) * 2009-03-11 2010-09-24 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
US20130071956A1 (en) * 2011-09-19 2013-03-21 Hitachi High-Tech Instruments Co., Ltd. Die Bonder and Bonding Method
US8727202B2 (en) * 2011-09-19 2014-05-20 Hitachi High-Tech Instruments Co., Ltd. Die bonder and bonding method
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2013214739A (ja) * 2012-03-30 2013-10-17 Vesi Switzerland Ag 金属箔から半導体チップを剥離する方法
JP2013219403A (ja) * 2013-08-02 2013-10-24 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2015198251A (ja) * 2014-04-01 2015-11-09 プロテック カンパニー リミテッドＰｒｏｔｅｃ Ｃｏ．， Ｌｔｄ． チップデタッチング装置およびチップデタッチング方法
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
JP2018120938A (ja) * 2017-01-25 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20200105753A (ko) 2019-03-01 2020-09-09 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20230042000A (ko) 2019-03-25 2023-03-27 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
CN111739818A (zh) * 2019-03-25 2020-10-02 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
KR20200115135A (ko) 2019-03-25 2020-10-07 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20240083136A (ko) 2019-03-25 2024-06-11 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
TWI747162B (zh) * 2019-03-25 2021-11-21 日商捷進科技有限公司 半導體製造裝置及半導體裝置之製造方法
KR20210153584A (ko) 2019-03-25 2021-12-17 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
CN111739818B (zh) * 2019-03-25 2024-05-31 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
US11569118B2 (en) 2019-03-25 2023-01-31 Fasford Technology Co., Ltd. Semiconductor manufacturing apparatus and manufacturing method for semiconductor device
JP2020161534A (ja) * 2019-03-25 2020-10-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2021077686A (ja) * 2019-11-06 2021-05-20 株式会社ディスコ ピックアップ方法、及び、ピックアップ装置
JP7486264B2 (ja) 2019-11-06 2024-05-17 株式会社ディスコ ピックアップ方法、及び、ピックアップ装置
KR20210108306A (ko) 2020-02-25 2021-09-02 파스포드 테크놀로지 주식회사 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
JP7333807B2 (ja) 2020-11-04 2023-08-25 サムス カンパニー リミテッド ボンディング設備におけるダイ移送のための装置及び方法
JP7039675B2 (ja) 2020-11-18 2022-03-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2021016004A (ja) * 2020-11-18 2021-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
WO2022123645A1 (ja) * 2020-12-08 2022-06-16 株式会社新川 半導体ダイのピックアップ装置
JP7542875B2 (ja) 2020-12-08 2024-09-02 株式会社新川 半導体ダイのピックアップ装置
JP7549095B2 (ja) 2022-12-26 2024-09-10 梭特科技股▲分▼有限公司 押出手段と気圧制御手段を組み合わせるダイの剥離方法

Also Published As

Publication number Publication date
TWI358775B (ja) 2012-02-21
CN101320678B (zh) 2010-04-21
JP4574251B2 (ja) 2010-11-04
US7115482B2 (en) 2006-10-03
CN100495650C (zh) 2009-06-03
CN101320678A (zh) 2008-12-10
CN1599035A (zh) 2005-03-23
US20050059205A1 (en) 2005-03-17
KR101244482B1 (ko) 2013-03-18
TW200512847A (en) 2005-04-01
KR20050028802A (ko) 2005-03-23

Similar Documents

Publication Publication Date Title
JP4574251B2 (ja) 半導体装置の製造方法
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
KR100638760B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4864816B2 (ja) 半導体集積回路装置の製造方法
KR101405768B1 (ko) 반도체장치의 제조방법
JP2004304066A (ja) 半導体装置の製造方法
JP4624813B2 (ja) 半導体装置の製造方法および半導体製造装置
WO1996036992A1 (en) Semiconductor device and its manufacture
JP2019125785A (ja) ウェハの処理方法
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP2004186352A (ja) 半導体装置及び半導体装置の製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP4945339B2 (ja) 半導体集積回路装置の製造方法
JP2009117867A (ja) 半導体装置の製造方法
JP5431533B2 (ja) 半導体装置の製造方法
JP5337226B2 (ja) 半導体集積回路装置の製造方法
JP5647308B2 (ja) 半導体集積回路装置の製造方法
JP2004304067A (ja) 半導体製造装置
JP4335591B2 (ja) 半導体装置の製造方法
JP2005057052A (ja) 半導体基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Ref document number: 4574251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees