JP2013214739A - 金属箔から半導体チップを剥離する方法 - Google Patents

金属箔から半導体チップを剥離する方法 Download PDF

Info

Publication number
JP2013214739A
JP2013214739A JP2013053218A JP2013053218A JP2013214739A JP 2013214739 A JP2013214739 A JP 2013214739A JP 2013053218 A JP2013053218 A JP 2013053218A JP 2013053218 A JP2013053218 A JP 2013053218A JP 2013214739 A JP2013214739 A JP 2013214739A
Authority
JP
Japan
Prior art keywords
plate
lowered
plates
lowering
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013053218A
Other languages
English (en)
Other versions
JP6128459B2 (ja
JP2013214739A5 (ja
Inventor
Barmettler Ernst
アーンスト バルメトラー
Hurschler Fabian
ファビアン フルシュラー
Pulis Brian
ブリアン プリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VESI SWITZERLAND AG
Original Assignee
VESI SWITZERLAND AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VESI SWITZERLAND AG filed Critical VESI SWITZERLAND AG
Publication of JP2013214739A publication Critical patent/JP2013214739A/ja
Publication of JP2013214739A5 publication Critical patent/JP2013214739A5/ja
Application granted granted Critical
Publication of JP6128459B2 publication Critical patent/JP6128459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

【課題】隣接する半導体チップの機械的負荷の影響を低減し、金属箔からの半導体チップ剥離を促進する。
【解決手段】直線状支持エッジおよびＬ字型支持エッジを有するプレート８を備えるダイエジェクタを使用し：カバープレート３の表面上方に高さＨ１までプレートを持ち上げること；Ｌ字型支持エッジを有する第１の１対のプレートを下げること；任意選択で、Ｌ字型支持エッジを有する第２の１対のプレートを下げること；まだ下げられていないプレートを高さＨ２＞Ｈ１まで持ち上げること；まだ下げられていないプレートをずらして下げ、少なくとも１つまたはいくつかのプレートが下げられていないこと；任意選択で、まだ下げられていないプレートを高さＨ３＜Ｈ２まで下げること；すべてのプレートが下げられるまでプレートを下げること、およびチップグリッパを離すことを備え、チップグリッパは、最後の３つのプレートを下げる前に半導体チップ５に接触する。
【選択図】図８

Description

本発明は、金属箔から半導体チップを剥離する方法に関する。
半導体チップは、典型的には半導体実装装置上で処理するために、本分野でテープとして知られるフレームにより保持される金属箔上に提供される。半導体チップは、金属箔に付着している。金属箔を備えるフレームは、移動可能なウェーハテーブルにより収容される。ウェーハテーブルは、ある位置に半導体チップを順々に供給するために移動させられ、供給された半導体チップは、チップグリッパにより取り上げられ、周期的に基板上に置かれる。供給された半導体チップを金属箔から分離することは、金属箔の下方に配置されたチップエジェクタ（本分野ではダイエジェクタとして知られる）により支援される。
半導体チップを金属箔から剥離する方法が、米国特許第７１１５４８２号明細書により公知であり、本特許では、互いに対して隣接して配置されたプレートをいくつか有するダイエジェクタが使用される。プレートは、半導体チップを剥離するために一緒に持ち上げられ、次いで、外側から内側に順次下げられる、または支持平面を越えて突き出るピラミッド状の高所を形成するために、外側から内側に順次持ち上げられるかのいずれかである。このようなダイエジェクタおよび方法はまた、特開２０１０−１１４４４１号公報、米国特許出願公開第２０１０／２５２２０５号明細書および米国特許第８０９２６４５号明細書により公知である。
米国特許第７１１５４８２号明細書 特開２０１０−１１４４４１号公報 米国特許出願公開第２０１０／２５２２０５号明細書 米国特許第８０９２６４５号明細書
本発明は、このような剥離方法をさらに改善することを前提にしている。
本発明によれば、チップグリッパ、ならびに直線状支持エッジを有する第１のプレートおよびＬ字型支持エッジを有する第２のプレートを備えるダイエジェクタが、半導体チップを金属箔から剥離するために使用される。最初の位置で、プレートの支持エッジは、金属箔が載る支持平面を形成する。方法は：
Ａ）プレートを持ち上げるステップであって、その結果、プレートの支持エッジはダイエジェクタのカバープレートの表面の上方に高さＨ１を占めるステップ；
Ｂ）Ｌ字型支持エッジを有する第１の１対のプレートを下げるステップ；
Ｃ）任意選択で、Ｌ字型支持エッジを有する第２の１対のプレートを下げるステップ；
Ｄ）まだ下げられていないプレートを持ち上げるステップであって、その結果、まだ下げられていないプレートの支持エッジが、カバープレートの表面の上方に高さＨ２＞Ｈ１を占めるステップ；
Ｅ）まだ下げられていないプレートを特定の順序でずらして下げ、少なくとも１つまたはいくつかのプレートが下げられていないステップ；
Ｆ）任意選択で、少なくとも、まだ下げられていないプレートを下げるステップであって、その結果、まだ下げられていないプレートの支持エッジが、カバープレートの表面の上方に高さＨ３＜Ｈ２を占めるステップ；
Ｇ）すべてのプレートが下げられるまで、まだ下げられていないプレートを下げるステップ、および
Ｈ）半導体チップと共にチップグリッパを離すステップ
を備え、チップグリッパは、半導体チップの上方に配置され、遅くとも最後の３つのプレートを下げる前に半導体チップと接触するまで下げられる。
好ましくは、プレートはキャリアに固定され、キャリアはカバープレートの表面に対して垂直に移動可能であり、プレートは、キャリアに対して持ち上げ可能、かつ下げることが可能である。最初の位置で、キャリアは、所定の位置ｚ０に配置され、プレートはキャリアに対して持ち上げられ、その結果、プレートの支持エッジは金属箔が載る支持平面を形成する。好ましくは、ステップＡで、キャリアは所定の距離Δｚ１だけ持ち上げられ、ステップＤで、キャリアは、所定の距離Δｚ２だけ持ち上げられ、任意選択のステップＦで、キャリアは所定の距離Δｚ３だけ下げられる。
本明細書に組み込まれ、その一部を構成する添付図面は、本発明の１つまたは複数の実施形態を例示し、詳細な説明と共に、本発明の原理および実装形態を説明するのに役立つ。図面は正確に一定の縮尺ではあるわけではない。
ダイエジェクタの側面図および断面図を示す。 ダイエジェクタを上面図で示す。 Ｌ字型支持エッジを有するプレートを斜視図で示す。 ダイエジェクタのプレートの支持エッジの上面図を示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。 剥離過程のスナップショットを示す。
図１は、主に欧州特許第２１８４７６５号明細書により公知の構成を有するダイエジェクタ１の側面断面図を示す。ダイエジェクタ１は、真空を供給することができる密閉チャンバ２を備え、半導体チップ５を有する金属箔４の一部を載せる、好ましくは移動可能かつ交換可能なカバープレート３を備える。チャンバ２はまた、ダイエジェクタ１のハウジングまたはダイエジェクタ１の一部により形成することができる。カバープレート３はまた、カバーとすることができる。カバープレート３は、半導体チップ５とほぼ同じ大きさの長方形の孔６を中央に、および好ましくは複数の他の孔７を含み、複数の他の孔７は、図２だけに示されており、チャンバ２に真空が供給されたときに、金属箔４を吸引するために使用される。ダイエジェクタ１は、チャンバ２の内側に、互いに対して隣接して配置され、かつキャリア９に固定された複数のプレート８をさらに備える。ダイエジェクタ１は、キャリア９をカバープレート３の表面１２に対して垂直に、すなわち、この場合、ｚ方向に移動させるために使用される第１の駆動体１０を備える。ダイエジェクタ１は、プレート８をキャリア９に対して、カバープレート３の表面１２に対して垂直な方向に移動させるために使用される第２の駆動体１１を備える。したがって、キャリア９も、同じくプレート８も、金属箔４の表面に対して持ち上げることも、下げることもできる。
プレート８は、カバープレート３の中央の孔６の中に突き出る。プレート８および孔６のエッジの間の外周に間隙１３が存在する。チャンバ２に真空を供給することができる。ダイエジェクタ１のカバープレート３の孔６内部のプレート８により占められる領域は、好ましくは半導体チップ５の領域よりわずかに狭い、すなわち、半導体チップ５が、ほぼ０．５ｍｍ〜１ｍｍだけ横方向にすべての側面においてプレート８により占められる領域を越えて突き出すような寸法に作られる。プレート８の数および形状は、半導体チップ５の寸法に依存する。
非常に小型の半導体チップの場合、すなわち、典型的には、ほぼ５ｍｍまでのエッジ長を有する半導体チップ５の場合、直線状支持エッジを有するプレート８だけが使用される。中型の半導体チップの場合、すなわち、典型的には、ほぼ５ｍｍ〜７ｍｍの範囲内のエッジ長を有する半導体チップ５の場合、直線状支持エッジを有するプレート８およびＬ字型支持エッジを有する１対のプレートが使用される。さらに大きな半導体チップ５の場合、直線状支持エッジを有するプレート８およびＬ字型支持エッジを有する２対以上の（通常、２対）プレート８が使用される。直線状支持エッジを有するプレート８は中央に配置され、それぞれＬ字型支持エッジを有するプレートにより対で囲まれる。
明確に図示するために、図１には、直線状支持エッジを有するプレート８だけを示す。図３は、Ｌ字型支持エッジ１９を有するプレート８の斜視図を示す。この実施形態では、支持エッジ１９には複数の歯状突起が提供され、その結果、歯状突起間の中間にある空間内の真空が金属箔４の底部側に到達し、したがって、吸引力を増大させる。支持エッジはまた、歯状突起なしに、すなわち平坦なエッジとして配置することができる。
図４は、比較的大型の半導体チップのために構成されたダイエジェクタ１のプレート８の支持エッジ１９の上面図を示す。この実施形態のプレートは、直線状支持エッジを有する９つのプレート８Ａ、ならびにＬ字型支持エッジを有する２対のプレート８Ｂおよび８Ｃ、すなわち合計で、Ｌ字型支持エッジを有する４つのプレートを備える。用語「直線状」および「Ｌ字型」は、支持平面内の支持エッジ１９の形状と関係がある。
Ｌ字型支持エッジを有する第１の１対のプレート８Ｂは（内側の１対）、直線状支持エッジを有するプレート８Ａを取り囲む。Ｌ字型支持エッジを有する第２の１対のプレート８Ｃは（外側の１対）、Ｌ字型支持エッジを有する内側の１対のプレート８Ｂを取り囲む。
半導体チップ５を金属箔４から剥離し、分離することは、チップグリッパ１６（図１０）と協力してダイエジェクタ１を用いて行われる。チップグリッパ１６は、有利なことに、真空を供給することができ、かつ半導体チップを吸引し、かつ半導体チップをしっかりと保持する吸引部材を含む。チップグリッパ１６はまた、ベルヌーイ効果に基づく吸引部材を含むことができ、この吸引部材は、吸引効果を達成するために圧縮空気を供給される必要がある。半導体チップを剥離する方法が、図５〜図１３を参照して詳細に説明され、前記図面はそれぞれスナップショットを表す。図５〜図１３には、金属箔４、およびプレート８の移動用駆動手段は示されていない。プレート８の正のｚ方向の移動が、持ち上げると呼ばれ、プレート８の負のｚ方向の移動が、下げると呼ばれる。
次の半導体チップを金属箔４から剥離するために、金属箔４はダイエジェクタ１に対して移動させられ、その結果、剥離されるべき半導体チップ５は、カバープレート３の孔６の上方に位置する。さらに、すべてのプレート８がキャリア９に対して持ち上げられ、その結果、すべてのプレート８の支持エッジ１９は、同一平面内に位置し、キャリア９は所定の位置ｚ０に持って行かれ、この位置で、支持エッジ１９は、カバープレート３の表面１２と同一平面にある。この最初の位置で、金属箔４は、プレート８の支持エッジ１９の上に載っている。半導体チップ５を金属箔４から剥離する方法は：
Ａ）チャンバ２に真空を供給するステップであって、その結果、金属箔４はカバープレート３に向けて引っ張られるステップ；
Ｂ）キャリア９を所定の距離Δｚ１だけ持ち上げるステップであって、その結果、プレート８の支持エッジ１９は、カバープレート３の表面１２の上方で高さＨ１を占めるステップ；
Ｃ）Ｌ字型支持エッジを有する最も外側の１対のプレート８Ｃを下げるステップ；
Ｄ）任意選択で、Ｌ字型支持エッジを有する第２の１対のプレート８Ｂを下げるステップ；
Ｅ）キャリア９を所定の距離Δｚ２だけ持ち上げるステップであって、その結果、まだ下げられていないプレートの支持エッジが、カバープレート３の表面１２の上方で高さＨ２＞Ｈ１を占めるステップ；
Ｆ）まだ下げられていないプレート８を所定の順序でずらして下げ、少なくとも１つまたはいくつかの（好ましくは３つの）プレート８Ａが下げられないステップ；
Ｇ）任意選択で、キャリア９を所定の距離Δｚ３だけ下げるステップであって、その結果、まだ下げられていないプレートの支持エッジが、カバープレート３の表面１２の上方で高さＨ３＜Ｈ２を占めるステップ；
Ｈ）まだ下げられていないプレート８Ａをずらして下げるステップ；
Ｉ）半導体チップ５と共にチップグリッパ１６を離すステップ；
Ｊ）チップグリッパ１６は、半導体チップ５の上方に配置され、遅くとも最後の３つのプレート８Ａを下げる前に半導体チップに接触し、かつ半導体チップ５をしっかりと保持するまで、下げられる。
図５は、最初の位置のスナップショットを示す。
図６は、ステップＢ後のスナップショットを示す。
図７は、ステップＣ後のスナップショットを示す。
図８は、ステップＥ後のスナップショットを示す。
図９〜図１１は、ＥからＧの間の連続するスナップショットを示す。
図１２は、ステップＧ後のスナップショットを示す。
図１３は、ステップＨ後のスナップショットを示す。
次の個々のプレートを下げることは、図８〜図１２に示すように、直前のプレートが完全に下げられる前に行うことができる。半導体チップ５から金属箔４を剥離するためにチップグリッパ１６の支援が必要とされる時点は、いくつかの要因、たとえば、半導体チップ５の厚さ、半導体チップ５のサイズ、金属箔４の接着力、金属箔４に対して真空により加えられる吸引力に依存する。チップグリッパ１６が後で使用する必要があるほど、それだけ自動組立機械の処理量が大きくなる。
次の半導体チップ５を分離する準備をするために、プレート８は再び最初の位置に戻される。
Ｌ字型支持エッジを有するプレートを使用することにより、隣接する半導体チップに機械的負荷が及ぼす影響が低減され、したがって、最新技術のときよりも大きな高さＨ２に到達できるようになり、このため、金属箔からの半導体チップの剥離が促進される。
本発明の実施形態および用途が示され、説明されたが、本明細書における本発明の概念を逸脱することなく、上述よりも多くの修正形態が可能であることが、本開示の恩恵を受ける当業者には明らかであろう。したがって、本発明は、添付の特許請求の範囲およびその均等物の精神以外で制限されない。

Claims (2)

  1. チップグリッパ（１６）およびダイエジェクタ（１）を用いて金属箔（４）から半導体チップ（５）を剥離する方法であって、前記ダイエジェクタ（１）は、直線状支持エッジを有する第１のプレート（８Ａ）およびＬ字型支持エッジを有する第２のプレート（８Ｂ、８Ｃ）を備え、前記プレート（８Ａ、８Ｂ、８Ｃ）の支持エッジ（１９）は、最初の位置で、前記金属箔（４）が載る支持平面を形成し、前記方法は：
    Ａ）前記プレート（８Ａ、８Ｂ、８Ｃ）を持ち上げるステップであって、その結果、前記プレート（８Ａ、８Ｂ、８Ｃ）の前記支持エッジ（１９）はカバープレート（３）の表面（１２）の上方に高さＨ１を占めるステップ；
    Ｂ）Ｌ字型支持エッジを有する第１の１対のプレート（８Ｂ）を下げるステップ；
    Ｃ）任意選択で、Ｌ字型支持エッジを有する第２の１対のプレート（８Ｃ）を下げるステップ；
    Ｄ）まだ下げられていない前記プレートを持ち上げるステップであって、その結果、まだ下げられていない前記プレートの前記支持エッジ（１９）が、前記カバープレート（３）の前記表面（１２）の上方に高さＨ２＞Ｈ１を占めるステップ；
    Ｅ）まだ下げられていない前記プレートを特定の順序でずらして下げ、少なくとも１つまたはいくつかの前記プレート（８Ａ）が下げられていないステップ；
    Ｆ）任意選択で、少なくとも、まだ下げられていない前記プレートを下げるステップであって、その結果、まだ下げられていない前記プレートの前記支持エッジ（１９）が、前記カバープレート（３）の前記表面（１２）の上方に高さＨ３＜Ｈ２を占めるステップ；
    Ｇ）すべての前記プレート（８Ａ、８Ｂ、８Ｃ）が下げられるまで、まだ下げられていない前記プレートを下げるステップ、および
    Ｈ）前記半導体チップ（５）と共に前記チップグリッパ（１６）を離すステップ
    を備え、前記チップグリッパ（１６）は、前記半導体チップ（５）の上方に配置され、少なくとも、前記最後の３つのプレート（８Ａ）を下げる前に前記半導体チップ（５）に接触するまで下げられる方法。
  2. 前記プレート（８Ａ、８Ｂ、８Ｃ）はキャリア（９）に固定され、前記キャリア（９）は、前記カバープレート（３）の前記表面（１２）に対して垂直に移動可能であり、前記プレート（８Ａ、８Ｂ、８Ｃ）は前記キャリア（９）に対して持ち上げ可能、かつ下げることが可能であり、前記キャリア（９）は、前記最初の位置で所定の位置ｚ０に配置され、前記プレート（８Ａ、８Ｂ、８Ｃ）は、前記キャリア（９）に対して持ち上げられ、その結果、前記プレート（８Ａ、８Ｂ、８Ｃ）の支持エッジ（１９）は、前記金属箔（４）が載る支持平面を形成し：
    ステップＡで、前記キャリア（９）は、所定の距離Δｚ１だけ持ち上げられ；
    ステップＤで、前記キャリア（９）は、所定の距離Δｚ２だけ持ち上げられ、
    任意選択のステップＦで、前記キャリア（９）は、所定の距離Δｚ３だけ下げられる
    ことを特徴とする、請求項１に記載の方法。
JP2013053218A 2012-03-30 2013-03-15 金属箔から半導体チップを剥離する方法 Active JP6128459B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH00453/12 2012-03-30
CH00453/12A CH706280B1 (de) 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Publications (3)

Publication Number Publication Date
JP2013214739A true JP2013214739A (ja) 2013-10-17
JP2013214739A5 JP2013214739A5 (ja) 2016-04-07
JP6128459B2 JP6128459B2 (ja) 2017-05-17

Family

ID=49154876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013053218A Active JP6128459B2 (ja) 2012-03-30 2013-03-15 金属箔から半導体チップを剥離する方法

Country Status (10)

Country Link
US (1) US9039867B2 (ja)
JP (1) JP6128459B2 (ja)
KR (1) KR102084792B1 (ja)
CN (1) CN103367136B (ja)
CH (1) CH706280B1 (ja)
DE (1) DE102013103100B4 (ja)
FR (1) FR2988902B1 (ja)
MY (1) MY164119A (ja)
SG (1) SG193709A1 (ja)
TW (1) TWI569338B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107555A (ja) * 2012-11-23 2014-06-09 Vesi Switzerland Ag 半導体チップをフォイルから取り外すための方法
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
CN107492510A (zh) * 2016-06-13 2017-12-19 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
TWI648213B (zh) * 2017-11-30 2019-01-21 景碩科技股份有限公司 撕箔機構
KR20230158376A (ko) 2022-05-11 2023-11-20 삼성전자주식회사 칩 박리 장치 및 칩 박리 방법
JP7472367B2 (ja) 2019-03-25 2024-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
CN109192681B (zh) * 2018-09-01 2022-05-31 佛山市美特智能科技有限公司 芯片的快速柔性制造系统
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CH715447B1 (de) 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
KR102656718B1 (ko) * 2018-11-05 2024-04-12 세메스 주식회사 다이 이젝팅 장치
KR102020034B1 (ko) * 2019-07-09 2019-09-10 (주)삼정오토메이션 적층세라믹콘덴서 취출 방법
KR102177863B1 (ko) * 2020-08-07 2020-11-11 변영기 칩 필름 단계적 박리장치
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
JP2023064405A (ja) * 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133391A (ja) * 2001-10-23 2003-05-09 Fujitsu Ltd 半導体チップの剥離方法及び装置
JP2005117019A (ja) * 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2010114441A (ja) * 2008-11-05 2010-05-20 Esec Ag ダイエジェクタ
US20100252205A1 (en) * 2009-04-02 2010-10-07 Man Wai Chan Device for thin die detachment and pick-up
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2014107555A (ja) * 2012-11-23 2014-06-09 Vesi Switzerland Ag 半導体チップをフォイルから取り外すための方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
US7665204B2 (en) * 2006-10-16 2010-02-23 Asm Assembly Automation Ltd. Die detachment apparatus comprising pre-peeling structure
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133391A (ja) * 2001-10-23 2003-05-09 Fujitsu Ltd 半導体チップの剥離方法及び装置
JP2005117019A (ja) * 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
JP2007158103A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd チップ突き上げ装置
JP2010114441A (ja) * 2008-11-05 2010-05-20 Esec Ag ダイエジェクタ
US20100252205A1 (en) * 2009-04-02 2010-10-07 Man Wai Chan Device for thin die detachment and pick-up
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2014107555A (ja) * 2012-11-23 2014-06-09 Vesi Switzerland Ag 半導体チップをフォイルから取り外すための方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107555A (ja) * 2012-11-23 2014-06-09 Vesi Switzerland Ag 半導体チップをフォイルから取り外すための方法
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
WO2015129105A1 (ja) * 2014-02-26 2015-09-03 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP2015179813A (ja) * 2014-02-26 2015-10-08 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
CN107492510A (zh) * 2016-06-13 2017-12-19 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2017224640A (ja) * 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
TWI648213B (zh) * 2017-11-30 2019-01-21 景碩科技股份有限公司 撕箔機構
JP7472367B2 (ja) 2019-03-25 2024-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR20230158376A (ko) 2022-05-11 2023-11-20 삼성전자주식회사 칩 박리 장치 및 칩 박리 방법

Also Published As

Publication number Publication date
FR2988902B1 (fr) 2016-12-30
KR102084792B1 (ko) 2020-03-04
TWI569338B (zh) 2017-02-01
KR20130111366A (ko) 2013-10-10
TW201401384A (zh) 2014-01-01
US20130255889A1 (en) 2013-10-03
CH706280A1 (de) 2013-09-30
JP6128459B2 (ja) 2017-05-17
US9039867B2 (en) 2015-05-26
CN103367136A (zh) 2013-10-23
DE102013103100A1 (de) 2013-10-02
FR2988902A1 (fr) 2013-10-04
DE102013103100B4 (de) 2024-02-29
CH706280B1 (de) 2016-03-15
CN103367136B (zh) 2017-08-25
SG193709A1 (en) 2013-10-30
MY164119A (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6128459B2 (ja) 金属箔から半導体チップを剥離する方法
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
JP4680657B2 (ja) 基板搬送システム
JP4816654B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP2010114441A (ja) ダイエジェクタ
JP5941701B2 (ja) ダイボンダ
TWI462212B (zh) Processing system and processing methods
JP2019029650A (ja) 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP5041504B2 (ja) 半導体基板移送装置及び半導体基板移送方法
JP4816598B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP4369298B2 (ja) ダイピックアップ装置及びダイピックアップ方法
JP2014239090A (ja) ピックアップシステム
JP4816622B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JPS62210635A (ja) 物体の分離方法及び装置
KR101688989B1 (ko) 칩 분리 장치
TWI717775B (zh) 晶粒頂針裝置
JP2004259811A (ja) ダイピックアップ方法及び装置
KR20110050027A (ko) 반도체 다이의 픽업 장치
JP2011066369A (ja) 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
JP2024148523A (ja) ダイ供給装置及びダイ供給方法
CN118809841A (zh) 半导体制造装置
JP2014165301A (ja) 半導体チップのピックアップ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6128459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250