KR100638760B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100638760B1
KR100638760B1 KR1020047012278A KR20047012278A KR100638760B1 KR 100638760 B1 KR100638760 B1 KR 100638760B1 KR 1020047012278 A KR1020047012278 A KR 1020047012278A KR 20047012278 A KR20047012278 A KR 20047012278A KR 100638760 B1 KR100638760 B1 KR 100638760B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive sheet
chip
semiconductor
jig
Prior art date
Application number
KR1020047012278A
Other languages
English (en)
Other versions
KR20040086359A (ko
Inventor
혼마히로시
오다지마히또시
미야자끼쯔이찌
와다다까시
오로꾸노리유끼
미따도루
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002065428A external-priority patent/JP2003264203A/ja
Priority claimed from JP2002350631A external-priority patent/JP2004186352A/ja
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040086359A publication Critical patent/KR20040086359A/ko
Application granted granted Critical
Publication of KR100638760B1 publication Critical patent/KR100638760B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

스택형 플래시 메모리 등으로 사용되는 박형 반도체 장치의 신뢰성과 수율을 향상시키기 위해, 점착 시트 상에서 반도체 웨이퍼를 다이싱한 반도체 칩(반도체 장치)의 각각을 초음파 진동이 인가된 급상승 지그로 점착 시트를 거쳐 이면측으로부터 점착 시트를 뚫지 않도록 밀어 올려 픽업함으로써, 반도체 장치를 제조한다.

Description

반도체 장치 및 반도체 장치의 제조 방법 {SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}
본 발명은 반도체 장치의 제조 기술에 관한 것이다.
반도체 장치의 제조 공정에는, 반도체 웨이퍼 상에 복수의 반도체 칩을 일괄하여 형성하는 제1 공정과, 반도체 웨이퍼에 점착 시트를 부착하는 제2 공정과, 다이(반도체 칩)가 분리되지 않도록 웨이퍼와 점착 시트의 도중까지를 다이싱(절단)하는 제3 공정과, 상기 절단 다이싱된 반도체 칩을 점착 시트로부터 박리하여 픽업하는 제4 공정이 포함된다.
이 제4 공정에 있어서의 종래 기술로서, 일본 특허 공개 평2-230754호 공보(종래 기술 1 및 2), 일본 특허 공개 평5-109869호 공보(종래 기술 3), 일본 특허 공개 평6-295930호 공보(종래 기술 4) 및 일본 특허 공개 평7-106363호 공보(종래 기술 5)가 알려져 있다.
종래 기술 1에는, 박리해야 할 점착 시트의 이면으로부터 침형 핀을 압입하여 그 압입하는 힘에 의해 점착 시트를 뚫고, 또한 반도체 칩을 핀으로 직접 밀어 올려 반도체 칩을 점착 시트로부터 박리하는 기술이 기재되어 있다. 이러한 종래 기술 1은, 직접 반도체 칩을 밀어 올림으로써 큰 박리의 힘을 얻고 있다. 그로 인해, 종래부터 신속하면서 확실하게 행할 수 있는 기술로 되어 왔다.
종래 기술 2에는, 점착 시트를 봉형 핀으로 밀어 올리면서 초음파 진동을 가하고 반도체 칩과 점착 시트의 점착력을 약하게 함으로써, 반도체 칩을 점착 시트로부터 박리하는 기술이 기재되어 있다. 초음파 진동을 가함으로써 박리 시간을 단축할 수 있는 기술이다.
종래 기술 3에는, 박리해야 할 반도체 칩을 급상승 니들에 의해 밀어 올려 점착 테이프를 찢어 반도체 칩을 직접 밀어 올리는 점에서, 종래 기술 1과 마찬가지의 기술이 기재되어 있다. 종래 기술 1과의 차이점은, 급상승 니들을 복수 사용하여 진동을 가함으로써 박리를 용이하게 하는 점이다.
종래 기술 4에는, 약동(躍動) 핀과 그 주위에 배치된 복수의 급상승 핀을 구비한 박리 헤드를 점착 시트의 하부면에 배치하고, 점착 시트의 이면을 캠 등의 기구를 거쳐 외부로부터 약동 핀으로 2 내지 3회 정도 마찰함으로써, 반도체 칩과의 점착력을 약하게 하는 것이 기재되어 있다. 또한, 점착력을 약하게 한 후, 상기 약동 핀의 주위에 설치된 복수의 급상승 핀을 약동 핀과 함께 상승시킴으로써, 반도체 칩을 균등하게 들어 올려 점착력이 약해진 반도체 칩을 점착 시트로부터 박리하는 것이 기재되어 있다.
종래 기술 5에는, 다이싱 테이프를 급상승 봉에 의해 아래로부터 압박하여 다이(반도체 칩) 상에 콜릿을 씌우고 나서, 바이브레이터에 의해 콜릿을 다이싱 테이프와 평행하게 진동시킴으로써 점착 테이프를 반도체 칩으로부터 박리하는 것이 기재되어 있다. 또, 다이를 콜릿 내에 흡착하여 리드 프레임의 아일랜드에 장착하고 있다.
도1은 반도체 웨이퍼 이면 연삭 공정 및 다이싱 공정을 공정 순으로 예시한 단면도이다.
도2는 칩 분리 장치의 구성의 일예를 도시한 단면도이다.
도3은 칩 분리 장치에 있어서의 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
도4는 칩 분리 장치에 있어서의 급상승 점착제층의 상태의 일예를 예시한 확대 단면도이다.
도5는 칩 분리 장치의 급상승 지그 선단부 형상의 일예를 도시한 단면도이다.
도6은 칩 분리 장치의 급상승 지그 선단부 크기의 일예를 도시한 도면이다.
도7은 흡착 콜릿의 선단부 형상의 일예를 도시한 단면도이다.
도8은 흡착 콜릿의 흡착 구멍의 배열의 일예를 도시한 단면도이다.
도9는 칩 분리 장치의 각 부의 제휴 동작의 일예를 도시하는 타이밍 차트이다.
도10은 칩 분리 장치에 적용하는 칩 분리 불량 대책 수단의 형태를 예시한 단면도이다.
도11은 칩 분리 장치에 적용하는 칩 분리 불량 대책 수단의 형태를 예시한 단면도이다.
도12는 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도이다.
도13은 칩 분리 장치를 도시한 단면도이다.
도14는 칩 분리 장치를 도시한 단면도이다.
도15는 칩 분리 장치를 도시한 단면도이다.
도16은 급상승 지그의 이동 궤적의 일예를 도시한 도면이다.
도17은 반도체 칩의 이면에 압흔이나 손상이 생길 가능성이 있는 프로세스로 제조하는 경우의 각종 실제 장착 형태와 용도에 따른 적용 가능한 반도체 칩 두께의 한계치를 나타내는 도면이다.
도18은 반도체 칩의 사이즈마다 초음파의 인가 시간과 급상승 지그의 밀어 올림량의 관계의 일예를 나타낸 도면이다.
도19는 초음파 진동의 주파수와 진폭의 관계의 일예를 나타낸 도면이다.
도20은 칩 분리 장치의 구성의 일예를 도시한 단면도이다.
도21은 칩 분리 장치에 있어서의 급상승 동작을 도시한 단면도이다.
도22는 칩 분리 장치를 도시한 단면도이다.
도23은 칩 분리 장치를 도시한 단면도이다.
도24는 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
도25는 칩 분리 장치를 도시한 단면도이다.
도26은 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
도27은 칩 분리 장치를 도시한 단면도이다.
도28은 칩 분리 장치를 도시한 단면도이다.
도29는 칩 분리 장치의 작용의 일예를 도시하는 평면도이다.
종래, 박리가 신속하면서 확실하게 행해지기 위해 상기 종래 기술 1이 많이 이용되어 왔다.
그러나, 이러한 종래 기술 1에서는 점착 시트를 침형 핀으로 뚫어 반도체 칩을 직접 밀어 올리고 있기 때문에, 점착 시트와 접하고 있는 반도체 칩의 비기능면(단자면의 반대면)에 침형 급상승 핀의 압흔(壓痕)에 기인하는 미세한 손상이 생기기 쉬웠다.
최근, 메모리 모듈이 대용량화 및 시스템 LSI의 고기능화에 의해, 반도체 칩의 박형화 및 소형화가 진행되고 있다. 특히, 휴대 전화 등의 이동 단말기에서는 대용량의 기억 소자를 다수 적층하고, 또한 중앙 연산 소자도 적층하는 스택 타입의 플래시 메모리가 많이 이용되도록 되고 있다.
이러한 스택 타입의 반도체 장치에 적용되는 반도체 칩은, 반도체 장치의 두께를 얇게 하기 위해 반도체 칩의 두께를 100 ㎛ 이하로 할 필요가 있다.
이러한 100 ㎛ 이하의 박형 반도체 칩을 탑재한 반도체 장치의 제조에 종래 기술 1을 채용한 경우, 다음 이유에 의해 불량이 현저하게 발생되었다.
본 발명자들의 실험에 따르면, 종래 기술 1을 양산 조건으로 이용하여 박리를 행한 경우, 손상에 기인하는 반도체 칩 이면의 손상은 깊이 30 ㎛에 미치는 경우가 있었다. 이러한 정도의 손상은 종래의 두께 200 ㎛ 이상의 반도체 칩으로는 단자가 형성된 기능면까지의 절연층의 두께가 크기 때문에 문제가 되지 않지만, 스택 타입의 플래시 메모리에 사용되는 100 ㎛ 이하의 박형 반도체 칩에 있어서는 기능면에 매우 가까운 장소까지 손상될 영향이 있었다. 이러한 반도체 칩을 기판이나 리드 프레임에 탑재하는 경우, 그 손상에 의해 반도체 칩의 소정의 강도를 확보할 수 없거나 깨지거나 하였다.
즉, 스택 타입의 반도체 장치에 이용하는 신뢰성을 향상시킬 필요가 있다.
또한, 반도체 장치(반도체 패키지)의 구조나 용도에 의해 동일한 문제가 발생된다.
우선, 패키지 구조와 반도체 칩 두께에 의해 강도상 허용 가능한 반도체 칩 이면의 손상 깊이에 대해 설명한다.
플립 칩 실제 장착(FC)의 경우는 사용자의 회로 기판에 직접 반도체 칩을 탑재하기 때문에, 반도체 칩이 노출되어 있어 반도체 칩이 외력을 받기 쉽다. 그 외력에 의해, 반도체 칩의 두께에 비해 무시할 수 없는 깊이의 압흔 등의 손상이 생기면 반도체 칩의 기계적 강도가 현저하게 저하된다. 특히, 제조로부터 출하까지의 공정이나 사용자의 회로 기판으로의 탑재에 이르는 공정에서 외력(압력이나 충격)이 가해진다. 또한, 최종 제품의 형태가 되어도 사용되는 온도 변화나 충격에 의한 왜곡이나 외력에 의해 파괴가 생겨 버린다.
또한, 칩 온 보드 실제 장착(COB)을 채용한 구조는 사용자의 회로 기판에 반도체 칩을 실제 장착한 후, 반도체 칩 전체를 덮도록 수지에 의해 몰드되어 커버된다. 이 경우, 임시로 반도체 칩에 압흔이나 손상 등이 생겨 기계적 강도가 저하되고 있어도, 회로 기판으로의 실제 장착 후의 반도체 칩은 수지 몰드에 의해 보호되기 때문에, 최종 제품의 형태가 되고 나서는 파괴될 가능성은 작다. 그러나, 제조로부터 출하까지의 공정 및 사용자의 회로 기판에 실제 장착되기까지의 공정에서는 반도체 칩은 보호되고 있지 않아 파괴될 가능성은 경감되지 않는다. 제조 단계에서의 파괴에 관하여는 최종 제품에 비해 공정 관리가 용이하기 때문에, 트레이 등으로의 이동 탑재시의 충격 저감이나 포장재의 개량에 의한 반송시의 충격 완화, 회로 실제 장착 공정에서의 프로세스 관리에 의해서도 저감할 수 있지만, 관리상의 제약이 많아져 취급하기 어려워진다.
또한, 몰드에 의한 패키지된 반도체 장치의 경우는 반도체 메이커로부터 출하되는 시점에서, 이미 수지 등의 몰드재로 반도체 칩이 덮여져 있기 때문에, 얇은 반도체 칩으로도 손상이 문제가 되기 어렵다. 또한, 제조 공정은 일관하여 반도체 메이커 관리하에 있기 때문에 프로세스의 관리를 엄중하게 하는 것도 용이하므로, 몰드에 의한 패키지된 반도체 장치에 있어서는 동일한 정도가 손상되는 경우라도 얇은 반도체 칩을 이용할 수 있는 경우도 있다.
그러나, 이 경우라도 당연하지만 반도체 칩을 패키지하기까지의 공정에서는 손상에 의해 반도체 칩이 파손될 가능성이 있으므로, 손상을 경감하는 기술이 필요해진다.
또한, 이러한 실제 장착 형태 외에 최종 제품의 사용 형태에 의해서도 종래 기술로 사용할 수 있는 반도체 칩 두께의 제한이 변한다. 예를 들어, 일반적인 산업 용도 등으로 이용하는 반도체에 비해, 완구로서는 성능 보증의 온습도 범위나, 대충격 성능, 보증 수명 등이 짧아 강도 및 신뢰성의 요구가 엄격하지 않다. 이로 인해 산업용의 반도체 칩에 비해 경미한 보호 상태로 사용해도 문제가 생기지 않는 경우가 있다. 마찬가지로, 휴대 전화나 이동 기기 등의 소형 경량을 중시한 전자 정보 기기인 경우, 경량화로 인해 신뢰성 상의 요구를 경감시키고 있는 경우가 있다. 그러나, 정도의 차는 있지만 제품마다 각각 일정한 한계치를 넘으면, 전술한 바와 같은 손상에 기인하는 불량이 문제가 되고 있다.
도17에, 이러한 종래 기술에 의해 반도체 칩의 이면에 압흔이나 손상이 생길 가능성이 있는 프로세스로 제조하는 경우에 있어서의 각종 실제 장착 형태와 용도에 따른 적용 가능한 반도체 칩 두께의 한계치를 나타내었다.
이미 논한 바와 같이, FC에서는 반도체 칩의 보호가 경미하기 때문에 두꺼운 반도체 칩을 사용할 필요가 있고, 몰드 타입에서는 몰드에 의한 보호의 효과로 얇은 반도체 칩을 이용해도 파손이나 고장을 발생시키기 어렵다. 단, 종래의 박리 기술을 이용하는 경우에는 반도체 칩 이면에 압흔이나, 이에 기인하는 손상이 생길 가능성이 있고, 일반적으로는 100 ㎛ 이하가 얇은 반도체 칩을 이용하는 것은 곤란하여 제조 공정을 엄중히 관리하고, 실제 장착 구조를 개량해도 종래의 박리 기술에서는 이 도면에 도시한 적용 한계를 충족하는 것처럼 크게 개량하는 것은 곤란하다.
종래 기술 3은, 종래 기술 1과 같이 박리에 있어서 침형의 급상승 핀을 이용하기 때문에 반도체 칩의 기능면에 손상시키기 쉽다. 또한 진동을 부여하고 있기 때문에, 반도체 칩 이면의 압흔의 생성도 추진해 버린다. 범용의 200 ㎛ 정도의 두꺼운 반도체 칩으로는 문제가 생기지 않아도, 100 ㎛ 이하의 얇은 반도체 칩을 이용하는 경우에는 치명적인 강도 저하의 문제가 생길 가능성이 컸다.
종래 기술 2에는 반도체 칩 이면의 점착 시트를 선단부가 평탄한 진동자에 압박하여 박리하는 것이 기재되어 있다.
그러나, 종래 기술 2에서 박리의 대상으로 한 반도체 칩의 두께는 575 ㎛이며, 이러한 두께의 반도체 칩으로는 전술한 손상의 영향은 작으므로, 지금까지는 박리 속도가 빠른 종래 기술 1이 적용되어 왔다.
즉, 종래 기술 2의 기술에 의한 과제는 어떠한 두께를 갖는 반도체 칩으로 현저한 효과를 얻을 수 있는 것이 알려져 있지 않아 반도체 업계에서는 적용되고 있지 않았다.
그 외에도 박리 기술은 다수이지만, 반도체 업계에서는 종래 기술 1이나 종래 기술 3과 같은 침형의 급상승 핀 선단부에서 점착 시트를 뚫는 방법이 실용상 가장 바람직한 형태라고 되어 왔다.
바꿔 말하자면, 스택 타입의 반도체 장치로 사용되는 것처럼 백그라인드하여 100 ㎛ 이하의 두께로 한 반도체 칩에 부착된 점착 시트의 박리에 어떠한 박리 방법이 적합한지는 검토되어 있지 않았다.
본 발명의 목적은, 100 ㎛ 이하의 두께로 한 반도체 칩에 부착된 점착 시트를 반도체 칩에 손상시키지 않고 고속으로 박리되는 반도체 장치의 제조 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 스택 타입의 반도체 장치에 이용되는 반도체 칩에 부착된 점착 시트를 반도체 칩에 손상시키지 않고 고속으로 박리되는 반도체 장치의 제조 방법을 제공하는 데 있다.
본 출원에는, 상기 과제를 해결할 수 있는 발명이 복수를 포함하고 있다.
그 중, 대표적인 것은 다음과 같다.
하나는, 점착 시트가 부착된 100 ㎛ 이하의 두께의 반도체 웨이퍼를 개별의 반도체 칩으로 다이싱한 후, 흡착 지그를 사용하여 각각의 반도체 칩을 고정하기 위해 흡착하고, 상기 점착 시트로부터 상기 반도체 칩을 채취하는 픽업 공정을 포함하는 반도체 장치의 제조 방법이며, 상기 픽업 공정은, 흡착 스테이지를 사용하여 상기 반도체 칩의 외주 영역에 대응하는 점착 시트의 부분을 고정하면서 급상승 지그를 사용하여 상기 점착 시트를 통해 상기 반도체 칩을 상승시키는 단계와, 상기 급상승 지그에 가해지고 있는 초음파 진동을 상기 반도체 칩으로 전달하는 단계를 포함하는 것을 특징으로 한다. 초음파 진동을 이용하고 있기 때문에, 점착 시트를 찢는 일 없이 반도체 칩을 점착 시트로부터 분리할 수 있다. 따라서, 기능면 근방에 손상이 적은 반도체 칩을 이용할 수 있으므로, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
삭제
또한, 그 외에는 반도체 칩이 세로로 탑재되어 있는 스택형의 반도체 장치이며, 백그라인드 공정 및 다이싱 공정을 거친 반도체 칩에 부착된 점착 시트에 대해, 초음파 진동에 의해 박리된 반도체 칩을 이용한 것이 있다.
또한, 스택 타입의 반도체 장치에 적용되는 반도체 칩은 매우 얇은 100 μ 이하이다. 그로 인해, 종래의 방법으로 제조된 반도체 칩을 적용하면 실제 장착할 때에 균열이 일어나거나 하므로 신뢰성이 낮지만, 초음파에 의한 박리로 제조된 반도체 칩을 이용하면 균열 등이 매우 적으므로, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 발명의 다른 목적, 특징 및 이점은 첨부 도면에 관한 이하의 본 발명의 실시예의 기재로부터 명백해질 것이다
이하, 본 발명의 실시 형태를, 도면을 참조하면서 상세하게 설명한다.
도1의 (a) 내지 (e)는 반도체 장치의 제조 방법에 있어서, 반도체 웨이퍼를 박형 가공하여 반도체 장치 단위로 절단하는 웨이퍼 이면 연삭 공정 및 다이싱 공정의 일예를 공정 순으로 예시한 단면도이다.
도1을 이용하여 본 발명에 관한 반도체 장치의 제조 흐름을 설명한다.
현재, 반도체 재료로서 가장 자주 사용되고 있는 것은 실리콘이다. 실리콘 웨이퍼를 잉곳형의 단결정 실리콘의 외주를 연삭하고, 슬라이스하여 연마함으로써 제작한다.
다음에, 실리콘 웨이퍼에 포토 리소그래피 기술 등 웨이퍼 프로세스의 통상의 반도체 제조 방법에 의해, 칩 단위의 반도체 회로를 반도체 웨이퍼에 복수 일괄하여 형성한다.
반도체 회로가 제작 조립된 반도체 웨이퍼(1)는 웨이퍼를 소정의 두께로 하기 위해, 회로면측에 연삭용의 점착 테이프(40)를 부착하고 연삭 장치(41)로 웨이퍼 이면(1a)을 연삭 가공하여 200 ㎛ 정도까지 얇게 한다[도1의 (a)]. 연삭 가공에 의해 표면이 거칠어져 휘어 버린 웨이퍼 이면(1a)을 케미컬 에칭 장치(42)나 폴리싱 장치 등으로 100 ㎛ 이하의 소정의 두께로 마무리한다[도1의 (b)]. 그 후, 웨이퍼 프로우브 등의 웨이퍼 레벨에서의 각 반도체 장치의 기능 시험에 의한 양품 선별(예를 들어, 불량의 반도체 칩에 마크를 부여하여 외관 선별을 가능하게 해 둠)을 행한다.
박형화한 반도체 웨이퍼(1)는 다이싱용의 점착 시트(5)에 반도체 회로 패턴이 상부면이 되도록 부착한다.
이 점착 시트(5)는, 예를 들어 PVC(폴리 염화 비닐), PET(폴리에틸렌테레프탈레이트) 등의 신축성을 갖는 수지의 시트 베이스재(4)와, 이 시트 베이스재 한 면의 점착제층(3)으로 이루어진다. 이 점착제층(3)은 자외선(UV)의 조사에 의해 경화하여 점착력이 저하되는 성질의 것 등이 있다. 반도체 웨이퍼가 부착된 점착 시트(5)는 프레임(7)에 외주부를 이완이 없도록 연장하여 접착함으로써 고정되어 있다[도1의 (c)].
프레임(7)에 고정한 점착 시트(5) 상에 부착된 반도체 웨이퍼(1)는, 다이싱 공정에 있어서 다이싱 쏘(43)라 불리는 다이아몬드 미립을 부착한 가장 얇은 원형 날을 이용하고, 반도체 웨이퍼(1)를 반도체 장치(2)(반도체 칩)의 주위 4변에 있는 약 100 ㎛ 정도의 절단 마진(스크라이브선)에 따라서, 세로 및 가로로 다이싱하여 반도체 칩마다 절단한다[도1의 (d)].
절단한 반도체 칩(2)의 점착 시트(5)의 이면측으로부터 UV를 조사하고, 점착 시트(5)의 점착제층(3)을 경화하여 점착력을 저하시켜 반도체 칩(2)이 점착 시트(5)로부터 분리되기 쉬워진다[도1의 (e)].
다음에, 현미경 등으로 외관 검사를 행하고, 이지러짐이나 손상 등을 체크하여 불량 칩은 제거 혹은 마킹한다.
다이싱 공정 후, 이하에 예시하는 본 발명의 각 실시 형태와 같이 반도체 칩을 분리하고, 불량 마크가 없는 양품의 반도체 장치[반도체 칩(2)]만을 선택적으로 픽업한다. 그 후, 본딩 장치에 의해 리드 프레임 등의 피탑재 기판에 본딩한다. 또, 피탑재 기판과의 접합 방법은, 예를 들어 본딩 전에 미리 피탑재 기판에 은 페이스트 등의 접착 수지를 도포하고, 이 위에 칩을 가볍게 압박하여 접합하는 방법 혹은 칩의 이면에 금 박막을 형성한 칩을 은도금한 피탑재 기판에 고온으로 금과 실리콘의 공정을 만들어 접합하는 방법이 있다.
다음에, 반도체 칩의 외부 전극 패드와 실제 장착한 기판측의 리드 전극을 금 와이어 등으로 결선하는 와이어 본딩을 행한다. 그 밖의 방식으로서, 칩의 외부 전극 패드 상에 미리 땜납 범프나 금 범프를 형성하고, 이 범프와 리드 전극의 위치를 맞추고, 열에 의한 땜납 리플로우나 가압한 상태에서 초음파 진동을 가하여 접합하는 플립 칩 본딩 및 칩의 외부 전극 패드 상 혹은 테이프 필름 상에 범프를 형성하고, 가압 가열하여 접합하는 TAB 방식 등이 있다.
또한 반도체 칩, 금 와이어 및 그 접합부를 전기적, 기계적으로 외부 환경으로부터 보호할 목적으로 수지 밀봉한다.
또한 리드 프레임 등의 경우, 리드 선단부를 절단 후 롤러로 리드를 굽힘 성형하여 완성이 된다.
또한 출하 전의 양품 선별 공정(에이징 등)을 거쳐, 양품의 반도체 장치를 출하한다.
상기 실제 장착 방법 외에 다이싱 공정 후 이하에 예시하는 본 발명의 각 실시 형태의 칩 분리 및 픽업을 설치한 본딩 장치이고, 칩 형상보다 일회 큰 오목함이 격자형으로 배열된 칩 탑재 용기(트레이)나 점착력이 약한 필름 상에 출하하는 칩을 탑재하여 출하하는 경우도 있다.
도2는 본 제1 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치의 구성의 일예를 도시한 단면도이다.
도3의 (a) 및 (b)는, 본 제1 실시 형태의 칩 분리 장치에 있어서의 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
도4는 본 제1 실시 형태의 칩 분리 장치에 있어서의 급상승시 점착제층의 상태의 일예를 예시한 확대 단면도이다.
본 제1 실시 형태의 칩 분리 장치는 다이싱 공정을 거친 반도체 칩(2)이 부착된 점착 시트(5) 및 프레임(7)을 지지하고, 수평 방향의 이동 및 위치 결정 동작을 행하는 픽업 스테이지(8)와, 이 픽업 스테이지(8)의 하방에 위치하고, 점착 시트(5) 이면을 흡착하는 흡착 스테이지(15)와, 점착 시트(5) 및 반도체 칩(2)을 급상승하는 지그이며, 이 흡착 스테이지 중앙의 급상승 구멍(13)에 승강 가능하게 배치된 급상승 지그(11)와, 급상승 지그(11)에 초음파 진동을 발생시키는 부재이며, 이 급상승 지그(11)의 하방에는 배치된 압전 소자(18)를 내장한 초음파 진동자(17)와, 분리한 반도체 칩(2)을 흡착 보유 지지하여 기판 등에 실제 장착하는 부재이며, 픽업 스테이지(8)의 상방에 배치된 흡착 콜릿(16)을 구비하고 있다.
도3의 (a)에 예시한 바와 같이, 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 시트(5)를 보유 지지한 상태에서 급상승 지그(11)를 상승하고, 급상승 지그(11)의 선단부에서 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 이 때 점착 시트(5)가 연장되어 장력이 발생된다. 급상승 지그(11)의 밀어 올림량은, 흡착 스테이지(15) 상부면을 기준으로 0 내지 0.5 ㎜ 정도로 하여 점착 시트(5)를 찢는 일이 없는 밀어 올림량으로 한다. 단 급상승 지그의 밀어 올림량은, 사용하는 점착 시트(5) 및 반도체 칩(2) 사이즈에 따라서 변화하는 것으로 상기 밀어 올림량 이외로 한정되는 것이 아니다.
급상승 지그(11)를 소정량 상승한 후, 급상승 지그(11)의 선단부가 주파수 10 내지 100 ㎑, 진폭 5 내지 100 ㎛가 되는 칩(2)에 대해 수직 방향의 초음파의 진동을 부여하고, 점착 시트(5)를 거쳐 반도체 칩(2)에 초음파의 진동을 부여함으로써, 점착 시트(5)로부터 반도체 칩(2)을 분리한다.
여기서 본 발명자들의 실험에 따르면, 도19에 예시된 바와 같이 주파수 및 진폭이 크면, 분리 소요 시간은 짧지만 급상승 지그(11)의 초음파 진동에 의한 열도 높아져 점착 시트를 녹인다. 반대로 주파수 및 진폭이 작으면, 점착 시트는 녹지 않지만, 분리 소요 시간이 길어져 실용적이지 않다.
따라서, 초음파의 주파수 및 진폭은 주파수 20 내지 80 ㎑, 진폭 20 내지 80 ㎛가 실용적인 수치이다.
급상승 지그(11)로 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올렸을 때, 점착 시트(5)의 베이스재(4)에 장력이 발생되는 동시에, 시트 베이스재(4)와 반도체 칩(2)의 경계면에 있는 점착제층(3)도 확장되고, 반도체 칩(2) 외주의 점착제층(3a)이 가장 확장된다(도4). 이 상태에서, 급상승 지그(11)를 고속으로 수직 방향으로 진동시키면, 점착제층(3)이 고속으로 신축을 반복하여 점착제층(3)에 피로 파괴가 생기고, 파괴가 진행되어 반도체 칩(2)과 접착제층(3)이 분리된다.
또한, 급상승 지그(11)에 초음파를 부여함으로써 급상승 지그(11)가 수십도로 가열되지만, 가열된 급상승 지그(11)의 선단부를 분리하는 반도체 칩이 부착된 점착 시트(5)에 압박함으로써, 점착 시트(5)가 팽창 및 수축되어 반도체 칩(2)이 박리되기 쉬워진다.
도3의 (b)에 예시한 바와 같이, 반도체 칩(2)의 픽업시 분리한 반도체 칩(2)은, 흡착 콜릿(16)을 미리 분리하는 반도체 칩(2)의 직상부 소정의 높이로 이동, 하강, 위치 결정하고, 진공 흡인 온(ON)한 상태의 흡착 콜릿(16)에 의해 반도체 칩(2)을 흡착 보유 지지하여 기판 등에 실제 장착한다.
또, 흡착 콜릿(16)의 높이는 급상승 지그(11)에 의해 반도체 칩(2)을 급상승한 상태에 있어서의 반도체 칩(2) 상부면에 접촉하는 일 없이 근접한 높이, 예를 들어 반도체 칩 상부면으로부터 0 내지 0.1 ㎜ 정도까지 하강한다.
이와 같이 초음파 진동을 부가한 칩 분리 장치를 이용함으로써, 점착 시트를 찢는 일 없이 반도체 칩의 이면에 손상이 없는 박형의 반도체 장치를 얻을 수 있다.
프레임(7)에 고정한 점착 시트(5) 상에 부착된 반도체 칩(2)은 픽업 스테이지(8)에 고정된다. 픽업 스테이지(8)는 2축 수평 이동 기구(도시하지 않음)에 지지되고, 분리되는 반도체 칩(2)이 급상승 지그(11)의 직상부에 오도록 이동 가능하게 되어 있다.
또한, 단일의 급상승 지그(11)로 반도체 칩(2)을 밀어 올릴 때, 도2 및 도3에서 예시되는 바와 같이, 일반적으로 반도체 칩(2)의 중앙을 급상승 지그(11)의 선단부에서 밀어 올리지만, 앞서 서술한 칩의 분리 원리로부터 반도체 칩(2)의 모서리 근방을 급상승 지그(11)로 급상승하도록, 픽업 스테이지를 이동 및 위치 결정해도 좋다.
점착 시트(5)의 이면에 대향하는 흡착 스테이지(15)의 상부면에는, 진공 펌프(도시하지 않음) 등 외부의 흡인 기구에 연통하는 복수의 흡인 홈(14) 및 구멍(24)이 실시되어 있고, 흡인 홈(14) 및 구멍(24)의 주변부에서 점착 시트(5)의 흡착 보유 지지 및 흡착 해제 동작이 가능하게 되어 있다.
흡착 스테이지의 흡인 홈(14) 및 구멍(24)의 내측에는, 급상승 지그(11)가 승강 가능한 급상승 구멍(13)이 개구되어 있다. 급상승 구멍(13)의 크기 및 형상은 급상승 지그(11)의 선단부의 구경(口徑) 치수, 형상, 분리하는 반도체 칩(2) 사이즈에 따라서 변화하지만 칩 사이즈를 기준으로 한 경우, 예를 들어 정방형의 반도체 칩(2)을 분리하는 경우 급상승 구멍(13)에 칩이 떨어지지 않도록 반도체 칩(2)의 대각 길이 이하의 원 구멍으로 하고, 장방형의 반도체 칩(2)을 분리하는 경우 칩 사이즈보다 일회 작은 길이 구멍이 바람직하다.
급상승 구멍(13)의 외측에 실시된 흡인 홈(14) 및 흡인 구멍(24)은 분리 대상 이외의 반도체 칩(2)이 부착된 점착 시트(5)를, 예를 들어 급상승 지그(11)로 시트를 밀어 올렸을 때에 진공이 누설되지 않거나 또는 점착 시트를 흡착시에 칩에 깨짐 및 균열 등 큰 부하가 걸리지 않는 형상 및 배치로 한다. 또한, 급상승 구멍(13)의 외측에 무수한 흡인 구멍을 실시한 점착 시트(5)의 흡착 방법이라도 좋다.
도5는, 본 제1 실시 형태의 칩 분리 장치의 급상승 지그 선단부 형상의 일예를 도시한 단면도, 도6은 본 제1 실시 형태의 칩 분리 장치의 급상승 지그 선단부 크기의 일예를 도시한 도면이다.
급상승 지그(11)를 부착한 초음파 진동자(17)는 상하 이동 기구부(21)에 지지되어 있다. 또한 흡착 스테이지(15)와는 독립된 구조로 되어 있고, 급상승 지그(11) 및 초음파 진동자(17)를 승강 동작함으로써, 급상승 구멍(13) 상의 반도체 칩(2)의 점착 시트 이면(5)을 급상승하는 동작이 가능하게 되어 있다. 또 초음파 진동자(17)에는 진동을 발생시키는 압전 소자(18)가 내장되고, 그 압전 소자(18)에 초음파 발진기(도시하지 않음)가 접속되어 있고, 발진기의 온/오프(0N/0FF) 동작으로 급상승 지그(11)가 초음파 진동된다. 급상승 지그(11)와 초음파 진동자(17)의 부착은, 예를 들어 나사로 고정되는 구조로 되어 있고, 분리하는 칩의 크기 및 점착 시트 특성에 따라서 지그 선단부의 형태, 크기, 초음파 진동의 진폭 조건 등을 바꾸는 경우, 급상승 지그(11)를 용이하게 교환할 수 있는 구조로 되어 있다.
점착 시트(5) 이면에 접하는 급상승 지그(11)의 선단부의 형상은 0.5 ㎜ 정사각형 정도의 미소한 반도체 칩인 경우, 점착 시트를 찢는 일이 없도록 선단부를 구면[도6의 (a)]으로 한다. 구면의 R 치수 및 지그 형상은, 분리하는 칩 사이즈 및 점착 시트의 특성 등에 따라서 변화시켜도 좋다.
대면적인 반도체 칩, 예를 들어 1 ㎜ 정사각형 이상의 칩인 경우, 초음파의 진동 및 초음파 진동에 의한 점착 시트의 내부 마찰 열에 의한 가열을 반도체 칩이 부착되어 있는 점착면 전체에 효율적으로, 단시간에 전해지도록 칩 형상과 동일한 평형으로 한다[도5의 (b)]. 이 선단부의 엣지부(11a)에서 점착 시트가 찢어질 가능성이 있으므로, 엣지부(11a)는 C 모따기[도5의 (c)] 또는 R 모따기[도5의 (d)]를 실시하면 좋다. 또한 구면이라도 좋다. 모따기 치수 및 지그 형상은, 분리하는 칩 사이즈 및 점착 시트의 특성 등에 따라서 변화시켜도 좋다. 또한 급상승 지그의 구경 치수는 사각형인 경우, 도4에서 예시한 칩의 분리 원리로부터 칩 외주의 접착제층이 확장되어 칩 외주에 초음파 진동이 전해지도록, 반도체 칩의 칩 사이즈(W1)보다 일회 작은 사각형(W2)이 좋다[도6의 (a)]. 또한 원형인 경우는 사각형과 동일한 사고 방식으로부터, 칩 대각 길이(W3)보다 1회 작은 직경(W4)이 좋다[도6의 (b)].
본 제1 실시 형태의 경우, 단일의 급상승 지그(11)의 승강 동작에 의한 초음파 진동을 부가한 칩의 분리가 행해지므로, 예를 들어 급상승 지그(11)의 형상 및 구경 치수 등을 반도체 칩(2)의 사이즈에 따라서 변화시키는 것만으로, 비교적 큰 사이즈의 반도체 칩(2)으로부터 1변이 수 ㎜ 이하의 미소한 반도체 칩(2)까지 모든 반도체 칩(2)의 픽업에 적용할 수 있고, 칩 이면에 손상이 없는 모든 사이즈의 반도체 칩(2)으로 이루어지는 반도체 장치를 얻을 수 있다. 또한, 본 실시예로서는 단일의 급상승 지그로 분리하고 있었지만, 큰 사이즈의 반도체 칩 혹은 장방형의 반도체 칩 등의 경우, 복수의 급상승 지그를 이용하여 반도체 칩(2)을 분리하는 칩 분리 장치로도 좋다.
반도체 칩(2)을 부착하는 점착 시트(5)에는 많은 종류가 있고, 용도에 따라서 선정된다. 도2 및 도3에서 예시한 본 발명의 제1 실시 형태의 칩 분리 장치에 적합한 점착 시트(5), 즉 시트 베이스재(4)는 칩 사이즈에 의해 서로 다르다.
발명자들의 실험에 따르면, 0.5 ㎜ 정사각형 이하 정도의 미소 칩은 신장하기 쉬운 베이스재, 예를 들어 PO(폴리올레핀) 등을 안정적으로 분리할 수 있다. 이는 시트 베이스재가 신장하기 어려운 재료, 예를 들어 PET 및 PVC 등은 경질 플라스틱이기 때문에 진동을 전하기 쉽고, 초음파의 영향이 넓어지므로 인접 칩도 함께 분리된다. 반대로 베이스재가 PO인 경우는 탄성 중합체이며, 진동을 전하기 어렵기 때문에 인접 칩에 영향을 주기 어렵다. 또한 1 ㎜ 정사각형 이상의 대면적 칩인 경우, 신장하기 어려운 시트 베이스재 쪽을 안정적으로 분리할 수 있다. 앞서 서술한 바와 같이, 시트 베이스재가 신장하기 어려운 재료, 예를 들어 PET 및 PVC 등은 진동을 전하기 쉽고, 또한 대면적 칩인 경우는 점착 면적이 크기 때문에 인접 칩도 함께 분리되는 일은 없다.
또한 점착 시트가 느슨해지면 분리하기 어려운 한편, 신장하기 쉬운 점착 시트도 시트에 장력을 가하면 분리하기 쉬워지므로, 도2에서 예시한 칩 분리 장치의 픽업 스테이지(8)에 점착 시트(5)를 균일하게 연장시키는 익스팬드 기구(도시하지 않음)를 설치해도 좋다.
이와 같이, 칩 사이즈에 맞는 점착 시트의 시트 베이스재를 선정함으로써, 분리 실패가 없는 칩 분리 장치를 얻을 수 있다.
도7의 (a), (b)는 흡착 콜릿의 선단부 형상의 일예를 도시한 단면도, 도8은 흡착 콜릿의 흡착 구멍 배열의 일예를 도시한 단면도이다.
도2에 예시한 칩 분리 장치의 흡착 콜릿(16)은 2축 이동 기구부(22, 23)에 지지되고, 프레임(7)에 지지된 점착 시트(5)에 부착된 반도체 칩(2)의 직상부로의 이동 및 위치 결정하여 흡착 보유 지지한 반도체 칩(2)의 외부로의 반송 동작 등이 가능하게 되어 있다.
흡착 콜릿(16)은 진공 펌프(도시하지 않음) 등의 외부의 흡인 기구에 연통하는 흡착 구멍(16a)이 개구되어 있고, 분리한 반도체 칩(2)의 흡착 보유 지지 및 보유 지지 해제 동작이 가능하게 되어 있다.
반도체 칩(2)을 흡착 보유 지지하는 흡착 콜릿(16)의 형상은, 도7에 예시한 바와 같이 일반적으로 반도체 칩의 상부면에 접촉시켜 진공 흡착하는 평형 콜릿[도7의 (a)] 혹은 반도체 칩의 상부면(회로 패턴면)에 콜릿을 접촉시키고자 하지 않은 경우, 칩의 외주에서 위치 결정하여 흡착하는 각뿔형 콜릿[도7의 (b)] 등이 있지만, 분리하는 반도체 칩 등에 따라서 선정한다.
반도체 칩(2)을 흡착 콜릿(16)으로 흡착 보유 지지할 때, 칩 상부면에 접하여 흡착하는 흡착 구멍(16a)이 큰 경우 구멍의 부분에서 칩이 휘어지고, 최악의 경우 칩을 파괴할 가능성이 있다. 흡착 콜릿(16)의 칩(2)에 접하는 흡착 구멍(16a)의 직경은 칩 흡착시에 칩이 변형되지 않는 직경, 예를 들어 구멍 직경(d)을 0.2 ㎜ 정도로 한다. 0.5 ㎜ 정사각형 정도의 미소 칩인 경우, 도7의 (a)에 예시한 바와 같이 흡착 구멍은 1개로 좋다. 또한 1 ㎜ 정사각형 이상의 대면적 칩을 흡착하는 경우에는, 도3의 (b)에 예시한 바와 같이 칩에 접하는 흡착 구멍의 직경(d)은 앞서 서술한 바와 같이 0.2 ㎜ 정도로 하고, 또한 칩 면적에 적합한 흡착 구멍의 수로 하고, 격자형[도8의 (a)], 지그재그형[도8의 (b)] 혹은 랜덤인 배열로 흡착 구멍을 마련하면 좋다.
또한, 반도체 칩의 흡착하는 흡착 콜릿의 선단부 치수(D)는, 분리하는 칩의 사이즈와 동등한 정도의 사이즈로 한다.
흡착 콜릿(16)의 칩에 접촉하는 선단부의 재질은 내마모성의 수지 재료, 예를 들어 베스펠재, 또는 내정전성의 수지 재료, 예를 들어 아세탈코폴리머 또는 쿠션성이 있는 고무재 혹은 금속 재료 등이 있지만, 이들은 분리하는 반도체 칩(2) 및 분리 조건 등에 따라서 선정한다.
도9에 본 제1 실시 형태에 있어서의 칩 분리 장치의 각 부의 제휴 동작의 일예를 도시하는 타이밍 차트를 나타낸다.
도9에 있어서, 그래프(41)는 흡착 콜릿의 흡인 타이밍, 그래프(42)는 콜릿의 높이 위치, 그래프(43)는 칩 상부면 위치, 그래프(44)는 급상승 지그의 위치, 그래프(45)는 초음파 인가 타이밍이다.
급상승 지그에 초음파 진동을 인가하는 타이밍이나 인가 시간(T)은, 도9의 그래프에 예시되는 바와 같이 일예로 하여, 예를 들어 0.05초 내지 5초 정도이다.
발명자들의 실험에 따르면, 분리하는 칩의 크기별로 보면 0.5 ㎜ 정사각형 이하 정도의 미소한 반도체 칩인 경우 점착 면적이 작으므로, 인가하는 시간도 짧아 0.1초 정도로 충분히 분리 가능하다. 또한 1 ㎜ 정사각형 이상의 대면적의 반도체 칩인 경우 점착 면적이 크므로, 0.1초 내지 2초 정도로 분리하여 칩 면적이 클수록 인가 시간도 길어진다. 인가 개시의 타이밍에서는, 그래프(45, 45a)와 같이 급상승 지그의 급상승 전 또는 급상승 후에 인가가 개시되도록 설정할 수 있다.
도18은, 반도체 칩(2)의 사이즈마다 초음파의 인가 시간과 급상승 지그의 밀어 올림량의 실험 결과를 나타낸 그래프이다. 이 실험 결과의 수치는, 사용하는 점착 시트(5)의 특성, 급상승 지그(11)의 선단부의 구경 치수 및 형상 등에 따라서 변화한다.
또한 도9에 예시하지 않고 있지만, 분리하는 반도체 칩(2) 및 점착 시트(5)를, 급상승 지그(11)를 상승하여 흡착 콜릿을 하강함으로써 끼워 넣고, 급상승 지그(11)와 흡착 콜릿(16)의 상승 동작을 동기시키면서, 급상승 지그(11)에 초음파 진동을 인가하는 동작 시퀀스로 반도체 칩(2)을 분리해도 좋다.
이러한 초음파 진동을 부가한 칩 분리 장치를 이용함으로써, 점착 시트를 찢는 일 없이 반도체 칩의 이면에 손상이 없는 박형의 반도체 장치를 얻을 수 있다.
도10은 본 제1 실시 형태의 칩 분리 장치에 있어서, 칩 분리 불량 대책 수단의 형태 1을 예시한 단면도이다.
본 제1 실시 형태의 칩 분리 장치를 이용하여, 반도체 칩(2)을 분리할 때 급상승 지그(11)에 초음파 진동을 가하였을 때에 발생하는 발열 온도를 계측하고, 그 온도를 제어하는 수단을 마련해도 좋다.
도10에 예시되는 칩 분리 장치는, 본 제1 실시 형태의 칩 분리 장치의 동작 순서로 반도체 칩(2)을 분리한다. 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 점착 시트(5)를 보유 지지한 상태에서 급상승 지그(11)를 상승시켜 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 급상승 지그(11)에 초음파 진동을 가한다.
이 때, 초음파 진동에 의해 발생하는 급상승 지그(11)의 선단부 온도를 측정하는 수단(31), 분리하는 반도체 칩(2)의 온도를 측정하는 수단(32), 분리하는 칩이 부착되어 있는 부분의 점착 시트(5)의 온도를 측정하는 수단(33)을 마련하여 초음파 인가시의 각 부의 온도를 계측한다. 반도체 칩(2)에 허용 한도 이상의 열을 가함으로써, 반도체 칩(2)의 회로가 파괴된다. 또한, 점착 시트(5)에 필요 이상의 열을 가하면, 점착 시트(5)가 녹아 그 녹은 점착 시트(5) 혹은 점착제층(3)이 반도체 칩(2) 이면에 부착될 가능성이 있다. 또한, 점착 시트(5)가 녹음으로써 반도체 칩(2) 이면이 노출하게 되고, 급상승 지그(11)가 반도체 칩(2) 이면과 접촉됨으로써 반도체 칩(2) 이면에 손상시킨다. 이러한 칩 분리 불량의 대책시, 급상승 지그(11)의 선단부, 분리하는 반도체 칩(2), 점착 시트(5)의 온도를 직접적 혹은 간접적으로 계측하고, 제어 장치(30)에 집약한 계측치로부터 상기 각 부에 소정 이상의 온도가 생기지 않도록, 초음파의 인가 시간, 급상승 지그(11)의 밀어 올림량 등을 자동 또는 수동으로 조정하는 기능을 마련한다. 필요로 하면, 급상승 지그 선단부에 방열 수단을 마련하거나, 또는 냉각 팬 등을 설치하여 발열을 경감해도 좋다.
이와 같이, 초음파 진동을 부여함으로써 발생하는 발열 온도를 계측하고, 그 온도를 제어하는 기능을 마련함으로써 박리 불량이 없는 박형의 반도체 장치를 얻을 수 있다.
도11에 본 제1 실시 형태의 칩 분리 장치에 대해, 칩 분리 불량 대책 수단을 부가한 칩 분리 장치의 단면도를 도시한다.
본 제1 실시 형태의 칩 분리 장치를 이용하여, 반도체 칩(2)을 분리할 때 급상승 지그(11)로 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올리고, 초음파 진동을 가하였을 때에 발생하는 점착 시트(5)의 장력을 계측하여 점착 시트의 장력을 제어하는 수단을 마련해도 좋다.
도11에 예시되는 칩 분리 장치는, 본 제1 실시 형태의 칩 분리 장치의 동작 순서로 반도체 칩(2)을 분리한다. 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 점착 시트(5)를 흡착 보유 지지한 상태에서 급상승 지그(11)를 상승하여 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 급상승 지그(11)에 초음파 진동을 가한다. 이 때, 급상승 지그(11)의 밀어 올림 및 초음파 진동의 진폭에 의해 점착 시트(5)에 장력이 생겨 반도체 칩(2)이 휘어진다. 급상승 지그(11)의 급상승량 및 초음파 진동의 진폭이 크면 반도체 칩(2)의 휘어짐도 커지고, 최악의 경우 반도체 칩(2)에 균열이나 깨짐이 생긴다. 또한 점착 시트(5)를 흡착 보유 지지하는 흡착 스테이지(15)의 흡착 압력(15a)의 강약에 따라서도, 반도체 칩(2)의 휨 방법이 변화된다. 또한 급상승 지그(11)로 반도체 칩(2)을 밀어 올리는 위치에 따라서도, 반도체 칩(2)의 휨 방법이 변화된다. 이러한 칩 분리 불량의 대책시, 분리 대상의 반도체 칩(2) 주변의 점착 시트(5)의 장력을 계측하는 수단(34)을 마련하여 시트 장력을 계측하고, 제어 장치(30)에 집약한 계측치로부터 점착 시트(5)에 소정 이상의 장력이 생기지 않도록, 급상승 지그(11)의 급상승량, 흡착 스테이지의 흡착 압력(15a) 혹은 반도체 칩(2)과 급상승 지그(11)의 위치를 자동 혹은 수동으로 조정하는 기능을 마련한다.
이와 같이 급상승 지그(11)의 급상승 및 초음파 진동을 가하였을 때에 발생하는 점착 시트(5)의 장력을 계측하고, 그 장력을 제어하는 기능을 마련함으로써 박리 불량이 없는 박형의 반도체 장치를 얻을 수 있다.
본 제1 실시 형태의 칩 분리 장치로 반도체 칩(2)을 분리 및 픽업할 때, 1회째의 분리 동작으로 점착 시트(5)로부터의 칩 분리에 실패한 반도체 칩(2)에 대해, 다시 동일한 분리 동작을 행하는 기능(재시도 기능)을 마련하는 것이 바람직하다. 이 기능에는 다시 분리할 수 없는 경우는, 여러번 분리 동작을 행하지 않는 동작 시퀀스로 하는 것이 바람직하다.
이 기능이 있는 박리 처리가 다음과 같이 된다.
우선 픽업 스테이지(8)를 이동하여 분리 대상의 반도체 칩(2)을 급상승 지그(11)의 직상부로 이동시킨다. 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인한다. 흡착 콜릿(16)의 진공 흡인을 동작시켜 흡착 콜릿(16)을 하강한다. 점착 시트(5)를 흡착 보유 지지한 상태에서, 급상승 지그(11)를 상승하여 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 급상승 핀(11)에 초음파 진동을 가하고, 반도체 칩(2)에 시트(5)를 거쳐 초음파의 진동을 부여함으로써 시트로부터 반도체 칩(2)이 분리되고, 흡착 콜릿(16)에 의해 흡착 보유 지지하여 흡착 콜릿(16)을 상승시킨다. 칩 분리의 가능 여부는 흡착 콜릿(16)의 흡착 압력 혹은 흡착 유량을 계측하는 기능, 또는 흡착 콜릿(16)의 흡착 구멍에 센서를 마련하여 칩의 유무를 판단하는 기능 등을 마련하여 판정한다. 흡착 콜릿(16)에 반도체 칩(2)이 흡착되어 있지 않은 경우, 카운터 등에 의해 시도 횟수를 카운트한다. 점착 시트(5)로부터 분리할 수 없었던 반도체 칩(2)에 대해, 다시 마찬가지의 분리 동작을 행한다. 다시 분리 동작을 행하고, 그래도 반도체 칩(2)을 분리할 수 없는 경우, 분리할 수 없었던 반도체 칩(2)에 대해 여러번 분리 동작은 행하지 않고, 흡착 콜릿 및 흡착 스테이지의 진공을 해제하여 다른 반도체 칩(2)을 분리한다.
여기서 다시(2회째) 분리 동작으로 분리할 수 없었던 반도체 칩(2)은, 예를 들어 점착제층의 점착력이 저하되어 있지 않거나, 또는 다이싱 공정에 있어서의 절단 불량 등의 원인에 의해, 분리할 수 없는 칩은 특이한 상태로 되어 있어, 다시 재시도해도 분리할 수 없는 가능성이 높다. 또한 분리 동작을 복수회 반복함으로써, 반복한 횟수만큼 반도체 칩(2)이나 점착 시트(5)에 초음파 진동을 부여함으로써 반도체 칩(2)에 손상시키는 기회도 증가한다. 따라서 1칩에 대해, 3회 이상의 분리 동작을 행하지 않는 것이 바람직하다.
이와 같이 분리할 수 없는 반도체 칩에 대해, 다시 분리 동작을 행하는 재시도 횟수를 제한함으로써, 분리에 의한 손상이 없는 박형의 반도체 장치를 얻을 수 있다.
도12는 본 제2 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도이다.
본 제1 실시 형태의 칩 분리 장치로는, 초음파의 진동 방향 및 진폭 방향은 반도체 칩(2)에 대해 수직 방향이었지만, 도12에 예시되는 바와 같이 반도체 칩(2)에 대해 수평 방향의 초음파 진동을 가하는 장치 구성이라도 좋다. 진동 방향을 수평 방향으로 한 경우도, 칩 분리 동작 자체는 상술한 제1 실시 형태의 경우와 마찬가지의 동작 순서이다.
분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 점착 시트(5) 이면을 진공 흡인하고, 점착 시트(5)를 보유 지지한 상태에서 급상승 지그(12)를 상승하여 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 급상승 지그(12)에 주파수 20 내지 80 ㎑, 진폭 20 내지 80 ㎛의 수평 방향의 초음파 진동을 가하고, 반도체 칩(2)에 점착 시트(5)를 거쳐 초음파의 진동을 부여함으로써, 점착 시트(5)로부터 반도체 칩(2)을 분리할 수 있다. 이 때, 도4에서 예시한 바와 같이 급상승 지그(12)로 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올렸을 때, 점착 시트(5)의 시트 베이스재(4)에 장력이 생기는 동시에, 베이스재(4) 및 칩(2)의 경계면에 있는 점착제층(3)을 확장하여 반도체 칩(2) 외주의 점착제층(3a)이 가장 확장된다. 이 상태에서 급상승 지그(12)를 고속으로 수평 방향으로 진동시키면, 점착제층(3)이 고속으로 신축을 반복하여 점착제층(3)에 피로 파괴가 생기고, 파괴가 진행되어 반도체 칩(2)과 점착제층(3)이 분리된다. 또한, 급상승 지그(12)에 초음파 진동을 부여함으로써 급상승 지그(12)가 수십도로 가열되지만, 가열된 급상승 지그(12)의 선단부를 분리하는 반도체 칩(2)이 부착된 점착 시트(5)에 압박함으로써, 점착 시트(5)가 팽창 및 수축되어 반도체 칩(2)이 박리되기 쉬워진다. 또한, 점착 시트(5) 이면을 고속으로 마찰함으로써 마찰 열의 발생에 의해, 점착 시트(5)가 팽창 및 수축됨으로써, 반도체 칩(2)이 박리되기 쉬워진다.
또한 상기 이외로도, 급상승 지그 및 초음파 발진자의 부착 각도를 바꿔, 진동 방향으로 각도를 부여하는 진동 방법이라도 동일한 효과를 얻을 수 있다. 또한 수직 방향 및 수평 방향의 진동이 복합된 2차원의 진동 방향이라도 동일한 효과를 얻을 수 있다.
도13에 본 제3 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도이다.
본 제1 실시 형태의 칩 분리 장치로는, 압전 소자(18)를 내장한 초음파 발진자(17)에 급상승 지그(11)를 부착하여 분리하는 반도체 칩(2)의 사이즈에 따라서, 구경 치수 및 형상을 바꿀 수 있도록 혹은 초음파 진동의 주파수 및 진폭을 바꿀 수 있도록 급상승 지그(11)를 사용하고 있었지만, 급상승 지그(11)를 통하지 않고 압전 소자(18)의 단일 부재로, 반도체 칩(2)을 분리하는 장치로도 좋다.
본 제3 실시 형태의 칩 분리 장치는, 본 제1 실시 형태와 동일한 동작 순서로 칩을 분리한다. 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 점착 시트(5)를 보유 지지한 상태에서 압전 소자(18)를 상승하고, 압전 소자(18)의 선단부에서 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 압전 소자(18)에 전류를 흐르게 하여 반도체 칩(2)에 점착 시트(5)를 거쳐 초음파의 진동을 부여함으로써, 점착 시트(5)로부터 반도체 칩(2)이 분리된다. 여기서 압전 소자 선단부가 주파수 20 내지 80 ㎑, 진폭 20 내지 80 ㎛의 진동이 생기는 압전 소자를 선정한다.
도14는 본 제4 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도이다.
본 제1 실시 형태의 칩 분리 장치로는, 점착 시트(5)에 부착된 반도체 칩(2)을 시트 이면으로부터 급상승 지그(11)를 상승하여 분리하였지만, 구성하는 장치 전체를 상하 반전시킨 장치 구성으로 반도체 칩(2)을 분리해도 좋다.
본 제4 실시 형태의 칩 분리 장치는, 다이싱 공정을 거친 반도체 칩(2)이 부착된 점착 시트(5) 및 프레임(7)을 지지하고, 수평 방향의 이동 및 위치 결정 동작을 행하는 픽업 스테이지(8)와, 이 픽업 스테이지(8)의 상방에 위치하여 점착 시트(5) 이면을 흡착하는 흡착 스테이지(15)와, 이 흡착 스테이지 중앙이 급상승 구멍(13)을 승강 가능하게 배치되고, 점착 시트(5) 및 반도체 칩(2)을 급상승하는 급상승 지그(11)와, 이 급상승 지그(11)의 하방에는 급상승 지그(11)에 초음파 진동을 발생시키는 압전 소자(18)를 내장한 초음파 진동자(17)와, 픽업 스테이지(8)의 하방에는 분리한 반도체 칩(2)을 흡착 보유 지지하고, 차공정으로 반송 및 실제 장착하는 흡착 콜릿(16)을 구비하고 있다.
우선, 프레임(7)에 고정한 점착 시트(5) 상에 부착된 반도체 칩(2)을 반도체 칩(2)의 회로 패턴면이 하방이 되도록 픽업 스테이지(8)에 고정한다. 분리 대상의 반도체 칩(2)은 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 시트(5)를 보유 지지한 상태에서 급상승 지그(11)를 하강하고, 급상승 지그(11)의 선단부에서 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 내린다. 급상승 지그(11)를 소정량 하강한 후, 급상승 지그(11)의 선단부가 반도체 칩(2)에 대해 주파수 20 내지 80 ㎑, 진폭 20 내지 80 ㎛의 초음파 진동을 가하고, 점착 시트(5)를 거쳐 반도체 칩(2)에 초음파의 진동을 부여함으로써, 점착 시트(5)로부터 반도체 칩(2)을 분리할 수 있다. 반도체 칩(2)의 픽업시, 분리한 반도체 칩(2)은 흡착 콜릿(16)을 미리 분리하는 반도체 칩(2)의 직하부의 소정의 높이로 이동, 상승, 위치 결정하고, 진공 흡인 온한 상태의 흡착 콜릿(16)에 의해 반도체 칩(2)을 회로 패턴면에 흡착 보유 지지한다. 다음에 도시하지 않는 다른 흡착 콜릿에 의해 칩 이면을 흡착 보유 지지하고, 칩 정렬 용기(트레이)에 실제 장착하거나 또는 칩의 회로 패턴면을 하방이 되도록 피실제 장착 기판 등에 실제 장착한다.
또한, 반도체 칩(2)의 하방에 3차원으로 이동할 수 있는 기구를 마련한 칩 정렬 용기를 마련하여 용기를 칩에 근접하는 높이까지 상승하고, 초음파 진동으로 분리한 칩을 회로 패턴면이 하방의 상태에서 직접 용기에 탑재하는 칩 분리 장치로도 좋다.
이와 같이 상하 반전시킨 장치 구성으로 함으로써, 반도체 칩의 회로 패턴면을 하방으로 공급하는 것이 가능한 박형의 반도체 장치를 얻을 수 있다.
도15는 본 제5 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도, 도16은 본 제5 실시 형태에서의 급상승 지그의 이동 궤적의 일예를 도시한 도면이다.
본 제1 실시 형태의 칩 분리 장치로는, 급상승 지그(11)를 소정량 상승 후 급상승 지그(11)에 초음파 진동을 소정 시간 가하고, 진동이 종료된 후 급상승 지그(11)를 초기 위치로 하강하는 1축만큼의 승강 동작이었지만, 급상승 지그(11)를 상승하고, 급상승 지그(11)에 초음파 진동을 가한 상태에서 급상승 지그(11)를 반도체 칩(2)의 수평면 내로 이동하는 기구를 설치해도 좋다.
본 제5 실시 형태의 칩 분리 장치는, 도15에 예시되는 바와 같이 분리 대상의 반도체 칩(2)을 흡착 스테이지(15)에서 시트 이면을 진공 흡인하고, 점착 시트(5)를 흡착 보유 지지한 상태에서 급상승 지그(11)를 상승하여 점착 시트(5)를 거쳐 반도체 칩(2)을 밀어 올린다. 밀어 올린 후, 급상승 지그(11)에 주파수 20 내지 80 ㎑, 진폭 20 내지 80 ㎛의 초음파 진동을 가한다. 여기서, 초음파 진동을 인가한 급상승 지그(11)를 2축 이동 기구(25)에 의해, 반도체 칩(2)의 수평면 내로 이동시켜 칩을 분리한다. 급상승 지그(11)의 선단부의 이동 궤적은 도16에 예시되는 바와 같이, 예를 들어 반도체 칩(2)의 대각으로 직선 이동[도16의 (a)], 반도체 칩(2)의 중심 직선 이동[도16의 (b)], 반도체 칩(2)의 외주 및 네 구석 근방을 원 이동[도16의 (c)] 혹은 반도체 칩(2)의 수평면 내를 불규칙하게 이동시킨다.
이와 같이, 초음파 진동을 인가한 급상승 지그(11)를 반도체 칩(2)의 수평면 내를 이동함으로써, 반도체 칩(2)의 대소에 관계없이 급상승 지그(11)를 바꾸지 않고 용이하게 반도체 칩(2)을 분리할 수 있다.
도20은 본 발명의 제6 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치의 구성의 일예를 도시한 단면도, 도21의 (a) 및 (b)는 본 제6 실시 형태의 칩 분리 장치에 있어서의 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
본 제6 실시 형태의 칩 분리 장치는 다이싱 공정을 거친 점착 시트(1005) 및 금속 프레임(1007)을 지지하고, 수평 방향의 위치 결정 동작을 행하는 픽업 스테이지(100100)와, 이 픽업 스테이지(100100)의 하방에 위치하는 흡착 스테이지(10015)와, 이 흡착 스테이지(10015)의 초음파부에 개구한 창 구멍(10013)의 위치에 승강 가능하게 배치된 급상승 핀(10011)과, 급상승 핀(10011)을 지지하여 상기 급상승 핀(10011)에 초음파 진동을 인가하는 초음파 진동자(10017)를 구비하고 있다.
점착 시트(1005)의 이면에 대향하는 흡착 스테이지(10015)의 상부면에는, 외부의 흡인 기구에 연통하는 복수의 흡인 구멍(10014)이 개구되어 있고, 창 구멍(10013)의 주변부의 점착 시트(1005)의 흡착 보유 지지 및 흡착 해제 동작이 가능하게 되어 있다.
또한, 급상승 핀(10011)을 지지한 초음파 진동자(10017)는 도시하지 않는 승강 기구에 지지되고, 흡착 스테이지(10015)와는 독립적으로 승강 동작을 행함으로써 급상승 핀(10011)에 의한 급상승 동작이 가능하게 되어 있다.
픽업 스테이지(100100)의 상방에는, 도시하지 않는 3차원 이동 기구에 지지된 흡착 콜릿(10016)이 설치되어 있고, 금속 프레임(1007)에 지지된 점착 시트(1005)에 첨부된 복수의 반도체 칩(1002) 각각의 직상부로의 이동 및 위치 결정이나 흡착 보유 지지한 반도체 칩(1002)의 외부로의 반송 동작 등이 가능하게 되어 있다.
흡착 콜릿(10016)의 하단(선단)부에는, 외부의 흡인 기구에 연통하는 흡착 구멍(10016a)이 개구되어 있고, 흡착 구멍(10016a)에 대한 흡인 기구로부터의 흡인 동작의 온/오프로 반도체 칩(1002)의 흡착 보유 지지 및 보유 지지 해제 동작이 가능하게 되어 있다.
점착력이 저하된 점착 시트(1005) 상에 부착된 절단 후의 박형 또한 소형의 반도체 칩(1002)을 점착 시트(1005)로부터 분리하는 픽업 공정에서는, 우선 분리 대상이 되는 반도체 칩(1002)을 소정의 위치가 되도록 금속 프레임(1007) 및 점착 시트(1005)를 이동한다. 분리 대상이 되는 반도체 칩(1002)의 점착 시트 이면을 흡착 스테이지(10015)의 흡인 구멍(10014)으로부터 진공 흡인하여 점착 시트(1005)를 흡착 보유 지지한다. 이 때, 창 구멍(10013)의 크기는 반도체 칩(1002)의 1칩만큼에 상당하는 크기이며, 분리 대상 이외의 반도체 칩이 부착되어 있는 점착 시트 부분을 흡착하게 된다.
상술한 바와 같이, 흡착 스테이지(10015)의 하부에는 반도체 칩(1002)을 급상승하는 급상승 핀(10011)이 설치되어 있고, 급상승 핀(10011)은 모터 구동 및 공기압 구동으로 상하 동작을 행한다. 상기 급상승 핀(10011)(혼)의 하부에는 초음파 진동자(10017)가 내장되어 있고, 도시되어 있지 않지만 상기 초음파 진동자(10017)에는 초음파 발진기가 접속되고, 급상승 핀(10011)의 선단부가 초음파 진동하는 기구로 되어 있다.
이하, 본 제6 실시 형태의 칩 분리 장치의 동작에 대해 설명한다.
반도체 칩(1002)의 픽업에 있어서는, 흡착 콜릿(10016)을 분리 대상의 반도체 칩(1002)의 직상부 소정의 높이에 위치 결정하는 동시에, 창 구멍(10013)을 원하는 분리 대상의 반도체 칩(1002)의 바로 아래에 일치하도록 흡착 스테이지(10015)를 위치 결정한 후, 흡착 스테이지(10015)에서 창 구멍(10013)의 주변부의 시트 이면을 진공 흡인하고, 점착 시트(1005)를 보유 지지한 상태에서 급상승 핀(10011)을 상승시키고, 점착 시트(1005)를 거쳐 반도체 칩(1002)을 밀어 올린다[도21의 (a)].
또, 흡착 콜릿(10016)의 높이는, 예를 들어 이 급상승 핀(10011)에 의한 급상승 상태에 있어서의 반도체 칩(1002)의 상부면에 접촉하지 않고 근접하는 높이로 설정된다.
급상승 핀(10011)의 밀어 올림량은 흡착 스테이지(10015)의 상부면[점착 시트(1005)의 하면]을 기준으로 10 내지 200 ㎛로 하고, 점착 시트(1005)를 찢는 일이 없는 밀어 올림량으로 한다. 단, 사용하는 점착 시트(1005)에 의해 시트의 신장량이 다르므로, 상기 밀어 올림량으로 한정되는 것이 아니다.
또한, 본 제6 실시 형태에서는 상기 급상승 핀(10011)의 선단부 형상은, 평평함 혹은 원호의 형상의 핀으로 한다. 이 형상에 의해 급상승 핀(10011)을 밀어 올릴 때에 점착 시트(1005)가 찢어지기 어렵고, 또한 초음파 진동에 의한 열이 전해지기 쉬워진다. 원호 크기 및 선단부 각도는 사용하는 점착 시트의 특성에 따라서 설정한다.
급상승 핀(10011)을 소정량 상승한 후, 초음파 진동자(10017)로부터 상기 급상승 핀(10011)의 선단부가 주파수 10 내지 100 ㎑, 진폭 10 내지 50 ㎛가 되도록 세로 방향의 초음파의 진동을 부여하고, 점착 시트(1005)를 거쳐 반도체 칩(1002)에 초음파의 진동을 부여함으로써, 점착 시트(1005)로부터 반도체 칩(1002)이 박리된다[도21의 (b)].
이 때, 본 제6 실시 형태에서는 가요성의 점착 시트(1005) 및 강성이 큰 반도체 칩(1002)에 초음파의 진동을 부여함으로써, 점착 시트(1005)가 장력 변화를 일으켜 강성 등의 물성이 서로 다른 점착 시트(1005)와 반도체 칩(1002) 경계면의 점착제층(1003)의 부분이 파괴되고, 점착 시트(1005)로부터 반도체 칩(1002)이 박리되기 쉬워진다. 즉, 종래 기술과 같이 점착 시트(1005)에 수회의 기계적인 미끄럼 이동을 부여하는 경우에 비해, 훨씬 높은 에너지로 효율적으로 단시간에 반도체 칩(1002)을 박리 상태로 할 수 있다.
또한, 급상승 핀(10011)에 초음파를 부여함으로써 상기 급상승 핀(10011)의 선단부가 수십도로 발열되지만, 발열된 핀 선단부를 분리하는 반도체 칩(1002)이 부착된 점착 시트(1005)에 압박함으로써, 점착 시트(1005)가 팽창 및 수축되어 상술한 초음파 진동의 효과와 더불어 반도체 칩(1002)이 보다 박리되기 쉬워진다.
점착 시트(1005)로부터 박리한 반도체 칩(1002)은, 점착 시트(1005)로부터 분리하여 직상부에 위치하는 흡착 콜릿(10016)의 흡인력으로 상기 흡착 콜릿(10016)측으로 이행하여 흡착 보유 지지되고, 예를 들어 본딩 스테이지(100200) 상의 리드 프레임 등의 피탑재 기판(10019)에 탑재된다. 이 때, 흡착 콜릿(10016)이 반도체 칩(1002)을 흡인하는 타이밍은 초음파 진동을 부여하기 전, 후 모두 좋다.
본 제6 실시 형태에 있어서의 칩 분리 장치의 각 부의 제휴 동작은 도9의 타이밍 차트로 행한다.
본 제6 실시 형태의 경우, 단일의 급상승 핀(10011)의 승강 동작에 의한 초음파 진동을 원용한 박리가 행해지므로, 예를 들어 급상승 핀(10011)의 구경 치수나 형상 등을 반도체 칩(1002)의 사이즈에 따라서 변화시키는 것만으로, 비교적 큰 사이즈의 반도체 칩(1002)으로부터 1변이 수 ㎜ 이하의 박형이면서 소형의 반도체 칩(1002)까지 모든 사이즈의 반도체 칩(1002)의 픽업에 적용할 수 있어, 이면에 손상이 없는 모든 사이즈의 반도체 칩(1002)으로 이루어지는 반도체 장치를 얻을 수 있다.
실시 형태의 변형예로서, 본 제6 실시 형태의 경우 단일의 급상승 핀(10011)의 승강 동작에 의한 초음파 진동을 원용한 박리가 행해지고 있지만, 반도체 칩이 큰 경우 박리 대상이 되는 반도체 칩의 면적 내에 급상승 핀을 복수개 설치하는 동시에 급상승하고, 초음파를 인가하여 반도체 칩을 박리하는 칩 분리 장치로도 좋다.
실시 형태의 변형예로서, 본 제6 실시 형태의 경우 단일의 급상승 핀(10011)의 승강 동작에 의한 초음파 진동을 원용한 박리를 1개의 칩만을 대상으로 행해지고 있지만, 도20에서 도시한 칩 분리 장치를 동일 웨이퍼 내에서 복수개 설치하여, 복수개의 반도체 칩을 동시에 박리하는 칩 분리 장치로도 좋다.
제6 실시 형태의 변형예로서, 초음파를 발진하는 타이밍은 상기에서는 급상승 핀을 상승 후에, 급상승 핀(10011)에 초음파의 진동을 가하고 있었지만, 초음파의 연속 발진 능력 및 초음파의 발열 원리를 고려하여, 상기와는 반대로 급상승 핀에 초음파의 진동을 가하면서 급상승 핀(10011)을 밀어 올리는 순서라도 좋다[도9의 파선 그래프(45a)의 개시 타이밍].
상술한 설명에서는 급상승 핀(10011)에 인가되는 초음파의 진동 방향 및 진폭 방향은 세로 방향이었지만, 도22에 예시되는 바와 같이 급상승 핀(10012)에 대해 수평 방향의 초음파 진동을 가하는 기구라도 좋다. 진동 방향을 수평 방향으로 한 경우도, 칩 분리 동작 자체는 상술한 도20의 경우와 마찬가지의 동작 순서이다.
분리 대상의 반도체 칩(1002)은 흡착 스테이지(10015)에서 시트 이면을 진공 흡인하고, 점착 시트(1005)를 보유 지지한 상태에서 급상승 핀(10012)을 상승하고, 점착 시트(1005)를 거쳐 반도체 칩(1002)을 밀어 올린다. 밀어 올린 후, 급상승 핀(10012)에 주파수 10 내지 100 ㎑, 진폭 10 내지 50 ㎛의 수평 방향의 초음파 진동을 가하고, 반도체 칩(1002)에 점착 시트(1005)를 거쳐 초음파의 진동을 부여함으로써, 점착 시트(1005)로부터 반도체 칩(1002)이 박리된다. 이 때, 반도체 칩(1002)을 점착 시트(1005)를 거쳐 급상승 핀(10012)으로 밀어 올리면서 수평 방향으로 초음파 진동을 부여함으로써, 우선 시트 이면을 마찰함으로써 점착 시트(1005)의 장력 변화를 일으키고, 점착 시트(1005)의 반도체 칩(1002)에 접하는 점착제층(1003)의 부분이 파괴되어 반도체 칩(1002)이 박리되기 쉬워진다. 또한 초음파에 의한 급상승 핀(10012)의 선단부의 가열 및 시트 이면을 마찰함으로써 마찰 열의 발생에 의해, 점착 시트(1005)가 팽창 및 수축됨으로써 반도체 칩(1002)이 박리되기 쉬워진다.
또한 상기 이외로도, 초음파 진동자(10017)에 대한 급상승 핀(10012)의 부착 각도를 바꿔, 진동 방향으로 각도를 부여하는 진동 방법이라도 동일한 효과를 얻을 수 있다.
다음에 본 발명의 제7 실시 형태의 반도체 장치의 제조 방법에 대해 상세하게 설명한다. 도23은 본 제7 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도, 도24의 (a) 및 (b)는 본 제7 실시 형태의 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
상술한 제6 실시 형태와 같이, 반도체 칩(1002)이 부착된 점착 시트(1005)의 이면을 흡착 스테이지(10015)의 흡인 구멍으로부터 진공 흡인하여 점착 시트(1005)를 흡착 보유 지지한다. 이 때, 창 구멍(10013)의 크기는 반도체 칩(1002)의 1칩만큼에 상당하는 크기이며, 분리 대상 이외의 반도체 칩(1002)이 부착되어 있는 점착 시트 부분을 흡착하게 된다.
본 제7 실시 형태의 경우, 흡착 스테이지(10015)의 하부에는 반도체 칩(1002)을 급상승하는 급상승 핀(10021)이 설치되어 있고, 모터 구동 및 공기압 구동으로 상하 동작을 행한다. 상기 급상승 핀(10021)의 하부에는 급상승 핀(10021)을 회전 구동하는 고속 회전 모터(10027)가 설치되어 있다. 급상승 핀(10021)의 선단부에 편심한 위치에는 편심 핀(10022)이 설치되어 있다.
이러한 급상승 핀(10021)의 선단부에 편심한 위치에 편심 핀(10022)을 설치한 구성에 의해, 급상승 핀(10021)이 고속 회전되면 선단부에 편심 핀(10022)이 원을 그리도록 편심 선회하는 기구가 된다.
상기 편심 핀(10022)의 선단부 형상은 원호의 형상의 핀으로 한다. 이 형상에 의해 편심 핀(10022)을 밀어 올릴 때에 점착 시트(1005)가 찢어지기 어려워지고, 또한 선회하는 편심 핀(10022)이 마찰됨으로써 발생된 마찰 열이 전해지기 쉬워진다. 편심 핀(10022)의 선단부 원호의 크기는 사용하는 점착 시트(1005)의 특성에 따라서 설정한다.
분리 대상의 반도체 칩(1002)은 흡착 스테이지(10015)에서 시트 이면을 진공 흡인하고, 점착 시트(1005)를 보유 지지한 상태에서 급상승 핀(10021)[편심 핀(10022)]을 상승시키고, 점착 시트(1005)를 거쳐 반도체 칩(1002)을 밀어 올린다. 급상승 핀(10021)[편심 핀(10022)]의 밀어 올림량은, 흡착 스테이지(10015)의 상부면을 기준으로 10 내지 200 ㎛로 하고, 점착 시트(1005)를 찢는 일이 없는 밀어 올림량으로 한다. 단, 사용하는 점착 시트(1005)에 의해, 시트 베이스재(1004)의 신장량이 다르므로, 상기 밀어 올림량은 한정되는 것이 아니다.
급상승 핀(10021)[편심 핀(10022)]을 소정량 상승시킨 후, 급상승 핀(10021)을 고속 회전시키면 편심한 위치에 설치된 편심 핀(10022)은 원을 그리도록 선회하여 점착 시트(1005)의 하부면에 미끄럼 접촉한다. 상기 편심 핀(10022)[급상승 핀(10021)]의 회전수는 1000 내지 30000 rpm으로 한다. 이와 같이 반도체 칩(1002)이 부착된 점착 시트(1005)를 편심 선회하는 편심 핀(10022)으로 고속으로 마찰함으로써, 점착 시트(1005)로부터 반도체 칩(1002)이 단시간에 박리되기 쉬워진다.
여기서 급상승 핀(10021)과 편심 핀(10022)의 오프셋량(ΔR)(선회 반경)은 분리하는 반도체 칩(1002)의 변의 절반분[도29의 (a)]으로부터 반도체 칩(1002)의 대각 길이의 절반분[도29의 (b)]으로 설정하는 것이 좋다. 이 구조에 의해, 오프셋량(ΔR)으로 편심 선회하는 편심 핀(10022)의 선단부가 도29의 (a)와 같이 반도체 칩(1002)의 4변 근방 혹은 도29의 (b)와 같이 네 구석 근방을 통과하여 마찰하게 되고, 점착 시트(1005)의 장력 변화 및 점착 시트(1005)의 점착제층(1003)의 부분 파괴에 의해 반도체 칩(1002)이 박리되기 쉬워진다. 이는, 점착 시트(1005)에 부착된 반도체 칩(1002)은 칩 단부 근방이 박리되면, 거기를 기점으로 하여 전체가 박리되기 쉬워지는 경향이기 때문이다. 또한 시트 이면을 편심 핀(10022)으로 마찰하므로 점착 시트(1005)가 마찰 열을 갖고, 시트 베이스재(1004)가 팽창 및 수축 등의 열 변형을 발생시켜 보다 박리하기 쉬워진다.
점착 시트(1005)로부터 박리한 반도체 칩(1002)은, 흡착 콜릿(10016)에 의해 점착 시트(1005)로부터 분리하여 피탑재 기판(10019)에 탑재한다. 이 때, 흡착 콜릿(10016)이 반도체 칩(1002)을 흡인하는 타이밍은 급상승 핀(10021)[편심 핀(10022)]을 회전시키기 전, 후 모두 좋다.
이와 같이 핀을 편심 회전시켜 칩 단부 근방을 마찰하는 편심 핀(10022)에 의한 박리 기구를 이용함으로써, 점착 시트(1005)를 찢는 일 없이 또한 반도체 칩(1002) 사이즈의 대소에 관계없이, 반도체 칩(1002)의 이면에 손상이 없는 반도체 장치를 얻을 수 있다. 즉, 반도체 칩(1002) 사이즈의 대소에 맞춰 급상승 핀(10021) 및 편심 핀(10022)의 구경이나 편심 핀(10022)의 오프셋량(ΔR)을 설정함으로써 반도체 칩(1002)의 4변 부분이나 네 구석 부분을 효과적으로 편심 핀(10022)에 의해 마찰하는 것이 가능하고, 박형이면서 소형의 반도체 칩(1002)으로부터 비교적 큰 반도체 칩(1002)까지, 모든 사이즈의 반도체 칩(1002)의 박리 공정에 이용할 수 있다.
본 제7 실시 형태의 변형예로서, 도9의 그래프(45)로서 예시되는 바와 같이 편심 핀(10022)을 고속 회전시키는 타이밍은, 상술한 설명에서는 급상승 핀(10021)을 밀어 올린 후 편심 핀(10022)을 회전시켰지만[그래프(45)의 타이밍], 상기와는 반대로 편심 핀(10022)을 고속 회전시키면서[파선으로 나타내는 그래프(45a)의 타이밍], 급상승 핀(10021)을 밀어 올리는 순서라도 좋다. 또한, 편심 회전의 계속 시간(T)은, 다른 실시 형태로 설명한 세로 방향 또는 가로 방향의 이동 시간(T)과 같은 정도로 설정할 수 있다.
또한 상기 이외로도, 급상승 핀(10021)의 부착 각도를 바꿔, 밀어 올림 방향으로 각도를 부여하여 편심 핀(10022)을 고속 선회시키는 방법이라도 동일한 효과를 얻을 수 있다.
또한, 편심 핀(10022)은 하나로 제한되지 않고, 오프셋량(ΔR)이 다른 복수의 편심 핀(10022)을 급상승 핀(10021)의 선단부에 배치해도 좋다.
혹은, 편심 핀(10022) 대신에 선단부를 요철 가공한 급상승 핀(10021)을 회전시키므로 편심 핀(10022)의 고속 선회와 동일한 효과를 얻을 수 있도록 해도 좋다.
다음에 본 발명의 제8 실시 형태의 반도체 장치의 제조 방법에 대해 상세하게 설명한다. 도25는, 본 제8 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도, 도26의 (a) 및 (b)는 본 제8 실시 형태의 급상승 동작의 일예를 공정 순으로 예시한 단면도이다.
상술한 제6 실시 형태와 같이, 반도체 칩(1002)이 부착된 점착 시트(1005)의 이면을 흡착 스테이지(10015)의 흡인 구멍(10014)으로부터 진공 흡인하고, 점착 시트(1005)를 흡착 보유 지지한다. 이 때, 창 구멍(10013)의 크기는 반도체 칩(1002)의 1칩에 상당하는 크기이며, 분리 대상 이외의 반도체 칩(1002)이 부착되어 있는 점착 시트(1005)의 부분을 흡착하게 된다. 흡착 스테이지(10015)의 하부에는, 반도체 칩(1002)을 급상승하는 급상승 핀(10031)이 설치되어 있고, 급상승 핀(10031)은 모터 구동 및 공기압 구동으로 상하 동작을 행한다.
본 제8 실시 형태의 경우 급상승 핀(10031)에는 히터(10037)가 구비되고, 상기 급상승 핀(10031)의 선단부가 필요한 온도로 제어되는 구성으로 되어 있다. 이 경우, 상기 급상승 핀(10031)의 선단부 형상은 평평함 혹은 원호의 형상으로 한다. 이 형상에 의해 급상승 핀(10031)을 밀어 올릴 때에 점착 시트(1005)가 찢어지기 어렵고, 또한 열이 전해지기 쉬워진다. 급상승 핀(10031)의 선단부 원호의 크기 및 선단부 각도는 사용하는 점착 시트(1005)의 특성에 따라서 설정한다.
히터(10037)로 제어되는 급상승 핀(10031)의 선단부 온도는 칩이 열 파괴되지 않는 온도 혹은 점착 시트가 열에 의해 팽창 및 수축되는 온도로 하여, 예를 들어 50 ℃ 내지 80 ℃로 설정한다. 분리 대상의 반도체 칩(1002)은 흡착 스테이지(10015)에서 시트 이면을 진공 흡인하고, 점착 시트(1005)를 보유 지지한 상태에서 급상승 핀(10031)의 선단부가 소정의 온도가 된 상태로 상기 급상승 핀(10031)을 상승시키고, 점착 시트(1005)를 거쳐 반도체 칩(1002)을 밀어 올린다. 급상승 핀(10031)의 밀어 올림량은 흡착 스테이지(10015)의 상부면을 기준으로 10 ㎛ 내지 200 ㎛로 하고, 점착 시트(1005)를 찢는 일이 없는 밀어 올림량으로 한다. 이와 같이 점착 시트(1005)의 이면을 급상승 핀(10031)의 선단부에서 가열함으로써, 점착 시트(1005)가 팽창 및 수축 등 열 변형을 발생시켜 반도체 칩(1002)이 박리되기 쉬워진다. 또한, 점착 시트(1005)의 점착제층(1003)의 점착력이 가열됨으로써 약해져 반도체 칩(1002)이 박리되기 쉬워진다. 급상승 핀(10031)의 선단부 온도는 열에 의한 시트 베이스재(1004)의 변형량 및 점착제층(1003)의 점착력 등의 점착 시트(1005)의 여러 가지 특성에 따라서 적절하게 설정한다.
점착 시트(1005)로부터 박리된 반도체 칩(1002)을 흡착 콜릿(10016)에 의해 점착 시트(1005)로부터 분리하여 피탑재 기판(10019)에 본딩 등으로 탑재한다. 이 때, 흡착 콜릿(10016)이 반도체 칩(1002)을 진공 흡인하는 타이밍은 급상승 핀(10031)을 밀어 올리는 전, 후 모두 좋다.
이와 같이 선단부를 가열한 급상승 핀(10031)의 급상승 동작에 의한 박리 기구를 이용함으로써, 점착 시트(1005)를 찢는 일 없이 반도체 칩(1002)의 이면에 손상이 없는 반도체 장치를 얻을 수 있다. 또한, 급상승 핀(10031)의 선단부의 형상이나 구경 치수를 반도체 칩(1002) 사이즈 등에 맞춰 설정하는 것만으로, 사이즈가 큰 것으로부터 박형이면서 소형의 사이즈의 반도체 칩(1002)까지, 모든 사이즈의 반도체 칩(1002)에 적용할 수 있다.
예를 들어, 상술한 설명에서 급상승 핀(10031)의 선단부의 가열 온도를 예시하였지만, 반도체 칩(1002)이 열 파괴되지 않는 범위 혹은 점착 시트(1005)의 특성에 따라서 적절하게 설정하는 것이 가능하다.
또한, 점착 시트(1005)의 점착제층(1003) 등의 특성에도 의하지만, 점착 시트(1005)에 있어서의 박리 대상의 반도체 칩(1002)의 접착 부위만을 선택적으로 냉각하여 점착력을 저하시키므로 반도체 칩(1002)을 분리해도 좋다.
또한, 급상승 핀(10031)을 가열하는 타이밍은, 상기에서는 급상승 핀(10031)을 밀어 올리기 전, 급상승 핀(10031)의 선단부가 소정의 온도가 되도록 가열하고 있었지만, 상기와는 반대로 급상승 핀(10031)을 밀어 올리고 나서, 급상승 핀(10031)의 선단부가 소정의 온도가 되도록 가열하는 순서라도 좋다. 단, 급상승 핀(10031)의 선단부가 순간적으로 가열하도록, 급상승 핀(10031)의 재료로는 열전도율의 좋은 재료를 이용한다.
다음에 본 발명의 제9 실시 형태의 반도체 장치의 제조 방법에 대해 상세하게 설명한다. 도27은 본 제9 실시 형태의 반도체 장치의 제조 방법으로 이용되는 칩 분리 장치를 도시한 단면도이다.
분리 대상이 되는 반도체 칩(1002)이 소정의 위치가 되도록, 금속 프레임(1007) 및 점착 시트(1005)를 지지한 픽업 스테이지(100100)를 이동 및 위치 결정한다. 분리하는 반도체 칩(1002)의 하방에는, 칩 사이즈와 거의 마찬가지의 창 구멍(10045a)을 개구한 차폐 지그(10045)를 설치하고, 하방보다 UV 조사 장치(10041)로부터 자외선 UV를 조사하는 구조로 되어 있다. 이 기구에 의해, 분리 대상이 되는 반도체 칩(1002)의 점착 시트(1005)의 점착제층(1003)만을 선택적으로 경화시켜 반도체 칩(1002)이 박리되기 쉬워진다. 다음에 점착 시트(1005)로부터 박리하기 쉬워진 반도체 칩(1002)을 흡착 콜릿(10016)에 의해, 점착 시트(1005)로부터 분리하여 피탑재 기판(10019)에 탑재한다. 이 때, 흡착 콜릿(10016)이 반도체 칩(1002)을 진공 흡인하는 타이밍은 점착 시트(1005)에 자외선 UV를 조사하기 전, 후 모두 좋다.
이와 같이 급상승 핀을 이용하는 일 없이, 픽업하기 직전에 자외선 UV를 선택적으로 조사하여 점착 시트(1005)의 점착력을 저하시키는 급상승 핀이 없는 박리 기구를 이용함으로써, 점착 시트(1005)를 찢는 일 없이 반도체 칩(1002)의 이면에 손상이 없는 반도체 장치를 얻을 수 있다.
또한, 차폐 지그(10045)에 개구한 창 구멍(10045a)의 개구 치수를 단일의 반도체 칩(1002) 사이즈에 맞춰 설정함으로써, 비교적 큰 사이즈의 것으로부터 박형이면서 소형의 사이즈의 것까지 모든 치수의 반도체 칩(1002)의 박리에 적용할 수 있다.
단, 이 분리 방법을 이용하는 경우, 사용하는 점착 시트(1005) 상의 점착제층(1003)으로서는 자외선 UV의 조사에 의해 점착력이 거의 0이 되는 점착제층(1003) 및 점착 시트(1005)를 이용할 필요가 있다.
도28은 본 제9 실시 형태의 변형예를 도시한 단면도이다. 상술한 설명에서는, 분리하는 반도체 칩(1002)의 하방에는 칩 사이즈와 마찬가지의 창 구멍(10045a)이 빈 차폐 지그(10045)를 설치하고, 하방보다 창 구멍(10045a)으로부터 자외선 UV를 선택적으로 조사하는 구조이지만, 스폿 형상으로 수속된 자외선 UV의 조사가 가능한 스폿 UV 조사 장치(10042)를 이용함으로써 차폐 지그(10045) 등의 부품을 이용하는 일 없이, 보다 간단한 장치 구성으로 점착 시트(1005)에 있어서의 분리 대상의 반도체 칩(1002)의 접착 부위에만 선택적으로 자외선 UV를 조사하여 점착력을 저하시켜 분리하는 방법도 이용할 수 있다.
또한, 자외선 UV 대신에 점착 시트(1005)에 있어서의 분리 대상의 반도체 칩(1002)의 접착 부위에만 레이저(10050)를 조사하여 선택적으로 순간적인 가열 등의 에너지의 인가에 의해 박리를 촉진시키는 방법이라도 좋다.
그 경우, 도27에 예시되는 바와 같이 브로드한 레이저(10050)를 출사하는 레이저원(10051)과, 차폐 지그(10045)를 병용하여 창 구멍(10045a)으로부터 분리 대상의 반도체 칩(1002)의 접착 부위에만 레이저(10050)를 선택적으로 조사하는 방법 및 도28에 예시되는 바와 같이 스폿형의 레이저(10050)를 출사하는 스폿 레이저원(10052)을 이용하고, 차폐 지그(10045)를 이용하는 일 없이 분리 대상의 반도체 칩(1002)의 접착 부위에만 레이저(10050)를 선택적으로 조사하는 방법을 이용할 수 있다.
또한, 자외선 UV 등 대신에 점착 시트(1005)에 있어서의 분리 대상의 반도체 칩(1002)의 접착 부위에만 마이크로파 등을 조사하여 가열 효과 등에 의한 박리 촉진을 이용해도 좋다.
본 실시 형태의 반도체 장치의 제조 방법에서는, 상술한 바와 같이 픽업 공정에서의 반도체 칩(1002)(반도체 장치)의 이면 손상 등이 전혀 발생되지 않으므로 반도체 칩(1002)의 신뢰성이 향상되고, 이러한 손상 등에 기인하는 제품 불량이 크게 감소되어 반도체 장치의 제조 수율이 향상된다. 또한, 큰 사이즈의 반도체 칩으로부터 박형이면서 소형의 사이즈의 반도체 칩까지, 모든 사이즈의 반도체 칩의 픽업을 간소한 구성의 칩 분리 장치를 이용하여 신속하게 행할 수 있어, 제조 공정에서의 원가 저감이나 처리량의 향상에 기여할 수 있다.
이상 본 발명자에 의해 이루어진 발명을 실시 형태를 기초로 하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태로 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.
지금까지의 실시 형태에서 공통으로 말할 수 있는 것은, 반도체 장치의 조립 공정에 있어서의 다이싱 후 반도체 칩의 픽업에 있어서, 반도체 칩의 치수의 대소 등에 관계없이 반도체 칩을 손상시키는 일 없이 점착 시트로부터 분리할 수 있다.
박형이면서 소형의 반도체 칩의 다이싱 후 픽업 공정에 있어서, 점착 시트를 찢는 일 없이 점착 시트로부터 반도체 칩을 분리하고, 반도체 칩의 이면에 손상이 없는 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 발명은, 반도체 산업에 있어서의 제조 기술에 관한 발명이며, 산업상 이용할 수 있는 발명이다.

Claims (10)

  1. 점착 시트가 부착된 100 ㎛ 이하의 두께의 반도체 웨이퍼를 개별의 반도체 칩으로 다이싱한 후, 흡착 지그를 사용하여 각각의 반도체 칩을 고정하기 위해 흡착하고, 상기 점착 시트로부터 상기 반도체 칩을 채취하는 픽업 공정을 포함하는 반도체 장치의 제조 방법이며,
    상기 픽업 공정은, 흡착 스테이지를 사용하여 상기 반도체 칩의 외주 영역에 대응하는 점착 시트의 부분을 고정하면서 급상승 지그를 사용하여 상기 점착 시트를 통해 상기 반도체 칩을 상승시키는 단계와, 상기 급상승 지그에 가해지고 있는 초음파 진동을 상기 반도체 칩으로 전달하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 초음파 진동은 상기 점착 시트와 상기 반도체 칩의 접착면에 교차하는 방향, 또는 상기 접착면에 평행한 방향으로 진동이 가해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 반도체 칩, 상기 점착 시트, 또는 상기 급상승 지그의 팁 단부의 온도가 상기 반도체 칩에 구비된 회로의 파괴 온도 또는 상기 점착 시트의 용융 온도보다 낮도록 제어기를 사용하여 상기 온도를 제어하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 점착 시트에서 발생되는 장력이 상기 반도체 칩의 변형한계치 아래에 있도록 제어기를 사용하여 상기 장력을 제어하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 점착 시트로부터의 분리에 실패한 칩에 대해, 다시 동일한 분리 동작을 행하는 기능을 마련하고, 다시 분리할 수 없는 경우에는 다시 분리 동작을 행하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 반도체 웨이퍼를 상하 반전시킨 구성으로 함으로써, 칩의 회로 패턴면을 하방으로 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 초음파 진동을 인가하면서 상기 반도체 칩의 수평면 내에서 상기 급상승 지그를 이동시키는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 급상승 지그의 상승량은 상기 흡착 스테이지의 상부 표면으로부터 0.5 mm 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 급상승 지그에 가해지는 초음파 진동의 주파수는 20 내지 80 kHz이고, 그 진폭은 20 내지 80 ㎛ 의 범위 내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020047012278A 2002-03-11 2003-03-10 반도체 장치 및 반도체 장치의 제조 방법 KR100638760B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00065428 2002-03-11
JP2002065428A JP2003264203A (ja) 2002-03-11 2002-03-11 半導体装置の製造方法
JP2002350631A JP2004186352A (ja) 2002-12-03 2002-12-03 半導体装置及び半導体装置の製造方法
JPJP-P-2002-00350631 2002-12-03
PCT/JP2003/002799 WO2003077310A1 (fr) 2002-03-11 2003-03-10 Dispositif a semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20040086359A KR20040086359A (ko) 2004-10-08
KR100638760B1 true KR100638760B1 (ko) 2006-10-30

Family

ID=27806961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047012278A KR100638760B1 (ko) 2002-03-11 2003-03-10 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US7265035B2 (ko)
KR (1) KR100638760B1 (ko)
CN (1) CN100334706C (ko)
AU (1) AU2003211888A1 (ko)
TW (1) TWI225279B (ko)
WO (1) WO2003077310A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483150B2 (en) 2016-02-11 2019-11-19 Samsung Electronics Co., Ltd. Apparatus for stacking semiconductor chips in a semiconductor package

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3933118B2 (ja) 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2006054390A (ja) * 2004-08-16 2006-02-23 Toshiba Corp ウェハの製造方法および半導体装置の製造方法
US20060121698A1 (en) * 2004-12-07 2006-06-08 Chih-Ming Hsu Plastic film and heat-dissipating ring for chip cutting
JP2006338721A (ja) * 2005-05-31 2006-12-14 Shinka Jitsugyo Kk 磁気ヘッドスライダの製造方法
JP5201990B2 (ja) * 2005-08-31 2013-06-05 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
US7456498B2 (en) * 2006-08-18 2008-11-25 Lsi Logic Corporation Integrated circuit package and system interface
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
US7749810B2 (en) * 2007-06-08 2010-07-06 Analog Devices, Inc. Method of packaging a microchip having a footprint that is larger than that of the integrated circuit
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20090008032A1 (en) * 2007-07-03 2009-01-08 Assembleon B.V. Method for picking up a component as well as a device suitable for carrying out such a method
NL1034087C2 (nl) * 2007-07-03 2009-01-06 Assembleon Bv Werkwijze voor het opnemen van een component alsmede inrichting geschikt voor het uitvoeren van een dergelijke werkwijze.
US7757742B2 (en) * 2007-07-31 2010-07-20 Asm Assembly Automation Ltd Vibration-induced die detachment system
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
MY150953A (en) * 2008-11-05 2014-03-31 Esec Ag Die-ejector
MY155371A (en) * 2008-11-12 2015-10-15 Esec Ag Method for detaching and removing a semiconductor chip from a foil
WO2011036751A1 (ja) * 2009-09-24 2011-03-31 株式会社 東芝 電子機器および損傷検出方法
CN102044404B (zh) * 2009-10-12 2015-12-09 桑迪士克科技公司 用于使经切分的半导体裸片与裸片贴胶带分离的系统
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
KR101083346B1 (ko) * 2010-12-09 2011-11-15 주식회사 이노비즈 엘이디 칩 검사장치
DE102011087388A1 (de) * 2011-02-17 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Ip-Department Vorrichtung und Verfahren zur Abnahme mindestens eines chipförmigen Halbleiterbauelements von einer Folie
KR20120132461A (ko) * 2011-02-28 2012-12-05 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 비균일 진공 프로파일 다이 부착 팁
JP5805411B2 (ja) 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
CN102361017A (zh) * 2011-07-20 2012-02-22 天津必利优科技发展有限公司 超声波吸气组件
JP5472275B2 (ja) * 2011-12-14 2014-04-16 株式会社村田製作所 エキスパンド装置及び部品の製造方法
CN103219224B (zh) * 2012-01-20 2016-03-09 陈志豪 具有环保加工的晶圆制造工艺
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
CN103208451B (zh) * 2013-03-15 2015-10-28 日月光半导体制造股份有限公司 芯片顶起的方法及模块
US9196535B2 (en) 2013-06-18 2015-11-24 Infineon Technologies Ag Method and apparatus for separating semiconductor devices from a wafer
KR101513226B1 (ko) * 2013-12-17 2015-04-17 아메스산업(주) 저주파 진동을 이용한 반도체 칩의 픽업 방법
JP6301203B2 (ja) * 2014-06-02 2018-03-28 株式会社ディスコ チップの製造方法
JP6371641B2 (ja) * 2014-09-02 2018-08-08 リンテック株式会社 整列装置および整列方法
CN104600008B (zh) * 2015-01-15 2017-07-18 苏州微赛智能科技有限公司 基于高频振动的剥料集料设备
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
JP6266167B2 (ja) * 2015-11-05 2018-01-24 古河電気工業株式会社 ダイボンディング装置およびダイボンディング方法
MY189969A (en) * 2015-11-19 2022-03-22 Angel Playing Cards Co Ltd Table game management system, game token, and inspection apparatus
JP6713212B2 (ja) * 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
CN107818938B (zh) * 2016-09-13 2021-07-30 台湾积体电路制造股份有限公司 运送系统及运送加工元件的方法
TWI685046B (zh) * 2017-03-24 2020-02-11 日商新川股份有限公司 拾取裝置以及拾取方法
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法
TWI633816B (zh) * 2017-11-08 2018-08-21 欣興電子股份有限公司 電路板的製造方法
JP7112205B2 (ja) * 2018-02-13 2022-08-03 株式会社ディスコ 分割装置
CN108565234A (zh) * 2018-05-29 2018-09-21 上海科发电子产品有限公司 一种用于半导体器件倒装装配的基板整理装置
CN108878332A (zh) * 2018-09-11 2018-11-23 苏州希迈克精密机械科技有限公司 一种全自动高效率振动剥料设备
CN111128789B (zh) * 2018-10-31 2022-08-05 成都辰显光电有限公司 微元件的转移装置及其转移方法
JP7282452B2 (ja) 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP2021015823A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの加工方法
JP2021015840A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの加工方法
JP2021077720A (ja) * 2019-11-07 2021-05-20 株式会社ディスコ ウェーハの加工方法
KR102366826B1 (ko) * 2020-03-06 2022-02-24 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 본딩 장치
KR20220100149A (ko) * 2021-01-07 2022-07-15 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
US11955355B2 (en) * 2021-02-25 2024-04-09 Applied Materials, Inc. Isolated volume seals and method of forming an isolated volume within a processing chamber

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160768A (ja) * 1986-01-10 1987-07-16 Hitachi Ltd 薄膜トランジスタの製造方法
JP2619443B2 (ja) 1987-12-14 1997-06-11 ローム株式会社 ペレットのピックアップ方法
JPH02230754A (ja) 1989-03-03 1990-09-13 Furukawa Electric Co Ltd:The 粘着シートからの薄膜チップの剥離方法
JPH0311649A (ja) 1989-06-07 1991-01-18 Nec Yamagata Ltd 半導体ペレット剥離方法
JPH04177860A (ja) 1990-11-13 1992-06-25 Hitachi Ltd ピックアップ装置
JPH053242A (ja) 1991-06-25 1993-01-08 Fujitsu Ltd チツプ剥離装置
JPH05109869A (ja) 1991-10-18 1993-04-30 Sony Corp ダイボンデイング装置
JPH06295930A (ja) 1993-04-08 1994-10-21 Fujitsu Ltd 半導体チップ剥離装置及び剥離方法
JP2783133B2 (ja) 1993-09-29 1998-08-06 松下電器産業株式会社 ワイヤボンディング前処理方法
JPH09213997A (ja) * 1996-01-30 1997-08-15 Matsushita Electron Corp 発光ダイオード
JP2000091403A (ja) 1998-09-14 2000-03-31 Hitachi Ltd ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020047012278 - 588273
1020047012278 - 588274

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483150B2 (en) 2016-02-11 2019-11-19 Samsung Electronics Co., Ltd. Apparatus for stacking semiconductor chips in a semiconductor package

Also Published As

Publication number Publication date
AU2003211888A1 (en) 2003-09-22
WO2003077310A1 (fr) 2003-09-18
CN1630943A (zh) 2005-06-22
TWI225279B (en) 2004-12-11
US20060252233A1 (en) 2006-11-09
TW200306632A (en) 2003-11-16
KR20040086359A (ko) 2004-10-08
CN100334706C (zh) 2007-08-29
US7265035B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
KR100638760B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101244482B1 (ko) 반도체 장치의 제조 방법
JP4624813B2 (ja) 半導体装置の製造方法および半導体製造装置
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
KR101405768B1 (ko) 반도체장치의 제조방법
JP2004304066A (ja) 半導体装置の製造方法
JP4927484B2 (ja) 積層用デバイスの製造方法
JP2003264203A (ja) 半導体装置の製造方法
US7757742B2 (en) Vibration-induced die detachment system
US20100289283A1 (en) Chip Pickup Method and Chip Pickup Apparatus
JP2004186352A (ja) 半導体装置及び半導体装置の製造方法
JP2006032506A (ja) 半導体ウェハの剥離方法および剥離装置
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP2009117867A (ja) 半導体装置の製造方法
KR101513226B1 (ko) 저주파 진동을 이용한 반도체 칩의 픽업 방법
JP2012104644A (ja) ウェーハ破断方法およびウェーハ破断装置
JP5431533B2 (ja) 半導体装置の製造方法
JP2004304067A (ja) 半導体製造装置
JPH11135574A (ja) 超音波ボンディング用コレットおよびボンディング方法
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
CN117712009A (zh) 芯片拾取头以及使用该拾取头的芯片分离设备和方法
JP2005057052A (ja) 半導体基板の加工方法
JP2011222639A (ja) ボンディング方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee