JPS62160768A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62160768A JPS62160768A JP61002063A JP206386A JPS62160768A JP S62160768 A JPS62160768 A JP S62160768A JP 61002063 A JP61002063 A JP 61002063A JP 206386 A JP206386 A JP 206386A JP S62160768 A JPS62160768 A JP S62160768A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- source
- width
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052804 chromium Inorganic materials 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract 1
- 239000011651 chromium Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- QFLWZFQWSBQYPS-AWRAUJHKSA-N (3S)-3-[[(2S)-2-[[(2S)-2-[5-[(3aS,6aR)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]pentanoylamino]-3-methylbutanoyl]amino]-3-(4-hydroxyphenyl)propanoyl]amino]-4-[1-bis(4-chlorophenoxy)phosphorylbutylamino]-4-oxobutanoic acid Chemical compound CCCC(NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](Cc1ccc(O)cc1)NC(=O)[C@@H](NC(=O)CCCCC1SC[C@@H]2NC(=O)N[C@H]12)C(C)C)P(=O)(Oc1ccc(Cl)cc1)Oc1ccc(Cl)cc1 QFLWZFQWSBQYPS-AWRAUJHKSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、透明な基板上に形成可能な薄膜トランジスタ
（ＴＰＴ）に係り、とくに液晶ディスプレイパネル用等
に好適なスイッチング・トランジスタに関するものであ
る。
（ＴＰＴ）に係り、とくに液晶ディスプレイパネル用等
に好適なスイッチング・トランジスタに関するものであ
る。
薄膜トランジスタ（Ｔ Ｐ Ｔ）については、特公昭４
０−１０６４５９号や電子通信学会技報８３．Ｎα８０
゜１９８３年７月２０日（ＣＰＭ８３−２２）Ｐ２７〜
３３等で知られている。
０−１０６４５９号や電子通信学会技報８３．Ｎα８０
゜１９８３年７月２０日（ＣＰＭ８３−２２）Ｐ２７〜
３３等で知られている。
第１図はアモルファスシリコン（ａ−８ｉ）を用いたＴ
ＰＴの一例を示す断面図である。このＴＰＴの製造方法
を簡単に説明する。まず絶縁基板１上にゲート電極２を
形成し、その上にゲート絶縁膜３．半導体膜（ａ Ｓ
ｉ） ４ ｅ不純物ドープｎ型半導体５を順次堆積、
加工した後、ソース及びドレイン電極８，９を堆積、加
工し、この電極をマスクとして、不純物ドープ半導体膜
５を除去して作る。このようにして作裏したＴＰＴは。
ＰＴの一例を示す断面図である。このＴＰＴの製造方法
を簡単に説明する。まず絶縁基板１上にゲート電極２を
形成し、その上にゲート絶縁膜３．半導体膜（ａ Ｓ
ｉ） ４ ｅ不純物ドープｎ型半導体５を順次堆積、
加工した後、ソース及びドレイン電極８，９を堆積、加
工し、この電極をマスクとして、不純物ドープ半導体膜
５を除去して作る。このようにして作裏したＴＰＴは。
ドレイン電流のオン、オフ比が６桁に達するもので、Ｏ
ＦＦ電流も５ｐＡ （ゲート幅３００μｍｓゲート長１
０μｍ）と低く、液晶ドライブ用には極めて適したもの
である。
ＦＦ電流も５ｐＡ （ゲート幅３００μｍｓゲート長１
０μｍ）と低く、液晶ドライブ用には極めて適したもの
である。
しかしながら、（１）このＴＰＴをマトリクス状に並べ
、パルス駆動すると、ゲートとソース。
、パルス駆動すると、ゲートとソース。
ゲートとドレイン間の浮遊容量が大きく、信号の漏れ、
パルス雑音が大きいこと、（２）ゲートとソースとゲー
トとドレインの各々の電極におけるオーバーラツプ幅が
ひとつのＴＰＴにおいても異なる他、基板面内の他のＴ
ＰＴとの比較でもバラツキが大きく、動作上の不安定要
因となること、等の問題があった。
パルス雑音が大きいこと、（２）ゲートとソースとゲー
トとドレインの各々の電極におけるオーバーラツプ幅が
ひとつのＴＰＴにおいても異なる他、基板面内の他のＴ
ＰＴとの比較でもバラツキが大きく、動作上の不安定要
因となること、等の問題があった。
そのため、特公昭５ｇ−１６６７６９号、特公昭５８−
１７００６５号に見られる背面露光を用いた自己整合ト
ランジスタがある。このＴＰＴの断面図は、第２図に示
す構造をしている。このＴＰＴでは、ゲートとソース、
ゲートとドレイン各々電極のオーバーラツプはほとんど
なく、先の問題に対しての対策となっている。しかしな
がら、本ＴＰＴでは（１）オーバーラツプがほとんどな
いため、オン電流が低下する。（２）場所によっては、
ゲート電極パターンの外側にソースあるいはドレイン電
極が形成され、極端なオン電流の低下を来す、等の新た
な問題が生じている。
１７００６５号に見られる背面露光を用いた自己整合ト
ランジスタがある。このＴＰＴの断面図は、第２図に示
す構造をしている。このＴＰＴでは、ゲートとソース、
ゲートとドレイン各々電極のオーバーラツプはほとんど
なく、先の問題に対しての対策となっている。しかしな
がら、本ＴＰＴでは（１）オーバーラツプがほとんどな
いため、オン電流が低下する。（２）場所によっては、
ゲート電極パターンの外側にソースあるいはドレイン電
極が形成され、極端なオン電流の低下を来す、等の新た
な問題が生じている。
本発明の目的はＴＰＴにおけるゲート電極とソース及び
ドレイン各電極とのオーバーラツプ幅を、基板面の全素
子について、均一に、しかも浮遊容量が充分小さくなる
よう、わずかな幅とし、制御性および再現性を有したＴ
ＰＴの製造方法を提供することにある。
ドレイン各電極とのオーバーラツプ幅を、基板面の全素
子について、均一に、しかも浮遊容量が充分小さくなる
よう、わずかな幅とし、制御性および再現性を有したＴ
ＰＴの製造方法を提供することにある。
本発明の目的を達成するため、背面露光において、基板
面に対し、光を斜め照射することとした。
面に対し、光を斜め照射することとした。
この方法により、ゲート電極幅より内側にまで光が進行
し、レジストを光反応させ、ゲート電極幅よりわずかに
狭いレジストパターンを、基板全面に均一に作ることが
可能である。このレジストをマスクとすれば、ゲートと
ソース及びドレイン各電極とのオーバーラツプは確実に
わずかな量だけ、′しかも均一に製作可能となる。オー
バーラツプ幅は、ゲート電極からレジストまでの距離と
、基板面に入射する光の入射角度により幾何学的に定ま
る。したがって、光の入射角度を一定とすれば。
し、レジストを光反応させ、ゲート電極幅よりわずかに
狭いレジストパターンを、基板全面に均一に作ることが
可能である。このレジストをマスクとすれば、ゲートと
ソース及びドレイン各電極とのオーバーラツプは確実に
わずかな量だけ、′しかも均一に製作可能となる。オー
バーラツプ幅は、ゲート電極からレジストまでの距離と
、基板面に入射する光の入射角度により幾何学的に定ま
る。したがって、光の入射角度を一定とすれば。
ゲート電極からレジストまでの距離を変えることにより
オーバーラツプ幅も変えることができる。
オーバーラツプ幅も変えることができる。
ゲート電極、ゲート絶縁膜、半導体膜、不純物ドープ半
導体膜の各々の膜厚は、ＴＰＴ特性上から定められる。
導体膜の各々の膜厚は、ＴＰＴ特性上から定められる。
そこで、不純物ドープ半導体膜上に透明な中間層を設し
、この上にレジストを塗布すれば光入射角度を一定とし
てもオーバーラツプ幅は中間層の膜厚によって一義的に
決まる。以上説明した方法を背面露光自己整合薄膜トラ
ンジスタの製作に用いることにより、前記目的を達成す
ることができる。
、この上にレジストを塗布すれば光入射角度を一定とし
てもオーバーラツプ幅は中間層の膜厚によって一義的に
決まる。以上説明した方法を背面露光自己整合薄膜トラ
ンジスタの製作に用いることにより、前記目的を達成す
ることができる。
以下、本発明の実施例を第３図及び第４図により説明す
る。
る。
実施例１
絶縁性透明基板１上に金属例えばＣｒを０．１μｍ堆積
後、パターンニングＬ、ゲート電極２を形成する０次に
ＣＶＤ法によりゲート絶縁膜３（例えば５ｉａＮａ）を
０．３μｍ、次いで半導体膜４（例えば水素化非晶質Ｓ
ｉ （ａ−８ｉ ：Ｈ） ）０．２μｍ、次いで不純物
ドープ半導体膜５（例えばＢドープａ−８ｉ：Ｈ）を０
．０５μｍ、さらに中間層６（例えば５ｉＯｚ）を０．
５ μｍ堆積し、所望の形状に加工する。この上にポジ
形レジストを１μｍ回転塗布し背面露光を行う、この際
、露光光軸と該基板１の平面で成す角を６０° （広角
側では１２０°）の入射角とし、該基板１を回転（自転
）させながら露光し、現像すると第３図に示した断面構
造となる。ここでレジスト７のパターン幅は、ゲート電
極２のパターン幅に較べ、１．１５μｍ狭くなった。こ
れは１片側のパターンエツジで約０．８５μｍ狭くなっ
た結果で、左右対称になっている。次に中間層６を、レ
ジスト７をマスクとして除去する。次に、レジスト７を
除去後、ソースとドレイン電極の下層膜８としてＣｒ（
例えば０．１μｍの膜厚）、さらにＡｌｌ （例えば１
μｍの膜厚）を堆積後、所望の形状に加工し、ソース電
極９．ドレイン電極１０を形成する。ここでは、ソース
、ドレイン各々の電極間隙は先のレジスト７のパターン
幅より必ず大きくなるように形成する。次にゲート上方
にある中間層６を除去し、さらに不純物ドープ半導体膜
５を溶解する。
後、パターンニングＬ、ゲート電極２を形成する０次に
ＣＶＤ法によりゲート絶縁膜３（例えば５ｉａＮａ）を
０．３μｍ、次いで半導体膜４（例えば水素化非晶質Ｓ
ｉ （ａ−８ｉ ：Ｈ） ）０．２μｍ、次いで不純物
ドープ半導体膜５（例えばＢドープａ−８ｉ：Ｈ）を０
．０５μｍ、さらに中間層６（例えば５ｉＯｚ）を０．
５ μｍ堆積し、所望の形状に加工する。この上にポジ
形レジストを１μｍ回転塗布し背面露光を行う、この際
、露光光軸と該基板１の平面で成す角を６０° （広角
側では１２０°）の入射角とし、該基板１を回転（自転
）させながら露光し、現像すると第３図に示した断面構
造となる。ここでレジスト７のパターン幅は、ゲート電
極２のパターン幅に較べ、１．１５μｍ狭くなった。こ
れは１片側のパターンエツジで約０．８５μｍ狭くなっ
た結果で、左右対称になっている。次に中間層６を、レ
ジスト７をマスクとして除去する。次に、レジスト７を
除去後、ソースとドレイン電極の下層膜８としてＣｒ（
例えば０．１μｍの膜厚）、さらにＡｌｌ （例えば１
μｍの膜厚）を堆積後、所望の形状に加工し、ソース電
極９．ドレイン電極１０を形成する。ここでは、ソース
、ドレイン各々の電極間隙は先のレジスト７のパターン
幅より必ず大きくなるように形成する。次にゲート上方
にある中間層６を除去し、さらに不純物ドープ半導体膜
５を溶解する。
（例えば抱水ヒドラジン：水：アルコール＝２５０：５
０：３０により溶解できる。）ここで、中間層６で被わ
れていた部分の不純物ドープ半導体膜５のみが選・択的
に溶解される。これはＣｒ 。
０：３０により溶解できる。）ここで、中間層６で被わ
れていた部分の不純物ドープ半導体膜５のみが選・択的
に溶解される。これはＣｒ 。
ＡＱを堆積する際中間層６のない部分にはＣｎが不純物
ドープ半導体と接したことにより、金属とＳｉの化合物
１１ここでは、ＣｒとＳｉとの化合物（クロムシリサイ
ド）ができ、この化合物が、溶解を妨げるためである。
ドープ半導体と接したことにより、金属とＳｉの化合物
１１ここでは、ＣｒとＳｉとの化合物（クロムシリサイ
ド）ができ、この化合物が、溶解を妨げるためである。
この結果第４図に示したように、ソース電極９とドレイ
ン電極１０との距離が不揃いであっても、自己整合によ
り形成された金属−８ｉ化合物（クロムシリサイド）１
１のパターンによりソース側、ドレイン側共ゲート電極
２とのオーバーラツプ幅は正確に同量の幅で、しかも、
この例では片側０．８５μｍという微小な幅のオーバー
ラツプが形成された。ここで、金属−８ｉ化合物１１は
低抵抗であり電極の一部として働く、さらにこのトラン
ジスタに保護膜を被せ、特性を測定した結果、良好なト
ランジスタ特性を得た。この例では、シリコンとの反応
金属にフロムをあげたが、シリコンと応する金属であれ
ば、本実施例と同様に製作できることは明白である。
ン電極１０との距離が不揃いであっても、自己整合によ
り形成された金属−８ｉ化合物（クロムシリサイド）１
１のパターンによりソース側、ドレイン側共ゲート電極
２とのオーバーラツプ幅は正確に同量の幅で、しかも、
この例では片側０．８５μｍという微小な幅のオーバー
ラツプが形成された。ここで、金属−８ｉ化合物１１は
低抵抗であり電極の一部として働く、さらにこのトラン
ジスタに保護膜を被せ、特性を測定した結果、良好なト
ランジスタ特性を得た。この例では、シリコンとの反応
金属にフロムをあげたが、シリコンと応する金属であれ
ば、本実施例と同様に製作できることは明白である。
実施例２
次に、第５図及び第６図により実施例２を説明する。先
ず、透明基板１上に、膜厚０．１μｍのクロムによりゲ
ート電極２を形成する０次にゲート絶縁膜３となる５ｉ
ａＮａ、半導体膜４となるａ−８ｉ：Ｈ及び不純物ドー
プ半導体膜５例えばＰドープａ−８ｉ：Ｈをそれぞれ０
．３ｐｍ、０．２μｍ、０．０５μｍの膜厚に順次堆積
し加工後、ネガ形ホトレジスト７を膜厚１μｍ塗布し、
背面より実施例１と同様に光入射角度６０°で回転露光
し、これを現像すると、第５図の構造となる０次に、Ｐ
ドープａ −Ｓ ｉ ： Ｈ５をレジスト７をマスクに
溶解する。例えばＨＦ ： ＨＮ Ｏａ ： ＣＨａＣ
ＯＯＨ＝１ ： １００ ： １００により溶解できる
０次に、例えばＣｒ 、 Ａ Ｉ２をそれぞれ０．１μ
ｍ、１μｍの膜厚に堆積後加工し、ソース電極９．ドレ
イン電極１０を作り第６図の構造を得た。この例では、
不純物ドープ半導体膜（Ｐドープａ−８ｉ：Ｈ）５が、
自己整合され、片側オーバーラツプ幅は０．４２μｍと
なった。またここで作られたトランジスタは良好な特性
を示した。
ず、透明基板１上に、膜厚０．１μｍのクロムによりゲ
ート電極２を形成する０次にゲート絶縁膜３となる５ｉ
ａＮａ、半導体膜４となるａ−８ｉ：Ｈ及び不純物ドー
プ半導体膜５例えばＰドープａ−８ｉ：Ｈをそれぞれ０
．３ｐｍ、０．２μｍ、０．０５μｍの膜厚に順次堆積
し加工後、ネガ形ホトレジスト７を膜厚１μｍ塗布し、
背面より実施例１と同様に光入射角度６０°で回転露光
し、これを現像すると、第５図の構造となる０次に、Ｐ
ドープａ −Ｓ ｉ ： Ｈ５をレジスト７をマスクに
溶解する。例えばＨＦ ： ＨＮ Ｏａ ： ＣＨａＣ
ＯＯＨ＝１ ： １００ ： １００により溶解できる
０次に、例えばＣｒ 、 Ａ Ｉ２をそれぞれ０．１μ
ｍ、１μｍの膜厚に堆積後加工し、ソース電極９．ドレ
イン電極１０を作り第６図の構造を得た。この例では、
不純物ドープ半導体膜（Ｐドープａ−８ｉ：Ｈ）５が、
自己整合され、片側オーバーラツプ幅は０．４２μｍと
なった。またここで作られたトランジスタは良好な特性
を示した。
実施例３
実施例１と同様に中間層６まで形成し、次にネガ形ホト
レジストを塗布し、同様に背面より、光入射角６０″で
回転露光した。これを現像し、レジストをマスクとして
、中間層、不純物ドープ半導体膜をそれぞれ溶解した後
、レジストを除去した６次にソース及びドレイン両電極
を形成し、第６図と同等な構造を得た。ここで中間層の
膜厚を０．５μｍとした場合のオーバーラツプ幅は０．
８５μｍであり、中間層の膜厚を１．３μｍとした場合
のオーバーラツプ幅は１．７μｍであった。
レジストを塗布し、同様に背面より、光入射角６０″で
回転露光した。これを現像し、レジストをマスクとして
、中間層、不純物ドープ半導体膜をそれぞれ溶解した後
、レジストを除去した６次にソース及びドレイン両電極
を形成し、第６図と同等な構造を得た。ここで中間層の
膜厚を０．５μｍとした場合のオーバーラツプ幅は０．
８５μｍであり、中間層の膜厚を１．３μｍとした場合
のオーバーラツプ幅は１．７μｍであった。
実施例４
実施例２において、露光平行光線を、レンズを通し非平
行として露光し同様に製作した。この場合レンズの曲率
と油接率によってオーバーラツプ幅が決定され、本実施
例では０．３μｍのオーバーラツプ幅となっていた。
行として露光し同様に製作した。この場合レンズの曲率
と油接率によってオーバーラツプ幅が決定され、本実施
例では０．３μｍのオーバーラツプ幅となっていた。
実施例５
実施例４において、平行光をミラーレンズに当て、た後
、背面露光を行った。この場合のオーバーラツプ幅は、
ミラーレンズの曲率により一義的に決まり、実施例４と
同様に、０．３μｍのオーバーラツプ幅を持つＴＰＴを
得た。
、背面露光を行った。この場合のオーバーラツプ幅は、
ミラーレンズの曲率により一義的に決まり、実施例４と
同様に、０．３μｍのオーバーラツプ幅を持つＴＰＴを
得た。
実施例６
実施例５において、ミラーレンズを単なる平面ミラーと
し、この反射光を、基板背面へ斜め照射し基板を回転さ
せながら露光を行った。この場合には、基板中央部に想
定して立てた垂直軸から、ミラーをずらせた距離と、基
板面からミラーまでの距離によって、光入射角度が決定
される。この場合においても、第６図に示した構造が得
られ、良好なＴＰＴ特性を示した。
し、この反射光を、基板背面へ斜め照射し基板を回転さ
せながら露光を行った。この場合には、基板中央部に想
定して立てた垂直軸から、ミラーをずらせた距離と、基
板面からミラーまでの距離によって、光入射角度が決定
される。この場合においても、第６図に示した構造が得
られ、良好なＴＰＴ特性を示した。
本発明によれば、ＴＰＴにおけるゲート電極とソース及
びドレイン各電極とのオーバーラツプ幅について（１）
ひとつのＴＰＴ素子でのゲートとソース及びドレインと
の間には隙間は絶対できず、ソース側とドレイン側のオ
ーバーラツプ幅を同一量にし得た。また、このオーバー
ラツプ量は極く微小であっても制御できた。（２）基板
内の素子間において、オーバーラツプ幅を同一量にし得
た。
びドレイン各電極とのオーバーラツプ幅について（１）
ひとつのＴＰＴ素子でのゲートとソース及びドレインと
の間には隙間は絶対できず、ソース側とドレイン側のオ
ーバーラツプ幅を同一量にし得た。また、このオーバー
ラツプ量は極く微小であっても制御できた。（２）基板
内の素子間において、オーバーラツプ幅を同一量にし得
た。
また、このオーバーラツプ量は極く微小であっても均一
にし得た。（３）基板間あるいは、製作ロット間におい
てもオーバーラツプ幅のバラツキは小さくＴＦＴ素子構
造の制御性、再現性が得られた。以上３点から、つくら
れたＴＰＴ素子の各電極間の容量は、制御された値とな
った。したがって作られたＴＰＴは、オーバーラツプ量
により影響される静特性はもちろんのこと、浮遊容量の
バらツキによって影響を受ける動特性についても、良好
で均一な素子が得られた。すなわち、本発明によれば制
御された良好な特性を示すＴＰＴ素子を再現性よく製作
できる。
にし得た。（３）基板間あるいは、製作ロット間におい
てもオーバーラツプ幅のバラツキは小さくＴＦＴ素子構
造の制御性、再現性が得られた。以上３点から、つくら
れたＴＰＴ素子の各電極間の容量は、制御された値とな
った。したがって作られたＴＰＴは、オーバーラツプ量
により影響される静特性はもちろんのこと、浮遊容量の
バらツキによって影響を受ける動特性についても、良好
で均一な素子が得られた。すなわち、本発明によれば制
御された良好な特性を示すＴＰＴ素子を再現性よく製作
できる。
第１図は従来のＴＰＴの断面図、第２図は従来の背面露
光により作られたＴＰＴの断面図、第３の断面図である
。 １・・・透明基板、２・・・ゲート電極、３・・・ゲー
ト絶縁膜、４０１．半導体膜、５・・・不純物ドープ半
導体膜、６・・・中間層、７・・・レジスト、８・・・
ソースとドレイン電極の下層膜、９・・・ソース電極、
１０・・・ドレイン電極、１１・・・金属−８ｉ化合物
。 、・−一−−＼＼ 代理人 弁理士 小川勝男 ゛ ■ １ 図 乙 ■ Ｚ 口 藁 ３ 口
光により作られたＴＰＴの断面図、第３の断面図である
。 １・・・透明基板、２・・・ゲート電極、３・・・ゲー
ト絶縁膜、４０１．半導体膜、５・・・不純物ドープ半
導体膜、６・・・中間層、７・・・レジスト、８・・・
ソースとドレイン電極の下層膜、９・・・ソース電極、
１０・・・ドレイン電極、１１・・・金属−８ｉ化合物
。 、・−一−−＼＼ 代理人 弁理士 小川勝男 ゛ ■ １ 図 乙 ■ Ｚ 口 藁 ３ 口
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上にゲート電極、ゲート絶縁膜、半導体膜
、不純物ドープ半導体膜を順次形成し、さらに、ソース
、ドレイン電極を形成した薄膜トランジスタにおいて、
該不純物ドープ半導体膜上に、透明な中間層、さらにポ
ジ形レジストを被せ、該絶縁基板裏面より、基板面に対
し、光軸を非垂直として露光し、実質的なソース電極と
ドレイン電極パターンを形成したことを特徴とした、薄
膜トランジスタの製造方法。 ２、前記ポジ形レジストをネガ形レジストとし、透明中
間層、不純物ドープ半導体膜を該レジストをマスクとし
て加工後、該ネガ形レジスト、該透明中間層及び不純物
ドープ半導体膜を除去した後、ソース及びドレイン電極
を形成したことを特徴とした、特許請求の範囲第１項記
載の薄膜トランジスタの製造方法 ３、特許請求の範囲第１項及び第２項において、透明中
間層のない薄膜トランジスタの製造方法。 ４、前記背面露光において、基板面に対し、非垂直な光
軸とし、基板を回転させながら背面露光することを特徴
とした、特許請求の範囲第１項、第２項、第３項記載の
薄膜トランジスタの製造方法。 ５、前記背面露光において、平行光線をレンズまたは曲
面ミラーにより非平行光線としたことを特徴とした特許
請求の範囲第１項、第２項、第３項記載の薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002063A JPS62160768A (ja) | 1986-01-10 | 1986-01-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002063A JPS62160768A (ja) | 1986-01-10 | 1986-01-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62160768A true JPS62160768A (ja) | 1987-07-16 |
Family
ID=11518883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002063A Pending JPS62160768A (ja) | 1986-01-10 | 1986-01-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62160768A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358809A (en) * | 1992-02-20 | 1994-10-25 | U.S. Philips Corporation | Methods of fabricating thin film structures by imaging through the substrate in different directions |
| CN100334706C (zh) * | 2002-03-11 | 2007-08-29 | 株式会社瑞萨科技 | 半导体器件以及半导体器件的制造方法 |
-
1986
- 1986-01-10 JP JP61002063A patent/JPS62160768A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358809A (en) * | 1992-02-20 | 1994-10-25 | U.S. Philips Corporation | Methods of fabricating thin film structures by imaging through the substrate in different directions |
| CN100334706C (zh) * | 2002-03-11 | 2007-08-29 | 株式会社瑞萨科技 | 半导体器件以及半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| JP2003248232A (ja) | 液晶表示装置及びその製造方法 | |
| EP0449404B1 (en) | Method of manufacturing a thin-film semiconductor device on a transparent insulative substrate | |
| JPS62160768A (ja) | 薄膜トランジスタの製造方法 | |
| JP2730129B2 (ja) | 薄膜トランジスタ | |
| JP2002151381A (ja) | パターン形成方法 | |
| JP3612529B2 (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JPS6222463B2 (ja) | ||
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH0488641A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH06163587A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| JP2782829B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01236655A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2527579B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60257171A (ja) | 薄半素子の製造方法およびその素子 | |
| KR940010929B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR950000654B1 (ko) | 박막트랜지스터의 게이트 금속층에 의한 소오스, 드레인 패턴자체 정렬방법 | |
| JPH06333949A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002328387A (ja) | アクティブマトリックス基板の製造方法 |