JPS60257171A - 薄半素子の製造方法およびその素子 - Google Patents

薄半素子の製造方法およびその素子

Info

Publication number
JPS60257171A
JPS60257171A JP11081784A JP11081784A JPS60257171A JP S60257171 A JPS60257171 A JP S60257171A JP 11081784 A JP11081784 A JP 11081784A JP 11081784 A JP11081784 A JP 11081784A JP S60257171 A JPS60257171 A JP S60257171A
Authority
JP
Japan
Prior art keywords
substrate
island
heat
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11081784A
Other languages
English (en)
Inventor
Michio Ogami
大上 三千男
Akio Mimura
三村 秋男
Masayuki Obayashi
正幸 大林
Takaya Suzuki
誉也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11081784A priority Critical patent/JPS60257171A/ja
Publication of JPS60257171A publication Critical patent/JPS60257171A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 CR1明の利用分野〕 本発明は絶縁体基体上に単結晶を形成した基板を利用し
た薄膜トランジスタに係り、特に、アクティブマトリク
ス型液晶ディスプレイに好適な薄膜トランジスタ基体と
その製造方法に関する。
「発明の背景〕 絶縁体基体上のシリコン単結晶島にMOS−FETを形
成し、MOS−FETのマトリクスにより順次、各画素
電極の電圧を制御して液晶を駆動する、いわゆる、薄膜
トランジスターアクティブマトリクス型液晶表示素子は
、lE精細で高コントラストにできる。薄膜トランジス
タの形成には、半導体層として、アモルファスシリコン
、ポリシを用いると、キャリヤ移動度が高いため周辺回
路を同時に同一基板上に形成できる。しかし、貼結晶を
形成した石英基板に薄膜トランジスタを形成する場合、
石英基板上に単結晶が島状に形成されているために、島
状単結晶に形成した各半導体領域から配線用の電極や画
素表示用の透明電極を形成する工程で単結晶島の端の段
差部分で、上部に形成した配線や透明電極が切れること
が多い。これは、配線用導体膜や透明電極膜の形成時に
、単結晶島の端の側面への膜のつきまわりが悪いことや
、これらの導体膜をホトエツチングする際に、単結晶島
の端でホトレジストが薄くなり、エツチングが局部的に
進行するなどのプロセス上の要因によっている。
次に、薄膜トランジスタを液晶表示素子に適用した場合
、薄膜トランジスタを形成したシリコンの島の上面と表
示部の画素電極の面が従来の構造では異なっており、こ
のため、以下のような問題が生じる。すなわち、従来の
薄膜トランジスタアン学会技術報告VOL、6.Nn4
4のIPD75−1〜IPD75−6 (1983) 
、あるいはJapan Display ’ 830c
tober 3−5 (1983)のp2.14などに
記されているように1、いずれも、アモルファスシリコ
ンやポリシリコン、あるいは、昨結晶シリコンの島の上
に配線用の金属薄膜、金属配線の層間絶縁膜、および画
像表示用の透明導電膜および液晶の配向制御膜などの薄
膜を順次重ねた構造となっている。すなわち、薄膜トラ
ンジスタを形成している半導体の島が、液晶層に突き出
た構造となっている。このため、従来の構造では、液晶
の配向制御膜をラビング(擦過)する工程で半導体の島
の端が損傷を受けやすいこと、また、薄膜トランジスタ
を形成したマトリクス基板とこれに対向する基板とによ
り液晶セルを組み立てる際に、基板間のギャップが不均
一になりやすい。基板間のギャップを均一にするために
、通常、基板間に約8μmのファイバーやビーズを入れ
るが、薄膜トランジスタの層の厚さが1〜2μmあり、
これらのスペーサの効果が半減する。
(4) また1、液晶セルに液晶を封入する際に液晶が入りにく
いこと、また液晶層中に気泡を生じやすい等の問題が生
じる場合がある。これはマトリクス基板に凹凸があるた
めに液晶が毛管現象で入りにくいためである。
一方、LSIの配線間の絶縁膜として有機樹脂を用いて
平坦にする方法が知られているが、この場合には表面の
凹凸は減少するが完全に平坦にはならない。
〔発明の目的〕
本発明の目的は、透明な基板上に、簡単なプロセスで半
導体領域、あるいは、配線の導体領域の上面と他の領域
の面を平坦にする方法を提供するにある。本発明の他の
目的は1石英基板上のシリコン単結晶島に形成した薄膜
トランジスタのマトリクスが平坦な面をもつような液晶
ディスプレイ用の薄膜トランジスタマトリクス基板を提
供するにある。
〔発明の概要〕
本発明では、半導体領域、あるいは、配線導体(5) を形成した透明基板にネガ型の感光性樹脂を塗布し、半
導体領域や配線が形成されていない透明基板の裏面から
ホトマスクを使わないで全面に露光する。これにより、
光が透過しない半導体領域や配線導体のパターンをマス
クとして作用させる。
これにより半導体領域や配線導体がない部分に感光性樹
脂の領域が形成され、感光性樹脂をそのまま配線の層間
絶縁膜、あるいは、半導体領域と配線導体の間の絶縁膜
として用いることができる。
この場合、裏面から露光するために基板は感光性樹脂の
感光波長域の光に対して透過性が必要である。通常の感
光性樹脂の感光波長は、水銀ランプ等のUVランプの強
い発光波長に合わせてあり、250〜480nmに感光
波長域がある。このため、基板は硼硅酸ガラス基板や石
英基板が適している。一方、感光性樹脂はネガ型ホトレ
ジストを用いるが、絶縁膜として使用するため、感度や
解像性が良いことの他、耐熱性や電気的、機械的特性が
良いことが必要である。このため、LSI用ホトレジス
トとして使われているゴム系ホトレジ(6) ストよりもポリイミドやポリイミド前駆体、あるいは、
ポリイミドアミド等の耐熱性を持つ高分子材料に感光性
を付与した感光性耐熱材料が適している。
また、基板の裏面から全面に霧光するので、半導体の島
や配線導体がマスクとして作用するように遮光性が必要
である。配線導体としてAQ。
A Q −S i 、 A Q −Cu =S i、あ
るいはCr 。
Cr −N i 、 Cr −C11−A u 、 T
 i 、 T i −N i 、 W、 M o、さら
に、シリサイドを使用できるがこれらの金属薄膜は数十
オングストローム以上あれば十分遮光性があり問題はな
い。一方、半導体、特に、ポリシリコンや単結晶シリコ
ンは紫外から可視領域で吸収係数が大きいので、膜が薄
い場合には遮光性が不十分となる。このため、露光量を
調節する必要がある。
本発明により、感光性耐熱樹脂を塗布した透明な基板の
裏面から露光し、すでに形成しである不透光性の導体、
あるいは、半導体のパターンによるセルフアライメント
効果により表面を平坦にで(7) き、感光性耐熱樹脂を用いて表面を平坦にした薄膜1〜
ランジスタ基体が得られる。感光性耐熱樹脂ではなく、
ポリイミド系樹脂登用いて下地段差の平坦化を図る方法
は、LSI等に適用されており、透明基板上に薄膜トラ
ンジスタマトリクスを形成する場合にも用いることがで
きる。しかし、この場合には、第5図に示すように、ポ
リイミド系樹脂をホトエツチングする際にポリイミド系
樹脂の下の導体、あるいは、半導体との面内の端部に図
のような隙間が生じてしまい、上部に絶縁膜を被覆して
も、この隙間で切れてしまう。第5図で、00は石英基
板01の上にシリコン単結晶島02を形成したSOI基
板である。SO■基板00の上にLSIの層間絶縁膜と
して用いられているポリイミド系樹脂(ポリイミドイソ
インドロキナシリジオン)を形成し、ネガ型ホトレジス
ト04を塗布して通常のホトリソグラフィ法によりホト
レジストをパターニングした。パターニングしたホトレ
ジストをマスクとしてポリイミド系樹脂をヒドラジンで
エツチングした。エツチングした後、(8) レジストを除去した結果、第5図の(5)のようであり
、シリコン単結晶島02とポリイミド系樹脂03との間
に隙間05を生じた。これはホトレジストをマスクとし
てエツチングするとポリイミド系樹脂膜03が摺り林状
の断面形状にエツチングされるためである。このように
、ポリイミド系樹脂を通常のホトエツチング法で形成し
ても本発明の目的とする完全に平坦な構造とすることは
できない。
本発明により感光性耐熱樹脂を用いて石英基板の裏面か
ら露光すると、感光性耐熱樹脂膜内で反射する光が若干
あるため、シリコン単結晶島の端部で未露光の部分は生
じない。これにより端部でシリコン単結晶島と感光性耐
熱樹脂の隙間は生じず完全に平坦な構造が可能である。
〔発明の実施例〕
第1図は、狭帯域溶融再結晶化法で形成したSOI基板
(Silicon on In5ulator)に本発
明を適用した場合の原理的なプロセスを示す。SOI基
板100は、石英基板100上にシリコン単結(9) 晶島102を形成した基板である。この上に、感光性ポ
リイミド103を全面に塗布し、窒素中に80℃で20
分間プリベークする。感光性ポリイミドは(株)日立化
成製の’Photo −P A L ” (商品名)を
用いた。SOI基板100上のシリコン単結晶島102
の厚さは行0.7μm、感光性ポリイミドの塗膜の厚さ
は0.5〜1.2μmである。
プリベーク後、市販のコンタクト露光装置でSO工基板
の裏面から全面に露光した。露光量は約20m J /
 al、露光時間は5〜30secであった。霧光後、
“Photo −P A L”の専用現像液(N−メチ
ル−2−ピロリドン主成分)をスプレーして現像し、さ
らに専用リンス液で3Qsec間スピンナ法でリンスし
た。リンス後、NQ中、360℃でキュアした。これに
より、S○■基板100上のシリコン単結晶島102の
上の面と、感光性ポリイミド103で形成した絶縁膜の
上の面を同一面にすることができた。101は石英基板
である。
第2図は上記と同じ方法で、薄膜トランジスタ200の
シリコン単結晶203の面に平坦になる(10) ように感光性ポリイミド205により絶縁膜を形成した
例である。201はポリシリコンゲート電極、202は
MOS−FETのゲート絶縁膜、204はシリコンMO
8−FETを保護するPSG絶縁膜、205は本発明の
方法で感光性ポリイミドで形成した絶縁膜、206はn
チャンネルMO8−FETのソース電極であるn”si
とコンタクトしているAQ電極、207は、IT○(I
ndiu+n Tin 0xide)透明電極、208
はMOS−FETを保護するプラズマSiO絶縁膜、2
09はTN型液晶の配向を制御するためポリイミドイソ
インドロキナシリジオンをラビングして膜である。この
構造の薄膜トランジスタを形成した結果、欠陥がなく高
歩留りで形成できることがわかった。
第3図は、第1図で説明したのと同じ方法で薄膜トラン
ジスタアクティブマトリクス基板を形成した他の実施例
を示す。この実施例では、シリコン単結晶島303とと
もにAQ電極306のセルファライン効果を利用して感
光性ポリイミドの絶縁膜305を形成した例である63
01はボリン(11) リコンゲート電極、302はMOS−FETのゲート絶
縁膜、304は単結晶シリコンとその接合を保護するP
SG膜である。306はPSG膜304のソース電極コ
ンタクト孔311を介して単結晶シリコンと接している
Afi電極である。
AQ電極306を形成した後、感光性ポリイミド膜を全
面に塗布し薄膜トランジスタ基板300の裏面より露光
して膜を形成した。これにより、単結晶シリコン304
およびAQ電極306の上の面と、感光性ポリイミド膜
305は同一となり平坦にすることができた。310は
、下からプラズマSiO膜、スピンオンガラス膜(SO
G膜)、PSG膜からなる三層構造絶縁膜、307は液
晶表示素子の画素表示用のITO透明電極、308はプ
ラズマSi○膜、309はポリイミドイソインドロキナ
シリジオンの膜をラビングして形成した液晶配向制御膜
である。この構造の薄膜トランジスタを形成した結果、
欠陥がなく高歩留りで形成できることがわかった。
第4図は、薄膜トランジスタ基体300と、ガ(12) ラス基板404の上にITO透明電極402およびポリ
イミドイソインドロキナシリジオンの液晶配向制御膜4
03を形成した対向するガラス基板の間に、石英ファイ
バ405の細片を分散した後、薄膜トランジスタ基体3
00とガラス基板404の周辺をエポキシ系樹脂でシー
ルし、TN型(Twisted Nematic) 素
子用のネマチック液晶401を封入した薄膜トランジス
タマトリクス型液晶表示素子である。本実施例により、
液晶層401の厚さは、石英ファイバの細片405の位
置によらず、液晶表示素子全面に均一であった。
また、液晶層の厚さが均一なため、各画素電極上の液晶
層に印加される電圧のバラツキがなく、画像ムラのない
均質な表示ができた。
〔発明の効果〕
本発明によれば、ホトレジストおよびホトマスクを用い
ないで耐熱性樹脂膜のパターン形成ができるので、石英
基板等の透明な基板上に薄膜トランジスタ等の薄膜素子
を形成する工程を簡略化で
【図面の簡単な説明】
第1図は本発明の感光性耐熱性樹脂膜のパターンユング
法の工程を示す図、第2図はSOI基板に本発明の方法
を適用して薄膜トランジスタ基板を形成する工程と断面
構造図、第3図はSOI基板に薄膜トランジスタを形成
した他の実施例の工程と断面構造図、第4図は第3図の
薄膜トランジスタ基板を用いた薄膜トランジスタアクテ
ィブマトリクス型液晶表示素子の主要な断面図、第5図
は従来の耐熱性樹脂膜をホトエツチング法で形成する場
合の工程と構造の模式図である。 100・・・SOI基板、102・・・シリコン単結晶
島、103・・・感光性ポリイミド、200・・・薄膜
トランジスタ基板、201・・・ポリシリコンゲート電
極、206・・・AQ電極、207・・・ITO透明電
極、209・・・液晶配向制御膜、400・・・薄膜ト
ランジ゛スタマトリクス型液晶表示秦子、401・・・
TN型液晶、405・・・石英ファイバ。 代理人 弁理士 高橋明夫 (14) 第 1 図 11111 720 第3図 01

Claims (1)

  1. 【特許請求の範囲】 1、透明な絶縁基板上の半導体の島あるいはこの半導体
    の島に接続された配線導体の上に、ネガ型の感光性耐熱
    樹脂を塗布し、前記透明な絶縁基板の裏側から全面に露
    光した後、現像液で前記半導体の島あるいは前記配線導
    体の上の前記ネガ型感光性耐熱樹脂を除去し、前記半導
    体の島あるいは前記配線導体がない部分に前記ネガ型感
    光性耐熱樹脂を残して耐熱性絶縁膜とすることを特徴と
    する薄膜素子の製造方法。 2、特許請求の範囲第1項において、 前記ネガ型感光性耐熱樹脂が、感光性ポリイミド、感光
    性ポリイミド前駆体、および感光性ポリイミドアミドで
    あることを特徴とする薄膜素子の製造方法。 3、透明な絶縁基体上に半導体の島あるいはこの半導体
    の島に接続された配線導体と、前記半導体(1) の島あるいは前記配線導体がない部分に、前記半導体の
    島、あるいは、配線導体と略同等の厚さのネガ型感光性
    耐熱樹脂が形成されたことを特徴とする薄膜素子。
JP11081784A 1984-06-01 1984-06-01 薄半素子の製造方法およびその素子 Pending JPS60257171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11081784A JPS60257171A (ja) 1984-06-01 1984-06-01 薄半素子の製造方法およびその素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11081784A JPS60257171A (ja) 1984-06-01 1984-06-01 薄半素子の製造方法およびその素子

Publications (1)

Publication Number Publication Date
JPS60257171A true JPS60257171A (ja) 1985-12-18

Family

ID=14545409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11081784A Pending JPS60257171A (ja) 1984-06-01 1984-06-01 薄半素子の製造方法およびその素子

Country Status (1)

Country Link
JP (1) JPS60257171A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63279228A (ja) * 1987-05-11 1988-11-16 Oki Electric Ind Co Ltd 液晶表示装置
US4828967A (en) * 1984-12-26 1989-05-09 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
WO2009016951A1 (ja) * 2007-08-01 2009-02-05 Sharp Kabushiki Kaisha 半導体装置の製造方法、半導体装置、及び、露光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828967A (en) * 1984-12-26 1989-05-09 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
JPS63279228A (ja) * 1987-05-11 1988-11-16 Oki Electric Ind Co Ltd 液晶表示装置
WO2009016951A1 (ja) * 2007-08-01 2009-02-05 Sharp Kabushiki Kaisha 半導体装置の製造方法、半導体装置、及び、露光装置
US8188577B2 (en) 2007-08-01 2012-05-29 Sharp Kabushiki Kaisha Production method of semiconductor device, semiconductor device, and exposure apparatus

Similar Documents

Publication Publication Date Title
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US7157319B2 (en) Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode
KR100260063B1 (ko) 절연 게이트 박막 트랜지스터 제조 방법
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2001319876A (ja) 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法
JP5187994B2 (ja) 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
US7342637B2 (en) Liquid crystal display device and method for manufacturing the same
KR100487899B1 (ko) 반투과형 액정표시장치 및 그 제조방법
US7179697B2 (en) Method of fabricating an electronic device
JPS60103677A (ja) 薄膜トランジスタの製造方法
JPH0823102A (ja) 電子部品及びその製造方法
JPS60257171A (ja) 薄半素子の製造方法およびその素子
JP2002151381A (ja) パターン形成方法
JP2948965B2 (ja) 薄膜トランジスタの製造方法
JP2004294805A (ja) 液晶表示装置、表示装置の製造方法、パターニング方法
KR100683155B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
JP3071964B2 (ja) 液晶表示装置の製造方法
JPH0488641A (ja) 薄膜トランジスタの製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JPH0262050A (ja) 薄膜トランジスタの製造方法
JPH11119251A (ja) アクティブマトリックス基板の製造方法
KR100707019B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
JP3443332B2 (ja) アクティブマトリクス基板の製造方法および液晶素子の製造方法
JP2000187241A (ja) 液晶表示装置及びその製造方法