CN111739818A - 半导体制造装置以及半导体器件的制造方法 - Google Patents

半导体制造装置以及半导体器件的制造方法 Download PDF

Info

Publication number
CN111739818A
CN111739818A CN202010215741.7A CN202010215741A CN111739818A CN 111739818 A CN111739818 A CN 111739818A CN 202010215741 A CN202010215741 A CN 202010215741A CN 111739818 A CN111739818 A CN 111739818A
Authority
CN
China
Prior art keywords
push
blocks
block
bare chip
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010215741.7A
Other languages
English (en)
Other versions
CN111739818B (zh
Inventor
横森刚
大久保达行
名久井勇辉
牧浩
齐藤明
冈本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN111739818A publication Critical patent/CN111739818A/zh
Application granted granted Critical
Publication of CN111739818B publication Critical patent/CN111739818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

本发明的目的在于，提供易于进行上推时序的变更的半导体制造装置。半导体制造装置具备：上推单元，其具有与切割带接触的多个块；能够上下移动的头部，其具有吸附所述裸芯片的筒夹；以及控制部，其控制所述上推单元以及所述头部的动作。所述上推单元构成为使所述多个块能够各自独立地动作。所述控制部构成为，由多个步骤构成所述多个块的上推时序，基于能够针对每个块以及每个步骤设定所述多个块的高度以及速度的时间图制程来控制所述多个块的动作。

Description

半导体制造装置以及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置，例如能够应用于具备上推单元的芯片贴装机。
背景技术
通常，在将被称为裸芯片的半导体芯片搭载到例如布线基板或引线框架等(以下，总称为基板)的表面的芯片贴装机中，通常反复进行如下的动作(作业)，即利用筒夹等的吸附喷嘴将裸芯片搬送到基板上并赋予按压力，并且通过对接合材料进行加热来进行贴装。
在由芯片贴装机等的半导体制造装置进行的裸芯片贴装工序中，有对从半导体晶片(以下，称为晶片)分割出的裸芯片进行剥离的剥离工序。在剥离工序中，通过上推单元从切割带背面上推裸芯片，从保持在裸芯片供给部的切割带一个一个剥离裸芯片，并使用筒夹等的吸附喷嘴将其搬送到基板上。
例如，根据JP特开2005-117019号公报(专利文献1)可知，在对贴附于切割带的多个裸芯片中作为剥离对象的裸芯片进行上推而从切割带进行剥离时，吸附件(上推单元)通过利用推杆的一个驱动轴将多层的块推起成金字塔状，从裸芯片的周边以低应力从切割带剥离。
现有技术文献
专利文献1：JP特开2005-117019号公报
专利文献2：JP特开2017-224640号公报
发明内容
近年来，因裸芯片层叠封装体或3D-NAND(三维NAND闪存)的出现，晶片(裸芯片)变得更薄。若裸芯片变薄，则与切割带的粘接力相比，裸芯片的刚性变得极低。因此，例如为了拾取数十μm以下的薄裸芯片，需要使对裸芯片施加的应力减轻(低应力化)。
就由上述的一个驱动轴对多层的块进行上推而言，各块的动作顺序(上推时序)以及上推量在机构上被限为固定，在切割带的种类、裸芯片的厚度等条件发生变化的情况下，块的动作顺序、上推量不一定为最佳。
本公开的课题在于提供易于进行上推时序的变更的半导体制造装置。
其他的课题和新的特征能够从本说明书的继续以及附图而变明朗。
若简单说明本公开中代表性的概要则如下所示。
即，半导体制造装置具备：上推单元，其具有与切割带接触的多个块；能够上下移动的头部，其具有吸附所述裸芯片的筒夹；以及控制部，其控制所述上推单元以及所述头部的动作。所述上推单元构成为使所述多个块能够各自独立地动作。所述控制部构成为，通过多个步骤构成所述多个块的上推时序，基于能够针对每个块以及每个步骤设定所述多个块的高度以及速度的时间图制程来控制所述多个块的动作。
根据上述半导体制造装置，能够易于进行上推时序的变更。
附图说明
图1是示出实施方式的半导体制造装置的构成的概略图。
图2是与切割带接触的状态的上推单元的主要部分剖视图。
图3是示出RMS的上推时序的一例的图。
图4是说明图3的时序的第一时间图制程的一例的图。
图5是说明图3的时序的第一时间图制程的另一例的图。
图6是示出图5的第一时间图制程的数值例的图。
图7是说明图3的时序的第二时间图制程的一例的图。
图8是示出图7的第二时间图制程的数值例的图。
图9是说明第三时间图制程的图。
图10是说明图9的第三时间图制程的一例的图。
图11是说明第四时间图制程的图。
图12是说明第五时间图制程的图。
图13是说明第六时间图制程的图。
图14是示出第一动作例的上推时序的图。
图15是示出第一动作例的上推时序的块动作定时的图。
图16是示出第二动作例的上推时序的图。
图17是示出第二动作例的上推时序的块动作定时的图。
图18是示出第三动作例的上推时序的图。
图19是示出第四动作例的上推时序的图。
图20是俯视实施例的芯片贴装机的概念图。
图21是说明在图20中从箭头A方向观察时拾取头以及贴装头的动作的图。
图22是示出图20的裸芯片供给部的外观立体图的图。
图23是示出图20的裸芯片供给部的主要部分的概略剖视图。
图24是图23的上推单元的外观立体图。
图25是图24的第1单元的一部分的俯视图。
图26是图24的第2单元的一部分的俯视图。
图27是图24的第3单元的一部分的俯视图。
图28是图24的上推单元的纵剖视图。
图29是图24的上推单元的纵剖视图。
图30是示出实施例的上推单元与拾取头中的筒夹部的构成的图。
图31是示出图20的芯片贴装机的控制系统的概略构成的框图。
图32是用于说明图20的芯片贴装机的拾取动作的流程图。
图33是用于说明实施例的半导体器件的制造方法的流程图。
其中，附图标记说明如下：
100：半导体制造装置
81b：运转控制器
BH：头部
BLK1～BLK4：块
筒夹：CLT
D：裸芯片
DP：拱顶板
DT：切割带
TU：上推单元
具体实施方式
以下，利用附图说明实施方式以及实施例。在此，在以下说明中，有时对同一构成要素标注同一附图标记并省略重复的说明。此外，有时为了使说明更明确，附图与实际的情况相比示意性地示出各部分的宽度、厚度、形状等，但只不过是一例，并不限定对本发明的解释。
<实施方式>
首先，利用图1对实施方式的半导体制造装置进行说明。图1是示出实施方式的半导体制造装置的构成的概略图。
实施方式的半导体制造装置100具备控制部，该控制部具有主控制器81a、运转控制器81b、监控器83a、触控面板83b和嗡鸣器83g。半导体制造装置100还具有由运转控制器81b控制的XY台86a、Z驱动部86b和上推单元TU。半导体制造装置100还具备由Z驱动部86b进行上下移动的头部(贴装头或者拾取头)BH和设于头部BH的前端的筒夹CLT。半导体制造装置100还具备对上推单元TU的位置进行检测的传感器87a、对压力以及流量进行检测的传感器87b和对筒夹CLT的气体流量进行检测的传感器87c。上推单元TU具备对切割带进行真空吸附的功能和向切割带喷出空气的功能。
接着，利用图2说明具有多层的上推块的上推单元TU。图2是与切割带接触的状态的上推单元的主要部分剖视图。
上推单元TU具备具有块BLK1～BLK4的块部BLK、和具有吸附切割带DT的多个吸引孔(未图示)的拱顶板DP。四个块BLK1～BLK4能够通过针销NDL4～NDL1而独立地上下运动。同心方形的块BLK1～BLK4的平面形状以与裸芯片D匹配的形状的方式构成。
例如，上推单元TU同时上推块BLK1～BLK4，在此后还同时上推块BLK2～BLK4，在此后还同时上推块BLK3、BLK4，在此后还上推块BLK4以形成金字塔状，或者在同时上推块BLK1～BLK4之后按照块BLK1、块BLK2、块BLK3的顺序使这些块下降。后者在本公开中称为RMS(Reverse Multi Step：反向多步)。
使用图3、4说明RMS的动作。图3是示出RMS的上推时序的一例的剖视图，图3的(a)是示出第一状态的图，图3的(b)是示出第二状态的图，图3的(c)是示出第三状态的图，图3的(d)是示出第四状态的图。图4是说明图3的时序的第一时间图制程的一例的图，图4的(a)是示出图3的时序的块动作定时的一例的图，图4的(b)是示出与图4的(a)的块动作定时对应的时间图制程的一例的图。
拾取动作从使切割带DT上的作为目的的裸芯片D定位于上推单元TU和筒夹CLT起开始。若定位完成，则通过经由上推单元TU的未图示的吸引孔以及间隙进行抽吸真空，而使切割带DT吸附于上推单元TU的上表面。此时，块BLK1～BLK4的上表面位于与拱顶板DP的上表面同一高度(初始位置)。在该状态下从真空供给源供给真空，筒夹CLT朝向裸芯片D的器件面一边进行抽吸真空一边下降并着落。
此后，如图3的(a)所示，块BLK1～BLK4同时以一定的速度(s1)上升至规定的高度(h1)，成为第一状态(State1)。在此，如图4的(a)所示，若将块BLK1～BLK4到达h1的时间设为t1，则t1＝h1/s1。此后，待机规定时间(t2)。裸芯片D以被筒夹CLT和块BLK1～BLK4夹持的状态上升，但由于切割带DT的周边部仍被真空吸附于上推单元TU的周边即拱顶板DP，所以裸芯片D的周边会产生张力，其结果为，在裸芯片D周边切割带DT开始剥离。
接着，如图3的(b)所示，块BLK1以一定的速度(s2)下降至拱顶板DP的上表面下方的规定的高度(-h2)，成为第二状态(State2)。在此，如图4的(a)所示，若将块BLK1到达规定的高度(-h2)的时间设为t3，则t3＝(h1+h2)/s2。通过使块BLK1下降至比拱顶板DP的上表面低，而变得不支承切割带DT，切割带DT的剥离基于切割带DT的张力而进行。
接着，如图3的(c)所示，块BLK2以一定的速度(s2)下降至拱顶板DP的上表面下方的规定的高度(-h2)，成为第三状态(State3)。在此，如图4的(a)所示，若将块BLK2到达规定的高度(-h2)的时间设为t4，则t4＝(h1+h2)/s2。通过使块BLK2下降至比拱顶板DP的上表面低，而变得不支承切割带DT，切割带DT的剥离基于切割带DT的张力而进行。
接着，如图3的(d)所示，块BLK3以一定的速度(s2)下降至拱顶板DP的上表面下方的规定的高度(-h2)，成为第四状态(State4)。在此，如图4的(a)所示，若将块BLK3到达规定的高度(-h2)的时间设为t5，则t5＝(h1+h2)/s2。通过使块BLK3下降至比拱顶板DP的上表面低，而变得不支承切割带DT，切割带DT的剥离基于切割带DT的张力而进一步进行。
此后，将筒夹CLT向上方提升。另外，如图4的(a)所示，从第四状态经过规定时间(t6)之后，使块BLK1～BLK3以一定的速度(s3)上升，块BLK4以一定的速度(s4)下降而返回至初始位置。在此，若将块BLK1～BLK3到达初始位置的时间设为t8，则t8＝h2/s3，若将块BLK4到达初始位置的时间设为t9，则t9＝h1/s4。由此，从切割带DT剥离裸芯片D的作业完成。
接着，使用图4说明RMS的动作的设定方法以及控制。
如图4的(b)所示，就上推单元TU的各块BLK1、BLK2、BLK3、BLK4的动作而言，基于针对每块以及每个步骤设定了步骤的时间、块的上升或者下降的速度、块的高度(位置)的第一时间图制程，主控制器81a以及运转控制器81b构成为对分别驱动各块BLK1、BLK2、BLK3、BLK4的针销NDL4、NDL3、NDL2、NDL1进行控制。
准备设定项目的不同的多个时间图制程，用户通过GUI(Graphical UserInterface：图形用户界面)从多个时间图制程选择一个时间图制程，向所选择的时间图制程的项目输入设定值。或者，用户从外部设备将预先输入有设定值的时间图制程向芯片贴装机等的半导体制造装置进行数据通信，或者、从外部存储装置(例如，磁带、软盘や硬盘等的磁盘、CD或DVD等的光盘、MO等的光磁盘、USB存储器や存储卡等的半导体存储器)安装至半导体制造装置。另外，主控制器81a能够基于由传感器87a、87b、87c等检测到的状态，实时改写时间图制程，并向运转控制器81b指示来变更上推动作。
(第一时间图制程)
针对基于图4的(b)的第一时间图制程的动作详细进行说明。
(1)块BLK1
第一步骤(STEP1)的时间为(t1+t2)，运转控制器81b从第一步骤一开始以s1的速度使块BLK1上升至h1的高度，在h1的高度维持状态。块BLK1的第一步骤(STEP1)与图3的(a)的第一状态对应。
第二步骤(STEP2)的时间为(t3+t4+t5+t6)，运转控制器81b从第二步骤一开始以s2的速度使块BLK1下降至-h2的高度，在-h2的高度维持状态。块BLK1的第二步骤(STEP2)与图3的(b)的第二状态～第四状态对应。
第三步骤(STEP3)的时间为t7，运转控制器81b从第三步骤一开始以s3的速度使块BLK1上升至初始位置(高度为0)。
(2)块BLK2
第一步骤(STEP1)的时间为(t1+t2+t3)，运转控制器81b从第一步骤一开始以s1的速度使块BLK2上升至h1的高度，在h1的高度维持状态。块BLK2的第一步骤(STEP1)与图3的(a)的第一状态以及图3的(b)的第二状态对应。
第二步骤(STEP2)的时间为(t4+t5+t6)，运转控制器81b从第二步骤一开始以s2的速度使块BLK2下降至-h2的高度，在-h2的高度维持状态。块BLK2的第二步骤(STEP2)与图3的(c)的第三状态以及图3的(d)的第四状态对应。
第三步骤(STEP3)的时间为t7，运转控制器81b从第三步骤一开始以s3的速度使块BLK2上升至初始位置(高度为0)。
(3)块BLK3
第一步骤(STEP1)的时间为(t1+t2+t3+t4)，运转控制器81b从第一步骤一开始以s1的速度使块BLK3上升至h1的高度，在h1的高度维持状态。块BLK3的第一步骤(STEP1)与图3的(a)的第一状态、图3的(b)的第二状态以及图3的(c)第三状态对应。
如图4所示，第二步骤(STEP2)的时间为(t5+t6)，运转控制器81b从第二步骤一开始以s2的速度使块BLK3下降至-h2的高度，在-h2的高度维持状态。块BLK3的第二步骤(STEP2)与图3的(d)的第四状态对应。
第三步骤(STEP3)的时间为t7，运转控制器81b从第三步骤一开始以s3的速度使块BLK3上升至初始位置(高度为0)。
(4)块BLK4
如图4所示，第一步骤(STEP1)的时间为(t1+t2+t3+t4+t5+t6)，运转控制器81b从第一步骤一开始以由图4的第一时间图制程设定的s1的速度使块BLK4上升至h1的高度，在h1的高度维持状态。块BLK4的第一步骤(STEP1)与图3的(a)的第一状态、图3的(b)的第二状态、图3的(c)的第三状态以及图3的(d)的第四状态对应。
第二步骤(STEP2)的时间为t7，运转控制器81b从第二步骤一开始以s4的速度使块BLK4下降至初始位置(高度为0)。
(基于第一时间图制程的不同动作定时例)
使用图5、6对图3的时序的块动作定时的另一例进行说明。图5为说明图3的时序的第一时间图制程的另一例的图，图5的(a)是示出图3的时序的块动作定时的另一例的图，图5的(b)是示出与图5的(a)的块动作定时对应时间图制程的一例的图。图6是示出图5的(b)的时间图制程的数值例的图。
在图4的块动作定时，块BLK2、BLK3的下降动作在块BLK1、BLK2的下降动作之后开始，但在图5的块动作定时，在块BLK1、BLK2的下降动作中，开始块BLK2、BLK3的下降动作。除了对图5的(b)的第一时间图制程的“时间”设定的时间比对图4的(b)的第一时间图制程的“时间”设定的时间短这一点，图5的(b)的第一时间图制程与图4的(b)的第一时间图制程相同。
对图5的(b)的时间图制程与图4的(b)的时间图制程的差异进行说明。
(1)块BLK1
图5的(b)的第一时间图制程的针对块BLK1的设定值除了第二步骤(STEP2)以外，与图4的(b)的第一时间图制程的针对块BLK1的设定值相同。图5的(b)的第二步骤(STEP2)的(t3+t4’+t5’+t6)的时间比图4的(b)的第二步骤(STEP2)的(t3+t4+t5+t6)的时间短。在此，t4’＜t4、t5’＜t5。
(2)块BLK2
图5的(b)的第一时间图制程的针对块BLK2的设定值除了第一步骤(STEP1)、第二步骤(STEP2)，与图4的(b)的第一时间图制程的针对块BLK2的设定值相同。
如图5的(b)所示，第一步骤(STEP1)的时间为(t1+t2+t10)，比图4的(b)的(t1+t2+t3)短。在此，t10＜t3。
如图5的(b)所示，第二步骤(STEP2)的时间为(t3-t10+t4’+t5’+t6)，比图4的(b)的(t4+t5+t6)短。在此，t3-t10+t4’＝t4、t5’＜t5。
(3)块BLK3
图5的(b)的第一时间图制程的针对块BLK3的设定值除了第一步骤(STEP1)以及第二步骤(STEP2)，与图4的(b)的第一时间图制程的针对块BLK3的设定值相同。
如图5的(b)所示，第一步骤(STEP1)的时间为(t1+t2+t10+t11)，比图4的(b)的(t1+t2+t3+t4)短。在此，t10＜t3、t11＜t4。
如图5的(b)所示，第二步骤(STEP2)的时间为(t3+t4’+t5’-t10-t11+t6)，与图4的(b)的(t5+t6)相同。在此，t5＝(t3+t4’+t5’-t10-t11)。
(4)块BLK4
图5的(b)的第一时间图制程的针对块BLK4的设定值除了第一步骤(STEP1)，与图4的(b)的第一时间图制程的针对块BLK4的设定值相同。
如图5的(b)所示，第一步骤(STEP1)的时间为(t1+t2+t3+t4’+t5’+t6)，比图4的(b)的(t1+t2+t3+t4+t5+t6)短。在此，t4’＜t4、t5’＜t5。
图6为在图5的(b)中t1＝40ms、t2＝50ms、t3＝50ms、t4’＝t5’＝10ms、t6＝60ms、t7＝30ms、t10＝t11＝10ms、s1＝s2＝s3＝s4＝5mm/s、h1＝200μm、-h2＝-50μm的例子。
(第二时间图制程)
图5的(a)的块动作定时也能够利用其它时间图制程(第二时间图制程)来设定。使用图7、8对第二时间图制程进行说明。
图7是说明图3的时序的第二时间图制程的一例的图，图7的(a)是示出与图5的(a)相同的块动作定时的图，图7的(b)是示出与图5的(a)的块动作定时对应第二时间图制程的一例的图。图8是示出图7的(b)的时间图制程的数值例的图。
如图7的(b)所示，第二时间图制程取代图4的(b)的第一时间图制程的时间，而使各块的动作优先进行到达所指示的块位置并结束各步骤，向各块间的处理时间的调整输入动作时间差(时间差或者间隔时间)来执行各块动作。换言之，时间差为从各块的上升或者下降结束起到下一步骤开始的时间。由此，针对每个步骤可靠地实施了各块的动作，在此基础上，能够与其它块进行动作的同步来进行动作。
在第一时间图制程中利用时间设定各步骤的长度，但在第二时间图制程中，利用从各步骤中的块的上升或者下降结束起到下一步骤中的块的上升或者下降开始为止的时间(以下，称为时间差或者间隔时间)来设定。第二时间图制程的“速度”以及“高度(位置)”与第一时间图制程相同。
说明对图7的(b)的第二时间图制程设定的“时间差”。
(1)块BLK1
如图7的(a)所示，图7的(b)的第二时间图制程的针对块BLK1的“时间差”的设定值在第一步骤(STEP1)为t2、在第二步骤(STEP2)为(t4’+t5’+t6)、在第三步骤(STEP3)为t9。
(2)块BLK2
如图7的(b)所示，图7的(b)的第二时间图制程的针对块BLK2的“时间差”的设定值在第一步骤(STEP1)为(t2+t10)、在第二步骤(STEP2)为(t5’+t6)、在第三步骤(STEP3)为t9。
(3)块BLK3
如图7的(b)所示，图7的(b)的第二时间图制程的针对块BLK2的“时间差”的设定值在第一步骤(STEP1)为(t2+t10+t11)、在第二步骤(STEP2)为t6、在第三步骤(STEP3)为t9。
(4)块BLK4
如图7的(b)所示，图7的(b)的第二时间图制程的针对块BLK2的“时间差”的设定值在第一步骤(STEP1)为(t2+t3+t4’+t5’+t6)、在第二步骤(STEP2)为0。
图8为在图7的(b)中t2＝50ms、t3＝50ms、t4’＝t5’＝10ms、t6＝60ms、t9＝20ms、t10＝t11＝10ms、s1＝s2＝s3＝s4＝5mm/s、h1＝200μm、-h2＝-50μm的例。
(第三时间图制程)
利用图9、10说明时间图制程的另一例。图9是示出第三时间图制程的图。图10是说明图9的第三时间图制程的一例的图，图10的(a)是示出图9的第三时间图制程的数值例的图，图10的(b)是示出与图10的(a)的第三时间图制程对应块动作定时的一例的图。
如图9所示，第三时间图制程在图4的(b)的第一时间图制程的项目的基础上还具有每个块的加速度的项目。若设定为图10的(a)示出那样的数值，则成为图10的(b)示出的块动作定时。在此，h1＝200μm、-h2＝-50μm、h3＝25μm、h4＝175μm、-h5＝-25μm。由此，能够进行使各块BLK1～BLK4的上升速度变化的非线性的动作。
(其他的时间图制程)
利用图11～13，说明时间图制程的另一例。图11是示出第四时间图制程的图。图12是示出第五时间图制程的图。图13是示出第六时间图制程的图。时间图制程的步骤(STEP)示出4的例子，但步骤不限于4，可以少于4也可以在5以上。
如图11所示，第四时间图制程与第三时间图制程同样地具有加速度的项目，使到达所指示的块的位置(高度)优先并结束各步骤，并进行下一个步骤。由此，即使存在动作速度的个体差等的情况下也能够可靠地在块动作结束的时间点向其他动作过渡。另外，如图11所示，具有用于与其他上推块的同步匹配的动作结束后的等待时间(计时器时间)的项目。另外，与第三时间图制程同样地，能够进行使上升速度变形等的非线性的动作。
如图12所示，第五时间图制程在第二时间图制程的动作设定项目的基础上还设置各步骤的基准时间，使各块的动作优先进行到达指示的块位置并结束各步骤，向各块间的处理时间的调整输入动作时间差来执行各块动作。由此，针对每个步骤可靠地实施各块的动作的基础上，获取与其他块的动作的同步进行动作，另外，能够进行使上升速度变形等的非线性的动作。
如图13所示，第六时间图制程取代第三时间图制程的速度以及加速度的项目，而具有速度算出值、加速算出值的项目，输入对速度、加速度、动作时间(时间)、高度(位置)进行计算的函数，利用基于计算结果的输入值进行动作。由此，能够进行更复杂的非线性的动作。
如上所述，通过设定时间图制程，能够在上推动作步骤中自由设定上推单元TU的各块BLK1～BLK4的动作，上推单元TU能够进行各种动作。该动作例在以下进行说明。
[第一动作例]
利用图14、15对改变了图3的RMS的上推时序的一部分的第一动作例的上推时序进行说明。图14的(a)是示出第一动作例的上推块时序的第一状态的图。图14的(b)是示出第一动作例的上推块时序的第二状态的图。图14的(c)是示出第一动作例的上推块时序的第三状态的图。图14的(d)是示出第一动作例的上推块时序的第四状态的图。图15是示出图14的时序的块动作定时的一例的图。
如图14的(a)所示，在第一步骤(STEP1)中，使块BLK1～BLK4从循环高度(在此为0)上升至裸芯片D的外周从切割带DT剥离的高度以上而成为第一状态。例如，块BLK1～BLK4的上推高度设为250μm，若块BLK1～BLK4的上推速度设为1mm/s，则第一步骤的长度为250ms。通过块BLK1～BLK4的上升，产生裸芯片D的外周从切割带DT的剥离。
如图14的(b)所示，在第二步骤(STEP2)中，使块BLK2～BLK4进一步上升而成为初始上推高度，另一方面，为了确保块BLK1的上表面中的裸芯片D从切割带DT剥离的层差，而使块BLK1下降而成为第二状态。例如，块BLK1～BLK4的上推高度分别设为100μm、350μm、340μm、330μm，块BLK1～BLK4的上推速度为1mm/s。第二步骤的长度为1150ms。由此，到块BLK1的上表面(块BLK2的边缘)为止，使裸芯片D从切割带DT的剥离进行。此时，筒夹CLT完全吸附于裸芯片D。将到该动作为止作为初始剥离动作(裸芯片外周剥离动作)。
如图14的(c)所示，在第三步骤(STEP3)中，使块BLK1、块BLK2以规定的速度下降至循环高度。例如，BLK1、BLK2的上推速度(下降速度)为5mm/s。第三步骤的长度为170ms。到块BLK2的上表面(块BLK3的边缘)为止，使裸芯片D从切割带DT的剥离进行。此时，裸芯片D吸附于筒夹CLT，块BLK1的上表面剥离结束，在块BLK1下降时的裸芯片D没有变形或者即使有变形也是极少量。
如图14的(d)所示，在第四步骤(STEP4)中，使块BLK3以规定的速度下降至循环高度。例如，块BLK1、BLK2的上推速度(下降速度)为5mm/s。裸芯片D的背面到块BLK4的边缘为止从切割带DT剥离。
如上所述，在第一步骤以及第二步骤中到初始上推高度为止的上升过程中，使裸芯片D的外周从切割带DT的剥离和到块BLK1上表面为止的裸芯片D从切割带DT的剥离进行。在此后的第三步骤中，进行块BLK1的下降动作，由此，能够将裸芯片的变形抑制为最小。
[第二动作例]
利用图16、17对第二动作例的上推时序进行说明。图16的(a)是示出第二动作例的上推块时序的第一状态的图。图16的(b)是示出第二动作例的上推块时序的第二状态的图。图16的(c)是示出第二动作例的上推块时序的第三状态的图。图16的(d)是示出第二动作例的上推块时序的第四状态的图。图17是示出图16的时序的块动作定时的一例的图。
如图16的(a)所示，在第一步骤(STEP1)中，使块BLK1～BLK4以规定的速度上升至规定的高度而成为第一状态。例如，块BLK1～BLK4的上推高度分别为175μm、150μm、125μm、100μm，块BLK1～BLK4的上推速度为1mm/s。第一步骤的长度为175ms。通过块BLK1～BLK4的上升而产生裸芯片D的外周从切割带DT的剥离。
如图16的(b)所示，在第二步骤(STEP2)中，使块BLK1～BLK4以规定的速度下降至规定的高度，使块BLK1进一步下降而成为第二状态。块BLK1～BLK4的上推高度例如分别为-175μm、0μm、-25μm、-50μm，块BLK1～BLK4的上推速度(下降速度)为1mm/s。第二步骤的长度为850ms。块BLK1的上表面的裸芯片D从切割带DT剥离。在利用拱顶板DP的上表面和筒夹CLT夹持所剥离的裸芯片D的外周部的状态下，将块BLK1的上表面的裸芯片D从切割带DT剥离，由此，减小裸芯片D的变形。
如图16的(c)所示，在第三步骤(STEP3)中，使块BLK2～BLK4以规定的速度上升至规定的高度而成为第三状态。块BLK1～BLK4的上推高度例如分别为-175μm、300μm、275μm、250μm，块BLK2～BLK4的上推速度为1mm/s。第三步骤的长度为850ms。
如图16的(d)所示，在第四步骤(STEP4)中，使块BLK2以规定的速度下降至规定的高度而成为第四状态。块BLK1～BLK4的上推高度例如分别为-175μm、0μm、275μm、250μm，块BLK2的上推速度(下降速度)为5mm/s。第四步骤的长度为160ms。
[第三动作例]
利用图18对第三动作例的上推时序进行说明。图18是示出第三动作例的上推块时序的图。
在第零步骤(STEP0)中将块BLK1～BLK4置于待机位置(高度0μm)。
在第一步骤(STEP1)中，使块BLK1～BLK4以规定的速度上升至规定的高度。例如，块BLK1～BLK4的上推高度分别为200μm，块BLK1～BLK4的上推速度为1mm/s。裸芯片D的外周从切割带DT剥离。因此，在裸芯片D的外周从切割带DT剥离时的块层差为200μm。
在第二步骤(STEP2)中，使块BLK1以规定的速度下降至规定的高度，使BLK2～BLK4以规定的速度上升至规定的高度。例如，块BLK1～BLK4的上推高度分别为100μm、300μm、300μm、300μm，块BLK1～BLK4的上推速度(下降速度或者上升速度)分别为5mm/s。1块BLK1的上表面的裸芯片D从切割带DT剥离。块BLK1以5mm/s下降100μm，块BLK2～BLK4以5mm/s上升100μm。
在第三步骤(STEP3)中，使块BLK1、BLK2以规定的速度下降至规定的高度，使BLK3、BLK4以规定的速度上升至规定的高度。例如，块BLK1～BLK4的上推高度分别为0μm、200μm、400μm、400μm，块BLK1～BLK4的上推速度(下降速度或者上升速度)分别为5mm/s。块BLK2的上表面的裸芯片D从切割带DT剥离。块BLK2以5mm/s下降100μm，块BLK3、BLK4以5mm/s上升100μm。
在第四步骤(STEP4)中，使块BLK1、BLK2以规定的速度下降至规定的高度，使BLK4以规定的速度上升至规定的高度。例如，块BLK1～BLK4的上推高度分别为0μm、100μm、300μm、500μm，块BLK1～BLK4的上推速度(下降速度或者上升速度)分别为5mm/s。块BLK2的上表面的裸芯片D从切割带DT剥离。块BLK3以5mm/s下降100μm，块BLK4以5mm/s上升100μm。
在第三动作例中，通过使上推块上下动作，即使在使用最大速度5mm/s的马达的情况下，也能够以相对速度10mm/s进行动作。
[第四动作例]
利用图19说明第四动作例的上推时序。图19是示出第四动作例的上推单元的块以及筒夹的动作定时的图。
到第三动作例为止，说明了基于时间图制程的设定控制上推单元TU的块BLK的动作，但也可以控制设在头部BH的筒夹CLT的动作。在该情况下，筒夹CLT与上推单元TU的块BLK连动地进行动作。
如图19所示，在第四动作例中，运转控制器81b从使切割带DT上的作为目的的裸芯片D定位于上推单元TU和筒夹CLT起开始。若定位完成，运转控制器81b通过经由上推单元TU的未图示的吸引孔或间隙进行抽吸真空，使切割带DT吸附于上推单元TU的上表面(第零步骤(STP0))。此时，块BLK1～BLK4的上表面位于与拱顶板DP的上表面同一高度(初始位置)。在该状态下，运转控制器81b从真空供给源供给真空，使筒夹CLT朝向裸芯片D的器件面一边进行抽吸真空一边以规定速度下降(第一步骤(STP1a))，以减速的规定速度着落(第二步骤(STP2a))。
此后，运转控制器81b同时使块BLK1～BLK4分别以一定的速度上升至规定的高度(第一步骤(STP1))。在此，筒夹CLT的上推速度按照块BLK1、块BLK2、块BLK3、块BLK4的顺序变慢。运转控制器81b与上推速度最快的最外周的块BLK1的上推动作连动地使筒夹CLT上升(第三步骤(STP3a))。运转控制器81b在块BLK1～BLK4的第一级的上推动作后经过规定时间，通过真空吸引进行切割带DT的吸附。
此后，运转控制器81b同时使块BLK1～BLK4分别以一定的速度三次上升至规定的高度(第二步骤(STP2)、第三步骤(STP3)、第四步骤(STP4))。此时，运转控制器81b与上推速度最快的最外周的块BLK1的上推动作连动地使筒夹CLT上升(第四步骤(STP4a)、第五步骤(STP5a)、第六步骤(STP6a))。
运转控制器81b在块BLK1～BLK4的第四级的上推动作后经过规定时间而停止真空吸引，并且开始喷出空气(第四步骤(STP4))。此后，运转控制器81b使筒夹CLT上升，从切割带DT剥离裸芯片D整体。此后，运转控制器81b将块BLK1～BLK4返回至初始位置(第五步骤(STP5))。运转控制器81b在将筒夹返回至初始位置的定时停止喷出空气。筒夹CLT拾取裸芯片D并上升，再通过喷出空气，使切割带DT能够从上推单元TU脱离。
[第五动作例]
在上推单元TU对块BLK上推的上推动作过程中产生了某种故障的情况下，并不中断并再运行(重试)或者中止，根据该故障的状况使上推动作可变地实施(继续)。
例如，在图3的(a)的第一状态下，如上所述，在裸芯片D周边剥离切割带DT。但是，另一方面，此时，裸芯片D周边从下侧承受应力而弯曲。于是，在裸芯片D与筒夹CLT下表面之间的间形成间隙，空气流入筒夹CLT的真空吸引系统。其结果为，设于该真空吸引系统的气体流量传感器87c的吸引量输出增加，检测泄漏。最外周块的块BLK1在上升中检测该泄漏，在泄漏量为规定值以下的情况下，继续进行上推单元TU的各块BLK1～BLK4的驱动的动作。特别是，最初在全块BLK1～BLK4上升时，在规定的范围内到开始剥离为止使块BLK1～BLK4上升。即，例如，在图4的上推动作时序的情况下，即使发生泄漏也使第一步骤中的块BLK1～BLK4继续上升。由此，能够根据在动作中产生的异常的程度直接着工并救济裸芯片。此外，在泄漏量超过规定值的情况下，对上推单元TU的各块BLK1～BLK4的驱动的动作进行变更并实施、或者重试、或者中止。
[第六动作例]
匹配所拾取的裸芯片D的形状，基于与匹配预先想定的动作条件而设定的时间图制程，进行上推单元TU的块BLK1～BLK4的动作。而且，通过图像识别、激光位移计等的计测手段，测定所拾取的裸芯片D的形状，或者存储并参照该器件所特有的形状，选择设定有与该形状适应的上推顺序(块动作顺序或高度)的时间图制程并实施拾取。由此，能够针对每个形状将因产品构造的影响而变形的裸芯片的拾取最优化。
[第七动作例]
基于与所拾取的裸芯片D的晶片内的相邻(周围)的区域的状态匹配而设定的时间图制程，进行上推单元TU的各块BLK1～BLK4的驱动(轴)的动作。根据相邻的区域的裸芯片D的有无而使切割带DT的伸长量等大幅度变化，因此，由于使切割带DT局部延伸的上推量不同，所以以与之匹配的上推高度和速度来实施。由此，能够减少因相邻的晶片上的裸芯片D的有无而带来的影响。
[第八动作例]
在上推单元TU的所有块BLK1～BLK4的上升过程中进行下降中央附近的块(例如，仅块BLK4或者块BLK3以及块BLK4双方)的动作。由此，在利用在贴装时的空隙对策等所使用的、在吸附面具有呈凸型的曲线性状的筒夹等进行拾取时，也能够进行稳定的裸芯片的上推动作。
[第九动作例]
对事前确认的上推单元TU的滚珠丝杠或齿轮的齿隙量进行修正来设定时间图制程，基于所设定的时间图制程进行上推动作。由此，能够降低因上推单元TU的装置间的机械误差造成的影响。
[第十动作例]
根据基于事先评价上推单元TU的各块BLK1～BLK4的驱动(轴)的动作而得到的动作数据而算出的参数来设定的时间图制程，进行上推动作。由此，能够执行最佳的非线性上推时序。
[第十一动作例]
将利用外部PC进行仿真而得到的数据设定至时间图制程，基于所设定的时间图制程来进行上推动作。由此，能够执行最佳的非线性上推时序。
[第十二动作例]
将利用摄像装置等监控实际的剥离状态而得到的数据反馈至仿真后的数据，将所反馈的仿真数据设定于时间图制程，基于设定的时间图制程进行上推动作。由此，能够执行最佳的非线性上推时序。
[第十三动作例]
在稳定地进行拾取的情况下，使最外周的块BLK1下降并通过传感器87b确认泄漏，利用摄像装置等确认到裸芯片D从切割带DT剥离则转为下降。由此，减小在裸芯片的外周部没有剥离的状态下继续进行剥离动作而对裸芯片施加的应力，能够没有裂纹地以始终稳定的状态进行裸芯片的拾取。
根据实施方式，能够通过程序制程自由地设定上推单元的块的动作。由此，从向裸芯片的低应力性或者高速拾取性的观点出发，能够使对应对象产品品种、构造、材料的种类的最佳的各块动作。由此，能够没有裂纹地对薄裸芯片实施裸芯片贴装。
另外，根据实施方式，能够在动作过程中切换至(自由设定为)与动作中的裸芯片的状况对应的动作。由此，能够根据在动作中确认的状况，针对每个步骤临时停止动作，或者在停止过程中再开。由此，能够实施与裸芯片或材料、基于环境的变化对应的适当的动作。
【实施例】
图20是表示实施例的芯片贴装机的概要的俯视图。图21是说明在图20中从箭头A方向观察时拾取头及贴装头的动作的图。
作为半导体制造装置的一例的芯片贴装机10大体具有：向印刷有成为最终封装体的一个或多个产品区域(以下称为封装体区域P)的基板S供给要安装的裸芯片D的芯片供给部1；拾取部2；中间台部3；贴装部4；搬运部5；基板供给部6；基板搬出部7；和监视并控制各部分的动作的控制部8。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。
首先，芯片供给部1向基板S的封装体区域P供给要安装的裸芯片D。芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的由虚线表示的上推单元13。芯片供给部1通过未图示的驱动机构而沿Y轴向XY轴向移动，使要拾取的裸芯片D移动到上推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y轴向移动的拾取头的Y驱动部23、和使吸附筒夹22升降、旋转及沿X轴向移动的未图示的各驱动部。拾取头21具有将被上推的裸芯片D吸附保持在前端的吸附筒夹22(也参照图21)，从芯片供给部1拾取裸芯片D并将其载置到中间台31上。拾取头21具有使吸附筒夹22升降、旋转及沿X轴向移动的未图示的各驱动部。
中间台部3具有临时载置裸芯片D的中间台31、和用于识别中间台31上的裸芯片D的台识别照相机32。
贴装部4从中间台31拾取裸芯片D，并将其贴装在被搬运到基板S的封装体区域P上、或以层叠到已贴装到基板S的封装体区域P上的裸芯片上的形式进行贴装。贴装部4具有：与拾取头21同样地具备将裸芯片D吸附保持在前端的吸附筒夹42(也参照图21)的贴装头41；使贴装头41沿Y轴向移动的Y驱动部43；和拍摄基板S的封装体区域P的位置识别标记(未图示)并识别贴装位置的基板识别照相机44。
通过这种结构，贴装头41基于台识别照相机32的摄像数据来修正拾取位置和姿势，从中间台31拾取裸芯片D，并基于基板识别照相机44的摄像数据在基板上贴装裸芯片D。
搬运部5具有抓起基板S并进行搬运的基板搬运爪51、和使基板S移动的搬运通道52。基板S通过由沿着搬运通道52设置的未图示的滚珠丝杠驱动设于搬运通道52上的基板搬运爪51的未图示的螺母而移动。
通过这种结构，基板S从基板供给部6沿着搬运通道52移动到贴装位置，并在贴装之后移动到基板搬出部7，然后将基板S转移到基板搬出部7上。
控制部8具备储存对芯片贴装机10的各部分的动作进行监视及控制的程序(软件)的存储器、和执行储存在存储器内的程序的中央处理装置(CPU)。
接着，利用图22、23对芯片供给部1的结构进行说明。图22是表示图21的芯片供给部的外观立体图的图。图23是表示图20的芯片供给部的主要部分分的概要剖视图。
芯片供给部1具备沿水平方向(Y轴向XY轴向)移动的晶片保持台12、和沿上下方向移动的上推单元13。晶片保持台12具有保持晶片环14的扩展环15、和将保持在晶片环14上且粘接有多个裸芯片D的切割带16水平地定位的支承环17。上推单元13配置在支承环17的内侧。
芯片供给部1在上推裸芯片D时使保持着晶片环14的扩展环15下降。其结果是，保持在晶片环14上的切割带16被拉伸而使裸芯片D的间隔扩大，通过上推单元13从裸芯片D下方上推裸芯片D，提高了裸芯片D的拾取性。此外，伴随着薄型化，将裸芯片粘接到基板上的粘接剂从液状变成了膜状，在晶片11与切割带16之间粘贴有被称为裸芯片粘片膜(DAF)18的膜状粘接材料。在具有裸芯片粘片膜18的晶片11中，相对于晶片11和裸芯片粘片膜18进行切割。因此，在剥离工序中将晶片11和裸芯片粘片膜18从切割带16剥离。此外，此后，忽视裸芯片粘片膜18的存在来说明剥离工序。
接着，利用图24～29说明上推单元13。图24是实施例的上推单元的外观立体图。图25是图24的第1单元的一部分的俯视图。图26是图24的第2单元的一部分的俯视图。图27是图24的第3单元的一部分的俯视图。图28是图24的上推单元的纵剖视图。图29是图24的上推单元的纵剖视图。
上推单元13具备第1单元13a、安装有第1单元13a的第2单元13b、安装有第2单元13b的第3单元13c。第2单元13b以及第3单元13c与品种无关为共用的部分，第1单元13a为针对不同品种可替换的部分。
第1单元13a具备具有块A1～A4的块部13a1、具有多个吸附孔的拱顶板13a2、吸引孔13a3、拱顶吸附的吸引孔13a4，将第2单元13b的同心圆状的块B1～B4的上下运动转换成同心方形的四个块A1～A4的上下运动。块A1～A4与实施方式的块BLK4～BLK1对应。四个块A1～A4能够独立地进行上下运动。同心方形的块A1～A4的平面形状构成为与裸芯片D的形状匹配。在裸芯片尺寸大的情况下，同心方形的块的数量构成为比四个多。这通过第3单元的多个输出部以及第2单元的同心圆状的块彼此独立地进行上下移动(不上下移动)而能够实现。能够可编程地设定四个块A1～A4的上推速度、上推量。
第2单元13b具有圆管状的块B1～B6和外周部13b2，将配置在第1单元13a的圆周上的输出部C1～C6的上下运动转换成同心圆状的六个块B1～B6的上下运动。六个块B1～B6能够独立地上下运动。在此，第1单元13a仅有四个四个块A1～A4，因此，没使用块B5、B6。
第3单元13c具备中央部13c0和六个周边部13c1～13c6。中央部13c0具有等间隔地配置在上表面的圆周上而独立地上下运动的六个输出部C1～C6。周边部13c1～13c6能够分别彼此独立地驱动输出部C1～C6。周边部13c1～13c6分别具备马达M1～M6，在中央部13c0具有通过马达的旋转通过凸轮或者连杆而转换成上下移动的柱塞机构P1～P6。柱塞机构P1～P6向输出部C1～C6赋予上下移动。此外，马达M2、M5以及柱塞机构P2、P5未图示。在此，由于第1单元13a仅具有四个块A1～A4，所以没有使用周边部13c5、13c6。因此，没有使用马达M5、M6、柱塞机构P5、P6、输出部C5、C6。输出部C1～C4与实施方式的针销NDL1～NDL4对应。
接着，利用图30对上推单元与筒夹的关系进行说明。图30是示出实施例的上推单元与拾取头中的筒夹部的构成的图。
如图30所示，筒夹部20具备筒夹22、保持筒夹22的筒夹保持架25、和分别设于筒夹22和筒夹保持架25的用于吸附裸芯片D的吸引孔22v、25v。吸附筒夹22的裸芯片的吸附面为与裸芯片D大致相同的大小。
第1单元13a在上表面周边部具有拱顶板13a2。拱顶板13a2具有多个吸附孔HL和空洞部CV，从吸引孔13a3吸引，借助切割带16来吸引由筒夹22拾取的裸芯片D的周边的裸芯片Dd。在图30中在块部13a1的周围仅示出一列吸附孔HL，但为了稳定地保持不是拾取对象的裸芯片Dd而设置多列。经由同心方形的块A1～A4的各块间的间隙A1v、A2v、A3v以及第1单元13a的拱顶内的空洞部从拱顶吸附的吸引孔13a4吸引，经由切割带16吸引由筒夹22拾取的裸芯片D。从吸引孔13a3的吸引和从吸引孔13a4的吸引能够独立地进行。
本实施例的上推单元13通过变更第1单元的块的形状、块的数量，能够应用于各种裸芯片，例如在块数为六个的情况下，能够应用于裸芯片尺寸为20mm*20mm以下的裸芯片。通过增加第3单元的输出部的数量、第2单元的同心圆状的块的数量以及第1单元的同心方形的块的数量，也能够应用于裸芯片尺寸为比20mm*20mm大的裸芯片。
接着，使用图31说明控制部8。图31是示出图20的芯片贴装机的控制系统的概略构成的框图。控制系80具备控制部8、驱动部86、信号部87和光学系统88。控制部8大体上主要具有由CPU(Central Processor Unit：中央处理器)构成控制/运算装置81、存储装置82、输入输出装置83、总线线路84和电源部85。控制/运算装置81以及存储装置82与实施方式的主控制器81a对应，马达控制装置83e与实施方式的运转控制器81b对应。存储装置82具有存储有处理程序等的由RAM构成的主存储装置82a、存储有控制所需的控制数据和/或图像数据等的由HDD、SSD等构成的辅助存储装置82b。输入输出装置83具有显示装置状态和/或信息等的监控器83a、输入操作员的指示的触控面板83b、操作监控器的鼠标83c、和获取来自光学系统88的图像数据的图像获取装置83d。另外，输入输出装置83具有：马达控制装置83e，其对裸芯片供给部1的XY台(未图示)、贴装头台的ZY驱动轴等的驱动部86进行控制；以及I/O信号控制装置83f，其获取或控制各种传感器信号或从照明装置等的开关等的信号部87获取或控制信号。光学系统88包括晶片识别摄像头24、载台识别摄像头32、基板识别摄像头44。控制/运算装置81经由总线线路84获取必要的数据并进行运算，进行拾取头21等的控制，并将信息发送至监控器83a等。
控制部8借助图像获取装置83d将由晶片识别摄像头24、载台识别摄像头32以及基板识别摄像头44拍摄到的图像数据保存至存储装置82。利用基于保存的图像数据编程的软件，使用控制/运算装置81进行裸芯片D以及基板S的封装区P的定位、以及裸芯片D以及基板S的表面检查。利用软件，基于控制/运算装置81算出的裸芯片D以及基板S的封装区P的位置借助马达控制装置83e来使驱动部86动作。通过该工艺进行晶片上的裸芯片的定位，利用拾取部2以及贴装部4的驱动部进行动作，将裸芯片D贴装在基板S的封装区P上。所使用的晶片识别摄像头24、载台识别摄像头32以及基板识别摄像头44为灰度或彩色等，将光强度数值化。
接着，利用图32说明由上述构成的上推单元13进行的拾取动作。图32是示出拾取动作的处理流程的流程图。
步骤S1：控制部8以使拾取的裸芯片D位于上推单元13的正上方的方式移动晶片保持台12，以第3单元的上表面接触切割带16的背面的方式移动上推单元13。此时，如图30所示，控制部8以使块部13a1的各块A1～A4形成与拱顶板13a2的表面同一平面的方式进行，通过拱顶板13a2的吸附孔HL、块间的间隙A1v、A2v、A3v吸附切割带16。
步骤S2：控制部8使筒夹部20下降，而定位在所拾取的裸芯片D之上，通过吸引孔22v、25v吸附裸芯片D。
步骤S3：控制部8使块部13a1的各块A1～A4上升进行剥离动作。在此，控制部8例如基于实施方式的第一时间图制程(图6)进行控制。即，控制部8利用马达M4、M3、M2、M1分别驱动柱塞机构P4、P3、P2、P1，经由输出部C4、C3、C2、C1以及块B4、B3、B2、B1使块A4、A3、A2、A1上升200μm并使其停止。接着，控制部8通过马达M4驱动柱塞机构P4，经由输出部C4以及块B4仅使最外侧的块A4下降至-50μm使其停止。接着，控制部8利用马达M3驱动柱塞机构P3，经由输出部C3以及块B3仅使第二靠外侧的块A3下降至-50μm使其停止。接着，控制部8利用马达M2驱动柱塞机构P2，经由输出部C2以及块B2仅是第三靠外侧的块A2下降至-50μm使其停止。最后，控制部8利用马达M1驱动柱塞机构P1，经由输出部C1以及块B1仅是最内侧的块A1下降至0μm使其停止。
步骤S4：控制部8使筒夹上升。在步骤S3的最后的状态下，切割带16与裸芯片D的接触面积通过筒夹的上升而成为能够剥离的面积，能够通过筒夹22的上升剥离裸芯片D。
步骤S5：控制部8以使块部13a1的各块A1～A4形成与拱顶板13a2的表面同一平面的方式进行，停止利用拱顶板13a2的吸附孔HL和块间的间隙A1v、A2v、A3v对切割带16的吸附。控制部8以使第1单元的上表面从切割带16的背面离开的方式移动上推单元13。
控制部8反复进行步骤S1～S5，拾取晶片11的合格品的裸芯片。
接着，利用图33说明利用实施例的芯片贴装机的半导体器件的制造方法。图33是示出图20的半导体器件的制造方法的流程图。
步骤S11：将保持着贴附有从晶片11分割的裸芯片D的切割带16的晶片环14保存与晶片盒(未图示)，并搬入芯片贴装机10。控制部8从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外，准备基板S，并将其搬入芯片贴装机10。控制部8通过基板供给部6将基板S安装于基板搬送爪51。
步骤S12：控制部8以上述方式剥离裸芯片D，从晶片11拾取所剥离的裸芯片D。由此，与裸芯片粘片膜18一并从切割带16剥离的裸芯片D吸附并保持于筒夹22，并搬送至下一工序(步骤S13)。然后，若使将裸芯片D搬送至下一工序的筒夹22返回至裸芯片供给部1，则按照上述的顺序，使下一个裸芯片D从切割带16剥离，以后，按照同样的顺序而从切割带16一个一个剥离裸芯片D。
步骤S13：控制部8将所拾取的裸芯片搭载于基板S上或者层叠于已经贴装的裸芯片之上。控制部8将从晶片11拾取的裸芯片D载置于中间台31，利用贴装头41从中间台31再度供给裸芯片D，并贴装至已搬送的基板S。
步骤S14：控制部8利用基板搬出部7从基板搬送爪51取出贴装有裸芯片D的基板S。从芯片贴装机10搬出基板S。
如上所述，裸芯片D经由裸芯片粘片膜18安装于基板S上，并从芯片贴装机搬出。此后，在引线贴装工序中借助Au引线与基板S的电极电连接。接着，安装有裸芯片D的基板S搬入至芯片贴装机，在安装至基板S上的裸芯片D之上经由裸芯片粘片膜18层叠有第二裸芯片D，在从芯片贴装机搬出之后，在引线贴装工序中经由Au引线而与基板S的电极电连接。第二裸芯片D在利用前述的方法从切割带16剥离之后，搬送至带筒夹的工序，层叠在裸芯片D之上。在重复进行规定次数上述工序之后，将基板S搬送至塑模工序，通过利用塑模树脂(未图示)封固多个裸芯片D和Au引线，使层叠封装体完成。
如上所述，在对在基板上三维地层叠多个裸芯片的层叠封装体进行组装时，为了防止封装体厚度增加，要求将裸芯片的厚度减薄至20μm以下。另一方面，切割带的厚度为100μm左右，因此，切割带的厚度也成为裸芯片的厚度的4～5倍。
若要使这种很薄的裸芯片从切割带剥离，则伴随切割带的变形的裸芯片的变形更易于显著地产生，但能够减小利用本实施方式的芯片贴装机从切割带拾取裸芯片时对裸芯片的损伤。
以上，基于实施方式以及实施例具体地说明由本发明人提出的发明，但本发明不限于上述实施方式以及实施例，能够进行各种变更。
例如，对第1单元的多个块为同心方形进行了说明，但也可以为同心圆形状或同心椭圆形状，也可以构成为平行地排列方形块。
另外，在实施例中，说明了使用裸芯片粘片膜的例子，但也可以在基板上设置涂覆粘接剂的预成形部而不使用裸芯片粘片膜。
另外，在实施例中，对从裸芯片供给部用拾取头拾取裸芯片并将其载置于中间载台上，并用贴装头将载置于中间载台上的裸芯片贴装于基板上的芯片贴装机进行了说明，但不限于此，可适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，还能够适用于不具有中间载台和拾取头而是通过贴装头将裸芯片供给部的裸芯片贴装于基板上的芯片贴装机。
另外，能够适用于不具有中间载台而是从裸芯片供给部拾取裸芯片并将裸芯片拾取头向上方旋转，将裸芯片交接给贴装头并用贴装头贴装于基板上的倒装片贴片机。
另外，能够适用于不具有中间载台和贴装头而是将从裸芯片供给部用拾取头拾取的裸芯片载置于托盘等的芯片分选机。

Claims (15)

1.一种半导体制造装置，其特征在于，
具备：
上推单元，其具有与切割带接触的多个块、和设于该多个块的外侧而供所述切割带能够吸附的拱顶板，通过所述多个块而从所述切割带下方上推裸芯片；
能够上下移动的头部，其具有吸附所述裸芯片的筒夹；以及
控制部，其控制所述上推单元以及所述头部的动作，
所述上推单元构成为使所述多个块能够各自独立地动作，
所述控制部构成为，由多个步骤构成所述多个块的上推时序，基于能够针对每个块以及每个步骤设定所述多个块的高度以及速度的时间图制程来控制所述多个块的动作。
2.根据权利要求1的半导体制造装置，其特征在于，
还具有能够检测所述上推单元的上推状况的检测器，
所述控制部构成为，基于一个上推时序期间内的所述检测器的检测结果，变更所述一个上推时序之内的动作。
3.根据权利要求2的半导体制造装置，其特征在于，
所述控制部构成为，在最初的步骤中使所述多个块全部上升的情况下，在使所述多个块中的最外侧的块上升时由所述检测器检测泄漏，在该泄漏为规定值以下的情况下，继续使所述多个块全部上升。
4.根据权利要求1的半导体制造装置，其特征在于，
所述时间图制程还构成为能够设定所述步骤的时间。
5.根据权利要求1的半导体制造装置，其特征在于，
所述控制部构成为使各块到达所指定的位置优先并结束各步骤，
所述时间图制程还构成为能够设定从各块的上升或者下降结束起到下一步骤的开始时间的时间差。
6.根据权利要求4的半导体制造装置，其特征在于，
所述时间图制程还构成为能够设定各块的加速度。
7.根据权利要求1的半导体制造装置，其特征在于，
所述控制部构成为使各块到达所指定的位置优先并结束各步骤，
所述时间图制程还构成为，能够设定各块的加速度以及用于各块的同步匹配的在上升或者下降结束后的等待时间。
8.根据权利要求5的半导体制造装置，其特征在于，
所述控制部构成为使各块到达所指定的位置优先并结束各步骤，
所述时间图制程还构成为能够设定成为所述时间差的基准的基准时间。
9.根据权利要求6的半导体制造装置，其特征在于，
所述时间、所述速度、所述加速度以及所述高度通过输入函数并基于计算结果来设定。
10.根据权利要求1的半导体制造装置，其特征在于，
所述上推单元具有与所述多个所述块对应地独立进行动作的多个驱动轴。
11.根据权利要求1的半导体制造装置，其特征在于，
所述头部为拾取头，
还具备：
载置由所述拾取头拾取的裸芯片的中间台；以及
贴装头，其将载置于所述中间台的裸芯片贴装至基板或者已贴装的裸芯片上。
12.一种半导体器件的制造方法，其特征在于，包括：
(a)工序，向具备具有与切割带接触的多个块且从所述切割带的下方上推裸芯片的上推单元、以及吸附所述裸芯片的筒夹的半导体制造装置，搬入保持所述切割带的晶片环；以及
(b)工序，利用所述上推单元上推所述裸芯片，并利用所述筒夹拾取所述裸芯片，
在所述(b)工序中，由多个步骤构成所述多个块的上推时序，基于能够针对每个块以及每个步骤设定所述多个块的高度以及速度的时间图制程，使所述多个块上升或者下降。
13.根据权利要求12的半导体器件的制造方法，其特征在于，
在所述(b)工序中，在最初的步骤中使所述多个块全部上升的情况下，在使所述多个块中的最外侧的块上升时即使在检测器检测泄漏时，也使所述多个块全部继续上升。
14.根据权利要求12的半导体器件的制造方法，其特征在于，
还具备(c)工序，在该工序中，将所述裸芯片贴装至基板或者已贴装的裸芯片上。
15.根据权利要求14的半导体器件的制造方法，其特征在于，
所述(b)工序还具有将所拾取的所述裸芯片载置于中间台的工序，
所述(c)工序还具有从所述中间台拾取所述裸芯片的工序。
CN202010215741.7A 2019-03-25 2020-03-24 半导体制造装置以及半导体器件的制造方法 Active CN111739818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019056583A JP7274902B2 (ja) 2019-03-25 2019-03-25 半導体製造装置および半導体装置の製造方法
JP2019-056583 2019-03-25

Publications (2)

Publication Number Publication Date
CN111739818A true CN111739818A (zh) 2020-10-02
CN111739818B CN111739818B (zh) 2024-05-31

Family

ID=

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) * 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
CN101079374A (zh) * 2006-05-23 2007-11-28 株式会社瑞萨科技 半导体装置的制造方法
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
JP2010206103A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法
US20120244647A1 (en) * 2011-03-23 2012-09-27 Hitachi High-Tech Instruments Co., Ltd. Pick-Up Method of Die Bonder and Die Bonder
US20130203189A1 (en) * 2012-02-07 2013-08-08 Tokyo Electron Limited Substrate treatment apparatus, substrate treatment method, and non-transitory storage medium
US20160293463A1 (en) * 2015-04-01 2016-10-06 Fuji Xerox Co., Ltd. Semiconductor manufacturing device and method of manufacturing semiconductor chip
JP2017224640A (ja) * 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN107622955A (zh) * 2016-07-13 2018-01-23 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN107818941A (zh) * 2016-09-12 2018-03-20 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
KR101856903B1 (ko) * 2017-07-27 2018-05-10 토와한국 주식회사 반도체 소자 몰딩 장치
CN108346585A (zh) * 2017-01-25 2018-07-31 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2018120983A (ja) * 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108400096A (zh) * 2017-02-08 2018-08-14 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2019047089A (ja) * 2017-09-07 2019-03-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117019A (ja) * 2003-09-17 2005-04-28 Renesas Technology Corp 半導体装置の製造方法
CN101079374A (zh) * 2006-05-23 2007-11-28 株式会社瑞萨科技 半导体装置的制造方法
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
JP2010206103A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法
US20120244647A1 (en) * 2011-03-23 2012-09-27 Hitachi High-Tech Instruments Co., Ltd. Pick-Up Method of Die Bonder and Die Bonder
US20130203189A1 (en) * 2012-02-07 2013-08-08 Tokyo Electron Limited Substrate treatment apparatus, substrate treatment method, and non-transitory storage medium
US20160293463A1 (en) * 2015-04-01 2016-10-06 Fuji Xerox Co., Ltd. Semiconductor manufacturing device and method of manufacturing semiconductor chip
JP2017224640A (ja) * 2016-06-13 2017-12-21 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN107622955A (zh) * 2016-07-13 2018-01-23 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN107818941A (zh) * 2016-09-12 2018-03-20 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108346585A (zh) * 2017-01-25 2018-07-31 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2018120983A (ja) * 2017-01-26 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108400096A (zh) * 2017-02-08 2018-08-14 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
KR101856903B1 (ko) * 2017-07-27 2018-05-10 토와한국 주식회사 반도체 소자 몰딩 장치
JP2019047089A (ja) * 2017-09-07 2019-03-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020161534A (ja) 2020-10-01
TW202105558A (zh) 2021-02-01
KR20210153584A (ko) 2021-12-17
KR20200115135A (ko) 2020-10-07
JP7274902B2 (ja) 2023-05-17
JP2023087030A (ja) 2023-06-22
KR20230042000A (ko) 2023-03-27
TWI747162B (zh) 2021-11-21
US20200312699A1 (en) 2020-10-01
KR102339277B1 (ko) 2021-12-14
JP7472367B2 (ja) 2024-04-22
US20230120615A1 (en) 2023-04-20
US11569118B2 (en) 2023-01-31
KR102513375B1 (ko) 2023-03-24

Similar Documents

Publication Publication Date Title
KR102540784B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
JP2013065732A (ja) ダイボンダ及びボンディング方法
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
CN111739818B (zh) 半导体制造装置以及半导体器件的制造方法
CN111640702B (zh) 半导体制造装置及半导体器件的制造方法
CN111739818A (zh) 半导体制造装置以及半导体器件的制造方法
KR20240083136A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2013222716A (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
JP2022136916A (ja) ダイボンディング装置および半導体装置の製造方法
CN114792647A (zh) 芯片贴装装置以及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant