CN107622955A - 半导体制造装置及半导体器件的制造方法 - Google Patents

半导体制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN107622955A
CN107622955A CN201710542838.7A CN201710542838A CN107622955A CN 107622955 A CN107622955 A CN 107622955A CN 201710542838 A CN201710542838 A CN 201710542838A CN 107622955 A CN107622955 A CN 107622955A
Authority
CN
China
Prior art keywords
bare chip
peripheral part
collet chuck
semiconductor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710542838.7A
Other languages
English (en)
Other versions
CN107622955B (zh
Inventor
名久井勇辉
冈本直树
齐藤明
田中深志
横森刚
二宫勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science And Technology Ltd
Fasford Technology Co Ltd
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN107622955A publication Critical patent/CN107622955A/zh
Application granted granted Critical
Publication of CN107622955B publication Critical patent/CN107622955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体制造装置及半导体器件的制造方法。在通过上推单元上推裸芯片时，有时裸芯片变形，挠曲至筒夹的吸附面之下，产生泄漏。半导体制造装置具备吸附裸芯片的筒夹部，所述筒夹部具备：具有第二吸引孔的管状部；位于保持具有第一吸引孔的吸附部的保持部及所述管状部的外侧的外周部；构成在所述保持部及所述管状部与外周部之间的第三吸引孔；以及提起单元，因所述裸芯片的周边部向下方向挠曲而在所述第三吸引孔处产生泄漏，该提起单元的内压变高，由此压下所述外周部，使其与所述裸芯片的周边部抵接，变得不产生所述泄漏，该内压降低由此提起所述外周部，提起所述裸芯片的周边部。

Description

半导体制造装置及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置，例如能够适用于具备筒夹的芯片贴装机。
背景技术
通常，在将被称作裸芯片的半导体芯片例如搭载于配线基板或引线框架等(以下统称为基板)的表面的芯片贴装机中，通常重复进行如下动作(作业)：使用筒夹等的吸附嘴将裸芯片搬运到基板上，赋予按压力，并且对接合材料进行加热，由此进行贴装。
在通过芯片贴装机等半导体制造装置进行的芯片贴装工序中有将从半导体晶片(以下称作晶片)分割出的裸芯片剥离的剥离工序。在剥离工序中，从切割带背面利用上推单元上推裸芯片，从保持于裸芯片供给部的切割带逐一剥离，并使用筒夹等的吸附嘴搬运到基板上。
现有技术文献
专利文献
专利文献1：日本特开2015－76410号公报
在通过上推单元上推裸芯片时，有时裸芯片变形而挠曲至筒夹的吸附面之下，从而产生泄漏。
发明内容
本公开的课题在于，提供一种即使裸芯片变形也不会因泄漏产生而丧失真空吸附力的半导体制造装置。
其它课题和新的特征根据本说明书及附图变得明朗。
若简单说明本公开中代表性的内容的概要，则如下。
即，半导体制造装置具备外周部根据拾取的裸芯片截面的形状而自动上下移动的筒夹。
发明效果
根据所述半导体制造装置，能够降低泄漏。
附图说明
图1是从上方观察实施例的芯片贴装机的概念图。
图2是说明从图1中箭头A方向观察时拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是图4的上推单元的俯视图。
图6是比较例的筒夹部和上推单元的剖视图。
图7是比较例的筒夹部的仰视图。
图8是说明实施例的筒夹部的图。
图9A是实施例的筒夹部和上推单元的剖视图。
图9B是实施例的筒夹部和上推单元的剖视图。
图9C是实施例的筒夹部和上推单元的剖视图。
图9D是实施例的筒夹部和上推单元的剖视图。
图9E是实施例的筒夹部和上推单元的剖视图。
图10是用于说明实施例的芯片贴装机的拾取动作的流程图。
图11是用于说明实施例的半导体器件的制造方法的流程图。
图12是说明变形例1的筒夹部的图。
图13A是变形例1的筒夹部和上推单元的剖视图。
图13B是变形例1的筒夹部和上推单元的剖视图。
图13C是变形例1的筒夹部和上推单元的剖视图。
图13D是变形例1的筒夹部和上推单元的剖视图。
图13E是变形例1的筒夹部和上推单元的剖视图。
图14是说明变形例2的筒夹部的图。
图15A是变形例2的筒夹部和上推单元的剖视图。
图15B是变形例2的筒夹部和上推单元的剖视图。
图15C是变形例2的筒夹部和上推单元的剖视图。
图15D是变形例2的筒夹部和上推单元的剖视图。
图15E是变形例2的筒夹部和上推单元的剖视图。
图16是说明变形例3的筒夹部的图。
图17A是变形例3的筒夹部和上推单元的剖视图。
图17B是变形例3的筒夹部和上推单元的剖视图。
图17C是变形例3的筒夹部和上推单元的剖视图。
图17D是变形例3的筒夹部和上推单元的剖视图。
图17E是变形例3的筒夹部和上推单元的剖视图。
图18是说明变形例4的筒夹部的图。
图19是用于说明实施例的芯片贴装机的拾取动作的变形例的流程图。
图20A是实施例的筒夹部和上推单元的剖视图。
图20B是实施例的筒夹部和上推单元的剖视图。
具体实施方式
以下，使用附图说明实施例及变形例。但是，在以下的说明中，对同一结构要素标注同一附图标记，有时省略重复的说明。此外，附图为了使说明更明确，与实际情况相比，有时示意性示出各部分的宽度、厚度、形状等，但只不过是一例，不限定本发明的解释。
实施例
图1是表示实施例的芯片贴装机的概略的俯视图。图2是说明从图1中箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、监视并控制各部分的动作的控制部8。
首先，裸芯片供给部1供给安装于基板P的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的用虚线示出的上推单元13。裸芯片供给部1通过未图示的驱动单元沿XY方向进行移动，使拾取的裸芯片D移动到上推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将上推后的裸芯片D吸附保持于前端的筒夹部22(也参照图2)，从裸芯片供给部1拾取裸芯片D，将其载置于中间载台31。拾取头21具有使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有临时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D，并将其贴装于搬运来的基板P上，或者以层叠在已贴装于基板P之上的裸芯片上的形式进行贴装。贴装部4具有：具备与拾取头21同样地将裸芯片D吸附保持于前端的筒夹42部(也参照图2)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、对基板P的位置识别标记(未图示)进行拍摄且识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的拍摄数据在基板P上贴装裸芯片D、
搬运部5具有并行设置的同一构造的第一、第二搬运部，各搬运部具备载置一个或多个基板P(图1中为4片)的基板搬运托盘51、和基板搬运托盘51移动的托盘轨道52。基板搬运托盘51是通过利用沿着托盘轨道52设置的滚珠丝杠驱动设置于基板搬运托盘51上的未图示的螺母来进行移动。
通过这样的结构，基板搬运托盘51在基板供给部6载置基板P并沿着托盘轨道52将其移动至贴装位置，贴装后移动至基板搬出部7，将基板P交接给基板搬出部7。第一、第二搬运部被相互独立地驱动，在载置于一基板搬运托盘51上的基板P贴装裸芯片D过程中，另一基板搬运托盘51搬出基板P，使其返回基板供给部6，进行载置新的基板P等的准备。
控制部8具备保存对芯片贴装机10的各部分的动作进行监视并控制的程序(软件)的存储器、和执行保存于存储器中的程序的中央处理装置(CPU)。
接着，使用图3及图4说明裸芯片供给部1的结构。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备沿水平方向(XY方向)移动的晶片保持台12、和沿上下方向移动的上推单元13。晶片保持台12具有保持晶片环14的扩展环15、将保持于晶片环14且粘接有多个裸芯片D的切割带16水平定位的支承环17。上推单元13被配置于支承环17的内侧。
裸芯片供给部1在上推裸芯片D时使保持有晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸，使裸芯片D的间隔变宽，通过上推单元13从裸芯片D下方上推裸芯片D，使裸芯片D的拾取性提高。此外，伴随薄型化，使裸芯片粘接于基板的粘接剂从液体状变为膜状，在晶片11和切割带16之间贴附有被称作粘片膜(DAF)18的膜状的粘接材料。在具有粘片膜18的晶片11中，切割针对晶片11和粘片膜18进行。因此，在剥离工序中，将晶片11和粘片膜18从切割带16剥离。之后，无视粘片膜18的存在，说明剥离工序。
接着，使用图5说明上推单元。图5是图4的上推单元的俯视图。
上推单元13大体具有上推块部131、和包围上推块部131的周边部132。上推块部131具有第一块131a、和位于第一块131a的内侧的第二块131b。周边部132具有多个吸引孔132a。
接着，使用图6、7说明本申请发明者们探讨出的技术(以下称作比较例)。图6是表示比较例的筒夹部和上推单元的纵向剖视图。图7是图6的筒夹部的仰视图。
如图6所示，筒夹部22R具有橡胶片(rubber chip)25R、和保持橡胶片25R的橡胶片支架24R。在橡胶片25R上设置有真空吸引孔251R。在橡胶片支架24R的中央有真空吸引孔26R，在橡胶片支架24R的橡胶片25R的上表面侧有真空吸引槽27R。如图7所示，橡胶片23R俯视时为与裸芯片D相同的矩形状，形成与裸芯片D同等程度的大小。此外，上推单元13与实施例的上推单元13相同。
比较例的拾取动作从将切割带16上的作为目的的裸芯片D(剥离对象裸芯片)定位于上推单元13和筒夹部22R的位置起开始进行。当定位结束时，经由上推单元13的吸引孔132a或间隙131c、131d进行真空抽吸，由此将切割带16吸附于上推单元13的上表面。在该状态下，筒夹部22R朝向裸芯片D的器件面一边真空抽吸一边下降，并着陆。在此，当上推单元13的主要部分即上推块部131上升时，裸芯片D维持被筒夹部22R和上推块131夹持的状态上升，但由于切割带16的周边部被维持真空吸附于上推块部131的周边部132，所以在裸芯片D的周边产生张力，其结果为，切割带16在裸芯片D周边被剥离。但是，另一方面，此时，裸芯片D周边在下侧受到应力而弯曲。于是，在与筒夹下表面之间产生间隙，空气流入筒夹部22R的真空吸引系统(产生泄漏)。一旦泄漏而致使裸芯片D离开，则无法再次对挠曲至比吸附面更下方的裸芯片D进行保持。
接着，使用图8说明实施例的筒夹部。图8的(A)是实施例的筒夹部的纵向剖视图。图8的(B)是图8的(A)的筒夹部的仰视图。
筒夹部22具有吸附部25、保持吸附部25的中央部24、位于中央部24的外侧的外周部28、位于外周部28上的波纹管(蛇纹)部29。
吸附部25例如由橡胶片构成，并设置有与比较例同样的未图示的真空吸引孔(第一吸引孔)。吸附部25为与裸芯片D相同的矩形状，且比裸芯片D小。
中央部24具有保持吸附部25的保持部241、从保持部241向上方伸出的管状部242、从管状部242沿水平方向伸出的安装部243。在管状部242的中央有真空吸引孔(第二吸引孔)26，在保持部241的吸附部25的上表面侧有真空吸引槽27。
外周部28由垂直部281和水平部282构成，呈箱型状。外周部28在其与中央部24之间具有空间283。垂直部281的内侧与中央部24的保持部241的外侧相对的部分缩窄，构成吸引孔(第三吸引孔)285。外周部28能够沿着管状部242上下移动。在外周部28的垂直部281的下表面设置有与裸芯片D接触的接触部221。接触部221通过来自上方的力而变形，能够跟随裸芯片D的变形而实现紧贴。
波纹管部(波纹构造)29以包围管状部242的方式配置，波纹管291的上端与安装部243连接，下端与外周部28的水平部282连接，在管状部242和波纹管291之间具有空间292。空间292通过设置于空间283和外周部28的水平部282的连通孔284相连。空间292通过未图示的孔与真空吸引孔26连接。构成为通过波纹管部29的上下移动，而使外周部28上下移动。
筒夹部22的底面的外周为与裸芯片D相同的矩形状，为与裸芯片D同等程度的大小。筒夹部22的底面的外周也可以比裸芯片D稍大或稍小。但是，外周部28(接触部221)的内侧需要配置在比裸芯片D的外周的位置更靠内侧。
接着，使用图5、9A～9E、10说明基于实施例的筒夹部进行的拾取动作。图9A～9E是实施例的筒夹部和上推单元的剖视图。图10是表示拾取动作的处理流程的流程图。
步骤S1：控制部8以使要拾取的裸芯片D位于上推单元13的正上的方式移动晶片保持台12，将剥离对象裸芯片定位于上推单元13和筒夹部22。以上推单元13的上表面与切割带16的背面接触的方式移动上推单元13。此时，如图9A所示，控制部8使上推块部131的各块131a、131b与周边部132的表面形成同一平面，并经由周边部132的吸引孔132a和块间的间隙131c、131d进行真空抽吸，将切割带16吸附于上推单元13的上表面。
步骤S2：如图9A所示，控制部8使筒夹部22一边真空抽吸一边下降，使其着陆于剥离对象的裸芯片D之上，通过具有吸引孔的吸附部25及吸引孔285(参照图8)吸附裸芯片D。
步骤S3：控制部8使上推单元13的主要部分即上推块部131的第一块131a及第二块131b上升。由此，裸芯片D在维持被筒夹部22和上推块部131夹持的状态下上升，但是，由于切割带16的周边部维持真空吸附于上推块部131的周边部132，所以在裸芯片D的周边产生张力，其结果为，切割带16在裸芯片D周边剥离。但是，另一方面，此时，如图9B所示，裸芯片D周边在下侧受到应力而弯曲。于是，在与筒夹下表面之间形成间隙，空气流入筒夹部22的真空吸引系统(产生泄漏)。
然而，如图9C所示，筒夹部22的空间283、292被真空隔断，通过波纹管291的恢复力使波纹管291向下方向扩展，将外周部28降低。由此，泄漏得到抑制。
步骤S4：控制部8使筒夹部22上升。由此，如图9D所示，裸芯片D从切割带16剥离。如图9E所示，筒夹部22的内部的空间283、292成为真空，波纹管291向上方变窄，外周部28被提起，裸芯片D的周边也被提起，裸芯片D变得平坦。即使因泄漏而使裸芯片D离开并向吸附面的更下方挠曲，也能够将裸芯片D再次保持为平坦。由此，能够搬运平坦的裸芯片D。
步骤S5：控制部8停止周边部132的吸引孔132a、和块间的间隙131c、131d进行的切割带16的吸附，使得上推块部131的各块131a、131b与周边部132的表面形成同一平面。控制部8使上推单元13移动，以使上推块部131的上表面从切割带16的背面离开。
控制部8重复步骤S1～S5，拾取晶片11的优良的裸芯片。
接着，使用图11说明使用了实施例的芯片贴装机的半导体器件的制造方法。图11是表示半导体器件的制造方法的流程图。
步骤S11：将保持着贴附有从晶片11分割出的裸芯片D的切割带16的晶片环14存储于晶片盒(未图示)，且搬入到芯片贴装机10。控制部8从填充有晶片环14的晶片盒向裸芯片供给部1供给晶片环14。另外，准备基板P，将其搬入芯片贴装机10。控制部8通过基板供给部6将基板P载置于基板搬运托盘51。
步骤S12：控制部8从晶片拾取通过步骤S1～S5分割出的裸芯片。
步骤S13：控制部8将所拾取的裸芯片搭载于基板P上，或者层叠于已贴装的裸芯片上。控制部8将从晶片11拾取的裸芯片D载置于中间载台31，通过贴装头41从中间载台31再次拾取裸芯片D，将其贴装至搬运来的基板P。
步骤S14：控制部8在基板搬出部7从基板搬运托盘51取出贴装有裸芯片D的基板P。从芯片贴装机10搬出基板P。
＜变形例1＞
接着，使用图12说明变形例1的筒夹部。图12的(A)是变形例1的筒夹部的纵向剖视图。图12的(B)是图12的(A)的筒夹部的仰视图。
筒夹部22A是在筒夹部22追加了帽檐部222的部分。帽檐部222呈薄板状地贴附于筒夹部22的接触部221，与241外侧和外周部28的下表面连接，在本例中，在8处设置有真空导入槽223。通过设置帽檐部222，追随裸芯片D的变形的部位增加，因此，与裸芯片D的吸附性提高。此外，在外周部28的下表面没有帽檐部222的部分与实施例同样地具有接触部221。代替帽檐部222，也可以将具有吸引孔的片状构造设置于保持部241的下表面和外周部28的下表面之间。此外，帽檐部也可以追加到后述的变形例2、3的筒夹部中。
接着，使用图13A～13E说明变形例1的筒夹部进行的拾取动作。图13A～13E是变形例1的筒夹部和上推单元的剖视图。图13A～13E分别是与图9A～9E对应的图。
如图13A所示，控制部8以使上推块部131的各块131a、131b与周边部132的表面形成同一平面的方式经由周边部132的吸引孔132a和块间的间隙131c、131d进行真空抽吸，将切割带16吸附于上推单元13的上表面(步骤S1)。
另外，如图13A所示，控制部8使筒夹部22A一边真空抽吸一边下降，使其着陆于剥离对象的裸芯片D上，并通过具有吸引孔的吸附部25及吸引孔283吸附裸芯片D(步骤S2)。
如图13B所示，控制部8使上推单元13的主要部分即上推块部131的第一块131a及第二块131b上升时，裸芯片D周边在下侧受到应力而弯曲，在其与筒夹下表面之间形成间隙，空气流入筒夹部22A的真空吸引系统(产生泄漏)。但是，如图13C所示，筒夹部22A的空间283、292被真空隔断，通过波纹管291的恢复力，波纹管291向下方向扩展，外周部28降低(步骤S3)。由此，泄漏得到抑制。此外，当外周部28降低时，帽檐部222倾斜。
如图13D所示，控制部8使筒夹上升时，裸芯片D被从切割带16剥离(步骤S4)。如图13E所示，筒夹部22A的内部的空间283、292成为真空，波纹管291向上方向缩窄，外周部28被提起，裸芯片D的周边也被提起，裸芯片D变得平坦。此外，当外周部28上升时，帽檐部222也成为水平。即使因泄漏使裸芯片D离开而向吸附面的更下方挠曲，也能够将裸芯片D再次保持为平坦。由此，能够搬运平坦的裸芯片D。
＜变形例2＞
接着，使用图14说明变形例2的筒夹部。图14的(A)是实施例的筒夹部的纵向剖视图。图14的(B)是图14的(A)的筒夹部的仰视图。
筒夹部22B是代替筒夹部22的波纹管部29而设置隔膜部29B的部分。隔膜部(隔膜机构)29B以包围管状部242的方式设置，隔膜291B的内侧端与安装部243B的下表面连接，外侧端与设置于外周部28B的上部的筒部286B的上部连接。筒部286B俯视时为圆环状。中央部24B与外周部28B之间的空间283、和管状部242与隔膜部29B之间的空间292B通过设置于外周部28B的水平部282的连通孔284连接。空间292B通过未图示的孔与真空吸引孔26连接。在通常时，安装部243B的下表面位于比筒部286B的上部低的位置。外周部28B通过隔膜部29B的上下变动而上下移动。
接着，使用图9A～9E、15A～15E说明变形例2的筒夹部进行的拾取动作。图15A～15E是变形例2的筒夹部和上推单元的剖视图。图15A～15E分别是与图9A～9E对应的图。
如图15A所示，控制部8以使上推块部131的各块131a、131b与周边部132的表面形成同一平面的方式经由周边部132的吸引孔132a和块间的间隙131c、131d进行真空抽吸，由此将切割带16吸附于上推单元13的上表面(步骤S1)。
另外，如图15A所示，控制部8使筒夹部22B一边真空抽吸一边下降，着陆于剥离对象的裸芯片D上，通过具有吸引孔的吸附部25及吸引孔283吸附裸芯片D(步骤S2)。
如图15B所示，控制部8使上推单元13的主要部分即上推块部131的第一块131a及第二块131b上升时，裸芯片D周边在下侧受到应力而弯曲，在其与筒夹下表面之间形成间隙，空气流入筒夹部22B的真空吸引系统(产生泄漏)。但是，如图15C所示，筒夹部22B的空间283、292B被真空隔断，通过隔膜291B的恢复力，上表面成为水平，外周部28B降低(步骤S3)。由此，泄漏得到抑制。
如图15D所示，控制部8使筒夹上升时，裸芯片D被从切割带16剥离(步骤S4)。如图15E所示，筒夹部22B的内部的空间283、292B成为真空，隔膜291B的上表面周边部向上方向移动，外周部28B被提起，裸芯片D的周边也被提起，裸芯片D变得平坦。即使因泄漏使裸芯片D离开而向吸附面的更下方挠曲，也能够将裸芯片D再次保持为平坦。由此，能够搬运平坦的裸芯片D。
＜变形例3＞
接着，使用图16说明变形例3的筒夹部。图16的(A)是实施例的筒夹部的纵向剖视图。图16的(B)是图16的(A)的筒夹部的仰视图。
筒夹部22C是代替筒夹部22的波纹管部29而设置活塞部29C的部分。活塞部29C以包围管状部242的方式设置，具有盖部291C和弹簧293C。盖部291C的内侧端与安装部243C的下表面连接，外侧端与筒部286C的上部连接。弹簧293C设置于外周部28C的水平部282之间。中央部24C与外周部28C之间的空间283、和管状部242与活塞部29C之间的空间292C通过设置于外周部28C的水平部282的连通孔284相连。空间292C通过未图示的孔与真空吸引孔26连接。筒部286C俯视时为圆环状。构成为通过弹簧293C的上下移动而使外周部28C上下移动。
接着，使用图17A～17E说明变形例3的筒夹部进行的拾取动作。图17A～17E是变形例3的筒夹部和上推单元的剖视图。图17A～17E分别是与图9A～9E对应的图。
如图17A所示，控制部8以使上推块部131的各块131a、131b与周边部132的表面形成同一平面的方式经由周边部132的吸引孔132a和块间的间隙131c、131d进行真空抽吸，由此，将切割带16吸附于上推单元13的上表面(步骤S1)。
另外，如图17A所示，控制部8使筒夹部22C一边真空抽吸一边下降，使其着陆于剥离对象的裸芯片D上，并通过具有吸引孔的吸附部25及吸引孔283吸附裸芯片D(步骤S2)。
如图17B所示，控制部8使上推单元13的主要部分即上推块部131的第一块131a及第二块131b上升时，裸芯片D周边在下侧受到应力，弯曲，在其与筒夹下表面之间形成间隙，空气流入筒夹部22C的真空吸引系统(产生泄漏)。但是，如图17C所示，筒夹部22C的空间283、292C被真空隔断，通过弹簧293C的恢复力，外周部28C降低(步骤S3)。由此，泄漏得到抑制。
如图17D所示，控制部8使筒夹上升时，裸芯片D被从切割带16剥离(步骤S4)。如图17E所示，筒夹部22C的内部的空间283、292C成为真空，弹簧293C的下端向上方向移动，外周部28C被提起，裸芯片D的周边也被提起，裸芯片D变得平坦。即使因泄漏使裸芯片D离开而向吸附面的更下方挠曲，也能够将裸芯片D再次保持为平坦。由此，能够搬运平坦的裸芯片D。
＜变形例4＞
接着，使用图18说明变形例4的筒夹部。图18是变形例4的筒夹部的纵向剖视图。
筒夹部22D是改变筒夹部22B的隔膜部29B的隔膜的结构的部分。隔膜部29D也可以以包围管状部242的方式将两个隔膜291B、293B平行隔开间隔地配置于两处而构成。隔膜291B的内侧端与安装部243B的下表面连接，外侧端与外周部28D的上部连接。隔膜293B代替变形例2的外周部28B的水平部282而配置，以与隔膜291B的间隔为相同间隔的方式，内侧端与安装部244B的下表面连接，外侧端与外周部28D连接。通过该构造，通过两片隔膜将外周部28D的内侧面和保持部241的外侧面一直保持为平行，防止接触。由此，能够防止因接触而引起的异物或啮入、动作不良。
＜变形例5＞
接着，使用图9A～9C、19、20A、20B说明实施例的筒夹部进行的拾取动作的变形例。
步骤S1：控制部8以要拾取的裸芯片D位于上推单元13的正上方的方式移动晶片保持台12，将剥离对象裸芯片定位于上推单元13和筒夹部22。以上推单元13的上表面与切割带16的背面接触的方式使上推单元13移动。此时，如图9A所示，控制部8以使上推块部131的各块131a、131b与周边部132的表面形成同一平面的方式经由周边部132的吸引孔132a和块间的间隙131c、131d进行真空抽吸，由此，将切割带16吸附于上推单元13的上表面。
步骤S2：如图9A所示，控制部8使筒夹部22一边真空抽吸一边下降，使其着陆于剥离对象的裸芯片D上，并通过具有吸引孔的吸附部25及吸引孔285吸附裸芯片D。
步骤S3：控制部8使上推单元13的主要部分即上推块部131的第一块131a及第二块131b上升。由此，裸芯片D在被筒夹部22和上推块部131夹持的状态下上升，但因为切割带16的周边部维持被真空吸附于上推块部131的周边部132的状态，所以在裸芯片D的周边产生张力，其结果为，切割带16在裸芯片D周边剥离。但是，另一方面，此时，如图9B所示，裸芯片D周边在下侧受到应力，弯曲。于是，能够在与筒夹下表面之间形成间隙，空气流入筒夹部22的真空吸引系统(产生泄漏)。
但是，如图9C所示，筒夹部22的空间283、292被真空隔断，通过波纹管291的恢复力，波纹管291向下方向扩展，使外周部28下降。
步骤S31：控制部8以使上推块部131的各块131a、131b与周边部132的表面形成同一平面的方式使筒夹下降。由此，如图20A所示，筒夹部22的内部的空间283、292成为真空，波纹管291在上方向上窄，外周部28被提起，裸芯片D的周边也被提起，裸芯片D变得平坦。即使因泄漏使裸芯片D离开并向吸附面的更下方挠曲，也能够将裸芯片D再次保持为平坦。由此，能够搬运平坦的裸芯片D。
步骤S4：控制部8使筒夹部22上升。由此，如图20B所示，裸芯片D被从切割带16剥离。
步骤S51：控制部8停止周边部132的吸引孔132a、和块间的间隙131c、131d进行的切割带16的吸附。控制部8使上推单元13移动，以使上推块部131的上表面从切割带16的背面离开。
控制部8重复步骤S1～S5，拾取晶片11的优良的裸芯片。
变形例5的拾取动作不仅可以适用于实施例的筒夹，而且还可以适用于变形例1～4的筒夹部。此外，通过使用比较例的筒夹部进行与变形例5的拾取动作相同的动作，能够实现同样的效果。即使成为图6所示的状态，裸芯片D挠曲，若与步骤S31(图20A)相同，则裸芯片D成为水平(裸芯片D的挠曲消除)，因此，筒夹部22R也能够再次保持裸芯片D。由此，当在步骤S4中使筒夹部22R上升时，与图20B同样地能够将裸芯片D从切割带16剥离。
根据以上的实施例及变形例，实现下述这种作用效果。
(1)实施例的筒夹通过追随拾取的裸芯片的截面形状的变化，而使筒夹的外周部自动地上下移动，能够防止在吸附裸芯片时的泄漏，能够可靠地进行拾取。
(2)实施例的筒夹能够使其外周部根据筒夹内的吸附压且通过波纹管功能自动(自然)地上下移动。
(3)实施例的筒夹能够通过其波纹管的反作用力来控制筒夹外周部相对于裸芯片的反作用力(恢复力)及拾取开始时的外周部的基准位置。
(4)变形例2、4的筒夹能够使其外周部根据筒夹内的吸附压且通过隔膜自动(自然)地上下移动。
(5)变形例2、4的筒夹能够控制其隔膜的背压，且能够控制筒夹外周部相对于裸芯片的反作用力(恢复力)及位置。
(6)变形例2、4的筒夹能够控制其隔膜的背压，且能够以使拾取开始时的外周部的位置突出的状态开始裸芯片吸附。
(7)变形例1的筒夹通过使其吸附部外周具有帽檐构造，使该构造追随拾取的裸芯片的截面形状的变化，由此，筒夹外周部能够自动地上下移动，压下帽檐构造的外周，防止泄漏。
(8)变形例1的筒夹通过使其外周部和吸附部表面具有片状构造，使该构造追随拾取的裸芯片的截面形状的变化，由此能够压下外周部，防止泄漏。
(9)变形例3的筒夹具有活塞形状，能够使筒夹的外周部根据筒夹内的吸附压力，且通过活塞内压带来的压缩力而自动(自然)地上下移动。
(10)变形例5的拾取动作因为通过使筒夹部及上推块部下降而能够使裸芯片D成为水平，所以能够使筒夹部22的内部的真空更可靠。
以上，基于实施例及变形例具体说明了由本发明者提出的发明，但本发明不限于上述实施例及变形例，也可以进行各种变更。
实施例中说明了使用块上推裸芯片的例子，但也可以使用销(针)来代替块。
另外，实施例中说明了使用粘片膜的例子，但也可以在基板上设置涂敷粘接剂的预形成部而不使用粘片膜。
另外，实施例中说明了从裸芯片供给部利用拾取头拾取裸芯片并将其载置于中间载台上，利用贴装头将载置于中间载台的裸芯片与基板贴装的芯片贴装机，但不限于此，能够适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，也能够适用于没有中间载台和拾取头而利用贴装头将裸芯片供给部的裸芯片与基板贴装的芯片贴装机。
另外，能够适用于没有中间载台而从裸芯片供给部拾取裸芯片，使裸芯片拾取头向上旋转，将裸芯片交接给贴装头再利用贴装头将裸芯片与基板贴装的倒装贴装机。
另外，能够适用于没有中间载台和贴装头而将从裸芯片供给部利用拾取头拾取的裸芯片载置于托盘等上的芯片分选装置。
附图标记说明
1：裸芯片供给部
11：晶片
13：上推单元
16：切割带
2：拾取部
21：拾取头
22：筒夹部
23：吸附部
24：中央部
26：真空吸引孔
27：真空吸引槽
28：外周部
29：波纹管部
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
7：控制部
10：芯片贴装机
D：裸芯片
P：基板

Claims (14)

1.一种半导体制造装置，其特征在于，
具备吸附裸芯片的筒夹部，
所述筒夹部具备：
吸附部，其具有第一吸引孔，吸附所述裸芯片的中央附近；
保持部，其保持所述吸附部；
管状部，其与所述保持部连接，具有与第一吸引孔相连的第二吸引孔；
外周部，其位于所述保持部及所述管状部的外侧；
第三吸引孔，其构成在所述保持部及所述管状部与外周部之间；以及
提起单元，因所述裸芯片的周边部向下方挠曲而在所述第三吸引孔处产生泄漏，所述提起单元的内压变高，由此压下所述外周部使其与所述裸芯片的周边部抵接，变得不产生所述泄漏，所述提起单元的内压降低，由此提起所述外周部，提起所述裸芯片的周边部。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述提起单元是设置于所述外周部的上方且在所述管状部的外侧的波纹管机构，若内压变高，则通过波纹管机构的恢复力压下所述外周部，若内压降低，则通过所述波纹管机构的吸引力提起所述外周部。
3.根据权利要求2所述的半导体制造装置，其特征在于，
所述波纹管机构由从所述管状部水平延伸的安装部、所述外周部的水平部、连接于所述安装部与所述外周部的水平部之间的波纹管构成，
经由设置于所述外周部的水平部的孔，使所述波纹管机构与所述第三吸引孔连通。
4.根据权利要求1所述的半导体制造装置，其特征在于，
所述提起单元是设置于所述外周部的上方且在所述管状部的外侧的隔膜机构，若内压变高，则通过隔膜机构的恢复力压下所述外周部，若内压降低，则通过所述隔膜机构的吸引力提起所述外周部。
5.根据权利要求4所述的半导体制造装置，其特征在于，
所述隔膜机构由从所述管状部水平延伸的安装部、所述外周部的上部的水平部、所述外周部的上部的垂直部、连接于所述安装部、以及所述外周部的上部的水平部与所述外周部的上部的垂直部之间的隔膜构成，
经由设置于所述外周部的上部的孔，使所述隔膜机构和所述第二吸引孔连通。
6.根据权利要求4所述的半导体制造装置，其特征在于，
所述隔膜机构由从所述管状部水平延伸的第一安装部、从比所述第一安装部靠下方的所述管状部水平延伸的第二安装部、所述外周部的上部的水平部、连接于所述第一安装部与所述外周部的上部之间的第一隔膜、以及连接于所述第二安装部与比所述外周部的所述上部靠下方的所述外周部之间的第二隔膜构成。
7.根据权利要求1所述的半导体制造装置，其特征在于，
所述提起单元是设置于所述外周部的上方且在所述管状部的外侧的活塞机构，若内压变高，则通过活塞机构的恢复力压下所述外周部，若内压降低，则通过所述活塞机构的吸引力提起所述外周部。
8.根据权利要求6所述的半导体制造装置，其特征在于，
所述活塞机构由从所述管状部水平延伸的安装部、所述外周部的上部的水平部、所述外周部的上部的垂直部、一端连接于所述安装部的下表面及所述管状部且另一端连接于所述外周部的上部的垂直部的盖部、以及连接于所述盖部与所述外周部的上部的水平部之间的弹簧构成，
经由设置于所述外周部的上部的孔，使所述活塞机构和所述第二吸引孔连通。
9.根据权利要求1所述的半导体制造装置，其特征在于，还具备：
上推单元，其从切割带的下方吸附并上推所述裸芯片；以及
拾取头，其安装有所述筒夹。
10.根据权利要求8所述的半导体制造装置，其特征在于，还具备：
中间载台，其载置由所述拾取头拾取的裸芯片；以及
贴装头，其将载置于所述中间载台的裸芯片向基板或已贴装的裸芯片之上贴装。
11.根据权利要求1所述的半导体制造装置，其特征在于，
所述裸芯片还在所述裸芯片与所述切割带之间具备粘片膜。
12.一种半导体器件的制造方法，其特征在于，具备：
(a)准备保持具有裸芯片的切割带的晶片环的工序；
(b)准备基板的工序；
(c)利用上推单元上推所述裸芯片，利用筒夹拾取所述裸芯片的工序，
所述(c)工序具备：
(c1)吸附所述切割带的工序；
(c2)在所述(c1)工序后，将所述筒夹下降来吸附所述裸芯片的工序；
(c3)在所述(c2)工序后，使所述上推单元的块和所述筒夹上升的工序；
(c4)在所述(c3)工序后，使所述上推单元的块和所述筒夹下降的工序；
(c5)在所述(c4)工序后，使所述筒夹上升的工序。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于，
还具备(d)将所述裸芯片贴装于基板或已被贴装的裸芯片之上的工序。
14.根据权利要求12所述的半导体器件的制造方法，其特征在于，
所述(c)工序还具有将所拾取的所述裸芯片载置于中间载台的工序，
所述(d)工序还具有从所述中间载台拾取所述裸芯片的工序。
CN201710542838.7A 2016-07-13 2017-07-05 半导体制造装置及半导体器件的制造方法 Active CN107622955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016138651A JP6643197B2 (ja) 2016-07-13 2016-07-13 半導体製造装置および半導体装置の製造方法
JP2016-138651 2016-07-13

Publications (2)

Publication Number Publication Date
CN107622955A true CN107622955A (zh) 2018-01-23
CN107622955B CN107622955B (zh) 2020-05-19

Family

ID=60995790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710542838.7A Active CN107622955B (zh) 2016-07-13 2017-07-05 半导体制造装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6643197B2 (zh)
KR (1) KR101970884B1 (zh)
CN (1) CN107622955B (zh)
TW (1) TWI665757B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN111739818A (zh) * 2019-03-25 2020-10-02 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975144B1 (ko) * 2018-04-10 2019-05-03 주식회사 프로텍 다이 본더용 칩 본딩 장치
JP7233079B2 (ja) * 2018-05-31 2023-03-06 ボンドテック株式会社 部品実装システム、部品供給装置および部品実装方法
TWI716925B (zh) * 2018-07-06 2021-01-21 日商新川股份有限公司 半導體晶粒的拾取系統
KR102576705B1 (ko) 2018-08-30 2023-09-08 삼성전자주식회사 기판 본딩 장치 및 기판의 본딩 방법
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
TWI748763B (zh) * 2020-11-23 2021-12-01 鴻勁精密股份有限公司 拾取機構及其應用之作業設備
JP2022157320A (ja) * 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 ピックアップコレット、ピックアップ装置及び実装装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282099A (zh) * 1999-07-27 2001-01-31 株式会社东芝 半导体工件处理装置及方法
US20030123213A1 (en) * 2001-11-14 2003-07-03 Sumitomo Osaka Cement Co. Ltd Electrostatic chuck and manufacturing method therefor
JP2006068862A (ja) * 2004-09-03 2006-03-16 Disco Abrasive Syst Ltd チャックテーブル
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
CN102164719A (zh) * 2008-09-29 2011-08-24 日东电工株式会社 吸附片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326739A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp ダイボンド方法およびダイボンド装置
JPH11219964A (ja) * 1998-01-30 1999-08-10 Toshiba Microelectronics Corp 半導体マウント装置
JP2001246588A (ja) * 2000-02-29 2001-09-11 Ando Electric Co Ltd 電子部品搬送装置及び電子部品搬送方法
JP3848606B2 (ja) * 2002-08-26 2006-11-22 日東電工株式会社 コレットおよびそれを用いてチップ部品をピックアップする方法
JP4057875B2 (ja) * 2002-10-04 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005302932A (ja) * 2004-04-09 2005-10-27 M Tec Kk チップの分離装置
JP2007194571A (ja) * 2006-01-20 2007-08-02 M Tec Kk 半導体チップの分離方法及び装置
DE102006058299A1 (de) * 2006-12-11 2008-06-12 Robert Bosch Gmbh Handhabungswerkzeug für Bauelemente, insbesondere elektronische Bauelemente
JP2009253060A (ja) * 2008-04-08 2009-10-29 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2014239090A (ja) * 2013-06-06 2014-12-18 株式会社日立ハイテクインスツルメンツ ピックアップシステム
JP6200735B2 (ja) * 2013-09-09 2017-09-20 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2015076410A (ja) 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ボンディング方法及びダイボンダ
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP6510837B2 (ja) * 2015-03-11 2019-05-08 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6470088B2 (ja) * 2015-04-02 2019-02-13 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282099A (zh) * 1999-07-27 2001-01-31 株式会社东芝 半导体工件处理装置及方法
US20030123213A1 (en) * 2001-11-14 2003-07-03 Sumitomo Osaka Cement Co. Ltd Electrostatic chuck and manufacturing method therefor
JP2006068862A (ja) * 2004-09-03 2006-03-16 Disco Abrasive Syst Ltd チャックテーブル
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
CN102164719A (zh) * 2008-09-29 2011-08-24 日东电工株式会社 吸附片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009487A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN111009487B (zh) * 2018-10-04 2024-03-15 三星电子株式会社 裸芯片分离器和包括该裸芯片分离器的裸芯片供应设备
CN111739818A (zh) * 2019-03-25 2020-10-02 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
CN111739818B (zh) * 2019-03-25 2024-05-31 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法

Also Published As

Publication number Publication date
CN107622955B (zh) 2020-05-19
JP2018010966A (ja) 2018-01-18
KR20180007674A (ko) 2018-01-23
TW201812981A (zh) 2018-04-01
KR101970884B1 (ko) 2019-04-19
JP6643197B2 (ja) 2020-02-12
TWI665757B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
CN107622955A (zh) 半导体制造装置及半导体器件的制造方法
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
US20150279716A1 (en) Apparatus and method for detaching chip
CN107818941A (zh) 半导体制造装置及半导体器件的制造方法
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
KR101322531B1 (ko) 반도체 소자들을 픽업하기 위한 장치
JP2005322815A (ja) 半導体製造装置および半導体装置の製造方法
KR102490394B1 (ko) 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
CN108382049B (zh) 同时执行剥离和黏附工序的装置和方法
KR101488609B1 (ko) 반도체 디바이스의 제조 방법
KR102296641B1 (ko) 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법
JP2015076410A (ja) ボンディング方法及びダイボンダ
KR102253447B1 (ko) 디스플레이 장치 제조장치
JP4369298B2 (ja) ダイピックアップ装置及びダイピックアップ方法
CN110504296B (zh) 柔性显示屏的制备方法和柔性显示屏
JP2014239090A (ja) ピックアップシステム
JP5005403B2 (ja) 電子部品の実装ツール、実装装置
CN112530834B (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
KR102461489B1 (ko) 커브드 디스플레이용 합착장치 및 커브드 디스플레이를 합착하는 방법
CN103247552A (zh) 小片接合装置、托架、和小片接合方法
JP5181949B2 (ja) 可撓性板状体の分離取得方法および分離取得装置
KR101033771B1 (ko) 순차적 진공흡착 방식에 의한 다이 접착 장비 및 픽업 방법
CN110767612B (zh) 贴合结构与贴合方法
KR101970193B1 (ko) 칩 분리 장치 및 분리 방법
JP2005045063A (ja) ワーク移載装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant