CN101079374A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101079374A
CN101079374A CNA2007101079487A CN200710107948A CN101079374A CN 101079374 A CN101079374 A CN 101079374A CN A2007101079487 A CNA2007101079487 A CN A2007101079487A CN 200710107948 A CN200710107948 A CN 200710107948A CN 101079374 A CN101079374 A CN 101079374A
Authority
CN
China
Prior art keywords
chip
semiconductor
semiconductor chip
stereo
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101079487A
Other languages
English (en)
Inventor
牧浩
望月政幸
高野隆一
莳田美明
深沢春彦
滩本启祐
大久保达行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101079374A publication Critical patent/CN101079374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种可在接着面不产生空洞的情况下进行芯片接合的技术。由2个系统形成真空供给线路，该真空供给线路与设置在吸附夹盘105底面的吸附口连接，并且将用以真空吸附芯片1C的减压力供给于吸附夹盘105。即，形成将下述配管121及配管122连接于吸附夹盘105的结构；其中，配管121是当芯片1C自切割胶带上剥离，并移送到配线基板上的安装位置时，将作为吸附力的真空供给于吸附夹盘105；配管122是当芯片1C安装在配线基板上时，将作为吸附力的真空供给于吸附夹盘105。对供给于吸附夹盘105的真空(吸附力)的强度控制，是通过分别安装在配管121、122上的阀123、124的开闭动作来进行的。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造技术，特别是涉及在形成于绝缘膜上之半导体薄膜上的绝缘栅型场效晶体管的制造中所应用的有效技术。
背景技术
在日本专利特开2003-203964号公报(专利文献1(对应欧州专利公报EP1321966))、日本专利特开2004-22995号公报(专利文献2)、以及日本专利特开2005-150311号公报(专利文献3)中，揭示有如下技术：在背面贴附有DAF(Die Attach Film，芯片接合薄膜)的半导体芯片(以下，仅记作芯片)的芯片接合步骤中，抑制在芯片与焊垫的界面上产生气泡。即，在利用由弹性材料构成的吸附部(加压部)使芯片弯曲变形为凸型的状态下进行芯片接合(die bonding)，以免芯片与焊垫的界面上卷入气泡。
在日本专利特开2005-322815号公报(专利文献4)中，揭示有如下技术：在通过使夹盘弹性变形而将芯片变形为凸型之后，使夹盘的真空孔中的真空成为大气压，以此进行芯片接合，从而抑制在芯片与焊垫的界面上产生空洞(void)。
在日本专利特开2002-280398号公报(专利文献5)及日本专利特开2004-6599号公报(专利文献6)中，揭示有如下技术：当利用薄膜吸附夹盘将热压接用薄膜贴附在焊垫(芯片接合区域)时，将热压接用薄膜吸附在薄膜吸附夹盘的凸面，并搬送压接到焊垫，以此防止在热压接用薄膜与焊垫的界面上产生空洞。
在日本专利特开2004-128339号公报(专利文献7)中，揭示有如下技术：利用在吸附芯片的吸附部设置有多个吸附孔的夹盘、或者利用吸附部的整个面由多孔质材料所形成的夹盘，来吸附、保持芯片及进行芯片接合，以此减少芯片的断裂或压接不良现象。
在日本专利特开2005-93838号公报(专利文献8(对应美国专利申请案编号第10/901,999号；美国申请日2004年7月30日))中，揭示有如下技术：将芯片接合分为第1加热阶段与第2加热阶段，在第1加热阶段进行短时间的临时接合，在第2加热阶段将多个芯片一并地正式接合，以此缩短接合时间。
在日本专利特开2004-304066号公报(专利文献9(对应美国专利申请案编号第10/812,869号；美国申请日2004年3月31日))中，揭示有如下技术：使振荡器的头部接触到贴附有自半导体晶圆(以下，仅记作晶圆)分割的多个芯片之粘贴胶带的背面，并施加特定频率及振幅的纵向振动，以此将芯片自粘贴胶带上快速地剥离，而不会产生断裂或破缺。
在日本专利特开2004-228255号公报(专利文献10)中，揭示有如下的芯片拾取装置：以1间距为单位，使顶针的上推量增加或者使其上推速度减慢，以此方式进行控制，由此可进行稳定的拾取。
在日本专利特开2006-24729号公报(专利文献11)中，揭示有如下技术：在芯片接合步骤所使的点胶机中，使喷出糊胶的喷嘴之开口部的宽度方向的直径，大于与该开口部宽度方向垂直的方向上直径而成为扁平形状，以此，使芯片接合用糊胶的涂布作业快速化，并且防止在芯片接合用糊胶与芯片之间产生空洞之不良现象。
在日本专利特开2005-117019号公报(专利文献12(对应美国专利申请案编号第10/942,889号；美国申请日2004年9月17日))中，揭示有如下技术：当剥离贴附在切割胶带上的芯片时，形成多个将切割胶带向上方上推的区块，并且将芯片自切割胶带上快速地剥离，而不会产生断裂或破缺现象。即，所述多个区块中，在直径最大的第1区块的内侧，配置直径小于所述第1区块的第2区块，而且在该第2区块的内侧，配置直径最小的第3区块。
【专利文献1】
日本专利特开2003-203964号公报
【专利文献2】
日本专利特开2004-22995号公报
【专利文献3】
日本专利特开2005-150311号公报
【专利文献4】
日本专利特开2005-322815号公报
【专利文献5】
日本专利特开2002-280398号公报
【专利文献6】
日本专利特开2004-6599号公报
【专利文献7】
日本专利特开2004-128339号公报
【专利文献8】
日本专利特开2005-93838号公报
【专利文献9】
日本专利特开2004-304066号公报
【专利文献10】
日本专利特开2004-228255号公报
【专利文献11】
日本专利特开2006-24729号公报
【专利文献12】
日本专利特开2005-117019号公报
发明内容
[发明所欲解决的问题]
近年来，以将半导体装置进行高密度安装为目的，在配线基板上层叠多块芯片而进行安装的封装得到实用化。当安装所述封装时，使用将厚度加工变薄为数十μm左右的芯片。
当将如上所述的较薄芯片安装在配线基板上时，首先，在形成所期望的集成电路的晶圆主面上，贴附用以保护集成电路的粘贴胶带，并且在该状态下，研磨及蚀刻晶圆的背面，以此使晶圆的厚度变薄为数十μm左右。接着，在在该较薄晶圆的背面贴附粘贴胶带的状态下进行切割，将晶圆分割成多个芯片。其后，将顶针等按压在粘贴胶带的背面，以将芯片自粘贴胶带上一个个地剥离，并利用夹盘来拾取所剥离的芯片，将其搬送到配线基板上，并涂抹粒料。而且，经由接着膜进行热压接，以此对芯片进行芯片接合。
另外，在使用如上所述的极薄芯片的封装之安装步骤中，当芯片由夹盘拾取时，利用夹盘的吸附力在使芯片变形的状态下进行拾取。在该状态下进行芯片接合时，会在芯片变形的状态下对其进行芯片接合，并且在芯片与配线基板上的焊垫的界面上、或者在所层叠的2个芯片的界面上产生空洞(气泡)。在芯片接合步骤之后，接着进行引线接合步骤及成形步骤等伴随高温的处理，故有时会产生所述空洞膨胀而破裂，导致芯片破损的不良现象。因此存在必须一边抑制芯片的变形，一边进行芯片接合的问题。
而且，当自粘贴胶带上剥离由切割所分割的极薄芯片并拾取时，芯片易产生断裂或破缺，故必须考虑防止所述情况的产生。当将芯片自粘贴胶带上一个个地剥离时，在芯片拾取失败的情况时，可考虑以如下方法来应对，即，在使顶针等的冲程量增加或者使其上推速度减慢的条件下，再次进行拾取；或者调整(增加)粘贴胶带的延伸量。然而，在使顶针等的冲程量增加或者使其上推速度减慢的条件下再次进行拾取的方法中，存在再次拾取失败的情况。而且，在拾取时，在使含有顶针等的上推道具吸附在粘贴胶带背面的状态下进行上推的，但若使用调整粘贴胶带延伸量的方法，则有时会因粘贴胶带的张力过强而无法吸附上推道具，在此情况时，会产生无法将芯片自粘贴胶带上剥离的不良现象。
而且，当将芯片自粘贴胶带上剥离时，具有如下方法：使振荡器的头部接触到粘贴胶带的背面，并施加特定频率及振幅的纵向振动，以此将芯片自粘贴胶带上剥离，而不会产生断裂或破缺现象。然而，存在如下问题，即，根据芯片的大小，芯片与粘贴胶带之间的粘贴强度不同，故有时必须改变振动的频率及振幅，因而产生无法将芯片自粘贴胶带上快速剥离的问题。而且，当剥离进行到中途的状态下出现拾取失败的情况时，若再次欲拾取剥离到中途的芯片，由粘贴胶带上的芯片处于可易于剥离之状态的可能性变高，若过分施加振动，则可能导致拾取位置精度下降。
而且，本发明者等发现如下现象：在通过施加振动而将DAF型芯片自粘贴胶带上剥离时，在越靠近芯片与粘贴胶带的粘贴面之外周的区域，剥离进行得越晚，而在越靠近中央的区域，剥离进行得越早。因此，必须配合靠近所述剥离进行较晚的粘贴面外周之区域的剥离，施加振动。然而，在所述施加振动而使芯片剥离时，振动所产生的热供给芯片，并且对剥离结束后的粘贴面的中央附近区域供给热，因此有时导致DAF产品接着而无法剥离的情况。
本发明所揭示的一个目的在于，提供一种可在接着面不产生空洞的情况下进行芯片接合的技术。
而且，本发明所揭示的其他目的中之一个目的在于，提供一种在芯片接合时，能够将芯片自保持芯片的粘贴胶带上可靠且正确地剥离的技术。
[解决问题的技术手段]
如下所述，将简单说明本申请案所揭示的发明中代表性发明的概要。
1.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，以第1吸引力吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘，以小于所述第1吸引力的第2吸引力，吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
此处，所述第1吸引力是可将所述第1半导体芯片自所述粘贴胶带上剥离的吸附力，所述第2吸引力是小于所述第1吸引力且使所述第1半导体芯片不会自所述吸附夹盘上落下的吸引力。
2.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)将安装基板配置在具备加压道具的第1接合台上；(e)在所述(c)步骤及所述(d)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述半导体芯片移送到所述安装基板之主面上的芯片安装区域上，并且，一边利用所述加压道具，自所述安装基板的背面对所述第1半导体芯片的下表面的中央临时接着区域进行加压，一边将所述临时接着区域接着在所述芯片安装区域；以及(f)，在所述(e)步骤之后，自所述安装基板的所述背面对所述第1半导体芯片的所述下表面的整个面进行加压，以将所述第1半导体芯片的所述下表面接着在所述芯片安装区域。
3.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的剥离的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
此处，所述吸附夹盘具有与所述第1半导体芯片相接的头部、及保持所述头部的承受部，所述承受部在与所述头部相接的承受座部，对其第1表面进行球面加工，所述头部对照所述承受座部的所述第1表面，以其与所述承受座部相接的第2表面被球面加工，所述承受部以使所述第1半导体芯片的下表面与所述芯片安装区域平行的方式，保持所述头部。
4.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的剥离的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
此处，所述吸附夹盘具有与所述第1半导体芯片相接的头部、保持所述头部的第1承受部、以及保持所述第1承受部的第2承受部；所述第1承受部在与所述头部相接的第1承受座部，其第1表面沿着第1方向的第1曲率被曲面加工；所述头部以与所述第1承受座部相接的第2表面，对照所述第1承受座部的所述第1表面被曲面加工；所述第2承受部在与所述第1承受部相接的第2承受座部，以第3表面沿着与所述第1方向交叉的第2方向的第2曲率被曲面加工；且所述第1承受部及所述第2承受部以使所述第1半导体芯片的下表面与所述芯片安装区域平行的方式，分别保持所述头部及所述第1承受部，。
5.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)在所述(c)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在改变所述上推道具的上推量及上推速度中的至少一个的条件下，再次进行所述(c)步骤；(e)在所述(d)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1张力的条件下，再次进行所述(c)步骤；以及(f)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
6.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面施加第1振幅的纵向振动且上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)在所述(c)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1振幅的条件下再次进行所述(c)步骤；(e)在所述(d)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1张力的条件下，再次进行所述(c)步骤；以及(f)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
7.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面施加第1振幅的纵向振动且上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
此处，所述上推道具在其内部与所述第1半导体芯片的所述下表面之中央对向的位置处，设置有空隙。
8.本发明的半导体装置的制造方法包括如下步骤：(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)准备收纳道具，该收纳道具收纳1块以上的安装基板，并且具备可放入取出所述安装基板的开口部；(d)将所述收纳道具配置在尺寸测定位置，并测定在与所述开口部水平的第3方向上的所述收纳道具之第1宽度，求出基准值与所述第1宽度的第1差；(e)以所述第1差来修正所述第3方向上的移动距离，使所述收纳道具向安装基板的取出位置移动；(f)在所述(e)步骤之后，将1块所述安装基板自所述收纳道具中取出，并沿着在与所述收纳道具的所述开口部对向且与所述第3方向正交的第4方向上延伸的搬送轨道，搬送到芯片安装位置；(g)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(h)，在所述(g)步骤之后，一边以所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面，在配置于所述芯片安装位置的所述安装基板的芯片安装区域进行芯片接合。
[发明的效果]
如下所述，将简单说明本申请案揭示的发明中的代表性发明所取得的效果。(1)当将半导体芯片安装在配线基板等安装区域时，因消除了半导体芯片的翘曲及倾斜而进行安装，故可防止在半导体芯片与安装区域之间产生空洞。以此，可防止半导体芯片自安装区域剥离，因而能够可靠地进行安装。(2)当将由切割胶带等粘贴胶带所保持的半导体芯片自粘贴胶带上剥离并拾取时，在产生拾取失败的情况下，因改变上推道具对粘贴胶带的上推条件及粘贴胶带的拉伸条件后进行再试动作，故可易将作为剥离对象的半导体芯片自粘贴胶带上剥离。(3)考虑到匣盒尺寸的不均一，将收纳1块以上配线基板的匣盒移送至配线基板的取出位置，故在将配线基板自匣盒取出时，可防止配线基板产生破损。
附图说明
图1是作为本发明实施形态1的半导体装置的制造中所使用的半导体芯片的立体图。
图2是表示半导体晶圆的研磨步骤的侧视图。
图3是表示在半导体晶圆上贴附切割胶带的步骤的侧视图。
图4是表示半导体晶圆的切割步骤的侧视图。
图5是表示将半导体晶圆及切割胶带固定在晶圆环上，在其上方配置按压板，并且在其下方配置延展环之状态的平面图。
图6是表示将半导体晶圆及切割胶带固定在晶圆环上，在其上方配置按压板，并且在其下方配置延展环之状态的剖面图。
图7是表示利用按压板与延展环夹持切割胶带及晶圆环，以对切割胶带施加张力之状态的剖面图。
图8是说明贴附有切割胶带的半导体芯片的剥离方法之芯片剥离装置的主要部分剖面图。
图9是表示芯片剥离装置的吸附件的剖面图。
图10是吸附件的上表面附近的放大剖面图。
图11是吸附件的上表面附近的放大立体图。
图12是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图13是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图14是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图15是说明半导体芯片的剥离方法之吸附件的上表面附近的放大立体图。
图16是说明半导体芯片的剥离方法之吸附件的剖面图。
图17是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图18是说明半导体芯片的剥离方法之吸附件的上表面附近的放大立体图。
图19是说明半导体芯片的剥离方法之吸附件的剖面图。
图20是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图21是说明半导体芯片的剥离方法之吸附件的上表面附近的放大立体图。
图22是说明半导体芯片的剥离方法之吸附件的剖面图。
图23是说明半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图24是说明由吸附夹盘所吸附的半导体芯片的翘曲的主要部分剖面图。
图25是表示图24所示的吸附夹盘的吸附面的平面图。
图26是说明由吸附夹盘所吸附的半导体芯片的翘曲的主要部分剖面图。
图27是表示图26所示的吸附夹盘的吸附面的平面图。
图28是说明在半导体芯片与配线基板之间所形成的空洞的主要部分剖面图。
图29是表示对吸附夹盘供给减压力的真空供给线路之一例的说明图。
图30是表示对吸附夹盘供给减压力的真空供给线路之一例的说明图。
图31是表示半导体芯片的涂抹粒料步骤的配线基板的剖面图。
图32是表示半导体芯片的层叠及引线接合步骤的配线基板的剖面图。
图33是表示半导体芯片的树脂密封步骤的配线基板的剖面图。
图34是表示对作为本发明实施形态2的半导体装置的制造中所使用的吸附夹盘供给减压力的真空供给线路之一例的说明图。
图35是在作为本发明实施形态3的半导体装置的制造步骤中，半导体芯片的临时压接步骤所使用的接合台的主要部分立体图。
图36是表示在图35所示的接合台上，配置有配线基板及半导体芯片的状态的主要部分立体图。
图37是将配置在图35所示的接合台上的芯片放大所示的平面图。
图38是在图35所示的接合台上配置有配线基板及芯片的状况下，将接合台具备的突起附近放大所示的主要部分剖面图。
图39是说明作为本发明实施形态4的半导体装置的制造中所使用的吸附夹盘之结构的主要部分剖面图。
图40是说明作为本发明实施形态4的半导体装置的制造中所使用的吸附夹盘之结构的主要部分剖面图。
图41是说明作为本发明实施形态5的半导体装置的制造中所使用的吸附夹盘之结构的平面图。
图42是说明作为本发明实施形态5的半导体装置的制造中所使用的吸附夹盘之结构的主要部分剖面图。
图43是说明作为本发明实施形态5的半导体装置的制造中所使用的吸附夹盘之结构的主要部分剖面图。
图44是说明使用顶针时，半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图45是说明使用发出超声波的焊头(horn)时，半导体芯片的剥离方法之吸附件的上表面附近的放大剖面图。
图46是表示在作为本发明实施形态6的半导体装置的制造步骤中，自切割胶带的芯片拾取产生失败时的应对方法的流程图。
图47是表示在作为本发明实施形态7的半导体装置的制造步骤中，自切割胶带的芯片拾取产生失败时的应对方法的主要部分流程图。
图48是作为本发明实施形态8的半导体装置的制造中所使用的焊头的主要部分剖面图。
图49是表示图48所示的焊头的前端部的平面图。
图50是将图48及图49所示的焊头的前端部与作为剥离对象的芯片进行大小比较的平面图。
图51是作为本发明实施形态9的半导体装置的制造中所使用的焊头的主要部分剖面图。
图52是表示图51所示的焊头的前端部的平面图。
图53是将图51及图52所示的焊头的前端部与作为剥离对象的芯片进行大小比较的平面图。
图54是作为本发明实施形态10的半导体装置的制造中所使用的匣盒之尺寸测定道具的上表面图。
图55是作为本发明实施形态10的半导体装置的制造中所使用的匣盒之尺寸测定道具的侧视图。
图56是作为本发明实施形态10的半导体装置的制造中所使用的匣盒的侧视图。
图57是表示对作为本发明实施形态10的半导体装置的制造中所使用的匣盒进行尺寸测定，并考虑到匣盒的尺寸不均一，将匣盒移动到配线基板的取出位置的步骤的流程图。
图58是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图59是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图60是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图61是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图62是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图63是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图64是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图65是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图66是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图67是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图68是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图69是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图70是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图71是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图72是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图73是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的上表面图。
图74是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图75是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图76是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图77是说明图57所示的流程图步骤的详细内容之匣盒的尺寸测定道具的侧视图。
图78是表示对作为本发明实施形态11的半导体装置的制造中所使用的匣盒进行尺寸测定，并考虑到匣盒尺寸的不均一，将匣盒移动到配线基板的取出位置的步骤的流程图。
[符号的说明]
1C    芯片
1CA   芯片形成区域(芯片区域)
1W    晶圆
3     背面研磨胶带
4     切割胶带(粘贴胶带)
5     晶圆环
6     切割刀
7     按压板
8     延展环
10    DAF
11    配线基板(安装基板、第1安装基板、第2安装基板)
12    Au导线
13    电极
14    第2芯片
15    Au导线
16    电极
17    成形树脂
18    层叠封装
100   芯片剥离装置
101   平台
102     吸附件
103     吸引口
104     槽
105     吸附夹盘
105A    倾斜调整机构(头部)
105B    转盘(第1承受座部)
105C    磁石(第1磁石)
105D    倾斜调整机构(第1磁性体部)
105E    转盘(第2承受座部)
105F    磁石(第2磁石)
105G    夹盘固持器
105H    槽
106     吸附口
107     接合头
110A    第1区块
110B    第2区块
110C    第3区块
111A    第1压缩螺旋弹簧
111B    第2压缩螺旋弹簧
112     推进器
121     配管(第1真空供给系统)
122     配管(第2真空供给系统、第1气体供给系统)
123、124阀
131     顶针(上推道具)
132     焊头(上推道具)
132B    下部部件(第2部件)
132H    横孔(空隙)
132S    空隙
132T    前端部件(第1部件)
150     搬送轨道(Transport Rail)
151     匣盒(收纳道具)
152    匣盒移送道具
153    按压道具
154    线性导轨
155    驱动机构
156    数据存储机构
157    平台
158    固定道具
159    顶板
160    固定道具
161    连结部件
162    背板
163    下部保持道具
KBS    接合台(第1接合台)
KH     空洞(气泡)
P1～P15步骤
P21～P32步骤
TK     突起部(加压道具)
具体实施方式
在详细说明本申请案发明之前，对本申请案中用语的含意说明如下。
所谓晶圆，是指在半导体元件或集成电路的制造中所使用的单晶硅基板(通常为大致平面圆形状)、SOI(Silicon On Insulator，绝缘层上覆硅)基板、外延基板、蓝宝石基板、玻璃基板、其他绝缘半绝缘或半导体基板等、以及所述各种的复合基板。而且，当本申请案中提及半导体装置时，不仅是指在硅晶圆或蓝宝石基板等半导体或绝缘体基板上所制作的半导体装置，尤其在除了明确指出并非所述含意的情况外，也包括如在TFT(Thin Film Transistor，薄膜晶体管)及STN(Super-Twisted-Nematic，超扭曲向列型)液晶等玻璃等其他绝缘基板上所制作的半导体装置等。
所谓元件面或元件形成面，是指晶圆的主面，在该面上，利用光刻技术形成有与多个芯片区域对应的元件图案的面。
所谓夹盘，是指在通过切割等方法将晶圆分割成一个个芯片之后，为了一个个地移送所述芯片而使用的吸附稳固器。
所谓芯片上推，是指在将晶圆分割成各个芯片之后，一个个地分离吸附芯片并进行移送时，越过贴附在晶圆背面的粘贴胶带，利用针状销等将芯片自背面侧上推。
所谓匣盒，是指用以供给及收纳安装有芯片的安装基板等的容器，其搭载于进行芯片接合、引线接合以及树脂密封等各步骤的装置的装载部及卸载部。
在以下实施形态中，为方便起见，在必要时分割成多个部分或多种实施形态进行说明，但在除了特别指明的情况之外，所述多个部分或多种实施形态并非相互无关，而是一个为其他的部分或全部之变形例、详细说明、及补充说明等的关系。
而且，在以下实施形态中，当提及要素的数量等(包括个数、数值、量、范围等)时，除特别指明及原理上明确限定于特定数量的情况等之外，并非限定于所述特定数量，也可在特定数量以上或以下。
进一步，在以下实施形态中，所述构成要素(也包括要素步骤等)除特别指明及原理上明确为必须的情况等之外，当然未必为所需的要素。而且，对于实施例等中的构成要素等，当提及“包含A”、“包括A”时，除特别指明仅指该要素等之外，当然并不排除此外的其他要素。
同样，在以下实施形态中，在提及构成要素等的形状、位置关系等时，除认为特别指明的情况及原理上明确并非如此的情况等之外，包含实质上近似或近似于其形状等。此情况时的所述数值及范围方面也相同。
而且，在提及材料等时，除特别指明并非该材料或者原理上或状况上并非该材料的情况之外，特别指定的材料是主要材料，并不排除次要的要素、添加物、附加要素等。例如，除特别指明的情况等之外，硅部件不仅为纯粹的硅，也包含以添加杂质、硅为主要的要素的2元、3元等合金(例如SiGe)等。
又，在用以说明本实施形态的全部图式中，具有相同功能的图式原则上标注相同的符号，省略其重复说明。
而且，本实施形态所使用的图式中，为了易于看清平面图上的图面，有时部分地附以阴影。
以下，根据图式对本发明的实施形态进行详细说明。
(实施形态1)
本实施形态1是应用于在配线基板上安装芯片的半导体封装的制造，其制造方法将使用图1～图33，以制造步骤顺序进行说明。
首先，在由如图1所示的单晶硅构成的晶圆1W的主面上形成集成电路，其后，对形成于以格子状划线(分割区域)所划分的多个芯片形成区域(芯片区域)1CA之每一个的集成电路进行电测试，判定其良否。本实施形态1中使用的晶圆1W的芯片形成区域1CA例如具有长与宽相等的正方形的平面形状。
其次，如图2所示，在晶圆1W的集成电路形成面(图中的下表面侧)上，贴附集成电路保护用的背面研磨胶带3。接着，在此状态下，利用研磨机研削晶圆1W的背面(图中的上表面侧)，随后利用湿式蚀刻、干式抛光、等离子蚀刻等方法除去因所述研磨所产生的背面损害层，以此使晶圆1W的厚度变薄为100μm以下，例如50μm～90μm左右。所述湿式蚀刻、干式抛光、及等离子蚀刻等处理方法在晶圆的厚度方向上进行的处理速度，慢于研磨机的研削速度，相反，对晶圆内部造成的损害与研磨机的研削相比较小，不仅如此，还可除去研磨机的研削所产生的晶圆内部的损害层，因而具有晶圆1W及芯片难以断裂的效果。
其次，在除去背面研磨胶带3之后，如图3所示，在晶圆1W的背面(集成电路形成面的相反侧的面)，贴附作为将芯片安装在配线基板时的接着剂的DAF(省略图示)，进一步在该DAF上贴附切割胶带(粘贴胶带)4，并在该状态下，将切割胶带4的周边部固定在晶圆环5上。使用如下方法的情况也较多，即，在切割胶带4上，将晶圆1W贴附在预先贴附有DAF的部分。切割胶带4是在由聚烯烃(PO，polyolefin)、聚氯乙烯(PVC，polyvinyl chloride)、以及聚对苯二甲酸乙二酯(PET，Polyethylene terephthalate)等构成的粘贴胶带基材的表面，涂布粘贴剂并裁切成具有粘贴性(tackness)的圆形，也较多地使用UV(ultra-violet，紫外线)硬化型粘贴剂。
接着，如图4所示，使用切割刀6切割晶圆1W，以此将所述多个芯片形成区域1CA的每一个分割成正方形芯片1C。此时，必须将所分割的各个芯片1C保留在圆形切割胶带4上，因而切割胶带4在其厚度方向上仅切入数十μm。此外，在使用UV硬化型粘贴胶带作为切割胶带4时，在以下将要说明的芯片1C剥离步骤之前，对切割胶带4照射紫外线，以使粘贴剂的粘贴力降低。
继后，如图5(平面图)及图6(剖面图)所示，在固定于晶圆环5上的切割胶带4的上方，配置按压板7，并且在切割胶带4的下方配置延展环8。随后如图7所示，将按压板按压在晶圆环5的上表面，并且利用延展环8将切割胶带4的背面的周边部推向上方。以此方式，切割胶带4(粘贴面)会受到自其中心部朝向周边部的较强张力(第1张力)，因此在水平方向受到拉伸而不会松驰。
接着，在所述状态下，将延展环8定位在图8所示的芯片剥离装置100的平台101上，并保持为水平。在该平台101的中央，配置有利用驱动机构(省略图示)在水平方向及上下方向上移动的吸附件102。切割胶带4是以其背面与吸附件102的上表面相对的方式而保持。
图9是吸附件102的剖面图，图10是吸附件102的上表面附近的放大剖面图，图11是吸附件102的上表面附近的放大立体图。
在吸附件102的上表面的周边部，设置有多个吸引口103、及形成为同心圆状的多个槽104。也可不设置槽104，而是整体上设置多个吸引口103。在使吸附件102上升并使其上表面接触到切割胶带4的背面时，吸引口103及槽104的各自的内部利用吸引机构(省略图示)，以-90kPa～-60kPa的吸引力而减压。此时，将切割胶带4的背面向下方吸引，与吸附件102的上表面紧贴。
此外，在将切割胶带4向下方吸引时，若所述槽104的宽度或深度较大，则当与作为剥离对象的芯片1C邻接的芯片1C之下方的切割胶带4被吸引到槽104时，邻接的芯片1C与其下方的切割胶带4之界面会在槽104的上部区域剥离。特别是对于使用粘贴力较弱的粘贴剂的切割胶带4，易产生所述剥离现象。若产生所述现象，则在将作为剥离对象的芯片(第1半导体芯片)1C自切割胶带4上剥离的作业过程中，邻接的芯片1C会自切割胶带4上脱落，因而不佳。因此，为了防止产生所述现象，有效的是，尽量减小所述槽104的宽度及深度，并且在邻接的芯片1C之下方的切割胶带4与吸附件102的上表面之间，尽量不产生间隙。
在吸附件102的中心部，安装有将切割胶带4推向上方的第1区块110A、第2区块110B以及第3区块110C。在直径最大的第1区块110A的内侧，配置有直径小于该第1区块110A的第2区块110B，进一步，在该第2区块110B内侧，配置有直径最小的第3区块110C。如下所述，3个区块即第1区块110A、第2区块110B及第3区块110C与下述各部分连动而进行上下运动，即，插入在外侧的第1区块110A与中间的第2区块110B之间的第1压缩螺旋弹簧111A；插入在中间的第2区块110B与内侧的第3区块110C之间，并且弹簧常数大于所述第1压缩螺旋弹簧111A的第2压缩螺旋弹簧111B；以及与第3区块110C连结，并且利用未图示的驱动机构而上下运动的推进器112。
在所述3个区块即第1区块110A、第2区块110B及第3区块110C中，直径最大的外侧的第1区块110A，较好的是使用直径小于作为剥离对象的芯片1C一圈(例如0.5mm～3mm左右)的区块。例如，当芯片1C为正方形时，较理想的是小于该芯片1C一圈的正方形区块。而且，当芯片1C为长方形时，较理想的是小于该芯片1C一圈的长方形区块。以此，使作为第1区块110A的上表面的外周之角部位于芯片1C的外缘的稍偏向内侧，因而可使剥离芯片1C与切割胶带4二者的力集中在剥离时的起点部位(芯片1C的最外周部)。
而且，为确保与切割胶带4的接触面积，较理想的是，将第1区块110A的上表面设为平坦面或具有较大曲率半径的面。当第1区块110A的上表面与切割胶带4的接触面积较小时，在由第1区块110A的上表面自下方支撑的芯片1C的周边部会集中较大的弯曲应力，因此芯片1C的周边部可能会断裂。
配置在所述第1区块110A内侧的中间第2区块110B，具有比第1区块110A的直径小1mm～3mm左右的直径。而且，配置在该第2区块110B的更偏向内侧之直径最小的第3区块110C，具有比中间第2区块110B的直径进一步小1mm～3mm左右的直径。本实施形态1中，考虑到加工的容易度等，将中间第2区块110B及内侧第3区块110C各自的形状设为圆柱状，但也可设为与外侧第1区块110A相同的四角柱状或者与其相近的形状。3个区块即第1区块110A、第2区块110B及第3区块110C各自的上表面高度，在初始状态(第1区块110A、第2区块110B及第3区块110C非动作时)时相互相等，且也与吸附件102的上表面周边部的高度相等。
如图10之放大所示，在吸附件102的周边部与外侧第1区块110A之间，及3个区块即第1区块110A、第2区块110B及第3区块110C之间，设置有间隙(S)。所述间隙(S)的内部因未图示的吸引机构而受到减压，当切割胶带4的背面接触到吸附件102的上表面时，切割胶带4被吸引向下方，与第1区块110A、第2区块110B及第3区块110C的上表面紧贴。
在使用具备所述吸附件102的芯片剥离装置100，将芯片1C自切割胶带4上剥离时，首先如图12所示，使吸附件102的中心部(第1区块110A、第2区块110B及第3区块110C)移动到作为剥离对象的1个芯片1C(位于图12中央部的芯片1C)的正下方，并且使吸附夹盘105移动到该芯片1C的上方。在由移动机构(省略图示)所支撑的吸附夹盘105的底面中央部，设置有内部被减压的吸附口106，可选择性地吸附、保持作为剥离对象的仅1个芯片1C。
接着，如图13所示，使吸附件102上升，使其上表面与切割胶带4的背面接触，并且对所述吸引口103、槽104及间隙(S)的内部进行减压。以此，与作为剥离对象的芯片1C接触的切割胶带4紧贴在第1区块110A、第2区块110B及第3区块110C的上表面。而且，与邻接于所述芯片1C的其他芯片1C接触的切割胶带4，紧贴在吸附件102的上表面周边部。另外，此时，若稍微上推吸附件102(例如400μm左右)，则可对由所述按压板7与延展环8施加有水平方向张力的切割胶带4进一步施加张力，因此，能够使吸附件102与切割胶带4更加可靠地紧贴。
而且，与吸附件102的上升大致同时地使吸附夹盘105下降，以使吸附夹盘105的底面接触到作为剥离对象的芯片1C的上表面，以80kPa左右的吸附力吸附芯片1C，并且将芯片1C向下方轻轻按压。如上所述，当使用吸附件102将切割胶带4向下方吸引时，若使用吸附夹盘105将芯片1C向上方吸引，则可利用第1区块110A、第2区块110B及第3区块110C的上推动作，促进切割胶带4与芯片1C的剥离。
然后，如图14所示，将3个区块即第1区块110A、第2区块110B及第3区块110C同时向上方上推，以对切割胶带4的背面施加向上的负荷，将芯片1C与切割胶带4推上去。而且，此时，利用第1区块110A、第2区块110B及第3区块110C的上表面(接触面)，经由切割胶带4来支撑芯片1C的背面，以减小施加到芯片1C的弯曲应力，并且将第1区块110A的上表面的外周(角部)配置在芯片1C的外周的偏向内侧，以使剥离应力集中在作为芯片1C与切割胶带4的剥离起点的界面，由此将芯片1C的周缘部自切割胶带4上高效地剥离。此时，将邻接于作为剥离对象的芯片1C的其他芯片1C之下方的切割胶带4向下方吸引，使其紧贴在吸附件102的上表面周边部，以此可促进芯片1C的周缘部的切割胶带4剥离。图15是表示此时的吸附件102上表面附近的放大立体图(芯片1C与切割胶带4的图示省略)。
所述第1区块110A、第2区块110B及第3区块110C的上推量(冲程)，例如为0.4mm左右，但在剥离时也可根据需要的角度而改变冲程。此外，涂布在切割胶带4上的粘贴剂，其粘贴力根据制造材料或品种而存在差异。因此，即使芯片1C的尺寸相同时，当使用粘贴力较大的粘贴剂时，也必须增加上推量，以确保剥离的角度。
而且，当将第1区块110A、第2区块110B及第3区块110C向上方上推，对芯片1C的背面施加负荷时，较理想的是，在芯片1C的最外周部，将与芯片外周正交的方向的弯曲应力，设为小于与芯片外周平行的方向的弯曲应力。芯片1C的最外周部残留有使用所述切割刀6切割晶圆1W时所产生的微细裂缝。因此，当将第1区块110A、第2区块110B及第3区块110C向上方上推时，若对芯片1C的最外周部施加沿着与芯片1C外周正交的方向的强弯曲应力，则可能会因裂缝成长而导致芯片1C断裂。在本实施形态1中，使用的第1区块110A具有比芯片1C的尺寸小一圈的上表面，且对芯片1C最外周部的稍偏向内侧施加均匀的负荷，因而可避免产生所述问题，并且可将芯片1C的周缘部整体自切割胶带4上均匀地剥离。
在将3个区块即第1区块110A、第2区块110B及第3区块110C同时向上方上推时，如图16所示，将推进器112向上方推上去，以此将与推进器112连结的内侧的第3区块110C推上去。因此，利用插入在内侧的第3区块110C与中间的第2区块110B之间的压缩螺旋弹簧111B的弹力，将中间的第2区块110B推上去，进一步，利用插入在外侧的第1区块110A与中间的第2区块110B之间的压缩螺旋弹簧111A的弹力，将外侧的第1区块110A推上去，因此，可将3个区块即第1区块110A、第2区块110B及第3区块110C同时推上去。随后，外侧的第1区块110A的一部分(图中箭头符号所示的面)与吸附件102的周边部接触，因而第1区块110A、第2区块110B及第3区块110C的上升动作停止。此时，作为剥离对象的芯片1C的大部分区域，由3个区块即第1区块110A、第2区块110B及第3区块110C的上表面所支撑，并且在第1区块110A上表面的外周(角部)的偏向外侧的区域，有效地进行芯片1C与切割胶带4的界面的剥离。
当将3个区块即第1区块110A、第2区块110B及第3区块110C同时向上方上推时，推进器112利用不会使弹力较弱的压缩螺旋弹簧111A收缩的弱力，将区块110C推上去。以此方式，当外侧的第1区块110A的一部分与吸附件102的周边部接触之后，中间的第2区块110B与内侧的第3区块110C不会进一步推向上方。
而且，压缩螺旋弹簧111A必须具备至少可抵抗切割胶带4的张力以举起第1区块110A的弹力。当压缩螺旋弹簧111A的弹力小于切割胶带4的张力时，即使将推进器112推上去，也不会举起外侧的第1区块110A，因此，无法利用外侧第1区块110A的上表面来支撑芯片1C。在此情况下，无法使应力充分集中在芯片1C与切割胶带4的剥离起点，因而可能引起如下问题，即，导致剥离速度下降，或者对芯片1施加过大的弯曲应力而导致芯片1C断裂。
其后，如图17所示，将中间的第2区块110B与内侧的第3区块110C同时向上方上推，以将切割胶带4推上去。以此，支撑芯片1C的第2区块110B上表面的外周(角部)的位置，与由第1区块110A所支撑的状态相比，移向更内侧，因此芯片1C与切割胶带4的剥离，是自第2区块110B上表面的外周的偏向外侧之区域向芯片1C的中心方向进行。图18是表示此时吸附件102上表面附近的放大立体图(芯片1C与切割胶带4的图示省略)。
在将2个区块即第2区块110B及内侧的第3区块110C同时向上方上推时，如图19所示，将推进器112推上去，以此可将与推进器112连结的第3区块110C进一步推上去。此时，由于利用压缩螺旋弹簧111B的弹力将中间的第2区块110B推上去，因而可将2个区块即第2区块110B及内侧的第3区块110C同时推上去。并且，在中间的第2区块110B的一部分(图中以箭头符号所示的面)与外侧的第1区块110A相接触的时间点，第2区块110B及内侧的第3区块110C停止上升。而且，推进器112将第3区块110C推上去的力，其大小可设为使弹力较弱的压缩螺旋弹簧111A收缩，但不会使弹力较强的压缩螺旋弹簧111B收缩。因此，当中间的区块110B的一部分与外侧的第1区块110A接触之后，内侧的第3区块110C并未进一步向上方上推。
当将2个区块即第2区块110B及内侧的第3区块110C向上方上推时，为促进芯片1C与切割胶带4的剥离，对第1区块110A、第2区块110B及第3区块110C的间隙(S)的内部进行减压，以此将与芯片1C接触的切割胶带4吸引到下方。而且，对槽104的内部进行减压，使与吸附件102的上表面周边部相接的切割胶带4紧贴在吸附件102的上表面(参照图17)。
其次，如图20所示，将内侧的第3区块110C进一步向上方上推，以将切割胶带4的背面推上去，利用第3区块110C的上表面支撑芯片1C的背面。图21是表示此时吸附件102上表面附近的放大立体图(芯片1C与切割胶带4的图示省略)。在将内侧的第3区块110C向上方上推时，如图22所示，以会使压缩螺旋弹簧111B收缩的较强弹力将第3区块110C推上去。以此，在与切割胶带4接触的第3区块110C上表面之外周(角部)的偏向外侧的区域，进行芯片1C与切割胶带4的剥离。
接着，如图23所示，使第3区块110C向下方降低，并且使吸附夹盘105向上方上升，由此，自切割胶带4上剥离芯片1C的作业完成。
所述第3区块110C上表面的面积必须预先减小，以达到在将第3区块110C向上方上推时，仅利用吸附夹盘105的吸引力即可将芯片1C自切割胶带4上剥离的程度。若第3区块110C上表面的面积较大，则芯片1C与切割胶带4的接触面积变大，并且二者的粘贴力也变大，因此仅利用吸附夹盘105对芯片1C的吸引力无法将芯片1C自切割胶带4上剥离。
另一方面，在使第3区块110C上表面的面积减小的情况下，当第3区块110C将切割胶带4的背面推上去时，由于对芯片1C的狭窄区域(中央部分)集中地施加较强的负荷，故在极端的情况下芯片1C可能会产生断裂。因此较理想的是，当将区块110C上推时，减慢上推速度，或缩短第3区块110C上表面与切割胶带4的接触时间，或者减少第3区块110C的上推量(冲程)(例如0.2mm～0.4mm左右)，以此避免对芯片1C的狭窄区域施加较强的负荷。
而且，作为增大吸附夹盘105的吸引力的方法之一，有效的是减慢吸附夹盘105的上升速度。若在芯片1C的一部分紧贴于切割胶带4的状态下使吸附夹盘105快速地上升，则吸附夹盘105的底面与芯片1C的上表面间会产生间隙，使吸附夹盘105内部的真空度降低，从而导致对芯片1C的吸引力下降。另一方面，当减慢吸附夹盘105的上升速度时，将芯片1C自切割胶带4上剥离所需的时间延长。因此较好的是，将吸附夹盘105的上升速度设为可变，在上升开始时，减慢上升速度以充分确保吸引力，一旦芯片1C与切割胶带4的接触面积减小到某种程度，即可加快上升速度，以防止剥离时间的延迟。而且，将吸附夹盘105底面的面积设为大于第3区块110C上表面的面积，也是增大吸附夹盘105的吸引力的有效方法。
如上所述，由于增大吸附夹盘105的吸引力，故即使芯片1C与切割胶带4的接触面积较大时，也可仅利用吸附夹盘105的吸引力将芯片1C自切割胶带4上剥离，因此可缩短剥离时间，并且可避免在减小第3区块110C上表面的面积时所产生的所述问题。
而且，若在利用吸附夹盘105将芯片1C向下方按压的状态下使第3区块110C向下方下降，则吸附夹盘105也向下方移动，从而芯片1C可能会碰触到第3区块110C而导致断裂。因此，当第3区块110C欲向下方下降时，较理想的是，在该第3区块110C即将下降之前，以使吸附夹盘105上升或者至少使吸附夹盘105不会向下方移动的方式，预先固定该第3区块110C的位置。
如上所述，芯片1C的厚度变薄为约100μm以下，特别是在变薄为75μm以下时，利用吸附夹盘105自切割胶带4上剥离之后，因吸附夹盘105的吸引力而易翘曲。此处，图24是含有吸附夹盘105的接合头107的主要部分剖面图，表示芯片1C被吸引到设置在吸附夹盘105上的吸附口106内而导致芯片1C翘曲的状态。图25是表示吸附夹盘105的吸附面(与芯片1C相接的面)的平面图，图24所示的吸附夹盘105的剖面相当于沿着图25中A-A线的剖面。而且，图26及图27是分别表示在吸附面上除吸附口106以外，还设置有槽105H的结构的吸附夹盘105的剖面图及平面图。当在吸附面上设有如上所述的槽105H时，芯片1C也被吸引到槽105H内而产生翘曲。如上所述，若利用吸附夹盘105将翘曲的芯片1C配置及安装(接着)在配线基板11上，则翘曲状态的芯片被直接安装到配线基板11上，从而在芯片1C与配线基板11之间会产生空洞(气泡)KH，特别是在如本实施形态1的将DAF用作接着剂时，易产生空洞(气泡)KH。当产生所述空洞KH时，芯片1C的安装(接着)不良，并且可能在伴随其后的热的处理(例如，树脂密封步骤)等中，因空洞KH膨胀等而导致芯片1C自配线基板11上剥离。
因此，在本实施形态1中，由如图29所示的2个系统构成真空供给线路，该真空供给线路与设置在吸附夹盘105底面的吸附口106连接，并且将用以真空吸附芯片1C的减压力供给于吸附夹盘105。即，形成将下述配管(第1真空供给系统)121及配管(第2真空供给系统)122连接于吸附夹盘105结构；其中，配管(第1真空供给系统)121是当芯片1C自切割胶带4上剥离，并移送到配线基板11上的安装位置时，将作为吸附力(第1吸引力)的真空(-80kPa左右)供给于吸附夹盘105；配管(第2的真空供给系统)122是当芯片1C安装在配线基板11上时，将作为吸附力(第2吸引力)的真空供给于吸附夹盘105。在本实施形态1中，自配管122所供给的真空的强度，只要具有使芯片1C不产生翘曲，且使芯片1C不会自吸附夹盘105上落下的程度即可，可例示-10kPa～0kPa左右，较好的是-1kPa～0kPa左右，可例示若芯片1C的厚度约为75μm以上，则所述真空强度较好的是-5kPa～0kPa左右。在配管121、122上，分别安装有电磁阀等阀123、124，利用所述阀123、124的开闭，可控制供给于吸附夹盘105的真空(吸附力)的强度。
当将芯片1C自切割胶带4上剥离并移送到配线基板11上的安装位置时，打开阀123且关闭阀124，以此，当芯片1C自切割胶带4上剥离并移送到配线基板11上的安装位置时，将作为吸附力的真空(-80kPa左右)供给于吸附夹盘105。由此，芯片1C虽产生所述翘曲，但在将芯片1C移送到配线基板11上的安装位置的阶段，通过关闭阀123且打开阀124的动作，可减弱吸附夹盘105对芯片1C的吸附力，并且可消除芯片1C所产生的翘曲。如上所述，在消除翘曲之后，将芯片1C安装在配线基板11上，以此可抑制所述空洞KH(参照图28)的产生。因此，在芯片1C安装之后，可防止芯片1C自配线基板11上剥离。
而且，如图30所示，在将自配管121所供给的真空强度设为小于自配管122所供给的真空强度，并将芯片1C自切割胶带4上剥离而移送到配线基板11上的安装位置时，也可打开阀123、124二者，当芯片1C自切割胶带4上剥离并移送到配线基板11上的安装位置时，将作为吸附力的真空(-80kPa左右)供给于吸附夹盘105。在将芯片1C移送到配线基板11上的安装位置的阶段，可仅关闭阀123，以成为与图29所示相同的结构，可消除芯片1C所产生的翘曲。
如上所述，自切割胶带4所剥离的芯片1C由吸附夹盘105吸附、保持，并搬送到下一步骤(涂抹粒料步骤)中。接着，将芯片1C搬送到下一步骤的吸附夹盘105在返回到芯片剥离装置100后，按照所述图12～图23所示的顺序，使下一芯片1C自切割胶带4上剥离。其后，按照相同的顺序，将芯片1C自切割胶带4上一个个地剥离。
其后，如图31所示，搬送到涂抹粒料步骤中的芯片1C，经由预先贴附在背面的DAF10，利用热压接而安装在配线基板(安装基板)11上的安装位置(芯片安装区域)。此时，在本实施形态1中，因芯片1C未产生翘曲，故可防止在芯片1C与配线基板11之间形成空洞KH(参照图28)。即，能够将芯片1C可靠地安装(接着)在配线基板11上。接着，经由Au导线12而与配线基板11上的电极13电性连接。此时，若在芯片1C与配线基板11之间产生空洞KH，则空洞KH可能会因所述电极13与Au导线12连接时所产生的热而膨胀，并导致芯片1C自配线基板11上剥离，但本实施形态1中，因预先防止空洞KH的产生，故可防止芯片1C剥离的不良情况的产生。
其次，如图32所示，在安装于配线基板11上的芯片1C上，通过DAF10等而层叠有第2芯片14，并且通过Au导线15而与配线基板11的电极16电性连接。第2芯片14是形成有与芯片1C不同的集成电路的硅芯片，在以所述方法自切割胶带4上剥离之后，被搬送到涂抹粒料步骤中，并在芯片1C上的安装位置(芯片安装区域)层叠。如上所述，在具有芯片层叠结构的封装中，根据封装的小型化及薄型化的要求，芯片变薄，因而在芯片1C及第2芯片14安装时，应用所述本实施形态1的方法，可在芯片1C与配线基板11之间、及第2芯片14与芯片1C之间，特别有效地防止空洞KH(参照图28)的产生。
其后，将配线基板11搬送到成形步骤中，如图33所示，利用成形树脂17将芯片1C及第2芯片14密封，由此完成层叠封装18。此时，本实施形态1中，由于预先防止在芯片1C与配线基板11之间、及第2芯片14与芯片1C之间产生空洞KH，因此，可防止密封时的热量使空洞KH膨胀，致使芯片1C与第2芯片14剥离的不良情况。
再者，本实施形态中说明了使用3个区块即第1区块110A、第2区块110B及第3区块110C来剥离芯片的方法，但区块的数量并非限定于3个，当作为剥离对象的芯片1C的尺寸较大时，也可使用4个以上的区块。而且，当作为剥离对象的芯片1C的尺寸很小时，也可使用2个区块。
(实施形态2)
本实施形态2是将所述实施形态1中所示的真空供给线路(参照图29及图30)设为其他结构的形态。除此以外的其他步骤及部件的构成与所述实施形态相同。
图34是将减压力供给于本实施形态2中的吸附夹盘105的真空供给线路的说明图。在本实施形态2中，真空供给线路也是由2个系统所形成，但自配管122所供给的并非真空，而是气体。自配管(第1气体供给系统)122所供给的气体的强度，相对于真空侧(配管121)的吸入流量而适当地供给较少的流量，以控制真空压力。例如，若配管121的真空吸入流量约为20L(升)/min，则自配管122供给约19L(升)/min的气体，使真空压力下降。当将芯片1C自切割胶带4上剥离并移送到配线基板11上的安装位置时，与所述实施形态1相同，打开阀123且关闭阀124，以此，当芯片1C自切割胶带4上剥离并移送到配线基板11上的安装位置时，将作为吸附力的真空(-80kPa左右)供给于吸附夹盘105。接着，在将芯片1C移送到配线基板11上的安装位置的阶段，打开阀123、124二者。以此而供给真空及气体此二者，并且自配管121所供给的真空的吸入流量，大于自配管122所供给的气体的供给流量，故吸附夹盘105中供给有吸附力(真空)。此时，供给于吸附夹盘105的吸附力(真空)的强度，具有不会使芯片1C产生翘曲，且不会使芯片1C自吸附夹盘105上落下的程度，该强度为-10kPa～0kPa左右，较好的是-1kPa～0kPa左右，若芯片1C的厚度为75μm左右，则该强度较好的是-5kPa～0kPa左右。以此，吸附夹盘105对芯片1C的吸附力减弱，因此可消除芯片1C产生的翘曲。其结果与所述实施形态1相同，可抑制空洞KH(参照图28)的产生，并且在芯片1C安装之后，可防止芯片1C自配线基板11上剥离。
(实施形态3)
本实施形态3是分成2个阶段来进行热压接步骤，即对所述实施形态1、2中所说明的芯片1C进行涂抹粒料步骤，所述2个阶段指仅对芯片1C的一部分区域进行热压接的临时压接步骤、以及对芯片1C的整个面进行热压接的正式压接步骤。第2芯片14的涂抹粒料步骤也相同。
图35是所述临时压接步骤中所使用的接合台KBS的主要部分立体图，图36是表示在接合台KBS上配置有配线基板11及芯片1C的状态的主要部分立体图。
接合台KBS在与配线基板11及芯片1C相对的面上具有突起部TK。此处，图37是将接合台(第1接合台)KBS上所配置的芯片1C放大所示的平面图，图38是接合台KBS上配置有配线基板11及芯片1C的状况下，将突起部(加压道具)TK附近放大所示的主要部分平面图。如图37及图38所示，该突起部TK在芯片1C的临时压接步骤时，经由配线基板11对芯片1C背面的中央区域(临时压接区域)加压。再者，图37中阴影所示的区域是突起部TK加压的区域。在本实施形态3中，预先形成突起部TK，以使该突起部TK加压的区域为芯片1C背面的10％～40％左右，较好的是25％左右。以此，即使因吸附夹盘105的吸附而使芯片1C产生翘曲(参照图24)，也可在将芯片1C安装(接着)于配线基板11上之后，对易产生空洞KH(参照图28)的芯片1C的中央部集中地施加压力，消除芯片1C所产生的翘曲，以使其中央部热压接于配线基板11上。即，可防止空洞KH的产生。此时，由于芯片1C中施加有负荷的区域为图37中阴影所示的区域，其小于芯片1C的整个面，因此与将芯片1C的整个背面进行热压接时相比，即使负荷较小，也可对单位面积施加充分的负荷，因此可有效地进行热压接。
在如上所述的临时压接步骤之后，进行将芯片1C的整个背面热压接于配线基板11上的正式压接步骤。当进行该正式压接步骤时，利用所述临时压接步骤而消除芯片1C的翘曲，因此能够将芯片1C的整个背面可靠地热压接于配线基板11上。
而且，在如上所述的本实施形态3的涂抹粒料步骤中，将所述实施形态1、2中所说明的吸附夹盘105之对芯片1C的吸附力的控制方法加以组合，以此可更有效地抑制空洞KH的产生。
(实施形态4)
图39是本实施形态4中所使用的接合头107的主要部分剖面图。
如图39所示，本实施形态4中的接合头107由以下部分而形成，即，在进行涂抹粒料步骤时，与所述实施形态1中所说明的芯片1C或第2芯片14相接的吸附夹盘105；保持吸附夹盘105的夹盘固持器105G；安装有夹盘固持器105G的倾斜调整机构(头部)105A；与倾斜调整机构105A相接的转盘(承受座部)105B；以及经由转盘105B以磁力保持头部的磁石105C等。而且，本实施形态的接合头107形成有以转盘105B与磁石105C来保持倾斜调整机构105A的承受部。
例如，由高速工具钢或合金高速工具钢等磁性体金属形成的倾斜调整机构105A中，对与转盘105B相接的面进行球面加工。转盘105B也由高速工具钢或合金高速工具钢等磁性体金属形成，将其与倾斜调整机构105A的接触面(第1表面)，对照倾斜调整机构105A的球面加工面(第2表面)的形状进行球面加工。磁石105C例如由钕磁石形成，以使倾斜调整机构105A沿着球面加工面而可动作的磁力例如5N左右的磁力，经由转盘105B来保持倾斜调整机构105A。即，在涂抹粒料步骤时，若对倾斜调整机构105A施加约5N以上的磁力，则倾斜调整机构105A会沿着所述球面加工面而动作。而且，所述倾斜调整机构105A及转盘105B的球面加工面，是以对倾斜调整机构105A施加约5N以上的磁力时，可使倾斜调整机构105A动作的曲率而形成。
在倾斜调整机构105A的球面加工面及转盘105B的球面加工面上，也可进行凹坑加工处理，以形成多个凹坑(凹部)。以此，可减小倾斜调整机构105A与转盘105B的接触面积，故可降低二者间的摩擦，易使倾斜调整机构105A动作。此外，利用所述凹坑加工处理，可提高倾斜调整机构105A的球面加工面及转盘105B的球面加工面的表面硬度，因此可提高二者的耐磨损性。
当进行芯片1C及第2芯片14的安装时，若芯片1C及第2芯片14的背面与安装区域中的安装面不平行，则芯片1C及第2芯片14的热压接在其整个背面将不均匀，有可能产生如所述实施形态1中所说明的空洞KH(参照图28)。特别是在安装第2芯片14时，安装面为第1层芯片1C上，与安装有芯片1C的配线基板11不平行，而必须与芯片1C平行，当芯片1C以倾斜状态安装时，无法确保在安装第2芯片14时两芯片间的平行。本实施形态4中，由于倾斜调整机构105A可根据负荷而动作，因此在芯片1C及第2芯片14接触到安装区域时，头部105A因经由芯片1C及第2芯片14施加的负荷而动作，芯片1C及第2芯片14的背面近似于安装区域的安装面，且与该安装面平行。此处，图40是在第2芯片14安装于芯片1C上时，将接合头107、第2芯片14及芯片1C的主要部分放大所示的剖面图。即，根据本实施形态4，可在不产生如所述实施形态1中所说明的空洞KH的情况下，安装芯片1C及第2芯片14。
而且，当进行芯片1C及第2芯片14的安装时，在对芯片1C及第2芯片14施加的负荷具有限制时，可选择例如以1N等较小的磁力经由转盘105B而保持倾斜调整机构105A的磁石105C，并对照其磁力，以倾斜调整机构105A可动作的方式，设定倾斜调整机构105A及转盘105B的球面加工面的曲率，以此方式应对。
而且，对于如上所述的本实施形态4的接合头107，以下述方式可更有效地抑制空洞KH的产生：将所述实施形态1、2中所说明的吸附夹盘105对芯片1C的吸附力的控制方法加以组合，或者将分成2个阶段进行所述实施形态3中所说明的芯片1C的涂抹粒料步骤的方法加以组合，该2个阶段指临时压接步骤及正式压接步骤。
(实施形态5)
图41是自倾斜调整机构105A侧表示本实施形态5的接合头107的平面图，图42是表示沿着图41中X-X线的接合头107的剖面的主要部分剖面图，图43是表示沿着图41中Y-Y线的接合头107的剖面的主要部分剖面图，图42及图43中，也图示有由吸附夹盘105所吸附及保持的芯片1C或第2芯片14。X-X线是与Y-Y线垂直的线。
如图42及图43所示，本实施形态5中的接合头107由以下部分而形成，即，倾斜调整机构105A、转盘(第1承受座部)105B、磁石(第1磁石)105C、倾斜调整机构(第1磁性体部)105D、转盘(第2承受座部)105E、以及磁石(第2磁石)105F等。而且，本实施形态的接合头107形成有以转盘105B、磁石105C、以及倾斜调整机构105D来保持倾斜调整机构105A的第1承受部，且形成有以转盘105E与磁石105F来保持第1承受部的第2承受部。
与所述实施形态4中所说明的倾斜调整机构105A(参照图39)相同，倾斜调整机构105A由高速工具钢或合金高速工具钢等磁性体金属而形成，且与涂抹粒料步骤时的所述实施形态1中所说明的芯片1C或第2芯片14相接。而且，与倾斜调整机构105A的转盘105B相接的面(第2表面)，在X-X剖面(第1方向)进行作为第1曲率的曲线的曲面加工。与所述实施形态4中所说明的转盘105B相同，转盘105B与倾斜调整机构105A相接，例如由高速工具钢或合金高速工具钢等磁性体金属(第1磁性体材料)而形成，与倾斜调整机构105A相接的面(第1表面)，对照倾斜调整机构105A的曲面加工面的形状进行曲面加工。与所述实施形态4中所说明的磁石105C相同，磁石105C例如由钕磁石形成，以使倾斜调整机构105A沿着曲面加工面可动作的磁力，例如5N左右的磁力(第1磁力)，经由转盘105B而保持倾斜调整机构105A。倾斜调整机构105D由高速工具钢或合金高速工具钢等磁性体金属形成，且配置在磁石105C上，与磁石105C相接，与转盘105E相接的面，在Y-Y剖面(第2方向)进行作为第2曲率的曲线的曲面加工。与转盘105B相同，转盘105E由例如高速工具钢或合金高速工具钢等磁性体金属(第2磁性体材料)形成，与倾斜调整机构105D相接，且与倾斜调整机构105D的接触面(第3表面)，对照倾斜调整机构105D的曲面加工面的形状进行曲面加工。与磁石105C相同，磁石105F例如由钕磁石形成，以使倾斜调整机构105D沿着曲面加工面可动作的磁力，例如5N左右的磁力(第2磁力)，经由转盘105E而保持倾斜调整机构105D。在涂抹粒料步骤时，若施加约5N以上的力，则倾斜调整机构105A及倾斜调整机构105D会沿着各自的曲面加工面而动作。而且，对于倾斜调整机构105A、转盘105B、倾斜调整机构105D、及转盘105E的曲面加工面而言，当对倾斜调整机构105A及倾斜调整机构105D施加约5N以上的力时，以倾斜调整机构105A及倾斜调整机构105D可动作的曲率而形成。
在倾斜调整机构105A的曲面加工面、转盘105B的曲面加工面、倾斜调整机构105D的曲面加工面、以及转盘105E的曲面加工面上，也可进行凹坑加工处理，以形成多个凹坑(凹部)。以此，可减小倾斜调整机构105A与转盘105B的接触面积、以及倾斜调整机构105D与转盘105E的接触面积，因而可降低各个接触面的摩擦，使倾斜调整机构105A易动作。而且，利用所述凹坑加工处理，可提高倾斜调整机构105A的曲面加工面、转盘105B的曲面加工面、倾斜调整机构105D的曲面加工面、以及转盘105E的曲面加工面的表面硬度，因此可提高各自的耐磨损性。
其他部件的结构与所述实施形态4相同。
本实施形态5中，倾斜调整机构105A及倾斜调整机构105D可根据负荷，分别在图41所示的X-X线方向及Y-Y线方向上动作。因此，当芯片1C及第2芯片14接触到安装区域时，倾斜调整机构105A及倾斜调整机构105D因经由芯片1C及第2芯片14施加的负荷而动作，芯片1C及第2芯片14的背面近似于安装区域中的安装面，且与该安装面平行。即，根据本实施形态5，可在不产生如所述实施形态1中所说明的空洞KH(参照图28)的情况下，安装芯片1C及第2芯片14。
而且，当进行芯片1C及第2芯片14的安装时，在对芯片1C及第2芯片14施加的负荷具有限制时，可选择例如以1N等较小的磁力经由转盘105B而保持倾斜调整机构105A的磁石105C、以及以1N等较小的磁力经由转盘105E而保持倾斜调整机构105D的磁石105F。继而，对照所述磁力，以倾斜调整机构105A及倾斜调整机构105D可动作的方式，设定倾斜调整机构105A的曲面加工面、转盘105B的曲面加工面、倾斜调整机构105D的曲面加工面、以及转盘105E的曲面加工面的曲率，以此方式应对。
而且，对于如上所述的本实施形态5中的接合头107，以下述方式可更有效地抑制空洞KH的产生：将所述实施形态1、2中所说明的吸附夹盘105对芯片1C的吸附力的控制方法加以组合，或者将分成2个阶段进行所述实施形态3中所说明的芯片1C的涂抹粒料步骤的方法加以组合，该2个阶段指临时压接步骤及正式压接步骤。
根据所述本实施形态5，可取得与所述实施形态4相同的效果。
(实施形态6)
在所述实施形态1中，已说明了利用第1区块110A、第2区块110B、以及第3区块110C(以下，将所述第1区块110A、第2区块110B、以及第3区块110C合并记作多层式上推道具)将切割胶带4自背面上推、以及利用吸附夹盘105将芯片1C自切割胶带上剥离的方法。本实施形态6中，除所述多层式上推道具以外，也可使用如图44所示的多个顶针(上推道具)131、或者将如图45所示的特定频率及波长的纵向振动施加于切割胶带4的焊头(上推道具)132。再者，省略了图示，多个顶针131及焊头132一并被收纳在与所述实施形态1中所示的吸附件102(参照图9～图11)相同的吸附件中，并且在吸附件吸附切割胶带4的状况下，进行切割胶带4的上推动作。
所述实施形态1中所说明的多层式上推道具，例如当芯片1C的一边约为100μm以上时，以秒速1mm～秒速100mm左右的速度，将切割胶带4上推合计为0.6mm～1.5mm左右，较好的是1.2mm左右。而且，例如当芯片1C的一边不足100μm左右时，以秒速1mm～秒速100mm左右、较好的是秒速30mm左右的速度，将切割胶带4上推合计为0.6mm～1.5mm左右，较好的是1.2mm左右。
如图44所示的多个顶针131，例如当芯片1C的一边约为100μm以上时，以秒速1mm～秒速30mm左右的速度，将切割胶带4上推0.05mm～0.6mm左右，较好的是0.3mm左右。而且，例如当芯片1C的一边不足100μm左右时，以秒速为1mm～秒速30mm左右、较好的是以秒速5mm左右的速度，将切割胶带4上推0.05mm～0.6mm左右，较好的是0.3mm左右。多个顶针131在将切割胶带4上推时滑动，由此易将作为剥离对象的芯片1C自切割胶带4上剥离。
如图45所示的焊头132，例如当芯片1C的一边约为100μm以上时，以秒速1mm～秒速100mm左右的速度，将切割胶带4上推合计为0.05mm～0.6mm左右，较好的是0.3mm左右。而且，例如当芯片1C的一边不足100μm左右时，以秒速1mm～秒速100mm左右、较好的是秒速20mm左右的速度，将切割胶带4上推50μm～600μm左右，较好的是300μm左右。焊头132在将切割胶带4上推时，对切割胶带4施加例如频率为1kHz～100kHz左右且振幅(第1振幅)为1μm～50μm左右、较好的是10μm～20μm左右的纵向振动(超声波)，由此易将作为剥离对象的芯片1C自切割胶带4上剥离。
在将芯片1C自切割胶带4上剥离时，存在芯片1C自切割胶带4上剥离失败的情况(以下，记作芯片1C拾取失败)。本实施形态6是所述芯片1C拾取失败时采取的对策。图46是在使用多层式上推道具、顶针131、以及使用焊头132的每一种情况下，表示产生自切割胶带拾取芯片1C的拾取失败时的应对方法的流程图。
当使用所述实施形态1中所说明的多层式上推道具时，首先，吸附夹盘105进行将剥离对象即芯片1C自切割胶带4上剥离的动作(拾取动作)(步骤P1)。此处，当产生剥离对象即芯片1C的拾取失败时，在相同动作条件下再次进行拾取动作(步骤P2)。即使在与所述相同的动作条件下进行拾取动作(以下，记作再试动作)时，当连续多次(例如3次)产生拾取失败时，将多层式上推道具的上推速度自秒速30mm左右下降到秒速10mm左右，以进行再试动作(步骤P3)。此处，当产生剥离对象即芯片1C的拾取失败时，也可在与所述相同的动作条件下再次进行拾取动作。当在所述条件下产生拾取失败时，将多层式上推道具的上推速度自秒速10mm左右下降到秒速50mm左右，以进行再试动作(步骤P4)。此处，当产生剥离对象即芯片1C的拾取失败时，也可在与所述相同的动作条件下再次进行拾取动作。当在所述条件下产生拾取失败时，在将切割胶带4的拉伸量减少1mm左右的条件下进行再试动作(步骤P5)。如上所述，通过减少切割胶带4的拉伸量，可降低切割胶带4的张力，提高所述吸附件对切割胶带4的吸附效率。以此，在多层式上推道具将切割胶带4上推时，由于可维持吸附件对切割胶带4的吸附，因此也易将剥离对象即芯片1C自切割胶带4上剥离。当在所述条件下再次产生拾取失败时，也可在与所述相同的动作条件下再次进行拾取动作，进一步，当产生拾取失败时，也可根据所述步骤P2～P4再次进行拾取动作。一旦芯片1C的拾取成功(步骤P6)，则将芯片1C搬送到安装位置(步骤P7)，使用所述实施形态1～5中所说明的方法来安装芯片1C(步骤P8)，进一步进行树脂密封，以制造本实施形态6中的半导体装置。
当使用图44所示的多个顶针131时，首先，吸附夹盘105进行将剥离对象即芯片1C自切割胶带4上的剥离动作(拾取动作)(步骤P9)。此处，当产生剥离对象即芯片1C的拾取失败时，在相同的动作条件下再次进行拾取动作(步骤P10)。在此相同的动作条件下进行拾取动作(以下，记作再试动作)，当连续多次(例如3次)产生拾取失败时，在使多个顶针131在切割胶带4上滑动的时间增加0.05秒(50msec)左右的条件下，进行再试动作(步骤P11)。此处，当产生剥离对象即芯片1C的拾取失败时，也可在相同的动作条件下再次进行拾取动作。当在所述条件下产生拾取失败时，在使多个顶针131的上推量增加50μm左右的条件下，进行再试动作(步骤P12)。此处，当产生剥离对象即芯片1C的拾取失败时，也可在相同的动作条件下再次进行拾取动作。当在所述条件下产生拾取失败时，与使用所述多层式上推道具时相同，在使切割胶带4的拉伸量减少1mm左右的条件下，进行再试动作(步骤P5)。如上所述，通过减少切割胶带4的拉伸量，可降低切割胶带4的张力，提高所述吸附件对切割胶带4的吸附效率。以此，即使多个顶针131将切割胶带4上推，也会由于吸附件可维持对切割胶带4的吸附，而可易于将剥离对象即芯片1C自切割胶带4上剥离。当在所述条件下再次产生拾取失败时，也可在相同的动作条件下再次进行拾取动作，当进一步产生拾取失败时，也可根据所述步骤P10～P12，再次进行拾取动作。随后的步骤与使用所述多层式上推道具的情况相同。
当使用图45所示的焊头132时，首先，吸附夹盘105进行将剥离对象即芯片1C自切割胶带4上的剥离动作(拾取动作)(步骤P13)。在所述条件下产生拾取失败时，在使焊头132施加到切割胶带的纵向振动(超声波)的振幅减少到50％以下的条件下，进行再试动作(步骤P14)。当在所述条件下产生拾取失败时，与使用所述多层式上推道具及多个顶针131的情况相同，在使切割胶带4的拉伸量减少1mm左右的条件下，进行再试动作(步骤P5)。如上所述，通过减少切割胶带4的拉伸量，可降低切割胶带4的张力，提高所述吸附件对切割胶带4的吸附效率。以此，即使焊头132将切割胶带4上推，也会由于吸附件可维持对切割胶带4的吸附，而可易于将剥离对象即芯片1C自切割胶带4上剥离。当在所述条件下再次产生拾取失败时，也可根据所述步骤P14再次进行拾取动作。随后的步骤与使用所述多层式上推道具的情况相同。
(实施形态7)
当使用所述实施形态6中所示的焊头132将剥离对象即芯片1C自切割胶带4上剥离时(参照图45)，会出现在产生吸附夹盘105的拾取失败时，芯片1C的剥离正行进到中途的情况。在所述情况时，若芯片1C与切割胶带4的粘贴力自当初的状态改变，并且焊头132在相同的上推条件下上推，则可能会因过剩振动而导致剥离对象即芯片1C在切割胶带4上移动，使吸附夹盘105所吸附的位置的精度下降。而且，若芯片1C的厚度变薄，则由于自焊头132所施加的纵向振动(超声波)即使在相同条件下，其抗接强度也不同，因而出现剥离只能行进到中途而产生拾取失败的情况。本实施形态7是使用所述焊头132时产生芯片1C的拾取失败的对策。
例如，当在使用所述实施形态6中所说明的焊头132时的纵向振动(超声波)的条件(频率为1kHz～100kHz左右，振幅为1μm～50μm左右，较好的是10μm～20μm左右)下，产生拾取失败时，在所述实施形态6中，按照使用图46所说明的步骤P14进行再试动作。该再试动作是在将自焊头132施加的振动的振幅减少到特定量例如5μm左右的条件下，进行再试动作。以此，可防止向剥离对象即芯片1C施加过剩振动，并且可防止该芯片1C在切割胶带4上移动，因此，能够使吸附夹盘105以正确的位置精度吸附芯片1C。而且，当预先以再试动作为前提时，在最初的拾取动作(步骤P13)时，较小地设定自焊头132施加的振动的振幅，由此在最初的拾取动作时，可防止向剥离对象即芯片1C施加过剩振动。
而且，如上所述是减少自焊头132所施加的振动的振幅，取而代之，在将焊头132的上推量减少到特定量例如100μm左右的条件下，进行再试动作(步骤P14)(参照图47)。以此，由于上推速度未变化，而仅上推量产生变化，故可减少向芯片1C所施加的振动时间。通过减少振动时间，可防止向剥离对象即芯片1C施加过剩振动，因此可防止该芯片1C在切割胶带4上移动，从而能够使吸附夹盘105以正确的位置精度吸附芯片1C。而且，与使用自所述焊头132施加的振动的振幅之减少方法时相同，当预先以再试动作为前提时，在最初的拾取动作(步骤P13)时，较小地设定从焊头132施加的振动的振幅，以此在最初的拾取动作时，可防止向剥离对象即芯片1C施加的过剩振动。
芯片1C的拾取步骤(步骤P6)及其后的步骤P7、P8，与所述实施形态6中所说明的步骤P6～P8相同。
(实施形态8)
本实施形态8是使用焊头132时芯片1C翘曲(变形)的对策。
图48是本实施形态8中焊头132的主要部分剖面图，图49是自与切割胶带4相接的前端部侧观察焊头132的平面图，图50是将焊头132的前端部与自切割胶带4上剥离的作为剥离对象的芯片1C进行大小比较的平面图。
根据本发明者们所进行的实验，当使用焊头132施加纵向振动(超声波)以将芯片1C自切割胶带4(参照图45)上剥离时，相对而言，芯片1C的越靠近中央部，其剥离进行得越早，芯片1C的越靠近周边部，其剥离进行得越晚。在此情况时，振动所产生的热量施加于芯片1C，当为DAF产品时，则担心因该热量会使芯片1C进行剥离的中央部接着而导致无法剥离的不良情况。因此，在本实施形态8中，如图48～图50所示，在焊头132的前端设置横孔(空隙)132H。本实施形态8中，可例示当焊头132的前端部为平面且一边的长度W1为9mm的矩形时，横孔132H为平面，其设置于焊头132的侧面中央，并且其直径R1为1mm～3mm左右。而且，平面上自焊头132前端部的外周至芯片1C外周的距离L1为1mm～2mm左右。通过设置所述横孔132H，可使在进行芯片1C的拾取动作时，难以向平面上与横孔132H对应的焊头132的前端部传递纵向振动(超声波)。由此，可促进芯片1C周边部的剥离，抑制中央部发热，从而防止贴附。即使在施加纵向振动(超声波)后仅芯片1C的中央部无法剥离时，由于芯片1C与切割胶带4的接着区域减小，因此可利用吸附夹盘105(参照图45)的吸引进行剥离。
而且，即使在产生拾取失败时，也可按照所述实施形态6、7中所说明的步骤P13～P14(参照图46及图47)，进行再试动作。
芯片1C的拾取步骤及其后的步骤，与所述实施形态6中所说明的步骤P6～P8相同。
(实施形态9)
与所述实施形态8相同，本实施形态9也是使用焊头132时芯片1C翘曲(变形)的对策。
图51是本实施形态9的焊头132的主要部分剖面图，图52是自与切割胶带4相接的前端部侧观察焊头132的平面图，图53是将焊头132的前端部与自切割胶带4上剥离的作为剥离对象的芯片1C进行大小比较的平面图。
如图51～图53所示，在本实施形态9中，焊头132由前端部件(第1部件)132T及下部部件(第2部件)132B所形成。而且，前端部件132T及下部部件132B形成为将前端部件132T以剖面T字型插入到下部部件132B中的形状，以使在平面上，在所述前端部件132T及下部部件132B之间的中央区域形成空隙132S。在本实施形态9中，空隙132S为平面矩形，当前端部件132T在平面上一边的长度W1为9mm的矩形时，可例示空隙132S的直径(一边的长度)R1为1mm～3mm左右。而且，将平面上自焊头132前端部的外周至芯片1C外周的距离L1设为1mm～2mm左右。由形成所述空隙132S的前端部件132T及下部部件132B而形成焊头132，以此，与所述实施形态8中设置有横孔132H的情况相同，当进行芯片1C的拾取动作时，难以向平面上与空隙132S对应的焊头132的前端部传递纵向振动(超声波)。因此，与所述实施形态8相同，可促进芯片1C周边部的剥离，抑制中央部的剥离，从而防止产生翘曲。
而且，空隙132S也可为直径R1为1mm～3mm左右的平面圆形(图示省略)。
利用如上所述的本实施形态9，也可获得与所述实施形态8相同的效果。
(实施形态10)
所述实施形态1中所图示的配线基板11(例如，参照图31～图33)是在多块集中地收纳在特定匣盒的状态下，被搬送到芯片1C及第2芯片14的安装步骤、Au导线15的连接步骤、以及成形树脂17的密封步骤等各步骤的实施部位。配线基板11会在收纳于所述匣盒中的状态下，受到热处理(例如，利用成形树脂17(参照图33)进行的密封后的烘烤处理)，匣盒也会因热处理时的热量而导致变形，使匣盒的尺寸产生不均一。当自匣盒中取出配线基板11时，以匣盒的尺寸为基准来决定配线基板11的取出位置，因此，若再次利用产生所述尺寸不均一的匣盒，则可能导致配线基板11的取出位置偏移，并且当自匣盒中取出配线基板11时，配线基板11与其他部件碰撞，导致配线基板11破损。特别是在配线基板11上安装有多个芯片1C及第2芯片14时，因1块配线基板11产生破损，可能会导致正在安装的所有芯片1C及第2芯片14的浪费。本实施形态10是在自所述配线基板11的匣盒取出所述配线基板11时产生破损的对策。
图54及图55分别是自匣盒(收纳道具)151取出本实施形态10的配线基板11并供给于搬送轨道(Transport Rail)150的配线基板供给机构的上表面图及侧视图，图56是匣盒151的侧视图。
如图54及图55所示，所述配线基板供给机构由以下部分而形成，即，匣盒移送道具152，其将匣盒151保持，并且在图55的纸面的上下方向(以下，记作Z方向)进行升降动作以及在图54的纸面的左右方向进行平行移动；尺寸测定道具，包含按压道具153、线性导轨154、以及驱动机构155；数据存储机构156；平台157；固定道具158，其在平台157上抑制匣盒151并将配置位置固定；顶板159；以及固定道具160等，其自上方按压并固定保持在匣盒移送道具152上的匣盒151。
形成尺寸测定道具的按压道具153与驱动机构155由连结部件161连结，并且连结部件161形成沿着线性导轨154，在图54的纸面的左右方向上可平行移动的结构。即，按压道具153是以与驱动机构155的动作连动的方式，沿着线性导轨154，在图54的纸面的左右方向上进行平行移动的。而且，驱动机构155及线性导轨154被固定在固定有设置位置的顶板159上。平台157的设置位置也被固定。
数据存储机构156是记录与驱动机构155的动作量相对应的按压道具153之移动量的机构，并且利用下述匣盒移送道具152对匣盒151的保持位置的微调，是根据记录在数据存储机构156中的按压道具153的移动量来进行的。
如图56所示，匣盒151具有可在内部收纳多层配线基板11的结构，并且当利用匣盒移送道具152将匣盒151移动到配线基板11供给于搬送轨道150的位置时，具有与搬送轨道150相对且可取出配线基板11的开口部。
图57是表示对匣盒151的尺寸进行测定，并考虑到匣盒151的尺寸不均一性，将匣盒151移送到配线基板11的供给位置的步骤的流程图。而且，图58、图60、图64、图67、图69、图71及图73，是说明图57所示流程图的详细步骤的所述尺寸测定道具的上表面图，图59、图61、图62、图63、图65、图66、图68、图70、图72、图74、图75、图76及图77，是说明图57所示流程图的详细步骤的所述尺寸测定道具的侧视图。使用所述图57～图77，来说明对匣盒151尺寸不均一性的测定步骤、以及考虑到所述尺寸不均一而将匣盒151移动到配线基板11的供给位置的步骤。
首先，如图58及图59所示，在平台157上供给收纳有配线基板11(省略图示)的匣盒151(步骤P21)。此时，当自该匣盒151至背板162为止的距离大于匣盒151的宽度(与图58及图59的纸面的左右方向相对应)的情况下，在以下步骤中，当固定道具158按压匣盒151时，可能会导致匣盒151倒塌，因此，将匣盒151配置在平台157上，以使自匣盒151至背板162为止的距离为匣盒151的宽度以下。接着，对驱动机构155进行驱动，使按压道具153动作，直至匣盒移送道具153的背板162为止。以此，在将匣盒151供给于平台157上的时间点，可获得图58及图59的纸面的左右方向(以下，记作Y方向(第3方向))上背板162的配置坐标(以下，记作第1Y坐标)，并且将该第1Y坐标记录于数据存储机构156中。
其次，如图60及图61所示，对驱动机构155进行驱动，使按压道具153返回到原先位置，其后利用固定道具158将匣盒151按压在匣盒移送道具152的背板162。继而，如图62所示，使匣盒移送道具152上升，直至匣盒移送道具152的下部保持道具163与匣盒151的底部相接的位置为止。继而，如图63所示，进一步使匣盒移送道具152上升，以使匣盒151上升，利用下部保持道具163与固定道具160来夹持匣盒151，以此来固定匣盒151(步骤P22)。
其次，如图64及图65所示，在利用下部保持道具163与固定道具160夹持匣盒151的状态下，使匣盒移送道具152及固定道具160向Y方向上的原点位置移动。该原点位置是预先设定的用以自匣盒151向搬送轨道150供给配线基板11的基准位置，在原点位置处的背板162的Y方向上的坐标(以下，记作第2Y坐标)，预先被记录于数据存储机构156中。再者，匣盒151的开口部在图64的纸面上与Y方向垂直，并且朝向搬送轨道150延伸的X方向(第4方向)而开口。继而，如图66所示，使匣盒移送道具152上升，直至可将配线基板11自匣盒151供给于搬送轨道150的高度(尺寸测定位置)为止(步骤P23)。
其次，如图67及图68所示，对驱动机构155进行驱动，将按压道具153按压在由匣盒移送道具152所保持的匣盒151的侧面(步骤P24)。以此，可获得所述匣盒151的侧面的Y方向上的坐标(以下，记作第3Y坐标)。
继而，根据所述第1Y坐标及第2Y坐标，求出匣盒移送道具152自第1Y坐标至第2Y坐标为止的第1Y方向移动量。此处，在本实施形态10中，当设定第1Y坐标、第2Y坐标及第3Y坐标时，在以越向图58～图68的纸面的右侧，坐标越变大的方式设定Y坐标的情况下，所述第1Y方向移动量为正数值，在以越向图58～图68的纸面的右侧，坐标越变小的方式设定Y坐标的情况下，所述第1Y方向移动量为负数值。继而，根据所述第1Y坐标、第3Y坐标及第1Y方向移动量，求出匣盒151的宽度(第1宽度)。即，由第1Y坐标+第1Y方向移动量-第3Y坐标所求出的数值的绝对值，为匣盒151的宽度(步骤P25)。其次，如图69及图70所示，对驱动机构155进行驱动，使按压道具153返回到原先位置。
其次，如图71及图72所示，在Y方向上，以匣盒151的中心与搬送轨道151的中心一致的方式，使匣盒移送道具152及固定道具160移动。此时的移动量(第1差)，可根据预先记录在数据存储机构156中的Y方向上的搬送轨道151的中心坐标、所述步骤中所求出的匣盒151的宽度、以及移动前的背板162的坐标(第2Y坐标)而求出。而且，将移动后的背板162的Y方向上的坐标作为第4Y坐标而记录在数据存储机构156中。
利用此前的步骤，可将匣盒151移送至配线基板11可自匣盒151供给于搬送轨道150的位置(安装基板取出位置)，但在此前的步骤中，由匣盒移送道具152所保持的匣盒151可能会产生倾斜。在此情况下，在自匣盒151取出配线基板11的位置与搬送轨道150的设置位置，可能会产生微小的位置偏移。因此本实施形态10中，为了修正所述微小位置偏移，如图73及图74所示，首先对驱动机构155进行驱动，将按压道具153按压在由匣盒移送道具152所保持的匣盒151的侧面。接着，如图75所示，放松固定道具160，利用按压道具153的按压动作而修正匣盒151的倾斜。此时，当匣盒151未产生倾斜时，匣盒151的姿势无变化。
其次，如图76所示，拧紧固定道具160以固定匣盒151。继而，对驱动机构155进行驱动，将按压道具153按压在由匣盒移送道具152所保持的匣盒151的侧面。以此，可获得倾斜修正后的匣盒151的侧面之Y方向上的坐标(以下，记作第5Y坐标)。此处，在图76中，C1所示的一点划线是搬送轨道150的Y方向上的中心位置，C2所示的一点划线是倾斜修正后的匣盒151的Y方向上的中心位置。
继而，根据所述第1Y坐标及第4Y坐标，求出匣盒移送道具152自第1Y坐标至第4Y坐标为止的第2Y方向移动量。继而，根据所述第1个Y坐标、第5个Y坐标、以及第2Y方向移动量，求出倾斜修正后的匣盒151的宽度(步骤P25)。即，由第1Y坐标+第2Y方向移动量-第5Y坐标所求出的数值的绝对值，为倾斜修正后的匣盒151的宽度。继而，根据预先记录在数据存储机构156中的Y方向上的搬送轨道151的中心坐标、倾斜修正后的匣盒151的宽度、以及背板162的坐标(第4Y坐标)，求出匣盒移送道具152及固定道具160的修正移动量，该修正移动量用以使搬送轨道150的Y方向上的中心位置与倾斜修正后的匣盒151的Y方向上的中心位置一致(步骤P26)。继而，对驱动机构155进行驱动，使按压道具153返回到原先位置。
其次，如图77所示，根据所述修正移动量，使匣盒移送道具152及固定道具160移动(步骤P27)。以此，可将匣盒151移送至配线基板11可自匣盒151以良好的位置精度可靠地供给于搬送轨道150的位置。即，根据本实施形态10，可使配线基板11不破损的情况下，将该配线基板11自匣盒151供给于搬送轨道150。
配线基板11在从匣盒151中取出之后，例如沿着搬送轨道150被搬送到进行芯片1C安装的位置(芯片安装位置)，其后进行将芯片1C或第2芯片14安装在所述实施形态1～9中所说明的配线基板11上的安装步骤(第1步骤)，其后再次被收纳在原先的匣盒151内或其他匣盒151内。当自匣盒151取出配线基板11的时间点，芯片1C及第2芯片14的安装步骤完成时，进行所述实施形态1～9中所说明的Au导线15的连接步骤(第1步骤)、或者成形树脂17的密封步骤(第1步骤)等，其后再次被收纳在原先的匣盒151内或其他匣盒151内。而且，当自匣盒151取出配线基板11的时间点成形树脂17的密封步骤完成时，有时也进行切断配线基板11以形成半导体封装的步骤。
(实施形态11)
本实施形态11是在自匣盒151每取出1块配线基板11时，进行匣盒移送道具152及固定道具160的移动，用以使所述实施形态10中所说明的搬送轨道150的Y方向之中心位置与倾斜修正后的匣盒151的Y方向之中心位置一致。
匣盒151的宽度在收纳有多块配线基板11的各层中，在每一层上均存在不均一性。图78是对收纳有所述多块配线基板11的各层中，每一层的匣盒151的尺寸进行测定，并考虑到各层中每一层的匣盒151的宽度的不均一性，将匣盒151移送到配线基板11的供给位置的步骤的流程图。
首先，将1块配线基板(第1安装基板)11自匣盒151供给于搬送轨道150或者自搬送轨道150返回到匣盒151中(步骤P28)。接着，使匣盒移送道具152上升或下降，直至下一层的配线基板(第2安装基板)11可自匣盒151供给于搬送轨道150的高度为止(步骤P29)。
其次，对驱动机构155进行驱动，将按压道具153按压在由匣盒移送道具152所保持的匣盒151的侧面。以此，可将下一层配线基板11放置于搬送轨道150的供给位置(以下，记作下一层供给位置)，获得匣盒151侧面的Y方向上的坐标(以下，记作第6Y坐标)。
随后，根据所述实施形态10中所说明的第1Y坐标、第2Y方向移动量及第6Y坐标，求出下一层供给位置(第1收纳位置)处的匣盒151的宽度(第2宽度)(步骤P30)。即，由第1Y坐标+第2Y方向移动量-第6Y坐标所求出的数值的绝对值，为下一层供给位置处的匣盒151的宽度。继而，根据预先记录在数据存储机构156中的Y方向上的搬送轨道151的中心坐标、下一层供给位置处的匣盒151的宽度、以及背板162的坐标(第4Y坐标)，求出匣盒移送道具152及固定道具160的移动量(第2差)，该移动量用以使搬送轨道150的Y方向之中心位置与下一层供给位置处的匣盒151的Y方向之中心位置一致(步骤P31)。继而，对驱动机构155进行驱动，使按压道具153返回到原先的位置。
其次，根据步骤P31中所求出的匣盒移送道具152及固定道具160的移动量，使匣盒移送道具152及固定道具160移动(步骤P32)。以此，可将匣盒151移送至下一层配线基板11可自匣盒151以良好的位置精度可靠地供给于搬送轨道150的位置。由于自匣盒151每取出1块配线基板11则进行所述步骤P28～P32，因此，可使收纳在匣盒151中的各层配线基板11不破损的情况下，将所述各层配线基板11自匣盒151供给于搬送轨道150。
根据所述本实施形态11，也可获得与所述实施形态10相同的效果。
以上，根据实施形态具体说明了本发明者所完成的发明，当然本发明并非限定于所述实施形态，在不脱离其主旨的范围内，可进行种种变更。
例如，所述实施形态中，对将芯片安装在配线基板上的情况进行说明，也可将芯片安装在铜等金属框架上。
[产业上的可利用性]
本发明的半导体装置的制造方法可广泛应用于具有如下步骤的半导体装置的制造步骤中，即，切割贴附在粘贴胶带上的半导体晶圆，将其分割成多个半导体芯片，其后将各个半导体芯片自粘贴胶带上剥离，并安装在配线基板等安装区域。

Claims (36)

1.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，以第1吸引力吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘，以小于所述第1吸引力的第2吸引力，吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合；此处，所述第1吸引力是可将所述第1半导体芯片自所述粘贴胶带上剥离的吸附力，所述第2吸引力是小于所述第1吸引力且使所述第1半导体芯片不会自所述吸附夹盘上落下的吸引力。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述吸附夹盘是与供给所述第1吸引力的第1真空供给系统及供给所述第2吸引力的第2真空供给系统相连接，并且在所述(c)步骤中，通过打开所述第1真空供给系统并关闭所述第2真空供给系统的动作，将所述第1吸附力供给于所述吸附夹盘，在所述(d)步骤中，通过关闭所述第1真空供给系统并打开所述第2真空供给系统，将所述第2吸附力供给于所述吸附夹盘。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述吸附夹盘是与供给所述第1吸引力及所述第2吸引力的第1真空供给系统及第1气体供给系统相连接，并且在所述(c)步骤中，通过打开所述第1真空供给系统并关闭所述第1气体供给系统的动作，将所述第1吸附力供给于所述吸附夹盘，在所述(d)步骤中，通过打开所述第1真空供给系统及所述第1气体供给系统，将所述第2吸附力供给于所述吸附夹盘。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第1半导体芯片的厚度为100μm以下。
 5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述第2吸引力为10kPa以下。
6.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述芯片安装区域配置在安装基板的主面、或者在所述安装基板的所述主面上所安装的其他半导体芯片上。
7.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)将安装基板配置在具备加压道具的第1接合台上；(e)在所述(c)步骤及所述(d)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述半导体芯片移送到所述安装基板之主面上的芯片安装区域上，并且，一边利用所述加压道具，自所述安装基板的背面对所述第1半导体芯片的下表面的中央临时接着区域进行加压，一边将所述临时接着区域接着在所述芯片安装区域；以及(f)，在所述(e)步骤之后，自所述安装基板的所述背面对所述第1半导体芯片的所述下表面的整个面进行加压，以将所述第1半导体芯片的所述下表面接着在所述芯片安装区域。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述临时接着区域的面积是所述第1半导体芯片的下表面之面积的25％以下。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，
在所述(c)步骤中，所述吸附夹盘是利用可将所述第1半导体芯片自所述粘贴胶带上剥离的第1吸引力，吸附及保持所述第1半导体芯片的；在所述(e)步骤中，所述吸附夹盘是利用小于所述第1吸引力且使所述第1半导体芯片不会自所述吸附夹盘上落下的第2吸引力，吸附及保持所述第1半导体芯片的。
10.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述第1半导体芯片的厚度是100μm以下。
11.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合；此处，所述吸附夹盘具有与所述第1半导体芯片相接的头部、及保持所述头部的承受部，所述承受部在与所述头部相接的承受座部，以其第1表面被球面加工，所述头部对照所述承受座部的所述第1表面，以其与所述承受座部相接的第2表面被球面加工，所述承受部以使所述第1半导体芯片的下表面与所述芯片安装区域平行的方式，保持所述头部。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述承受部是由磁性体材料所形成；所述头部是通过所述承受部而由磁石产生的磁力所保持。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述第1表面上，形成有多个凹部。
14.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述(c)步骤中，所述吸附夹盘是利用可将所述第1半导体芯片自所述粘贴胶带上剥离的第1吸引力，吸附及保持所述第1半导体芯片的；在所述(d)步骤中，所述吸附夹盘是利用小于所述第1吸引力且使所述第1半导体芯片不会自所述吸附夹盘上落下的第2吸引力，吸附及保持所述第1半导体芯片的。
15.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述(d)步骤前，包括将安装基板配置在具备加压道具的第1接合台上的步骤，且所述芯片安装区域配置在所述安装基板的主面上，所述(d)步骤进一步包括如下步骤：(d1)一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述半导体芯片移送到所述芯片安装区域上，并且，一边利用所述加压道具，自所述安装基板的背面对所述第1半导体芯片的所述下表面之中央临时接着区域进行加压，一边将所述临时接着区域接着在所述芯片安装区域；以及(d2)，在所述(d1)步骤之后，自所述安装基板的所述背面对所述第1半导体芯片的所述下表面的整个面进行加压，以将所述第1半导体芯片的所述下表面接着在所述芯片安装区域。
16.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述芯片安装区域配置在安装基板的主面上所安装的其他半导体芯片上。
17.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在所述(c)步骤之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合；此处，所述吸附夹盘具有与所述第1半导体芯片相接的头部、保持所述头部的第1承受部、以及保持所述第1承受部的第2承受部；所述第1承受部在与所述头部相接的第1承受座部，其第1表面沿着第1方向的第1曲率被曲面加工；所述头部以与所述第1承受座部相接的第2表面，对照所述第1承受座部的所述第1表面被曲面加工；所述第2承受部在与所述第1承受部相接的第2承受座部，以第3表面沿着与所述第1方向交叉的第2方向的第2曲率被曲面加工；且所述第1承受部及所述第2承受部，以使所述第1半导体芯片的下表面与所述芯片安装区域平行的方式，分别保持所述头部及所述第1承受部。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述第1承受座部及所述第2承受座部分别由第1磁性体材料及第2磁性体材料所形成；所述第1承受部进一步具有与所述第2承受座部相接的第1磁性体部以及第1磁石，该第1磁石配置在所述第1承受座部与所述第1磁性体部之间，并且通过所述第1承受座部，以第1磁力保持所述头部；所述第2承受部进一步具有第2磁石，该第2磁石通过所述第2承受座部，以第2磁力保持所述第1承受部。
19.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在所述第1表面及所述第2表面，形成有多个凹部。
20.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在所述(c)步骤中，所述吸附夹盘是利用可将所述第1半导体芯片自所述粘贴胶带上剥离的第1吸引力，吸附及保持所述第1半导体芯片的；在所述(d)步骤中，所述吸附夹盘是利用小于所述第1吸引力且使所述第1半导体芯片不会自所述吸附夹盘上落下的第2吸引力，吸附及保持所述第1半导体芯片的。
21.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在所述(d)步骤前，包括将安装基板配置在具备加压道具的第1接合台上的步骤，且所述芯片安装区域配置在所述安装基板的主面上，所述(d)步骤进一步包括如下步骤：(d1)一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述半导体芯片移送到所述芯片安装区域上，并且，一边利用所述加压道具，自所述安装基板的背面对所述第1半导体芯片的所述下表面之中央临时接着区域进行加压，一边将所述临时接着区域接着在所述芯片安装区域；以及(d2)，在所述(d1)步骤之后，自所述安装基板的所述背面对所述第1半导体芯片的所述下表面的整个面进行加压，以将所述第1半导体芯片的所述下表面接着在所述芯片安装区域。
22.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述芯片安装区域配置在于安装基板的主面上所安装的其他半导体芯片上。
23.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)在所述(c)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在改变所述上推道具的上推量及上推速度中的至少一个的条件下，再次进行所述(c)步骤；(e)在所述(d)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1张力的条件下，再次进行所述(c)步骤；以及(f)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
24.根据权利要求23所述的半导体装置的制造方法，其特征在于，
所述(d)步骤是当所述(c)步骤中，自所述粘贴胶带上剥离所述第1半导体芯片出现多次连续失败时进行的。
25.根据权利要求24所述的半导体装置的制造方法，其特征在于，
所述(e)步骤是在所述(d)步骤的条件下，自所述粘贴胶带上剥离所述第1半导体芯片出现多次连续失败时进行的。
26.根据权利要求23所述的半导体装置的制造方法，其特征在于，
在所述(c)步骤中，所述上推道具对所述第1半导体芯片及其下部的所述粘贴胶带施加第1振幅的纵向振动。
27.根据权利要求26所述的半导体装置的制造方法，其特征在于，
在所述(d)步骤中，使所述上推道具的所述上推量及所述上推速度中的至少一个减小。
28.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面施加第1振幅的纵向振动且上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；(d)在所述(c)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1振幅的条件下再次进行所述(c)步骤；(e)在所述(d)步骤中，当自所述粘贴胶带上剥离所述第1半导体芯片失败时，在减小所述第1张力的条件下，再次进行所述(c)步骤；以及(f)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于，
所述(d)步骤是当所述(c)步骤中，自所述粘贴胶带上剥离所述第1半导体芯片出现多次连续失败时进行的。
30.根据权利要求29所述的半导体装置的制造方法，其特征在于，
所述(e)步骤是在所述(d)步骤的条件下，自所述粘贴胶带上剥离所述第1半导体芯片出现多次连续失败时进行的。
31.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)一边对贴附有所述多个半导体芯片的所述粘贴胶带的粘贴面施加水平方向的第1张力，一边利用上推道具，将所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片，自所述粘贴胶带的背面施加第1振幅的纵向振动且上推，并且利用吸附夹盘吸附及保持所述第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(d)，在将所述第1半导体芯片自所述粘贴胶带上剥离之后，一边利用所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面在芯片安装区域进行芯片接合；此处，所述上推道具在其内部与所述第1半导体芯片的所述下表面之中央对向的位置处，设置有空隙。
32.根据权利要求31所述的半导体装置的制造方法，其特征在于，
所述空隙设置成在与第1半导体芯片的所述下表面水平的方向上，贯通所述上推道具。
33.根据权利要求31所述的半导体装置的制造方法，其特征在于，
所述上推道具是由在所述(c)步骤时与所述粘贴胶带的背面相接的第1部件、及所述第1部件以外的第2部件所形成，并且所述空隙设置于所述第1部件与所述第2部件之间。
34.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
(a)准备半导体晶圆，该半导体晶圆的主面由分割区域划分成多个芯片区域，在所述各个芯片区域中形成有集成电路，且该半导体晶圆的背面贴附有粘贴胶带；(b)沿着所述分割区域切断所述半导体晶圆，以将其分割成多个半导体芯片，并且利用所述粘贴胶带保持所述多个半导体芯片；(c)准备收纳道具，该收纳道具收纳1块以上的安装基板，并且具备可放入取出所述安装基板的开口部；(d)将所述收纳道具配置在尺寸测定位置，并测定在与所述开口部水平的第3方向上的所述收纳道具之第1宽度，求出基准值与所述第1宽度的第1差；(e)以所述第1差来修正所述第3方向上的移动距离，使所述收纳道具向安装基板的取出位置移动；(f)在所述(e)步骤之后，将1块所述安装基板自所述收纳道具中取出，并沿着在与所述收纳道具的所述开口部对向且与所述第3方向正交的第4方向上延伸的搬送轨道，搬送到芯片安装位置；(g)利用吸附夹盘，吸附及保持所述粘贴胶带所保持的所述多个半导体芯片中，作为自所述粘贴胶带上剥离的对象的第1半导体芯片的上表面，以此将所述第1半导体芯片自所述粘贴胶带上剥离；以及(h)，在所述(g)步骤之后，一边以所述吸附夹盘吸附及保持所述第1半导体芯片的所述上表面，一边将所述第1半导体芯片的下表面，在配置于所述芯片安装位置的所述安装基板的芯片安装区域进行芯片接合。
35.根据权利要求34所述的半导体装置的制造方法，其特征在于，
在所述(h)步骤之后，包括选自引线接合、树脂密封以及安装基板切断中的1个以上的第1步骤，且所述1块以上的安装基板收纳在所述收纳道具中并搬送到所述第1步骤，所述第1步骤根据所述(d)～(f)步骤，自所述收纳道具中取出所述安装基板并搬送。
36.根据权利要求34所述的半导体装置的制造方法，其特征在于，
在所述收纳道具中，沿着与所述第3方向及所述第4方向垂直的第5方向，多层收纳有多块所述安装基板，所述(f)步骤进一步包括如下步骤：(f1)根据所述(d)～(f)步骤，将所述多块安装基板中的第1安装基板自所述收纳道具中取出之后，使所述收纳道具移动，直至所述多块安装基板中的第2安装基板在所述第5方向上与所述搬送轨道一致的位置为止，并且测定收纳有所述第2安装基板的第1收纳位置处的所述第3方向的所述收纳道具的第2宽度，求出所述基准值与所述第2宽度的第2差；以及(f2)，在将所述收纳道具沿着所述第3方向移动所述第2差的距离后，自所述收纳道具中取出所述第2安装基板，并沿着所述搬送轨道搬送到所述芯片安装位置。
37.根据权利要求36所述的半导体装置的制造方法，其特征在于，
在所述(h)步骤之后，包括选自引线接合、树脂密封以及安装基板切断中的1个以上的第1步骤，且所述1块以上的安装基板收纳在所述收纳道具中并搬送到所述第1步骤，所述第1步骤根据所述(d)～(f)步骤，自所述收纳道具中取出所述安装基板并搬送。
CNA2007101079487A 2006-05-23 2007-05-18 半导体装置的制造方法 Pending CN101079374A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006143277 2006-05-23
JP2006143277A JP5054933B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101079374A true CN101079374A (zh) 2007-11-28

Family

ID=38750053

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101079487A Pending CN101079374A (zh) 2006-05-23 2007-05-18 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7629231B2 (zh)
JP (1) JP5054933B2 (zh)
KR (2) KR101360635B1 (zh)
CN (1) CN101079374A (zh)
TW (1) TW200802632A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097349A (zh) * 2010-11-16 2011-06-15 嘉盛半导体(苏州)有限公司 用于半导体封装工艺的芯片卸载装置
CN101740451B (zh) * 2009-12-23 2011-12-07 广东志成华科光电设备有限公司 芯片分拣设备的顶针机构
CN102340981A (zh) * 2010-07-15 2012-02-01 雅马哈发动机株式会社 安装机
CN102751225A (zh) * 2011-04-19 2012-10-24 台湾积体电路制造股份有限公司 用于较薄管芯处理的方法和装置
CN104425334A (zh) * 2013-09-09 2015-03-18 株式会社东芝 半导体装置的制造方法以及半导体制造装置
CN105261584A (zh) * 2014-07-14 2016-01-20 株式会社迪思科 剥离方法
CN106102340A (zh) * 2015-04-29 2016-11-09 巴伦电子有限公司 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
CN107871703A (zh) * 2017-10-27 2018-04-03 德淮半导体有限公司 晶圆加工装置及其加工方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108666257A (zh) * 2017-03-31 2018-10-16 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
CN109216248A (zh) * 2017-06-30 2019-01-15 东和株式会社 工件搬送装置、工件搬送法、电子零件的制造装置及制法
CN111739818A (zh) * 2019-03-25 2020-10-02 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
CN112750745A (zh) * 2019-10-29 2021-05-04 佳能特机株式会社 基板剥离装置、基板处理装置以及基板剥离方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120087774A1 (en) * 2006-01-27 2012-04-12 Camtek Ltd Diced Wafer Adaptor and a Method for Transferring a Diced Wafer
US7598157B2 (en) * 2007-05-14 2009-10-06 Atomic Energy Countil-Institute of Nuclear Energy Research Wafer dicing method
US7825010B2 (en) * 2007-06-07 2010-11-02 Micron Technology, Inc. Die singulation methods
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
WO2009109447A2 (de) * 2008-02-29 2009-09-11 Oerlikon Assembly Equipment Ag, Steinhausen Chip-auswerfer
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
JP5075013B2 (ja) * 2008-05-27 2012-11-14 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
DE102009035099B4 (de) * 2009-07-29 2017-09-28 Asm Assembly Systems Gmbh & Co. Kg Vorrichtung und Verfahren zum Abheben von Bauteilen von einem Träger
JP2011233578A (ja) * 2010-04-23 2011-11-17 Hitachi High-Tech Instruments Co Ltd 反動吸収装置及び半導体組立装置
JP5746553B2 (ja) * 2011-04-28 2015-07-08 株式会社東芝 基板加工システム、および基板加工プログラム
KR102350216B1 (ko) * 2011-08-12 2022-01-11 에베 그룹 에. 탈너 게엠베하 기판의 접합을 위한 장치 및 방법
JP5337226B2 (ja) * 2011-11-09 2013-11-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5479546B2 (ja) * 2012-08-24 2014-04-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWM468013U (zh) * 2013-07-18 2013-12-11 Pram Technology Inc 電子業製程共用式可拆裝替換之打線熱板
JP2015144192A (ja) 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
KR102231293B1 (ko) 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
TWI521082B (zh) * 2014-04-15 2016-02-11 友達光電股份有限公司 操作裝置及其操作方法
JP6366996B2 (ja) 2014-05-19 2018-08-01 株式会社ディスコ リフトオフ方法
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
JP2016111213A (ja) * 2014-12-08 2016-06-20 キヤノン株式会社 ステージ装置、リソグラフィ装置及び物品の製造方法
KR101788021B1 (ko) * 2015-11-12 2017-10-23 한미반도체 주식회사 열압착 본딩장치
JP6427131B2 (ja) 2016-03-18 2018-11-21 株式会社荏原製作所 研磨装置および研磨方法
JP6665020B2 (ja) * 2016-05-10 2020-03-13 株式会社ディスコ 分割工具、および分割工具の使用方法
WO2017221350A1 (ja) * 2016-06-22 2017-12-28 株式会社鈴木 実装方法、実装用ヘッドおよび実装装置
CN108666232B (zh) * 2017-03-28 2021-11-12 雷仲礼 基板处理系统、基板翻转装置和方法
JP6889614B2 (ja) * 2017-05-31 2021-06-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6593405B2 (ja) * 2017-08-31 2019-10-23 日亜化学工業株式会社 半導体装置の製造方法
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치
US10043688B1 (en) * 2018-01-10 2018-08-07 Micron Technology, Inc. Method for mount tape die release system for thin die ejection
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
JP7166718B2 (ja) 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
IT201800020275A1 (it) * 2018-12-20 2020-06-20 Amx Automatrix S R L Pressa di sinterizzazione per sinterizzare componenti elettronici su un substrato
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
JP2021077735A (ja) * 2019-11-07 2021-05-20 株式会社ディスコ ウェーハの加工方法
JP7451028B2 (ja) * 2019-12-27 2024-03-18 株式会社ディスコ 保護シートの配設方法
US11121113B2 (en) * 2020-01-16 2021-09-14 Asm Technology Singapore Pte Ltd Bonding apparatus incorporating variable force distribution
KR20210096883A (ko) 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
KR20210100480A (ko) * 2020-02-06 2021-08-17 주식회사 엘지화학 반도체 칩의 분리 방법
WO2022109853A1 (zh) * 2020-11-25 2022-06-02 苏州晶湛半导体有限公司 光电器件及其制备方法
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830694B2 (ja) 1993-06-25 1998-12-02 松下電工株式会社 半導体装置の実装装置及びその実装方法
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6041996A (en) 1996-11-22 2000-03-28 Matsushita Electric Industrial Co., Ltd. Method of pressure bonding a bumped electronic part and an apparatus for pressure bonding a bumped electronic part
JP3303705B2 (ja) * 1997-01-22 2002-07-22 松下電器産業株式会社 バンプ付電子部品の熱圧着装置
TW587296B (en) * 1998-10-28 2004-05-11 Matsushita Electric Ind Co Ltd Working method and apparatus
KR100486241B1 (ko) * 1999-03-24 2005-05-03 삼성전자주식회사 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
JP4646426B2 (ja) 2001-03-22 2011-03-09 ローム株式会社 半導体装置の製造方法
JP3956636B2 (ja) * 2001-03-30 2007-08-08 松下電器産業株式会社 微小ワークの移載装置および移載方法
DE50112340D1 (de) 2001-12-21 2007-05-24 Unaxis Int Trading Ltd Greifwerkzeug zum Montieren von Halbleiterchips
JP2003234359A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2004006599A (ja) 2002-04-01 2004-01-08 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP3757193B2 (ja) 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置
JP4057875B2 (ja) 2002-10-04 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004228255A (ja) 2003-01-21 2004-08-12 Hitachi High-Tech Instruments Co Ltd ダイピックアップ方法及びダイピックアップ装置
JP4714406B2 (ja) 2003-03-03 2011-06-29 日立化成工業株式会社 半導体装置用ダイボンディング材及びこれを用いた半導体装置
JP2004304066A (ja) 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
JP5017861B2 (ja) 2003-06-06 2012-09-05 日立化成工業株式会社 接着シート、及びダイシングテープ一体型接着シート
JP4770126B2 (ja) 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
JP4574251B2 (ja) 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2005150311A (ja) 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP2005166925A (ja) 2003-12-02 2005-06-23 Tokyo Seimitsu Co Ltd ウェーハ加工方法およびウェーハ加工装置
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP4397748B2 (ja) 2004-07-08 2010-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740451B (zh) * 2009-12-23 2011-12-07 广东志成华科光电设备有限公司 芯片分拣设备的顶针机构
CN102340981A (zh) * 2010-07-15 2012-02-01 雅马哈发动机株式会社 安装机
CN102340981B (zh) * 2010-07-15 2014-11-26 雅马哈发动机株式会社 安装机
CN102097349A (zh) * 2010-11-16 2011-06-15 嘉盛半导体(苏州)有限公司 用于半导体封装工艺的芯片卸载装置
CN102751225A (zh) * 2011-04-19 2012-10-24 台湾积体电路制造股份有限公司 用于较薄管芯处理的方法和装置
CN104425334B (zh) * 2013-09-09 2018-11-13 东芝存储器株式会社 半导体装置的制造方法以及半导体制造装置
CN104425334A (zh) * 2013-09-09 2015-03-18 株式会社东芝 半导体装置的制造方法以及半导体制造装置
CN105261584A (zh) * 2014-07-14 2016-01-20 株式会社迪思科 剥离方法
CN105261584B (zh) * 2014-07-14 2019-11-29 株式会社迪思科 剥离方法
CN106102340A (zh) * 2015-04-29 2016-11-09 巴伦电子有限公司 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
CN108364880B (zh) * 2017-01-26 2022-03-29 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108666257A (zh) * 2017-03-31 2018-10-16 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
CN108666257B (zh) * 2017-03-31 2021-03-09 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
CN109216248A (zh) * 2017-06-30 2019-01-15 东和株式会社 工件搬送装置、工件搬送法、电子零件的制造装置及制法
CN107871703A (zh) * 2017-10-27 2018-04-03 德淮半导体有限公司 晶圆加工装置及其加工方法
CN111739818A (zh) * 2019-03-25 2020-10-02 捷进科技有限公司 半导体制造装置以及半导体器件的制造方法
CN112750745A (zh) * 2019-10-29 2021-05-04 佳能特机株式会社 基板剥离装置、基板处理装置以及基板剥离方法
CN112750745B (zh) * 2019-10-29 2023-07-25 佳能特机株式会社 基板剥离装置、基板处理装置以及基板剥离方法

Also Published As

Publication number Publication date
US20070275544A1 (en) 2007-11-29
TW200802632A (en) 2008-01-01
KR101405768B1 (ko) 2014-06-10
KR20070113109A (ko) 2007-11-28
US20100055878A1 (en) 2010-03-04
JP2007317748A (ja) 2007-12-06
KR101360635B1 (ko) 2014-02-07
US8703583B2 (en) 2014-04-22
KR20130083872A (ko) 2013-07-23
US7629231B2 (en) 2009-12-08
JP5054933B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
CN101079374A (zh) 半导体装置的制造方法
CN1198327C (zh) 半导体衬底夹具和半导体器件的制造方法
CN1669379A (zh) 零件插入头装置、零件插入装置以及零件插入方法
CN1143394C (zh) 剥离方法、溥膜器件的转移方法和薄膜器件
CN1218392C (zh) 半导体器件
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1612322A (zh) 半导体集成电路器件的制造方法
CN1160800C (zh) 薄膜器件的剥离方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1123915C (zh) 半导体制品的制造方法
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1278402C (zh) 电子器件的封装方法及电子器件封装体
CN1234111C (zh) 装配磁头臂组件的方法和装置
CN1124369C (zh) 阳极化处理设备和与该设备有关的方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1646282A (zh) 脆性材料基板的分断方法以及采用该方法的分断装置
CN1826844A (zh) 焊球搭载方法及焊球搭载装置
CN1470890A (zh) 偏振片粘合方法及装置
CN1564730A (zh) 基板分离装置及相关方法
CN1068443A (zh) 半导体基体材料的制作方法
CN1897219A (zh) 转移方法
CN1222026C (zh) 凸起形成装置和方法
CN1905364A (zh) 压电振子及其制法、含振子的振荡器、电子单元和电波表
CN1744398A (zh) 半导体激光装置及其制造方法
CN1400854A (zh) 电子器件及其制造方法和设计方法、电路基板以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication