CN106102340A - 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件 - Google Patents

利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件 Download PDF

Info

Publication number
CN106102340A
CN106102340A CN201610251582.XA CN201610251582A CN106102340A CN 106102340 A CN106102340 A CN 106102340A CN 201610251582 A CN201610251582 A CN 201610251582A CN 106102340 A CN106102340 A CN 106102340A
Authority
CN
China
Prior art keywords
circuit board
pcb
printed circuit
nude film
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610251582.XA
Other languages
English (en)
Inventor
姜义硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BALUN ELECTRONIC Co Ltd
Barun Electronics Co Ltd
Original Assignee
BALUN ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BALUN ELECTRONIC Co Ltd filed Critical BALUN ELECTRONIC Co Ltd
Publication of CN106102340A publication Critical patent/CN106102340A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片堆叠，详细而言，涉及一种利用印刷电路板的多裸片堆叠方法及利用这种方法制作的半导体封装件，在安装了芯片的印刷电路板的下面附着安装于另一印刷电路板的芯片而进行芯片堆叠。本发明的半导体封装件具有在安装于第二印刷电路板的裸片(Die)上层叠第一印刷电路板的结构，包括：第二印刷电路板；安装于所述第二印刷电路板的第二裸片及第二部件；层叠于所述第二裸片的第一印刷电路板；安装于所述第一印刷电路板的第一裸片及第一部件；包围所述第一裸片的第一成型部；以及包围所述第二印刷电路板的第二成型部。

Description

利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
技术领域
本发明涉及芯片堆叠，详细而言，涉及一种利用印刷电路板的多裸片堆叠方法及利用这种方法制作的半导体封装件，在安装了芯片的印刷电路板的下面附着安装于另一印刷电路板的芯片而进行芯片堆叠。
背景技术
SIP(system in package，系统级封装)是指以个别的芯片体现多个模块后，连无源元件也一次性结合于单一封装件的系统。包括微处理器在内，是以多个芯片构成的一种多芯片模块(MCM:Multi Chip Module)之一。
SIP具有开发期间短、费用低廉、多品种少量生成容易、收率高的优点。在单一封装件上体现多种不同技术与不同种类部件，从这点而言，SIP与芯片系统(SoC:System On Chip)相区别，从为了单独系统而开发这点而言，与功能不同的多个芯片实现封装的多芯片模块(MCM)相区别。
图1作为表示SIP的图，图示了以个别芯片体现的模块，即，把裸片(Die)层叠(stacking)于印刷电路板上的结构。
如果参照图1，在印刷电路板(PCB)1上层叠有多个裸片2，各裸片2通过引线3与基板1电连接。当在裸片2上层叠不同裸片2时，利用DAF(DieAttach Film，裸片贴装薄膜)带4进行附着。
图1的(a)表示了以台阶形态层叠(stair stacking)裸片，(b)表示了以Z字形形态层叠(zigzag stacking)裸片的情形，(c)表示了恒定地层叠(samestacking)裸片的情形。
图2表示了在基板1上层叠的裸片的俯视图。
如果参照图2，在基板1上安装有第一裸片2a，在第一裸片2a上层叠有第二裸片2b。
第一裸片2a通过第一引线3a而与基板1电连接，第二裸片2b通过第二引线3b而与基板1电连接。裸片2的接合垫5在裸片2的外壳上形成，在四边形结构中，最多在与4面相应的外壳方向上配置有接合垫5。
但是，如图3所示，当要设计的基板1的大小较小且需要安装多个部件时，在基板1上配置部件并不容易。
特别是当裸片2a的大小较大且接合垫5配置于四周时，存在的问题是，层叠其它裸片2b并在基板1上安装部件而设计半导体封装件是相当困难的。
现有技术文献
专利文献
韩国专利第10-1349591号
发明内容
本发明正是为了解决如上所述的问题而研发的，本发明的目的是使得即使要设计的制品的大小较大，也不难配置多个部件。
本发明的另一目的是使得即使在安装了大小较大且接合垫配置于四周的裸片的情况下，也能够容易地对其它裸片及表面贴装型部件进行配置设计。
为此，本发明的多裸片堆叠方法作为利用印刷电路板的多裸片堆叠方法，包括：在第一印刷电路板的上面安装第一部件及第一裸片(Die)的步骤；在所述第一裸片与所述第一印刷电路板间进行引线接合的步骤；为了固定所述引线而在所述第一裸片周边进行成型处理的步骤；把所述第一印刷电路板的下面附着于设置在晶圆环的DAF带，把所述第一印刷电路板固定于所述晶圆环的步骤；把固定于所述晶圆环的第一印刷电路板截断成恒定大小的步骤；在第二印刷电路板的上面安装第二裸片的步骤；在所述第二裸片与所述第二印刷电路板间进行引线接合的步骤；在所述第二印刷电路板的第二裸片上层叠所述截断成恒定大小的第一印刷电路板的步骤；在所述层叠的第一印刷电路板与所述第二印刷电路板间进行引线接合的步骤；在所述第二印刷电路板上进行成型处理的步骤；把所述成型处理的第二印刷电路板截断成恒定大小的步骤；对所述截断成恒定大小的第二印刷电路板的圆形部分进行修整的步骤。
另外，本发明的半导体封装件具有在安装于第二印刷电路板的裸片(Die)上层叠第一印刷电路板的结构。
另外，本发明的半导体封装件包括：第二印刷电路板；安装于所述第二印刷电路板的第二裸片及第二部件；层叠于所述第二裸片的第一印刷电路板；安装于所述第一印刷电路板的第一裸片及第一部件；包围所述第一裸片的第一成型部；包围所述第二印刷电路板的第二成型部。
综上所述，当要设计的制品的大小较小且需要安装多个部件时，如果使用本发明的芯片堆叠方法，则具有可以毫无困难地进行部件配置的效果。
另外，当在印刷电路板上安装有大小较大且接合垫配置于四周的裸片时，具有能够容易地对其它裸片及表面贴装型部件进行配置设计的效果。
另外，由于是使用印刷电路板进行芯片堆叠的结构，因而具有能够比设计为普通半导体FAB(Fabrication)更节省费用的效果。
附图说明
图1是表示在印刷电路板上层叠(stacking)裸片(Die)的结构的图。
图2是在印刷电路板上层叠裸片的结构的俯视图。
图3是在大小较小的印刷电路板上层叠配置有4方向接合垫的裸片的结构的俯视图。
图4是表示制作本发明的第一印刷电路板的形态的图。
图5是表示本发明的半导体封装件中第一印刷电路板的层叠结构的图。
图6是表示本发明的半导体封装件的图。
符号说明
10－第一印刷电路板(PCB)，10a－第二印刷电路板，12－DAF带，20－第一裸片，20a－第二裸片，22－引线，24－第一部件，30－第一成型部，40－第二成型部。
具体实施方式
下面参照附图，详细说明本发明的实施例。通过以下的详细说明，本发明的构成及其作用效果将为明确。
在本发明的详细说明之前，需要指出的是，对于相同的构成要素，即使表示于不同的附图上，也尽可能标识为相同的符号，对于公知的构成，当判断认为可能混淆本发明要旨时，省略具体的说明。
本发明是利用印刷电路板体现多裸片堆叠，图4表示了制作用于本发明的多裸片堆叠的印刷电路板(第一印刷电路板)的形态。
另外，图5表示了由本发明的多裸片堆叠制作的半导体封装件中第一印刷电路板的层叠结构，图6表示了由本发明的多裸片堆叠制作完成的半导体封装件。
如果参照图4至6，首先，制作将用于本发明的多裸片堆叠的第一印刷电路板的层叠结构。
第一印刷电路板10的层叠结构如图5所示构成。
在第一印刷电路板10上，通过DAF(Die Attach Film)带12安装有第一裸片20，通过表面贴装技术(SMT)安装有第一部件24。
第一裸片20与第一印刷电路板10通过引线接合而电连接，为了引线22的固定及保护，在第一裸片20周边形成有第一成型部30。
然后，制作第二印刷电路板10a的层叠结构，连接第一印刷电路板10与第二印刷电路板10a，制作本发明的半导体封装件。
半导体封装件的层叠结构如图6所示构成。
在第二印刷电路板10a上，通过DAF带12安装有第二裸片20a，第二裸片20a与第二印刷电路板10a通过引线接合而电连接。
在第二裸片20a上安装有第一印刷电路板10，构成利用了印刷电路板的多裸片堆叠结构，第一印刷电路板10与第二印刷电路板10a通过引线接合而电连接。
第二印刷电路板10a被第二成型部40包围，第二裸片20a与第二印刷电路板10a间的引线、第一印刷电路板10与第二印刷电路板10a间的引线被固定及保护，第一印刷电路板10上安装的第一部件24也可以受到保护。
在图6中，虽然是在第二印刷电路板10a上只安装有第二裸片20a的结构，但如第一印刷电路板10的层叠结构那样，可以通过表面贴装技术安装有部件(第二部件)。
具体说明如此制作利用了印刷电路板的多裸片堆叠结构的半导体封装件的过程。
首先，准备第一印刷电路板10，在其上面按芯片为单位，安装第一部件24及第一裸片20。
第一部件24作为电阻、电容器等无源元件，利用表面贴装技术(SMT)安装于第一印刷电路板10。
第一裸片20由晶圆级封装技术制作。晶圆级封装技术是在晶圆状态下一次性执行封装工序后截断芯片而制造成品的技术。该技术用于以晶圆状态内置的板上芯片(COB:Chip On Board)型半导体封装件的制造。
第一裸片20利用DAF带12附着于第一印刷电路板10后，通过引线接合而与第一印刷电路板10电连接。
然后，为了固定引线接合，在第一裸片20周边涂布树脂系物质，执行成型处理(EMC porting)。
如上所述，安装了第一裸片20及第一部件24的第一印刷电路板10完成后，如图4的(a)所示，把第一印刷电路板10固定于晶圆环50。在晶圆环(wafer ring)50上设置DAF带12，把第一印刷电路板10的下面附着于DAF带12，把第一印刷电路板10固定于晶圆环50。
然后，如图4的(b)所示，按恒定大小，即按芯片为单位，截断(sawing)第一印刷电路板10，如图5所示，制作芯片单位的第一印刷电路板10。
利用相同的方法，在第二印刷电路板10a的上面，在各芯片单位上安装第二裸片20a及第二部件(图中未示出)，在第二裸片20a与第二印刷电路板10a间进行引线接合。
然后，在第二印刷电路板10a的第二裸片20a上，层叠按以芯片为单位截断的第一印刷电路板10。
把按芯片单位截断的第一印刷电路板10层叠于第二印刷电路板10a后，在第一印刷电路板10与第二印刷电路板10a间也可以执行引线接合。
接着，在整个第二印刷电路板10a上涂布树脂系物质等，执行成型处理。
按恒定大小，即，按制品(芯片)为单位，把成型处理的第二印刷电路板10a截断，对按芯片为单位截断的第二印刷电路板10a的圆角部分进行修整(route)，完成半导体封装件。
以上的说明只不过是举例说明本发明，本发明所属技术领域的技术人员可以在不超出本发明的技术思想的范围内进行多样变形。
因此，本发明的说明中公开的实施例并非限定本发明。本发明的范围应根据以下权利要求书解释，处于与其均等范围内的所有技术也应解释为包含于本发明的范围。

Claims (7)

1.一种利用印刷电路板的多裸片堆叠方法，其特征在于，包括：
在第一印刷电路板的上面安装第一部件及第一裸片的步骤；
在所述第一裸片与所述第一印刷电路板间进行引线接合的步骤；
为了固定所述引线而在所述第一裸片周边进行成型处理的步骤；
把所述第一印刷电路板的下面附着于设置在晶圆环的DAF带，把所述第一印刷电路板固定于所述晶圆环的步骤；
把固定于所述晶圆环的第一印刷电路板截断成恒定大小的步骤；
在第二印刷电路板的上面安装第二裸片的步骤；
在所述第二裸片与所述第二印刷电路板间进行引线接合的步骤；
在所述第二印刷电路板的第二裸片上层叠所述截断成恒定大小的第一印刷电路板的步骤；
在所述层叠的第一印刷电路板与所述第二印刷电路板间进行引线接合的步骤；
在所述第二印刷电路板上进行成型处理的步骤；
把所述成型处理的第二印刷电路板截断成恒定大小的步骤；
对所述截断成恒定大小的第二印刷电路板的圆角部分进行修整的步骤。
2.根据权利要求1所述的利用印刷电路板的多裸片堆叠方法，其特征在于，
还包括在所述第二印刷电路板的上面安装第二部件的步骤。
3.根据权利要求1或2所述的利用印刷电路板的多裸片堆叠方法，其特征在于，
所述第一部件及第二部件利用表面贴装技术，分别安装于所述第一印刷电路板及第二印刷电路板的上面，所述第一裸片及第二裸片利用DAF带安装于所述第一印刷电路板及第二印刷电路板的上面。
4.一种半导体封装件，其特征在于，
在安装于第二印刷电路板的裸片上层叠第一印刷电路板。
5.根据权利要求4所述的半导体封装件，其特征在于，
通过附着于所述第一印刷电路板的下面的DAF带，安装于所述第二印刷电路板的裸片与所述第一印刷电路板进行附着。
6.根据权利要求4所述的半导体封装件，其特征在于，
在所述第一印刷电路板上安装有裸片及各种部件。
7.一种半导体封装件，其特征在于，包括：
第二印刷电路板；
安装于所述第二印刷电路板的第二裸片及第二部件；
层叠于所述第二裸片的第一印刷电路板；
安装于所述第一印刷电路板的第一裸片及第一部件；
包围所述第一裸片的第一成型部；
包围所述第二印刷电路板的第二成型部。
CN201610251582.XA 2015-04-29 2016-04-21 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件 Pending CN106102340A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150060415A KR101685545B1 (ko) 2015-04-29 2015-04-29 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
KR10-2015-0060415 2015-04-29

Publications (1)

Publication Number Publication Date
CN106102340A true CN106102340A (zh) 2016-11-09

Family

ID=57528097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610251582.XA Pending CN106102340A (zh) 2015-04-29 2016-04-21 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件

Country Status (3)

Country Link
KR (1) KR101685545B1 (zh)
CN (1) CN106102340A (zh)
TW (1) TWI595617B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178457A (zh) * 2016-11-17 2019-08-27 株式会社新川 安装头

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905140A (zh) * 2005-07-29 2007-01-31 矽品精密工业股份有限公司 图像传感器封装件及其所用的光学玻璃与加工方法
TW200715430A (en) * 2005-10-05 2007-04-16 Advanced Semiconductor Eng Chip package structure and method of fabricating the same
CN101079374A (zh) * 2006-05-23 2007-11-28 株式会社瑞萨科技 半导体装置的制造方法
CN101136398A (zh) * 2004-12-02 2008-03-05 日月光半导体制造股份有限公司 多晶片的封装结构
CN101150118A (zh) * 2006-09-21 2008-03-26 株式会社瑞萨科技 半导体装置
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
KR20080068299A (ko) * 2007-01-18 2008-07-23 엘지이노텍 주식회사 반도체 모듈 및 그 제조방법
CN101866915A (zh) * 2009-04-15 2010-10-20 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
KR101349591B1 (ko) 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US9230898B2 (en) * 2009-08-17 2016-01-05 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101483553B1 (ko) * 2013-09-06 2015-01-21 주식회사 바른전자 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136398A (zh) * 2004-12-02 2008-03-05 日月光半导体制造股份有限公司 多晶片的封装结构
CN1905140A (zh) * 2005-07-29 2007-01-31 矽品精密工业股份有限公司 图像传感器封装件及其所用的光学玻璃与加工方法
TW200715430A (en) * 2005-10-05 2007-04-16 Advanced Semiconductor Eng Chip package structure and method of fabricating the same
CN101079374A (zh) * 2006-05-23 2007-11-28 株式会社瑞萨科技 半导体装置的制造方法
CN101150118A (zh) * 2006-09-21 2008-03-26 株式会社瑞萨科技 半导体装置
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
KR20080068299A (ko) * 2007-01-18 2008-07-23 엘지이노텍 주식회사 반도체 모듈 및 그 제조방법
CN101866915A (zh) * 2009-04-15 2010-10-20 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178457A (zh) * 2016-11-17 2019-08-27 株式会社新川 安装头
CN110178457B (zh) * 2016-11-17 2020-10-30 株式会社新川 安装头
US11302666B2 (en) 2016-11-17 2022-04-12 Shinkawa Ltd. Mounting head

Also Published As

Publication number Publication date
TW201639097A (zh) 2016-11-01
KR20160128684A (ko) 2016-11-08
KR101685545B1 (ko) 2016-12-12
TWI595617B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US20180242455A1 (en) 3-d stacking of active devices over passive devices
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
CN106169466A (zh) 半导体封装组件及其制造方法
US7795073B2 (en) Method for manufacturing stack package using through-electrodes
TWI481001B (zh) 晶片封裝結構及其製造方法
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
KR102001880B1 (ko) 적층 패키지 및 제조 방법
CN102646663B (zh) 半导体封装件
EP2797113A1 (en) Electrical system and core module thereof
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
US20220115356A1 (en) Fan-out encapsulation structure and encapsulation method for chip
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
US9153530B2 (en) Thermal enhanced high density flip chip package
CN102176450B (zh) 高密度系统级封装结构
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
US9024452B2 (en) Semiconductor package comprising an interposer and method of manufacturing the same
US20120212917A1 (en) Three-Dimensional Stack Structure Of Wafer Chip Using Interposer
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
US10290589B2 (en) Folding thin systems
CN106102340A (zh) 利用印刷电路板的多裸片堆叠方法及利用其的半导体封装件
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same
CN102157502B (zh) 系统级封装结构
CN111128918B (zh) 一种芯片封装方法及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161109

WD01 Invention patent application deemed withdrawn after publication