CN111128918B - 一种芯片封装方法及芯片 - Google Patents

一种芯片封装方法及芯片 Download PDF

Info

Publication number
CN111128918B
CN111128918B CN201911412061.8A CN201911412061A CN111128918B CN 111128918 B CN111128918 B CN 111128918B CN 201911412061 A CN201911412061 A CN 201911412061A CN 111128918 B CN111128918 B CN 111128918B
Authority
CN
China
Prior art keywords
chip
packaging
plastic package
package
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201911412061.8A
Other languages
English (en)
Other versions
CN111128918A (zh
Inventor
刘昭麟
邢广军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Senspil Electronic Technology Co ltd
Original Assignee
Shandong Senspil Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Senspil Electronic Technology Co ltd filed Critical Shandong Senspil Electronic Technology Co ltd
Priority to CN201911412061.8A priority Critical patent/CN111128918B/zh
Publication of CN111128918A publication Critical patent/CN111128918A/zh
Application granted granted Critical
Publication of CN111128918B publication Critical patent/CN111128918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了提供一种芯片封装方法及芯片，在基板上贴敷粘性带，将待封装芯片以正面朝下倒扣放置在粘性带上；对封装芯片四周进行塑封，将芯片背面磨平，使芯片背面与塑封顶面平齐；去除基板和粘性带，形成芯片正面和背面均裸露、四周设有第一塑封的封装体；通过芯片正背面直接裸露的封装方式，降低了腔体式封装结构的体积，提高信号传输效率和速度，并可集成于传统IC封装、FOWLP、FIWLP、SIP等封装类型之中，芯片上下裸露的方式加大了芯片的散热面积，提高了组件及组件间的散热性能。

Description

一种芯片封装方法及芯片
技术领域
本申请涉及一种芯片封装方法及芯片。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术，并不必然构成现有技术。
在芯片封装时，对具有特殊封装要求的芯片需要进行定制化设计，特别是传感器类的封装，芯片封装一般都不采用传统IC的封装形式，而采用传感器芯片功能部分或整体芯片裸露的腔体式封装，这种封装的优点在于可以直接将传感器芯片裸露在特殊模具制定的型腔中，将电路连接作用的芯片使用塑封料半包裹或者直接裸露在空气中，能够最佳的发挥传感器芯片的性能。
发明人发现，上述的腔体式封装体需要以载板为支撑，通过几种不同的材质(芯片贴片胶水、芯片、焊丝)将芯片和线路进行联通，然后使用特殊的模具填充塑封料将芯片部分包裹或者整体裸露在空气中，这些材料的堆叠组装使整个塑封体与芯片的体积比远远大于1:1，不利于器件间信号的高效率传输，而且占用了较大的空间，整体的体积和厚度无法做到最优化，封装体散热能力有较大的局限性，间接的影响了产品的性能和未来封装小、快、灵的大趋势。
发明内容
本申请的目的是针对现有技术存在的缺陷，提供一种芯片封装方法及芯片，通过芯片正背面直接裸露的封装方式，降低了腔体式封装结构的体积，提高信号传输效率和速度，并可集成于传统IC封装、FOWLP、FIWLP、SIP等封装类型之中，芯片上下裸露的方式加大了芯片的散热面积，提高了组件及组件间的散热性能。
本申请的第一目的是提供一种芯片封装方法，采用以下技术方案：
在基板上贴敷粘性带，将待封装芯片以正面朝下倒扣放置在粘性带上；
对封装芯片四周进行塑封，将芯片背面磨平，使芯片背面与塑封顶面平齐；
去除基板和粘性带，形成芯片正面和背面均裸露、四周设有第一塑封的封装体。
进一步地，当封装体应用于IC封装时，在第一塑封的上方、芯片正面一侧进行再布线(RDL，redistribution layer)，实现新的电路layer，在芯片与layer布线区之间打线，对封装体上方进行二次塑封，形成第二塑封结构。
进一步地，所述第二塑封对芯片正面裸露部分进行部分遮挡形成窗口结构，或第二塑封对芯片正面裸露部分无遮挡形成敞开式结构。
进一步地，当封装体应用于FOWLP、FIWLP封装之中时，在封装体对应芯片正面一侧依次进行二次塑封和三次塑封，形成第二塑封结构和第三塑封结构，所述第三塑封远离第二塑封的一侧设有载板，所述第二塑封与第三塑封进行RDL布线，芯片正面依次通过金属导体、RDL导线、金属导体后与载板外部的金属球导通。
进一步地，在进行二次塑封时，塞入第一金属导体，使其与芯片正面导通；在进行三次塑封前，在第二塑封的顶部进行RDL布线；在进行三次塑封时，塞入第二金属导体，使第二金属导体依次通过RDL导线、第一金属导体后与芯片正面导通。
进一步地，当封装体应用于SIP系统级封装时，在SIP系统级封装中与其他元器件通过线路互联。
进一步地，所述芯片的正面和背面裸露部分均通过线路与外部其他元器件互联。
进一步地，在芯片上方堆叠第二芯片，在第一塑封上方布设载板，在芯片、第二芯片和载板三者之间相互打线，载板远离芯片的一端设有端点，用于引出芯片和第二芯片的信号；在载板、芯片和第二芯片的上方进行二次塑封，形成第二塑封结构。
进一步地，所述载板上方部分进行二次塑封，所述端点位于第二塑封外。
本申请的第二目的是提供一种芯片，采用以下技术方案：
所述芯片利用如上所述的芯片封装方法进行封装。
与现有技术相比，本申请具有的优点和积极效果是：
将芯片倒装在贴有粘性Tape的载板上，为封装体形成支撑整个架构，使用特殊模具中进行塑封，使芯片体四周被塑封料包裹，去除载板和粘性Tape形成芯片上下裸露的封装体；可根据具体应用需要，采用CMP工艺将背面磨平，使封装体背面光滑且无高度差，方便贴装，使芯片背面直接接触系统板，提高散热性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本申请实施例1中封装体的结构示意图；
图2为本申请实施例1中封装体的制作过程示意图；
图3为本申请实施例1中封装体应用于IC封装的结构示意图；
图4为本申请实施例1中封装体应用于FOWLP、FIWLP的结构示意图；
图5为本申请实施例1中封装体应用于SIP的结构示意图；
图6为本申请实施例1中封装体进行多层芯片堆叠的结构示意图。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步地说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合；
为了方便叙述，本申请中如果出现“上”、“下”、“左”、“右”字样，仅表示与附图本身的上、下、左、右方向一致，并不对结构起限定作用，仅仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本申请的限制。
正如背景技术中所介绍的，现有技术中腔体式封装体需要以载板为支撑，通过几种不同的材质将芯片和线路进行联通，然后使用特殊的模具填充塑封料将芯片部分包裹或者整体裸露在空气中，这些材料的堆叠组装使整个塑封体与芯片的体积比远远大于1:1，不利于器件间信号的高效率传输，而且占用了较大的空间，整体的体积和厚度无法做到最优化，封装体散热能力有较大的局限性，间接的影响了产品的性能和未来封装小、快、灵的大趋势，针对上述技术问题，本申请提出了一种芯片封装方法及芯片。
实施例1
本申请的一种典型的实施方式中，如图1-图6所示，提出了一种芯片封装方法。
将芯片嵌入塑封中，芯片上下表面完全裸露，构成封装体结构，如图1所示；所述的芯片可以为IC硅片、Sensor、PV太阳能芯片、Interposer、Metal、PowerIC等。
具体的，如图2所示，所述封装体的制作过程如下：
在基板上贴敷粘性带Tape，将待封装芯片以正面朝下倒扣放置在粘性带上Tape上；
使用模具对封装芯片四周进行塑封，采用CMP工艺将芯片背面磨平，使芯片背面与塑封顶面平齐；
去除基板和粘性带Tape，形成芯片正面和背面均裸露、四周设有第一塑封的封装体结构。
可以理解的是，将芯片倒装在贴有粘性Tape的载板上，为封装体形成支撑整个架构，使用特殊模具中进行塑封，使芯片体四周被塑封料包裹，去除载板和粘性Tape形成芯片上下裸露的封装体；可根据具体应用需要，采用CMP工艺将背面磨平，使封装体背面光滑且无高度差，方便贴装，使芯片背面直接接触系统板，提高散热性能。
进一步地，当封装体应用于IC封装时，在第一塑封的上方、芯片正面一侧进行layer布线，在芯片与layer布线区之间打线，对封装体上方进行二次塑封，形成第二塑封结构；如图3所示，所述第二塑封对芯片正面裸露部分进行部分遮挡形成窗口结构，或第二塑封对芯片正面裸露部分无遮挡形成敞开式结构；
所述的窗体结构和图3中所示的敞开式腔体结构，在对结构进行保护的同时，不影响芯片的感应性能。
进一步地，当封装体应用于FOWLP、FIWLP封装之中时，在封装体对应芯片正面一侧依次进行二次塑封和三次塑封，形成第二塑封结构和第三塑封结构，所述第三塑封远离第二塑封的一侧设有载板，所述第二塑封与第三塑封进行RDL布线，芯片正面依次通过金属导体、RDL导线、金属导体后与载板外部的金属球导通；如图4所示，在进行二次塑封时，塞入第一金属导体，使其与芯片正面导通；在进行三次塑封前，在第二塑封的顶部进行RDL布线；在进行三次塑封时，塞入第二金属导体，使第二金属导体依次通过RDL导线、第一金属导体后与芯片正面导通；
所述的金属导体可以采用铜或其他金属，所述的金属球可以采用锡球。
进一步地，当封装体应用于SIP系统级封装时，在SIP系统级封装中与其他元器件通过线路互联；如图5所示，所述芯片的正面和背面裸露部分均通过线路与外部其他元器件互联。
进一步地，在进行多层芯片堆叠时，在芯片上方堆叠第二芯片，在第一塑封上方布设载板或RDL布线，在芯片、第二芯片和载板三者之间相互打线，载板远离芯片的一端设有端点，用于引出芯片和第二芯片的信号；如图6所示，在载板、芯片和第二芯片的上方进行二次塑封，形成第二塑封结构。
需要特别指出的是，上述塑封过程中，采用的塑封料可以根据需求进行选择，满足芯片对形成塑封结构后的性质需求即可。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种芯片封装方法，其特征在于，包括以下步骤：
在基板上贴敷粘性带，将待封装芯片以正面朝下倒扣放置在粘性带上；
对封装芯片四周进行塑封，将芯片背面磨平，使芯片背面与塑封顶面平齐；
去除基板和粘性带，形成芯片正面和背面均裸露、四周设有第一塑封的封装体；当封装体应用于IC封装时，在第一塑封的上方、芯片正面一侧进行再布线，实现新的电路layer，在芯片与layer布线区之间打线，对封装体上方进行二次塑封，形成第二塑封结构；
第二塑封对芯片正面裸露部分进行部分遮挡形成窗口结构，或第二塑封对芯片正面裸露部分无遮挡形成敞开式结构；
当封装体进行多层芯片堆叠时，在芯片上方堆叠第二芯片，在第一塑封上方布设载板，在芯片、第二芯片和载板三者之间相互打线，载板远离芯片的一端设有端点，用于引出芯片和第二芯片的信号；在载板、芯片和第二芯片的上方进行二次塑封，形成第二塑封结构；所述载板上方部分进行二次塑封，所述端点位于第二塑封外。
2.如权利要求1所述的芯片封装方法，其特征在于，当封装体应用于FOWLP、FIWLP封装之中时，在封装体对应芯片正面一侧依次进行二次塑封和三次塑封，形成第二塑封结构和第三塑封结构，所述第三塑封远离第二塑封的一侧设有载板，所述第二塑封与第三塑封进行RDL布线，芯片正面依次通过金属导体、RDL导线、金属导体后与载板外部的金属球导通。
3.如权利要求2所述的芯片封装方法，其特征在于，在进行二次塑封时，塞入第一金属导体，使其与芯片正面导通；在进行三次塑封前，在第二塑封的顶部进行RDL布线；在进行三次塑封时，塞入第二金属导体，使第二金属导体依次通过RDL导线、第一金属导体后与芯片正面导通。
4.如权利要求1所述的芯片封装方法，其特征在于，当封装体应用于SIP系统级封装时，在SIP系统级封装中与其他元器件通过线路互联。
5.如权利要求4所述的芯片封装方法，其特征在于，所述芯片的正面和背面裸露部分均通过线路与外部其他元器件互联。
6.一种芯片，其特征在于，利用如权利要求1-5任一项所述的芯片封装方法进行封装。
CN201911412061.8A 2019-12-31 2019-12-31 一种芯片封装方法及芯片 Expired - Fee Related CN111128918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911412061.8A CN111128918B (zh) 2019-12-31 2019-12-31 一种芯片封装方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911412061.8A CN111128918B (zh) 2019-12-31 2019-12-31 一种芯片封装方法及芯片

Publications (2)

Publication Number Publication Date
CN111128918A CN111128918A (zh) 2020-05-08
CN111128918B true CN111128918B (zh) 2021-10-26

Family

ID=70506408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911412061.8A Expired - Fee Related CN111128918B (zh) 2019-12-31 2019-12-31 一种芯片封装方法及芯片

Country Status (1)

Country Link
CN (1) CN111128918B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435971B (zh) * 2020-10-09 2024-06-18 上海天马微电子有限公司 一种芯片封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097566A (zh) * 2015-07-01 2015-11-25 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出封装的制作方法
CN107611100A (zh) * 2016-07-12 2018-01-19 台湾积体电路制造股份有限公司 整合扇出型封装及其制造方法
CN107808872A (zh) * 2017-11-01 2018-03-16 无锡中微高科电子有限公司 一种腔体向下的球栅阵列塑料封装制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432130B2 (en) * 2006-01-27 2008-10-07 Freescale Semiconductor, Inc. Method of packaging semiconductor die without lead frame or substrate
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097566A (zh) * 2015-07-01 2015-11-25 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出封装的制作方法
CN107611100A (zh) * 2016-07-12 2018-01-19 台湾积体电路制造股份有限公司 整合扇出型封装及其制造方法
CN107808872A (zh) * 2017-11-01 2018-03-16 无锡中微高科电子有限公司 一种腔体向下的球栅阵列塑料封装制备方法

Also Published As

Publication number Publication date
CN111128918A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN101017786B (zh) 半导体封装的制造方法
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
KR100817091B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US7674640B2 (en) Stacked die package system
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
WO2011142581A2 (ko) 적층형 반도체 패키지
US20090302483A1 (en) Stacked die package
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
US20050287700A1 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN111128918B (zh) 一种芯片封装方法及芯片
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
CN101118901B (zh) 堆叠式芯片封装结构及其制程
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same
US20080237831A1 (en) Multi-chip semiconductor package structure
CN102157502B (zh) 系统级封装结构
CN104064612A (zh) 太阳能供电的ic芯片
CN210489610U (zh) 一种扇出形多芯片封装结构
KR20010063236A (ko) 적층 패키지와 그 제조 방법
CN103354226B (zh) 堆叠封装器件
US8105877B2 (en) Method of fabricating a stacked type chip package structure
US20120168929A1 (en) Low cost thermally enhanced hybrid bga and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211026