CN112435971B - 一种芯片封装结构及封装方法 - Google Patents

一种芯片封装结构及封装方法 Download PDF

Info

Publication number
CN112435971B
CN112435971B CN202011072397.7A CN202011072397A CN112435971B CN 112435971 B CN112435971 B CN 112435971B CN 202011072397 A CN202011072397 A CN 202011072397A CN 112435971 B CN112435971 B CN 112435971B
Authority
CN
China
Prior art keywords
layer
chip
packaging
rewiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011072397.7A
Other languages
English (en)
Other versions
CN112435971A (zh
Inventor
林柏全
席克瑞
周一安
王林志
贾振宇
欧阳珺婷
秦锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202011072397.7A priority Critical patent/CN112435971B/zh
Publication of CN112435971A publication Critical patent/CN112435971A/zh
Application granted granted Critical
Publication of CN112435971B publication Critical patent/CN112435971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种芯片封装结构及封装方法，该芯片封装结构包括：基板封装结构和立体封装结构；基板封装结构包括重布线层、封装芯片和第一塑封层；封装芯片键合于重布线层的第一侧；第一塑封层设置于与重布线层第一侧相对的第二侧；第一塑封层填充重布线层和封装芯片之间的间隙，且封裹封装芯片和重布线层的侧壁；第一塑封层露出重布线层靠近第二侧的金属电极；立体封装结构包括立体结构和植球；立体结构内部包括多条金属走线；植球设置于立体结构的表面，与金属走线对应设置；植球与对应金属走线的第一端电连接；金属走线的第二端与对应的金属电极键合。本发明提供的技术方案，以实现成本较低的扇出型晶圆级封装。

Description

一种芯片封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片封装结构及封装方法。
背景技术
随着芯片的尺寸越来越趋于小型化，并且I/O数越来越多，芯片级封装已经不能满足I/O扇出的要求，扇出型晶圆级封装(Fan-Out Wafer Level Packaging，FOWLP)则可对晶圆级芯片尺寸封装技术的补充，扇出型晶圆级封装采用晶圆级薄膜技术，通过重布线层(Redistribution Layer，RDL)连接芯片和外部端子。
具体的，扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种I/O较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有如下特点：第一，I/O间距灵活，不依赖于芯片尺寸；第二，宽容以在重布线层中实现高密度布线；第三，产品良率提高、电性能及热性能良好等。
但是在扇出型晶圆级封装的植球工艺中，也即形成焊球凸块阵列时，植球尺寸较大，为了制作与植球尺寸相匹配的电极尺寸，需要制作多层重布线层以增大整个芯片的封装面积。但是若需要配合电子设备的整体结构，可能存在所需植球与芯片之间距离较大的问题，需要设置多层重布线层以提高整个封装结构的厚度尺寸以适配植球，使得整体封装制作成本较高。
发明内容
本发明实施例提供了一种芯片封装结构及封装方法，以实现成本较低的扇出型晶圆级封装。
第一方面，本发明实施例提供了一种芯片封装结构，包括：基板封装结构和立体封装结构；
所述基板封装结构包括重布线层、封装芯片和第一塑封层；所述封装芯片键合于所述重布线层的第一侧；所述第一塑封层设置于与所述重布线层所述第一侧相对的第二侧；所述第一塑封层填充所述重布线层和所述封装芯片之间的间隙，且封裹所述封装芯片和所述重布线层的侧壁；所述第一塑封层露出所述重布线层靠近所述第二侧的金属电极；
所述立体封装结构包括立体结构和植球；所述立体结构内部包括多条金属走线；所述植球设置于所述立体结构的表面，与所述金属走线对应设置；所述植球与对应所述金属走线的第一端电连接；所述金属走线的第二端与对应的所述金属电极键合。
第二方面，本发明实施例提供了一种芯片封装方法，包括：
形成封装芯片；
形成重布线层；所述封装芯片与所述重布线层的第一侧键合；
在与所述重布线层的所述第一侧相对的第二侧上形成第一塑封层；填充所述重布线层和所述封装芯片之间的间隙，且封裹所述封装芯片和所述重布线层的侧壁；
形成立体结构；所述立体结构内部包括多条金属走线；
将所述立体结构与所述重布线层的第二侧键合；所述金属走线的第二端与对应的所述金属电极电连接；
在所述立体结构的表面形成与所述金属走线对应的植球。
本发明中，整个芯片封装结构包括相互键合和基板封装结构和立体封装结构，其中，基板封装结构包括依次设置的封装芯片、重布线层和第一塑封层，重布线层与封装芯片键合，第一塑封层能够填充所述重布线层和所述封装芯片之间的间隙，并对封装芯片和重布线层的侧壁进行包裹，形成基板封装结构，第一塑封层露出重布线层上侧面的金属电极，立体封装结构包括立体结构和植球，立体结构内设置有与重布线层上侧面的金属电极对应的金属走线，金属走线的第一端连接对应金属电极，第二端连接对应的植球，立体结构有效提高了植球与金属电极之间的距离，有利于根据电子设备的形状设置相应的立体结构以连接对应的植球和金属电极，而不需要设置多层重布线层以减小植球和金属电极之间的距离，从而避免了多层重布线层成本较高的问题，本实施例提供的芯片封装结构仅需要设置至少一层重布线层以满足基板封装结构与立体封装结构键合精度即可，不需要设置多层重布线层垫高金属电极以与植球键合，而通过立体结构代替上述多层重布线层，节约了重布线层的设计，节约了芯片封装结构的制作成本。
附图说明
图1是现有技术中的一种芯片封装结构示意图；
图2是本发明实施例提供的一种芯片封装的结构示意图；
图3本发明实施例提供的另一种芯片封装的结构示意图；
图4是本发明实施例提供的一种立体结构的结构示意图；
图5是本发明实施例提供的另一种芯片封装的结构示意图；
图6是本发明实施例提供的一种芯片封装方法的流程示意图；
图7是本发明实施例提供的一种封装芯片的结构示意图；
图8是本发明实施例提供的一种基板封装结构的结构示意图；
图9是本发明实施例提供的一种立体结构的结构示意图；
图10是本发明实施例提供的另一种芯片封装结构的结构示意图；
图11是本发明实施例提供的另一种立体结构的结构示意图；
图12是本发明实施例提供的另一种封装芯片的结构示意图；
图13是本发明实施例提供的另一种封装芯片的结构示意图；
图14是本发明实施例提供的一种第一重布线层的结构示意图；
图15是本发明实施例提供的一种第二重布线层的结构示意图；
图16是本发明实施例提供的另一种第二重布线层的结构示意图；
图17是本发明实施例提供的另一种基板封装结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是现有技术中的一种芯片封装结构示意图，如图1所示，现有技术中，植球13’的尺寸与硅基半导体工艺形成的封装芯片11’相比，尺寸较大，并且植球13’需要与之尺寸相当的金属电极121’与之适配，则为了得到该尺寸较大的金属电极121’，往往需要在封装芯片11’上设置多层重布线层12’，上述多层重布线层12’依次增大金属电极121’设置，并在一定程度上拉开金属电极121’之间的距离，从而最终使得植球13’键合于芯片封装结构上，实现电子设备的面板级封装，但是封装芯片11’为晶圆级封装，植球13’的尺寸与封装芯片11’之间尺寸相差较大，需要设置数量较多的层叠设置的重布线层12’，增加了芯片封装的封装成本。
为解决上述问题，本本发明实施例提供了一种芯片封装结构，包括：基板封装结构和立体封装结构；
基板封装结构包括重布线层、封装芯片和第一塑封层；封装芯片键合于重布线层的第一侧；第一塑封层设置于与重布线层第一侧相对的第二侧；第一塑封层填充重布线层和封装芯片之间的间隙，且封裹封装芯片和重布线层的侧壁；第一塑封层露出重布线层靠近第二侧的金属电极；
立体封装结构包括立体结构和植球；立体结构内部包括多条金属走线；植球设置于立体结构的表面，与金属走线对应设置；植球与对应金属走线的第一端电连接；金属走线的第二端与对应的金属电极键合。
本发明实施例中，整个芯片封装结构包括相互键合和基板封装结构和立体封装结构，其中，基板封装结构包括依次设置的封装芯片、重布线层和第一塑封层，重布线层与封装芯片键合，第一塑封层能够填充重布线层和封装芯片之间的间隙，并对封装芯片和重布线层的侧壁进行包裹，形成基板封装结构，第一塑封层露出重布线层上侧面的金属电极，立体封装结构包括立体结构和植球，立体结构内设置有与重布线层上侧面的金属电极对应的金属走线，金属走线的第一端连接对应金属电极，第二端连接对应的植球，立体结构有效提高了植球与金属电极之间的距离，有利于根据电子设备的形状设置相应的立体结构以连接对应的植球和金属电极，而不需要设置多层重布线层以减小植球和金属电极之间的距离，从而避免了多层重布线层成本较高的问题，本实施例提供的芯片封装结构仅需要设置至少一层重布线层以满足基板封装结构与立体封装结构键合精度即可，不需要设置多层重布线层垫高金属电极以与植球键合，而通过立体结构代替上述多层重布线层，节约了重布线层的设计，节约了芯片封装结构的制作成本。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明实施例提供的一种芯片封装的结构示意图，如图2所示，芯片封装结构包括两个主要部分：基板封装结构1和立体封装结构2；其中基板封装结构1包括封装芯片11，以及依次设置于封装芯片11上的至少一层重布线层12和第一塑封层13。封装芯片11为包括裸芯片111的封装结构；每层重布线层12包括多个金属电极121，用于与封装芯片11的引脚进行键合，或者与其他层重布线层12的金属电极121电连接。本实施例中，重布线层12包括靠近封装芯片11的第一侧和远离封装芯片的与所述第一侧相对的第二侧，封装芯片11与重布线层12的第一侧键合，也即，封装芯片11与重布线层12的第一侧的金属电极121电连接。重布线层12可以为一层或多层，如图2所示，图2中示出了重布线层12设置了多层的情况，在远离封装芯片11的方向上，重布线层12可逐层增大金属电极121的尺寸以及金属电极121之间的间距，以防止封装芯片11尺寸过小无法适配对应的电子设备的问题。此外，如图3所示，图3本发明实施例提供的另一种芯片封装的结构示意图，也可以设置一层重布线层12，该层重布线层12通过金属电极121分别与其两侧的封装芯片11和立体封装结构2直接键合。重布线层12远离封装芯片11的一侧设置有第一塑封层13，对基板封装结构1进行封装，有效防止水氧入侵，第一塑封层13填充重布线层12和封装芯片11之间的间隙，并露出重布线层12的第二侧的金属电极121，使得重布线层12的第二侧能够与立体封装结构2键合。示例性的，如图2所示，当重布线层12设置有多层时，第一塑封层13能够填充最近一层重布线层12的金属电极121之间的间隙，如图3所示，当重布线层12设置有一层时，第一塑封层13能够填充重布线层12的金属电极121和封装芯片11之间的间隙，此外，第一塑封层13能够露出重布线层12的第二侧的金属电极，至少露出部分接触面以实现电连接。本实施例中，第一塑封层13还用于包覆封装芯片11和重布线层12的侧壁，第一塑封层13可以为聚酰亚胺、硅胶和环氧树脂中的至少一种，能够对整个封装芯片11和重布线层12进行全方位封裹和保护，有效防止外界水氧入侵至封装芯片11或重布线层12，并对整个基板封装结构1进行保护，避免刚性碰撞致使的封装芯片11失效或重布线层12断裂等，提高整个基板封装结构1的可靠性。
此外，本实施例还设置有立体封装结构2，立体封装结构2包括立体结构21，如图2和图3所示，立体结构21内部包括多条金属走线31，金属走线31贯穿整个立体结构21，具体的，金属走线31包括第一端和第二端，金属走线31的第一端露出立体结构21表面与基板封装结构1实现电连接，具体的，金属走线31的第一端与重布线层12靠近第二侧的金属电极121键合，例如，金属走线31的第一端与金属电极121可以一一对应连接，或者多个金属电极121连接同一金属走线31，或者多条金属走线连接同一金属电极121，本实施例对此不进行。金属走线31穿过所述立体结构21，并且金属走线31的第二端露出至立体结构21的另一侧的表面，立体结构21的另一侧表面上设置有与所述金属走线31的第二端对应连接的植球23。植球23具有引脚增多，但是引脚间距离较大的优点，能够提高电子设备的组装成品率，可选的，植球23的材料可以为锡、铜、镍、银锡铜合金或者锡基合金中的至少一种材料，包括但不限于此。本实施例中立体结构21和金属走线31的作用为改变植球23的设置位置。例如，参考图1，若植球13球直接与重布线层12线的金属电极121电键合，则植球13’位置相对固定，若要改变植球13要的位置，需要通过重布线层12线去调节，示例性的，若植球13’所需位置较高，则需要多层重布线层12位垫高植球13’的位置，多层重布线层12重需要增加较多的制作工序，且浪费重布线层12增的制作材料。参考图2和图3，本实施例中，通过在立体结构21中设置金属走线31，立体结构21能够垫高植球23，并且金属走线31能够连接植球23和重布线层12第二侧的金属电极121，植球23的位置可通过立体结构21的形状进行调节，金属走线31能够配合立体结构21形状和植球23的具体位置在立体结构21的内部延伸。
需要注意的是，本实施例中基板封装结构1和立体封装结构2各自采用独立制程制作，最后将基板封装结构1和立体封装结构2键合形成最终的芯片封装结构。使得基板封装结构1能够和不同的立体封装结构2键合，以适配不同的电子设备的外部整体结构，例如，当电子设备包括如图2所示的弯管形状部，并且弯管形状部内表面设置有多个与植球23连接的金属焊盘，则可将图2中的弯管形状的立体结构2与基板封装结构1键合，并将立体结构2与基板封装结构1形成的芯片封装结构设置于上述电子设备的弯管形状部。又例如，当电子设备包括圆柱部件，并且该圆柱部件内表面设置有多个与植球23连接的金属焊盘，如图4所示，图4是本发明实施例提供的一种立体结构的结构示意图，本实施例可将立体结构2设置为如图4所示的圆柱形，将图4中的立体结构2和图2中的基板封装结构1键合形成适用于圆柱部件的芯片封装结构。当然，同一立体封装结构2也可以与不同的基板封装结构1键合形成不同的芯片封装结构，以实现电子设备的不同功能和操作。本实施例中可使得各种基板封装结构1和各种立体封装结构2随意组合，实现更多不同种类的芯片封装结构，提高芯片封装结构的组合效率，加快芯片封装结构进程，并且若基板封装结构1或立体封装结构2出现故障，仅需将出现故障部分去除即可。若芯片封装结构的基板封装结构1和立体封装结构2采用同一制程，需要将整个芯片封装结构丢弃，本实施例将基板封装结构1和立体封装结构2分别制作，在一定程度上节省了制作成本。
可选的，立体结构21可以为图4所示的圆柱形，当然也可以为立方体形、长方体形、圆锥形、多棱锥形、多棱柱形或异形。立体结构21的具体形状可以根据电子设备的整体形状进行设置，植球23位置根据上述立体结构21和电子设备的焊盘位置进行设置，示例性的，如图4所示，当电子设备包括圆柱部件，并且圆柱部件的内顶面和内侧壁上形成有焊接芯片封装结构的焊盘，则将植球23对应焊盘位置设置于圆柱形的立体结构21的外侧壁和外顶面上。本实施例除了可以为上述圆柱形、长方体形、圆锥形、多棱锥形等规则形状之外，还可以为异形结构，例如图2所示的不规则弯管形，本实施例对立体结构21的具体形状进行限定。
可选的，立体结构21的材料可以包括环氧塑封料、聚酰亚胺和硅胶中的至少一种。上述有机高分子材料具有耐高温、耐低温、化学性质稳定且绝缘性能较佳，易于形成不同的立体形状，并设置相应的金属走线31，在较为密集的金属走线设置情况下，仍能保证较佳的绝缘性和稳定性。优选的，立体结构21的材料可以采用环氧塑封料，环氧塑封料是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料，环氧塑封料使得本实施例中立体结构21易于成型，质地坚硬，提高整个芯片封装结构的强度。
可选的，继续参考图2至图4，立体结构21内部可以形成有多条中空管道22；每条中空管道22设置有一条金属走线31。
本实施中，在立体结构21中形成金属走线31可通过多种工艺形成，可选的，可以通过3D打印工艺形成上述立体结构21，并在打印时为金属走线31预留出设置空间，也即，留出上述中空管道22，便于后续通过电镀工艺或化学镀工艺在上述中空管道22内形成金属走线31。3D打印(Three Dimension Printing，3DP)技术是指通过连续的物理层叠加，逐层增加材料来生成三维实体的技术，与传统的去除材料加工技术不同，其能够在每个物理层叠加过程中，精确控制各个膜层的尺寸，本实施例通过3D打印工艺形成的立体结构21精度较高，在每层膜层中均能对应制作上述中空管道22，并能够有效控制每个膜层的中空管道22的管径尺寸，提高立体结构21和中空管道22的尺寸精度。
除了上述3D打印工艺，本实施例还可以通过注塑等其他工艺形成上述立体结构21，例如，本实施例可首先固定各个走线31的位置，并固定立体结构21的模具的位置，通过注塑液态材料进入上述模具，待固化成型后形成包括上述中空管道22的立体结构21，实现过程简单，本实施例形成上述中空管道22的方法包括但不限于上述两种工艺。
继续参考图2，可选的，立体结构21可以为异形；立体结构21包括立体表面S1和平面表面S2；金属走线31的第二端设置于平面表面S2上；金属走线31的第一端设置于立体表面S1上；每相邻两条金属走线31的第一端之间的间距d1大于该相邻两条金属走线31的第二端之间的间距d2。
立体结构21至少包括一个表面平面S2，用于与平面型的基板封装结构1进行键合，此外，立体结构21还包括立体表面S1，金属走线31贯通立体结构21的立体表面S1和平面表面S2，具体的，金属走线31的第二端可以设置于平面表面S2上，用于与重布线层12第二侧的金属电极121电连接，金属走线31的第一端设置于立体表面S1，用于与电子设备的焊盘连接，本实施中立体结构21与电子设备整体形状相适配。本实施中在立体表面S1上形成了植球23，区别于传统的仅在重布线层12的平面上形成植球，立体表面S1上形成植球23能够有效适配电子设备的形状，有效节省重布线层12的设置层数，提高芯片封装结构的封装效率。
本实施例中，每相邻两条金属走线31的第一端之间的间距d1大于该相邻两条金属走线31的第二端之间的间距d2，也即，金属走线31由立体结构21的平面表面S2向立体表面S1延伸的过程中，逐渐趋于相互远离的趋势，从而增大相邻两个植球23之间的距离，提高电子设备的组装成品率，避免存在植球23无法与对应焊盘焊接，或者相邻植球23之间距离过近造成的短路情况。此外，金属走线31逐渐趋于相互远离的趋势能够减小重布线层12的层数设置，不需要通过多层重布线层12依次形成逐渐相互远离的金属电极121，有效节省多道重布线层12的布线工艺，提高芯片封装结构的封装效率。此外，立体表面S1的面积一般大于平面表面S2，便于布置更多的植球23，有利于引出更多的金属走线31，进而重布线层12可布置更多的金属电极121，提高芯片封装结构的封装集成度，使得电子设备开发更多的功能，提高用户体验。
可选的，如图5所示，图5是本发明实施例提供的另一种芯片封装的结构示意图，在沿金属走线31由第二端指向第一端的方向上，金属走线31的直径可以逐渐增大。
本实施例中，金属走线31可以为铜、铝、镍、金、银和钛中的一种材料或两种以上的组合材料，本实施例对此不进行特殊限定。在金属走线31的材料确定的基础上，若金属走线31的径向尺寸越大，金属走线31的阻抗值越小，所以在立体结构21的尺寸允许下，金属走线31的直径尺寸可尽可能较大，以降低金属走线31的阻抗值，减小芯片封装结构的传输功耗。本实施例中，因为基板封装结构1的尺寸有限，可设置金属走线31的第二端的直径较小，并与对应的金属电极121键合，而立体结构21的立体表面S1大于平面表面S2，植球尺寸和植球间距均较大，则金属走线31在由第二端指向第一端的方向上，直径尺寸逐渐增大，从而减小金属走线31的阻抗值。
可选的，继续参考图2，基板封装结构1可以包括多层重布线层12；每层重布线层12包括多个金属电极121；每相邻两层重布线层12之间设置有介电层14；每相邻两层重布线层12的金属电极121通过介电层14上的第一通孔电连接；在由封装芯片11指向第一塑封层13的方向上，第i+1层重布线层12的金属电极121的面积大于或等于第i层重布线层12的面积；i为大于或等于1的整数。
基板封装结构1可以包括多层重布线层12，如图2所示，图2中以3层重布线层12为例进行示意。每层重布线层12包括多个金属电极121，每相邻两层重布线层12之间设置有介电层14，用于实现相邻两层重布线层12之间的绝缘。并且因为每层重布线层12的多个金属电极121为独立块状结构，则重布线层12上铺设的介电层14还能够填充同层重布线层12中金属电极121之间的间隙，实现同层重布线层12中各个金属电极121之间的绝缘。可选的，金属电极121可以为铜、铝、镍、金、银和钛中的一种材料或两种以上的组合材料，本实施例对此不进行特殊限定。金属电极121可以采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺形成。可选的，介电层14的材料可以采用环氧树脂、硅胶、聚酰亚胺、氧化硅、磷硅玻璃及含氟玻璃中的至少一种材料，并可以采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺沉积形成。
在每次形成上述介电层14后，本实施例还需要通过刻蚀工艺在介电层14上形成第一通孔141。从而在介电层14后形成的重布线层12的金属电极121，可通过介电层14上的第一通孔141与介电层14之前的一层重布线层12的金属电极121电连接。
如图2所示，在由封装芯片11指向第一塑封层13的方向上，第i+1层重布线层12的金属电极121的面积大于或等于第i层重布线层12的面积，也即，多层重布线层12设置过程中，由重布线层12的第一侧指向第二侧，金属电极121的面积尺寸逐层增大，便于重布线层12的第二侧的金属电极121与立体封装结构2键合，提高封装质量。此外，由重布线层12的第一侧指向第二侧，金属电极121的间距尺寸可逐层增大，避免立体封装结构2的金属走线31发生短路问题。
继续参考图2，可选的，封装芯片11可以包括：裸芯片111；连接层112，设置于裸芯片111和重布线层12之间；连接层112能够连接裸芯片111与重布线层12内的金属电极121；第二塑封层113，设置于连接层112远离裸芯片111的一侧；第二塑封层113填充连接层112和裸芯片111之间的间隙，且露出连接层112。
封装芯片11可以将至少一颗裸芯片111进行封装，裸芯片111上设置有连接层112，连接层112设置于裸芯片111和重布线层12之间，能够将裸芯片111的引脚引出至重布线层12的金属电极121。封装芯片11还包括第二塑封层113，第二塑封层113能够填充连接层112和裸芯片111之间的间隙，并露出连接层112，使得连接层112与重布线层12连接，本实施例在进行基板封装结构1的封装之前，首先形成包覆裸芯片111的封装芯片11，对裸芯片111进行第一级保护，有效防止裸芯片111因水氧入侵或刚性碰撞而失效，结合基板封装结构1的第一塑封层13的第二级保护，进一步增强整个芯片封装结构的可靠性。
继续参考图2，可选的，重布线层12可以包括至少一层第一重布线层12a和至少一层第二重布线层12b；第一重布线层12a设置于第二重布线层12b和封装芯片11之间；第一重布线层12的布线精度大于第二重布线层12的布线精度。
可选的，本实施例中，重布线层12可以包括第一重布线层12a和第二重布线层12b，第一重布线层12a设置于封装芯片11上，第一重布线层12a采用晶圆级布线工艺形成，其工艺精度控制在纳米级别，第一重布线层12a能够将尺寸精微的封装芯片11的引脚引出，并通过第一重布线层12a进行放大处理，本实施例中形成一层第一重布线层12a，第二重布线层12b设置于第一重布线层12a上，用于在第一重布线层12a的金属电极121放大到面板级尺寸(可以为微米级)后，通过第二重布线层12b进一步形成更大尺寸的金属电极121，便于后续第二重布线层12b的金属电极121与立体封装结构2的金属走线31键合。本实施例中第一重布线层12a可根据具体的封装芯片11的尺寸设置一层或多层，直至可以在第一重布线层12a上形成面板级工艺的第二重布线层12b。并且因为立体封装结构2能够起到增大植球尺寸和增大植球间距的作用，第二重布线层12b也可以设置较少数量的第二重布线层12b，以达到节省布线和工序的木目的。
需要注意的是，如图3所示，因为立体封装结构2的立体结构21精度较高，达到晶圆级布线工艺，可仅在基板封装结构1的封装过程仅设置一层第一重布线层12a，直接通过该层第一重布线层12a与立体封装结构2的金属走线31键合，而不需要设置第二重布线层12b，则本实施例的芯片封装结构彻底省去面板级工艺，仅进行晶圆级布线工艺，进一步节省了工艺和布线成本，提高芯片封装结构的封装效率。
基于同一构思，本发明实施例还提供一种芯片封装方法。图6是本发明实施例提供的一种芯片封装方法的流程示意图，如图6所示，本实施例的方法包括如下步骤：
步骤S101、形成封装芯片。
如图7所述，图7是本发明实施例提供的一种封装芯片的结构示意图，在实现本发明实施例的芯片封装结构的过程中，首先通过晶圆级布线工艺形成图7所示的封装芯片11。
步骤S102、形成重布线层；封装芯片与重布线层的第一侧键合。
如图8所示，图8是本发明实施例提供的一种基板封装结构的结构示意图，形成至少一层重布线层12，将至少一层重布线层12作为一个整体，将该整体的第一侧与封装芯片11键合，能够对封装芯片11的引脚尺寸和引脚间距进行放大。
步骤S103、在与重布线层的第一侧相对的第二侧上形成第一塑封层；填充重布线层和封装芯片之间的间隙，且封裹封装芯片和重布线层的侧壁。
继续参考图8，重布线层12的第二侧上形成有第一塑封层13，该第一塑封层13能够填充重布线层12和封装芯片11之间的间隙，并能够封裹封装芯片11和重布线层12的侧壁，增强基板封装结构的可靠性。
步骤S104、形成立体结构；立体结构内部包括多条金属走线。
如图9所示，图9是本发明实施例提供的一种立体结构的结构示意图，立体结构21可以为规则或不规则的立体形状，立体结构21内部设置有贯穿立体结构21的金属走线31。
步骤S105、将立体结构与重布线层的第二侧键合；金属走线的第二端与对应的金属电极电连接。
将图8中的基板封装结构1和图9中的立体结构21键合，形成图10所示的芯片封装结构，图10是本发明实施例提供的另一种芯片封装结构的结构示意图，具体的，立体结构21内的金属走线31的第二端与重布线层12的第二侧键合，得到如图10所示芯片封装结构。
步骤S106、在立体结构的表面形成与金属走线对应的植球。
参考图2和图10，本实施例通过立体结构21内的金属走线31实现基板封装结构1和电子设备焊盘之间的电连接。本实施例在图10所述的金属走线31的第一端，也即，立体结构21的表面，形成植球23，最终形成图2所示的芯片封装结构，以便于芯片封装结构与电子设备的绑定。
本发明实施例中，整个芯片封装结构包括相互键合和基板封装结构和立体封装结构，其中，基板封装结构包括依次设置的封装芯片、重布线层和第一塑封层，重布线层与封装芯片键合，第一塑封层能够填充重布线层和封装芯片之间的间隙，并对封装芯片和重布线层的侧壁进行包裹，形成基板封装结构，第一塑封层露出重布线层上侧面的金属电极，立体封装结构包括立体结构和植球，立体结构内设置有与重布线层上侧面的金属电极对应的金属走线，金属走线的第一端连接对应金属电极，第二端连接对应的植球，立体结构有效提高了植球与金属电极之间的距离，有利于根据电子设备的形状设置相应的立体结构以连接对应的植球和金属电极，而不需要设置多层重布线层以减小植球和金属电极之间的距离，从而避免了多层重布线层成本较高的问题，本实施例提供的芯片封装结构仅需要设置至少一层重布线层以满足基板封装结构与立体封装结构键合精度即可，不需要设置多层重布线层垫高金属电极以与植球键合，而通过立体结构代替上述多层重布线层，节约了重布线层的设计，节约了芯片封装结构的制作成本。
在上述实施例的基础上，如图10所示，图10是本发明实施例提供的一种立体结构制作方法的流程示意图，具体的，形成立体封装结构的过程，也即，上述步骤S104可以包括：
S201、采用3D打印工艺形成立体结构。
S202、立体结构内部形成有多条中空管道。
如图11所示，图11是本发明实施例提供的另一种立体结构的结构示意图，本实施例通过3D打印工艺获取精准的立体结构21，并且通过打印参数设置，使得立体结构21形成中空管道22,。
S203、采用电镀工艺或者化学镀工艺在中空管道内形成金属走线。
在图11所示的立体结构21的基础上，采用电镀或化学镀工艺在中空管道22内形成金属走线31，形成图9所示的立体结构21。本实施例的立体结构21采用3D打印工艺形成，形成精度较高的立体结构21，省去了多层重布线层的设置，加快芯片封装进程。
可选的，形成封装芯片，可以包括：提供第一载体；在第一载体上放置至少一个裸芯片；在裸芯片上形成连接层；在连接层上形成第二塑封层；第二塑封层包覆连接层和裸芯片；对第二塑封层进行研磨以露出连接层；去除第一载体。
图12是本发明实施例提供的另一种封装芯片的结构示意图，图13是本发明实施例提供的另一种封装芯片的结构示意图，在第一载体114放置裸芯片111，并在漏芯片111上依次形成连接层112和第二塑封层113，如图12所示，在通过旋涂等工艺形成第二塑封层113时为整层的第二塑封层113，第二塑封层113彻底包覆连接层112和裸芯片111。在图12所示封装芯片的基础上，对第二塑封层113进行研磨以露出连接层112，形成图13所示的封装芯片，在图13所示封装芯片11的基础上去除第一载体114，得到图7所示的封装芯片11。
可选的，第一重布线层可以采用晶圆级布线工艺形成；第二重布线层可以采用面板级工艺形成。本实施例采用晶圆级布线工艺生成第一重布线层，采用面板级工艺生成第二重布线层，第一重布线层的工艺精度为纳米级别，第二重布线层的工艺精度为微米级别，第二重布线层的工艺成本低于第一重布线层，有效避免多层设置重布线层时，仅采用晶圆级布线工艺制作重布线层造成的本较高的问题。
可选的，形成重布线层可以包括：在第二塑封层上依次形成至少一层第一重布线层；贴附第二塑封层设置的一层第一重布线层的金属电极与连接层电连接；提供第二载体；在第二载体上形成至少一层第二重布线层；在每相邻两层第二重布线层之间形成有一层介电层；介电层设置有第一通孔，使得每相邻两层第二重布线层可通过第一通孔电连接；去除第二载体；将第二重布线层与第一重布线层远离封装芯片的一侧键合；在由封装芯片指向重布线层的方向上，第i+1层重布线层的金属电极的面积大于或等于第i层重布线层的面积；i为大于或等于1的整数。
图14是本发明实施例提供的一种第一重布线层的结构示意图，在形成第一重布线层12a时，在第二塑封层113上依次形成至少一层第一重布线层12a，在每相邻两层第一重布线层12a之间形成有一层介电层14，图14中以一层第一重布线层12a进行示意，第一重布线层12a中贴附第二塑封层113的一层与连接层电连接112。需要注意的是，多层第一重布线层12a中远离第二塑封层113的一层上设置有一层介电层14，介电层14包覆顶层第一重布线层12a，介电层14上设置有多个第一通孔141，第一通孔内填充有金属电极121，该第一通孔141尺寸小于第一重布线层12a内的金属电极121，便于与其他结构键合。
图15是本发明实施例提供的一种第二重布线层的结构示意图，图16是本发明实施例提供的另一种第二重布线层的结构示意图，首先提供第二载体15，在第二载体上形成至少一层第二重布线层12b，在每相邻两层第二重布线层12b之间形成有一层介电层14，介电层14设置有第一通孔141，使得每相邻两层第二重布线层12b可通过第一通孔电连接，之后去掉第二载体15，得到图16所示的第二重布线层12b。
图17是本发明实施例提供的另一种基板封装结构的结构示意图，将图14所示的第一重布线层12a和图16所示的第二重布线层12b键合，具体将第二重布线层12b与第一重布线层12a远离封装芯片11的一侧键合，形成图17所示的基板封装结构。可选的，在由封装芯片指向重布线层的方向上，各层重布线层的金属电极121的面积逐层增大，以便于后续第二重布线层12b与立体结构进行键合。当然，相邻两层重布线层的金属电极121之间也可以相同，仅起到垫高金属电极121的作用，本实施例对此不进行限定。在图17所示的基板封装结构的基础上，进行第一塑封层13的塑封即得到图8所述的基板封装结构，便于后续基板封装结构与立体结构的键合，直至形成完整的芯片封装结构。本发明实施例提供的芯片封装结构创造性的采用立体结构改变芯片封装结构的植球位置，有效避免了重布线层的大量设置，节约制作工艺，提高封装效率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种芯片封装结构，其特征在于，包括：基板封装结构和立体封装结构；
所述基板封装结构包括重布线层、封装芯片和第一塑封层；所述封装芯片键合于所述重布线层的第一侧；所述第一塑封层设置于与所述重布线层所述第一侧相对的第二侧；所述第一塑封层填充所述重布线层和所述封装芯片之间的间隙，且封裹所述封装芯片和所述重布线层的侧壁；所述第一塑封层露出所述重布线层靠近所述第二侧的金属电极；
所述立体封装结构包括立体结构和植球；所述立体结构内部包括多条金属走线；所述植球设置于所述立体结构的表面，与所述金属走线对应设置；所述植球与对应所述金属走线的第一端电连接；所述金属走线的第二端与对应的所述金属电极键合；
所述立体结构为异形；所述立体结构包括立体表面和平面表面；
所述金属走线的第二端设置于所述平面表面上；所述金属走线的第一端设置于所述立体表面上；
每相邻两条金属走线的第一端之间的间距大于该相邻两条金属走线的第二端之间的间距。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述立体结构内部形成有多条中空管道；每条所述中空管道设置有一条所述金属走线。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述立体结构的材料包括环氧塑封料、聚酰亚胺和硅胶中的至少一种。
4.根据权利要求1所述的芯片封装结构，其特征在于，在沿所述金属走线由所述第二端指向所述第一端的方向上，所述金属走线的直径逐渐增大。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述基板封装结构包括多层所述重布线层；
每层所述重布线层包括多个所述金属电极；每相邻两层所述重布线层之间设置有介电层；每相邻两层所述重布线层的金属电极通过所述介电层上的第一通孔电连接；
在由所述封装芯片指向所述第一塑封层的方向上，第i+1层重布线层的所述金属电极的面积大于或等于第i层重布线层的面积；i为大于或等于1的整数。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述重布线层包括至少一层第一重布线层和至少一层第二重布线层；
所述第一重布线层设置于所述第二重布线层和所述封装芯片之间；所述第一重布线层的布线精度大于所述第二重布线层的布线精度。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述封装芯片包括：
裸芯片；
连接层，设置于所述裸芯片和所述重布线层之间；所述连接层能够连接所述裸芯片与所述重布线层内的金属电极；
第二塑封层，设置于所述连接层远离所述裸芯片的一侧；所述第二塑封层填充所述连接层和所述裸芯片之间的间隙，且露出所述连接层。
8.一种芯片封装方法，其特征在于，包括：
形成封装芯片；
形成重布线层；所述封装芯片与所述重布线层的第一侧键合；
在与所述重布线层的所述第一侧相对的第二侧上形成第一塑封层；填充所述重布线层和所述封装芯片之间的间隙，且封裹所述封装芯片和所述重布线层的侧壁；
形成立体结构；所述立体结构内部包括多条金属走线；
将所述立体结构与所述重布线层的第二侧键合；所述金属走线的第二端与对应的金属电极电连接；
在所述立体结构的表面形成与所述金属走线对应的植球；
所述立体结构为异形；所述立体结构包括立体表面和平面表面；
所述金属走线的第二端设置于所述平面表面上；所述金属走线的第一端设置于所述立体表面上；
每相邻两条金属走线的第一端之间的间距大于该相邻两条金属走线的第二端之间的间距。
9.根据权利要求8所述的芯片封装方法，其特征在于，所述形成立体结构包括：
采用3D打印工艺形成立体结构；所述立体结构内部形成有多条中空管道；
采用电镀工艺或者化学镀工艺在所述中空管道内形成金属走线。
10.根据权利要求8所述的芯片封装方法，其特征在于，形成封装芯片，包括：
提供第一载体；
在所述第一载体上放置至少一个裸芯片；
在所述裸芯片上形成连接层；在所述连接层上形成第二塑封层；所述第二塑封层包覆所述连接层和所述裸芯片；
对所述第二塑封层进行研磨以露出所述连接层；
去除所述第一载体。
11.根据权利要求10所述的芯片封装方法，其特征在于，形成重布线层包括：
在所述第二塑封层上依次形成至少一层第一重布线层；贴附所述第二塑封层设置的一层所述第一重布线层的金属电极与所述连接层电连接；
提供第二载体；在所述第二载体上形成至少一层第二重布线层；在每相邻两层所述第二重布线层之间形成有一层介电层；所述介电层设置有第一通孔，使得每相邻两层所述第二重布线层可通过所述第一通孔电连接；
去除所述第二载体；
将所述第二重布线层与所述第一重布线层远离所述封装芯片的一侧键合；在由所述封装芯片指向所述重布线层的方向上，第i+1层重布线层的所述金属电极的面积大于或等于第i层重布线层的面积；i为大于或等于1的整数。
12.根据权利要求11所述的芯片封装方法，其特征在于，所述第一重布线层采用晶圆级布线工艺形成；所述第二重布线层采用面板级工艺形成。
CN202011072397.7A 2020-10-09 2020-10-09 一种芯片封装结构及封装方法 Active CN112435971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011072397.7A CN112435971B (zh) 2020-10-09 2020-10-09 一种芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011072397.7A CN112435971B (zh) 2020-10-09 2020-10-09 一种芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112435971A CN112435971A (zh) 2021-03-02
CN112435971B true CN112435971B (zh) 2024-06-18

Family

ID=74689682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011072397.7A Active CN112435971B (zh) 2020-10-09 2020-10-09 一种芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112435971B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244061A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装结构
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
CN106783649A (zh) * 2017-01-11 2017-05-31 中芯长电半导体（江阴）有限公司 一种集成供电系统封装件的封装方法
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN111128918B (zh) * 2019-12-31 2021-10-26 山东盛品电子技术有限公司 一种芯片封装方法及芯片
CN111430313A (zh) * 2020-05-11 2020-07-17 上海天马微电子有限公司 半导体封装及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法

Also Published As

Publication number Publication date
CN112435971A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
US10643861B2 (en) Methods for making multi-die package with bridge layer
KR101692120B1 (ko) 매립형 표면 장착 소자를 구비한 반도체 패키지 및 그 제조 방법
JP5042623B2 (ja) 半導体デバイス
CN104752367B (zh) 晶圆级封装结构及其形成方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN103219309B (zh) 多芯片扇出型封装及其形成方法
EP3422398A1 (en) Silicon substrate embedded, fan-out, 3d package structure
TWI451551B (zh) 於多元件封裝中的互連體
CN107689359A (zh) 包括具有嵌入芯片的再布线层的半导体封装件
US20110217812A1 (en) Integrated circuit device and method for fabricating same with an interposer substrate
US20070284716A1 (en) Assembly Having Stacked Die Mounted On Substrate
US20060202347A1 (en) Through electrode, package base having through electrode, and semiconductor chip having through electrode
US20130154091A1 (en) Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling
TW201743422A (zh) 半導體結構及其製造方法
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN103855114A (zh) 用于具有中介层的封装件的方法和装置
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
CN113809059A (zh) 衬底结构和其形成方法以及半导体封装结构
CN106684006B (zh) 一种双面扇出型晶圆级封装方法及封装结构
US10607905B2 (en) Package substrate for a semiconductor package having landing pads extending toward a through-hole in a chip mounting region
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
US20240047326A1 (en) Fan-out packaging structure and method for manufacturing same
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
CN112435971B (zh) 一种芯片封装结构及封装方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant