JP6653273B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6653273B2
JP6653273B2 JP2017011997A JP2017011997A JP6653273B2 JP 6653273 B2 JP6653273 B2 JP 6653273B2 JP 2017011997 A JP2017011997 A JP 2017011997A JP 2017011997 A JP2017011997 A JP 2017011997A JP 6653273 B2 JP6653273 B2 JP 6653273B2
Authority
JP
Japan
Prior art keywords
die
block
unit
state
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017011997A
Other languages
English (en)
Other versions
JP2018120983A (ja
Inventor
政幸 望月
政幸 望月
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2017011997A priority Critical patent/JP6653273B2/ja
Priority to TW106135255A priority patent/TWI649820B/zh
Priority to KR1020170147841A priority patent/KR102049816B1/ko
Priority to CN201711108465.9A priority patent/CN108364880B/zh
Publication of JP2018120983A publication Critical patent/JP2018120983A/ja
Application granted granted Critical
Publication of JP6653273B2 publication Critical patent/JP6653273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Description

本開示は半導体製造装置に関し、例えばダイ外観検査機能を備えるダイボンダに適用可能である。
半導体装置の製造においては、半導体ウェハや個片化された半導体チップに発生したクラックを検出するために、目視判定や認識カメラなどで外観検査を行う。
特開２０１２−１８２３５６号公報
ダイボンダのダイ姿勢等を認識する光学系（画像認識）を用いてクラックを検出する場合、クラック検出能力は幅５０μｍ以上である。しかし、積層メモリ製品等のダイのマイクロクラックは幅３μｍ以下であるため、ダイボンダの画像認識能力を遥かに上回っている。
本開示の課題は、マイクロクラックを認識することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイの下面を支持する支持部と、前記支持部上方のダイの姿勢を撮像する撮像部と、前記支持部で前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、を備える。
上記半導体製造装置によれば、クラックの認識精度を向上することができる。
実施例に係るダイボンダの構成を示す概略上面図 図１のダイ供給部の構成を示す外観斜視図 図２のダイ供給部の主要部を示す概略断面図 図１のダイボンダの概略構成とその動作を説明する図 制御系の概略構成を示すブロック図 第一実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャート クラック検出幅拡大原理を説明するための図 ダイの外観検査認識を説明するための概念図 突上げユニットの構造を示す図 ダイ変形機構を説明するための図 ダイ変形機構を説明するための図 ダイ変形機構を説明するための図 ダイの外観検査認識を説明するための概念図 第二実施例に係る中間ステージの構造を示す断面図 第二実施例に係る中間ステージの構造を説明するための図 ダイ変形を説明するための図 第二実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャート 第二実施例に係るダイ変形を説明するための図
以下、実施形態、実施例、および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
一般に、ダイと呼ばれる半導体チップを、例えば、配線基板やリードフレームなど（以下、総称して基板という。）の表面に搭載するダイボンダにおいては、一般的に、コレット等の吸着ノズルを用いてダイを基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。
ダイボンダ等の半導体製造装置によるダイボンディング工程の中には、半導体ウェハ（以下、ウェハという。）から分割されたダイを剥離する剥離工程がある。剥離工程では、ダイシングテープ裏面からダイ突上げユニットの突上げブロックまたは針によってダイを突き上げて、ダイ供給部に保持されたダイシングテープから、１個ずつ剥離し、コレット等の吸着ノズルを使って基板上に搬送する。
円板状のウェハをダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。
図７はクラック検出幅拡大原理を説明するための図である。マイクロクラックを直接検査するには、現状のダイボンダ光学系能力は不足であるが、ダイクラックは、図７に示すように、ダイ変形を伴うことで画像認識時の検出幅を拡大することができる。実施形態に係る半導体製造装置はダイ認識を行う際にダイの下方に位置しダイを支持可能な支持部にダイを変形させる機構を搭載する。例えば、ダイボンダ等の半導体製造装置は以下のような機構を備える。
（１）ダイ供給部のダイ突上げブロックによりダイを変形させながら画像認識によるクラックを検出する。突上げユニットの多自由度多段突上げブロックとダイ表面検査を組み合わせることで、マイクロクラックの検出を行う。具体的には、ピックアップ前に突上げブロックを動作させる（これを先突上げモードという。）ことにより、ダイを変形させ、クラック検出幅を拡大させる。
（２）中間ステージ部で真空またはエア圧によりダイを変形させながら画像認識によるクラックを検出する。中間ステージ中央部にダイサイズに応じた開口部を設け、上記開口部はダイエッジ付近の吸着孔とは独立した位置とする。開口部へは真空またはエアを供給し、圧力によりダイを変形させることにより、ダイを変形させ、クラック検出幅を拡大させる。
実施形態によれば、光学系能力が低い装置であってもマイクロクラックを検出することができる。
図１は第一実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンダ１０は、大別して、ダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御装置８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。
まず、ダイ供給部１は基板Ｐに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。
ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板Ｐ上にボンディングし、又は既に基板Ｐの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板Ｐの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。
このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板ＰにダイＤをボンディングする。
搬送部５は、一枚又は複数枚の基板Ｐ（図１では４枚）を載置した基板搬送パレット５１と、基板搬送パレット５１が移動するパレットレール５２とを具備し、並行して設けられた同一構造の第１、第２搬送部とを有する。基板搬送パレット５１は、基板搬送パレット５１に設けられた図示しないナットをパレットレール５２に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板搬送パレット５１は、基板供給部６で基板Ｐを載置し、パレットレール５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｐを渡す。第１、第２搬送部は、互いに独立して駆動され、一方の基板搬送パレット５１に載置された基板ＰにダイＤをボンディング中に、他方の基板搬送パレット５１は、基板Ｐを搬出し、基板供給部６に戻り、新たな基板Ｐを載置するなどの準備を行なう。
制御部８は、ダイボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。
次に、ダイ供給部１の構成について図３および図４を用いて説明する。図３はダイ供給部の外観斜視図を示す図である。図４はダイ供給部の主要部を示す概略断面図である。
ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。なお、以降では、ダイアタッチフィルム１８の存在を無視して、説明する。
ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ２４を用いてダイＤのクラックを検出する。
制御部８について図５を用いて説明する。図５は制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算部８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算部８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。
図６は第一実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。
第一実施例のダイボンディング工程では、まず、ウェハカセットから取り出されたウェハ１１を保持しているウェハリング１４がウェハ保持台１２に載置されてダイＤのピックアップが行われる基準位置まで搬送される（以下、この動作をウェハローディング（工程Ｐ１）という。）。次いで、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整（ウェハアライメント）を行う（工程Ｐ２）。
次に、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動（ウェハピッチ）させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（工程Ｐ３）。
次いで、ウェハ認識カメラ２４によって取得した画像から、ダイＤの外観検査を行う（工程Ｐ４）。ダイ外観検査の詳細については後述する。ここで、ダイＤの外観に問題なしと判定された場合には後述する工程Ｐ５へ進み、問題ありと判定された場合には、そのダイＤをスキップした後に再び工程Ｐ３を実施することによって、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動（ウェハピッチ）させ、次にピックアップされるダイＤをピックアップ位置に配置する。
上記工程Ｐ４を経て良品と判定されたピックアップ対象のダイＤは、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する（工程Ｐ５）。この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する。
ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。ダイＤが不良品である場合は、ダイの外観検査認識（工程Ｐ４）、ダイ位置決め認識（工程Ｐ５）、ピックアップ（工程Ｐ６）およびボンディング（工程Ｐ７）を実施せずに、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動（ウェハピッチ）させ、次にピックアップされるダイＤをピックアップ位置に配置する。
ピックアップ対象のダイＤが正確にピックアップ位置に配置された後、コレット２２を含むピックアップヘッド２１によってダイシングテープ１６からピックアップされ、中間ステージ３１に載置される（工程Ｐ６）。中間ステージ３１に載置されたダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う。姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。コレット４２を含むボンディングヘッド４１によって中間ステージ３１からピックアップされ、基板Ｐまたは既に基板Ｐにボンディングされているダイにダイボンディングされる（工程Ｐ７）。ダイの位置決め認識を基板認識カメラ４４にて撮像して行う。
以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ８）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程Ｐ９）。
次に、ダイの外観検査認識について図８〜１２を用いて説明する。図８はダイの外観検査認識を説明するための概念図である。図９は突上げユニットの構造を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ１−Ａ２断面図である。図１０〜１２はダイ変形機構を説明するための図であり、図１０（Ａ）、図１１（Ａ）、図１２（Ａ）はブロック部上のダイの平面図であり、図１０（Ｂ）、図１１（Ｂ）、図１２（Ｂ）は突上げユニットの断面図である。
図８に示すように、ダイシングテープ１６に保持されたダイＤの下方には支持部である突上げユニット１３が位置する。ウェハ認識カメラ２４はカメラ本体２４１とレンズ部２４２で構成され、ウェハ認識カメラ２４の下方にリング照明等の照明部２５を備える。ウェハ認識カメラ２４で撮像した画像データは画像取込装置８３ｄに取り込まれる。
図９に示すように、突上げユニット１３はブロック部１３１と吸着部１３２とを備える。ブロック部１３１は第一ブロック１３１１と第二ブロック１３１２と第三ブロック１３１３とを有する。ダイサイズよりも僅かに小さいサイズの第一ブロック１３１１から、順に第二ブロック１３１２、第三ブロック１３１３と小さくなっている。また、第一ブロック１３１１、第二ブロック１３１２および第三ブロック１３１３は各々独立した駆動部を有しており、ブロック上昇高さ、速度、順番（開始タイミング）等は任意に設定が可能である。
突上げるブロックを変更することにより種々の場所に発生するクラックを検出することができる。
図１０（Ｂ）に示すように、第一ブロック１３１１、第二ブロック１３１２および第三ブロック１３１３を全て上昇させると、ダイＤの最外周（第一ブロック１３１１のエッジ）付近がダイＤの中央付近より下方に曲がる（上側が凸になる）変形が発生するので、図１０（Ａ）に示すようなダイＤの最外周付近に発生したクラックのクラック幅を拡大させることができる。
図１１（Ｂ）に示すように、第二ブロック１３１２および第三ブロック１３１３を上昇させる、または第一ブロック１３１１、第二ブロック１３１２および第三ブロック１３１３を全て上昇させた後、第一ブロック１３１１だけを下降させると、ダイＤの第二ブロック１３１２のエッジ付近がダイＤの中央付近より下方に曲がる（上側が凸になる）変形が発生するので、図１１（Ａ）に示すような更に内側に発生したクラックのクラック幅を拡大させることができる。
図１２（Ｂ）に示すように、第三ブロック１３１３を上昇させる、または第一ブロック１３１１、第二ブロック１３１２および第三ブロック１３１３を全て上昇させた後、第一ブロック１３１１ブロック、第二ブロック１３１２を順々に下降させると、ダイＤの第三ブロック１３１３のエッジ付近がダイＤの中央付近より下方に曲がる（上側が凸になる）変形が発生するので、図１２（Ａ）に示すような中央付近に発生したクラックのクラック幅を拡大させることができる。
ダイクラック検出では、予めクラックが無いダイの画像（以下、原画像という。）を撮像／保管しておき、新たなダイの画像（以下、検査画像という。）との差分から、ダイ表面上の異物として検出する。なお、クラックは異物が連続的に発生しているものであり、幅と長さの比率が極めて大きい異物と定義する。
原画像を、図９の突上げ無しの状態および図１０〜１２の各ブロック突上げ状態で各々取得し合計４枚取得しておく。検査画像も原画像と同状態で『先突上げモード』のタイミングで合計４枚取得する。各ブロック突上げ高さ／速度は、できる限り低く／遅くし、ダイへのストレスを低減させる。このとき、マイクロクラックが進行せず幅が拡大できるのが好ましい。
＜変形例１＞
第一実施例は、第一ブロック、第二ブロック、第三ブロックの各々を上昇させて設定に応じてダイを上に凸状態に変形させてクラックを検出するものであるが、第一実施例の変形例（第一変形例）では、各ブロックを外側より上昇させるか、一度全てのブロックを上昇させた後、内側の第三ブロックより下降させ、ダイを上面側に凹（下面側に凸）に変形させてクラックを検出するものである。
また、各ブロックが図９の突上げユニットの吸着面より下がるように構成し、ダイを吸着した状態で、第一ブロック、第二ブロック、第三ブロックの各々を吸着面から下降させ、ダイを下に凹状態に変形させてクラックを検出するようにしてもよい。
すなわち、クラック位置を基点にクラックの左右の面の角度が異なるため、平行面に合った照明を状態では、角度の異なる面の明度が異なり検出することが可能となる。
また、第一実施例のダイを上に凸状態にした変形と第一変形例のダイを下に凹状態に変形させた検査を両方実施することも可能である。
このように、変形状態を変更することにより種々の場所に発生するクラックを検出することができる可能性が高くなる。
第二実施例に係るダイボンダについて図１３〜１７を用いて説明する。図１３はダイの外観検査認識を説明するための概念図である。図１４は実施例に係る中間ステージの構造を示す断面図である。図１５は第二実施例に係る中間ステージの構造を説明するための図であり、（Ａ）は平面図、（Ｂ）は断面図である。図１６はダイ変形を説明するための図であり、（Ａ）は真空吸引時の断面図、（Ｂ）はエア圧力時の断面図である。図１７は第二実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。
第二実施例に係るダイボンダの構成は中間ステージを除いて第一に係るダイボンダと同様である。本実施例ではステージ認識カメラ３２を用いてダイＤのクラックを検出する。
図１３に示すように、ダイＤの下方には支持部である中間ステージ３１が位置する。ステージ認識カメラ３２はカメラ本体３２１とレンズ部３２２で構成され、ステージ認識カメラ３２の下方にリング照明等の照明部３３を備える。ステージ認識カメラ３２で撮像した画像データは画像取込装置８３ｄに取り込まれる。
第二実施例に係る中間ステージの説明に先立って、第一実施例に係る中間ステージについて図１４を用いて説明する。
第一実施例に係る中間ステージ３１はダイＤが載置されるステージ３１１とステージ３１１を支持するステージベース３１２とで構成される。ステージ３１１には複数の吸着孔３１３および複数の吸着孔３１３に接続する空洞３１４が設けられ、ステージベース３１２には空洞３１４に接続される排出路３１５が設けられる。吸着孔３１３、空洞３１４および空洞３１５を通して真空吸引され、ダイＤはステージ３１１の上面に吸着される。
次に、第二実施例に係る中間ステージについて図１４を用いて説明する。
第二実施例に係る中間ステージ３１ＡはダイＤが載置されるステージ３１１Ａとステージ３１１Ａを支持するステージベース３１２Ａとで構成される。ダイＤ下面にあるステージ３１１Ａには、複数の真空吸着孔３１３、複数の真空吸着孔３１３に接続される空洞３１４および開口部３１６が設けられ、ステージベース３１２Ａには空洞３１４に接続される排出路３１５および開口部３１６に接続される給排路３１７が設けられる。開口部３１６はステージ３１１Ａの中央部にダイＤのサイズに応じた大きさで設けられる。吸着孔３１３はダイＤのエッジ付近に開口部３１６とは独立して設けられる。吸着孔３１３から排出路３１５の経路と開口部３１６から給排路３１７の経路はそれぞれ独立した経路となっている。
吸着孔３１３に接続される排出路３１５には配管３４１、電磁弁３４、配管３５１及び真空源３５が接続されている。真空源３５によってステージ３１１Ａ上に置かれたダイＤを吸着固定する。尚、ダイＤの吸着固定の目的は、ダイＤの位置の固定とダイＤの反り返りによる認識エラー対応である。
開口部３１６に接続される給排路３１７には配管３６１、流速制御用スピードコントローラ３６、配管３７１、調圧用レギュレータ３７、配管３８１、電磁弁３８、配管３９１および真空源３９が接続されている。また、配管３９１には配管３９２およびエア供給源３Ａが接続されている。なお、流速制御用スピードコントローラ３６はなくてもよい。クラック検出時に、ダイＤを吸着固定した状態において、真空源３９による真空吸着力により図１６（Ａ）に示すようにダイＤを変形させ、エア供給源３Ａによるエア圧力により図１６（Ｂ）に示すようにダイＤを変形させる。図１６（Ａ）ではダイＤの開口部３１６のエッジ付近においてダイＤの上側が凸に変形しクラックが拡大され、図１６（Ｂ）ではダイＤの開口部３１６のエッジより内側においてダイＤの上側が凸に変形しクラックが拡大される。
図１７は第二実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。第二実施例のダイボンディング工程は第一実施例のダイボンディング工程の工程Ｐ３と工程Ｐ５との間のダイ外観検査認識工程（工程Ｐ４）は行わず、第一実施例のダイボンディング工程の工程Ｐ６と工程Ｐ７との間でダイ外観検査認識工程（工程Ｐ４Ａ）を行う。
工程Ｐ４Ａについて以下説明する。ステージ認識カメラ３２によって取得した画像から、ダイＤの外観検査を行う。ダイ外観検査の詳細については後述する。ここで、ダイＤの外観に問題なしと判定された場合には後述する工程Ｐ７へ進み、問題ありと判定された場合には、工程ＰＡへ進みモニタ８３ａにエラー表示する。
次に、ダイ外観検査について以下説明する。原画像は開口部３１６からの真空吸引とエア供給が無い状態、開口部３１６からの真空吸引によりダイを変形させた状態およびエア供給によりダイを変形させた状態で予め取得しておく。また、検査画像は開口部３１６からの真空吸引とエア供給が無い状態、開口部３１６からの真空吸引によりダイを変形させた状態およびエア供給によりダイを変形させた状態で取得する。原画像および検査画像取得の両タイミングにおける真空吸引およびエア供給の有無は、電磁弁３８にて制御する。なお、ダイＤを変形させるための真空圧およびエア圧力は、マイクロクラックが発生していない良品ダイが破損しないよう、調圧用レギュレータ３７、流速制御用スピードコントローラ３６にて予め調整しておく。この調整値は対象ダイが変更される都度、最適値に調整する。調圧用レギュレータ３７を電空レギュレータに変更することで、対象ダイ毎に変更する圧力をプログラム制御することが可能になる。
実施例１のダイ外観検査認識（工程Ｐ４）と実施例２のダイ外観検査認識（工程Ｐ４Ａ）との両方のダイ外観検査認識を行うようにしてもよい。突上げブロックによるダイ変形箇所と開口部によるダイ変形箇所を異なるようにすれば、マイクロクラックの検出箇所が多くなり、より多くのマイクロクラックを検出することができる。
＜変形例２＞
第二実施例の変形例（第二変形例）について図１８を用いて説明する。図１８は第二変形例に係るダイ変形を説明するための図であり、（Ａ１）は真空圧が大きい真空吸引時の断面図、（Ａ２）は真空圧が中位の真空吸引時の断面図、（Ａ３）は真空圧が小さい真空吸引時の断面図、（Ｂ１）はエア圧が大きいエア圧力時の断面図、（Ｂ２）はエア圧が中位のエア圧力時の断面図、（Ｂ３）はエア圧が小さいエア圧力時の断面図である。
第二変形例は、空洞３１４をダイＤの大きさに合わせてできるだけ大きく構成し、接続された真空吸着圧およびエア圧の調整機能により、図１８に示すように、複数の真空吸着圧と複数のエア圧を設定しダイを変形させ、複数の変形状態でダイを撮像しダイ外観検査認識工程（工程Ｐ４Ａ）を行う。真空圧またはエア圧が大きいときはダイの中央付近のクラックが検出でき、真空圧またはエア圧が中位のときはダイの中央と端の中間付近のクラックが検出でき、真空圧またはエア圧が小さいときはダイの外周付近のクラックが検出できる。マイクロクラックの検出感度はクラックの発生位置とダイの変形量により異なり、より広範囲で多くの変形状態で撮像した画像で比較することにより検出できる可能性が高くなる。
このように、変形量を変更することにより種々の場所に発生するクラックを検出することができる。
以上、本発明者らによってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では突上げユニットのブロック数は３つである例を説明したが、２つでも４つ以上であってもよい。４つ以上の場合、３つのブロックと比較し、よりクラック検出範囲が詳細になることができる。
また、実施例ではダイ外観検査認識の後にダイ位置決め認識を行っているが、ダイ位置決め認識の後にダイ外観検査認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。
また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
１０・・・ダイボンダ
１・・・ダイ供給部
１３・・・突上げユニット
１３１・・・ブロック部
１３１１・・・第一ブロック
１３１２・・・第二ブロック
１３１３・・・第三ブロック
１３２・・・吸着部
２・・・ピックアップ部
２４・・・ウェハ認識カメラ
３・・・アライメント部
３１・・・中間ステージ
３１１・・・ステージ
３１２・・・ステージベース
３１３・・・吸着孔
３１６・・・開口部
３２・・・ステージ認識カメラ
４・・・ボンディング部
４１・・・ボンディングヘッド
４２・・・コレット
４４・・・基板認識カメラ
５・・・搬送部
８・・・制御部
ＢＳ・・・ボンディングステージ
Ｄ・・・ダイ
Ｐ・・・基板

Claims (30)

  1. ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部と、
    前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
    前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像するよう構成される制御部と、
    を備え、
    前記ウェハ保持台は、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備え、
    前記突上げユニットは、
    前記ダイを突き上げるブロック部と、
    前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
    を備え、
    前記ブロック部は複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記制御部は、
    前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの外側のブロックを内側のブロックよりも低い状態で、前記内側のブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第二状態と、で前記ダイを前記撮像部で撮像し、
    クラックのないダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
    半導体製造装置。
  2. ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部と、
    前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
    前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
    を備え、
    前記ウェハ保持台は、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備え、
    前記突上げユニットは、
    前記ダイを突き上げるブロック部と、
    前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
    を備え、
    前記ブロック部は複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記制御部は、
    前記複数のブロックの全てブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの内側のブロックを外側のブロックよりも低い状態で、前記外側のブロックで前記ダイを突き上げて前記ダイの上面側が凹になるよう前記ダイを変形させる第三状態と、で前記ダイを前記撮像部で撮像し、
    クラックのないダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
    半導体製造装置。
  3. ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備え、
    前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
    前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
    を備え、
    前記ウェハ保持台は、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備え、
    前記突上げユニットは、
    前記ダイを突き上げるブロック部と、
    前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
    を備え、
    前記ブロック部は、複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記制御部は、
    前記吸着部で前記ダイを吸着し、前記複数のブロックの各々のブロックを前記吸着部の上面よりも下降させることにより前記ダイの上面側が凹になるよう前記ダイを変形させて前記ダイの各々の状態を前記撮像部で撮像し、
    クラックのないダイについて、前記各々の状態で撮像した原画像と、検査対象のダイについて、前記各々の状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
    半導体製造装置。
  4. ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備え、
    前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
    前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
    を備え、
    前記ウェハ保持台は、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備え、
    前記突上げユニットは、
    前記ダイを突き上げるブロック部と、
    前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
    を備え、
    前記ブロック部は、
    最外周に設けられる第一ブロックと、
    前記第一ブロックの内側に設けられる第二ブロックと、
    前記第二ブロックの内側に設けられる第三ブロックと、
    を備え、
    前記第一ブロックの外周は前記ダイの外周よりも小さく構成され、
    前記制御部は、前記第一ブロック、第二ブロックおよび第三ブロックを独立して上昇および下降させ、
    （ａ）前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
    （ｂ）前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
    （ｃ）前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
    （ｄ）前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
    で前記ダイを前記撮像部で撮像するよう構成される
    半導体製造装置。
  5. 請求項４において、
    前記制御部は、
    クラックのないダイについて、前記（ａ）状態、（ｂ）状態、（ｃ）状態および（ｄ）状態のそれぞれの状態で撮像した原画像と、
    検査対象のダイについて、前記（ａ）状態、（ｂ）状態、（ｃ）状態および（ｄ）状態のそれぞれの状態で撮像した検査画像と、
    を比較して、クラックを検査するよう構成される
    半導体製造装置。
  6. 請求項１乃至５のいずれか１項において、さらに、
    前記ダイを既にボンディングされているダイ上にボンディングするボンディングヘッドを有するボンディング部を備える半導体製造装置。
  7. 請求項１乃至５のいずれか１項において、さらに、
    前記ダイをピックアップするピックアップヘッドを備える半導体製造装置。
  8. 請求項７において、さらに、
    前記ピックアップされたダイを基板または既にボンディングされたダイ上にボンディングするボンディング部を備える半導体製造装置。
  9. 請求項８において、さらに、
    中間ステージを備え、
    前記ピックアップされたダイは前記中間ステージに載置され、
    前記ボンディング部は前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングする半導体製造装置。
  10. 請求項９において、
    前記ピックアップされたダイは上下反転され、
    前記ボンディング部は前記上下反転されたダイを前記基板にボンディングする半導体製造装置。
  11. 請求項７において、さらに、
    ダイを格納する容器を備え、
    前記ピックアップされたダイは前記容器に載置される半導体製造装置。
  12. ダイをピックアップするピックアップヘッドと、
    前記ピックアップされたダイが載置される中間ステージと、
    前記中間ステージに載置されたダイを基板または既に基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
    前記中間ステージに載置されたダイの姿勢を撮像する撮像部と、
    前記中間ステージで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像するよう構成される制御部と、
    を備える
    半導体製造装置。
  13. 請求項１２において、
    前記中間ステージは、
    前記ダイの外周付近を真空吸着する吸着孔と、
    前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
    を備え、
    前記吸着孔は第一経路で真空源に接続され、
    前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
    半導体製造装置。
  14. 請求項１３において、
    前記制御部は、前記真空源からの真空圧および前記エア源からのエア圧を、任意に設定するよう構成される
    半導体製造装置。
  15. 請求項１３において、
    前記開口部は、前記ダイの大きさと同等または前記ダイの外周部を保持する位置を除いた大きさである
    半導体製造装置。
  16. 請求項１３において、
    前記制御部は、
    （ａ）前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
    （ｂ）前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
    （ｃ）前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
    で前記ダイを前記撮像部で撮像するよう構成される
    半導体製造装置。
  17. 請求項１６において、
    前記（ｂ）状態は複数の真空圧で真空吸引した複数の状態を含み、
    前記（ｃ）状態は複数のエア圧で真空吸引した複数の状態を含む
    半導体製造装置。
  18. 請求項１６において、
    前記制御部は、
    クラックのないダイについて、前記（ａ）状態、（ｂ）状態および（ｃ）状態のそれぞれの状態で撮像した原画像と、
    検査対象のダイについて、前記（ａ）状態、（ｂ）状態および（ｃ）状態のそれぞれの状態で撮像した検査画像と、
    を比較して、クラックを検査するよう構成される
    半導体製造装置。
  19. 請求項１７において、
    前記制御部は、
    クラックのないダイについて、前記（ａ）状態、（ｂ）状態および（ｃ）状態のそれぞれの状態で撮像した原画像と、
    検査対象のダイについて、前記（ａ）状態、（ｂ）状態および（ｃ）状態のそれぞれの状態で撮像した検査画像と、
    を比較して、クラックを検査するよう構成される
    半導体製造装置。
  20. 請求項１２乃至１９のいずれか１項において、さらに、
    ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備える
    半導体製造装置。
  21. （ａ）ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
    （ｂ）前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
    （ｃ）撮像装置を用いて前記（ｂ）工程で変形させたダイの上面の外観を検査する工程と、
    （ｄ）前記撮像装置を用いて前記ダイの位置決めを行う工程と、
    を備え、
    前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
    前記ブロック部は複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記（ｂ）工程は前記ダイの下方からブロック部を突き上げて行い、
    前記（ｃ）工程は、
    前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの外側のブロックを内側のブロックよりも低い状態で、前記内側のブロックで前記ダイを突き上げて前記ダイの上面側に凸になるよう前記ダイを変形させる第二状態とで、前記ダイを撮像し、
    クラックのないダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査する
    半導体装置の製造方法。
  22. （ａ）ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
    （ｂ）前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
    （ｃ）撮像装置を用いて前記（ｂ）工程で変形させたダイの上面の外観を検査する工程と、
    （ｄ）前記撮像装置を用いて前記ダイの位置決めを行う工程と、
    を備え、
    前記（ｂ）工程は前記ダイの下方からブロックを突き上げて行い、
    前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
    前記ブロック部は複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記（ｃ）工程は、
    前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、
    前記複数のブロックのうちの内側のブロックを外側のブロックよりも低い状態で、前記外側のブロックで前記ダイを突き上げて前記ダイの上面側が凹になるよう前記ダイを変形させる第三状態で前記ダイを撮像し、
    クラックのないダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査する
    半導体装置の製造方法。
  23. （ａ）ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
    （ｂ）前記ダイを突き上げるブロック部と前記ダイの周辺のダイシングテープを吸着する吸着部とを有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
    （ｃ）撮像装置を用いて前記（ｂ）工程で変形させたダイの上面の外観を検査する工程と、
    （ｄ）前記撮像装置を用いて前記ダイの位置決めを行う工程と、
    を備え、
    前記（ｂ）工程は前記ダイの下方からブロックを突き上げて行い、
    前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
    前記ブロック部は、複数のブロックを備え、
    前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
    前記（ｃ）工程は、
    前記吸着部で前記ダイを吸着し、前記複数のブロックの各々のブロックを前記吸着部の上面よりも下降させることにより前記ダイの上面側が凹になるよう前記ダイを変形させて前記ダイの各々の状態を撮像し、
    クラックのないダイについて、前記各々の状態で撮像した原画像と、検査対象のダイについて、前記各々の状態で撮像した検査画像と、を比較して、クラックを検査する
    半導体装置の製造方法。
  24. （ａ）ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
    （ｂ）前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
    （ｃ）撮像装置を用いて前記（ｂ）工程で変形させたダイの上面の外観を検査する工程と、
    （ｄ）前記撮像装置を用いて前記ダイの位置決めを行う工程と、
    を備え、
    前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
    前記ブロック部は、
    最外周に設けられる第一ブロックと、
    前記第一ブロックの内側に設けられる第二ブロックと、
    前記第二ブロックの内側に設けられる第三ブロックと、
    を備え、
    前記第一ブロックの外周は前記ダイの外周よりも小さく構成され、
    前記（ｂ）工程は前記ダイの下方からブロックを突き上げて行い、
    前記（ｃ）工程は、
    （Ａ）前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
    （Ｂ）前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
    （Ｃ）前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
    （Ｄ）前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
    で前記ダイを撮像する
    半導体装置の製造方法。
  25. 請求項２４において、
    前記（ｃ）工程は、
    クラックのないダイについて、前記（Ａ）状態、（Ｂ）状態、（Ｃ）状態および（Ｄ）状態のそれぞれの状態で撮像した原画像と、
    検査対象のダイについて、前記（Ａ）状態、（Ｂ）状態、（Ｃ）状態および（Ｄ）状態のそれぞれの状態で撮像した検査画像と、
    を比較して、クラックを検査する
    半導体装置の製造方法。
  26. （ａ）ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
    （ｂ）前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
    （ｃ）撮像装置を用いて前記（ｂ）工程で変形させたダイの上面の外観を検査する工程と、
    （ｄ）前記撮像装置を用いて前記ダイの位置決めを行う工程と、
    を備え、
    前記（ｂ）工程は前記ダイが載置される中間ステージで行い、
    前記撮像装置は前記中間ステージのダイを撮像するステージ認識カメラである
    半導体装置の製造方法。
  27. 請求項２６において、
    前記中間ステージは、
    前記ダイの外周付近を真空吸着する吸着孔と、
    前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
    を備え、
    前記吸着孔は第一経路で真空源に接続され、
    前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
    半導体装置の製造方法。
  28. 請求項２７において、
    前記（ｃ）工程は、
    （Ａ）前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
    （Ｂ）前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
    （Ｃ）前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
    で前記ダイを撮像する
    半導体装置の製造方法。
  29. 請求項２８において、
    前記（Ｂ）状態は複数の真空圧で真空吸引した複数の状態を含み、
    前記（Ｃ）状態は複数のエア圧でエア吹き出した複数の状態を含む
    半導体装置の製造方法。
  30. 請求項２７または２８において、
    前記（ｃ）工程は、
    クラックのないダイについて、前記（Ａ）状態、（Ｂ）状態および（Ｃ）状態のそれぞれの状態で撮像した原画像と、
    検査対象のダイについて、前記（Ａ）状態、（Ｂ）状態および（Ｃ）状態のそれぞれの状態で撮像した検査画像と、
    を比較して、クラックを検査する
    半導体装置の製造方法。
JP2017011997A 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法 Active JP6653273B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017011997A JP6653273B2 (ja) 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法
TW106135255A TWI649820B (zh) 2017-01-26 2017-10-16 半導體製造裝置及半導體裝置的製造方法
KR1020170147841A KR102049816B1 (ko) 2017-01-26 2017-11-08 반도체 제조 장치 및 반도체 장치의 제조 방법
CN201711108465.9A CN108364880B (zh) 2017-01-26 2017-11-09 半导体制造装置及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011997A JP6653273B2 (ja) 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018120983A JP2018120983A (ja) 2018-08-02
JP6653273B2 true JP6653273B2 (ja) 2020-02-26

Family

ID=63010173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011997A Active JP6653273B2 (ja) 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6653273B2 (ja)
KR (1) KR102049816B1 (ja)
CN (1) CN108364880B (ja)
TW (1) TWI649820B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136361A (ja) * 2019-02-14 2020-08-31 ファスフォードテクノロジ株式会社 実装装置および半導体装置の製造方法
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法
US10861819B1 (en) * 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
TWI748763B (zh) * 2020-11-23 2021-12-01 鴻勁精密股份有限公司 拾取機構及其應用之作業設備

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883710A (en) * 1994-12-08 1999-03-16 Kla-Tencor Corporation Scanning system for inspecting anomalies on surfaces
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US7002675B2 (en) * 2003-07-10 2006-02-21 Synetics Solutions, Inc. Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material
TWI431263B (zh) * 2005-03-28 2014-03-21 Shibaura Mechatronics Corp 應變矽晶圓表面檢查方法及檢查裝置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012182356A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
JP6093125B2 (ja) * 2012-07-30 2017-03-08 株式会社日立ハイテクノロジーズ ウェハカート及び電子部品装着装置
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
EP2801997B1 (en) * 2013-05-06 2016-03-09 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Electron beam wafer inspection system and method for operation thereof
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP6211955B2 (ja) * 2014-03-07 2017-10-11 東芝メモリ株式会社 半導体製造装置及び半導体製造方法

Also Published As

Publication number Publication date
KR102049816B1 (ko) 2019-11-29
CN108364880A (zh) 2018-08-03
TWI649820B (zh) 2019-02-01
TW201842600A (zh) 2018-12-01
JP2018120983A (ja) 2018-08-02
KR20180088261A (ko) 2018-08-03
CN108364880B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
JP6653273B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI702660B (zh) 黏晶裝置及半導體裝置的製造方法
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
KR101332982B1 (ko) 다이본더의 픽업 방법 및 다이본더
KR102219591B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102185839B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7408455B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TW202107657A (zh) 晶片拾取方法
JP6110167B2 (ja) ダイ認識手段及びダイ認識方法並びにダイボンダ
JP2018152375A (ja) ダイボンディング装置および半導体装置の製造方法
KR20200093177A (ko) 다이 본딩 장치
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
WO2022254703A1 (ja) 部品ピックアップ装置、部品実装装置
KR102350557B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
US20230120615A1 (en) Semiconductor Manufacturing Apparatus and Manufacturing Method for Semiconductor Device
JP2013197278A (ja) 半導体製造装置
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JP5447131B2 (ja) 電子部品取り付け状態検査装置及び電子部品取り付け状態検査方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
JP2023002408A (ja) ダイボンディング装置、ウェハおよび半導体装置の製造方法
TW202314870A (zh) 黏晶裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6653273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250