TWI649820B - 半導體製造裝置及半導體裝置的製造方法 - Google Patents

半導體製造裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI649820B
TWI649820B TW106135255A TW106135255A TWI649820B TW I649820 B TWI649820 B TW I649820B TW 106135255 A TW106135255 A TW 106135255A TW 106135255 A TW106135255 A TW 106135255A TW I649820 B TWI649820 B TW I649820B
Authority
TW
Taiwan
Prior art keywords
crystal grains
top block
state
die
aforementioned
Prior art date
Application number
TW106135255A
Other languages
English (en)
Other versions
TW201842600A (zh
Inventor
Masayuki Mochizuki
望月政幸
Original Assignee
Fasford Technology Co., Ltd.
日商捷進科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co., Ltd., 日商捷進科技有限公司 filed Critical Fasford Technology Co., Ltd.
Publication of TW201842600A publication Critical patent/TW201842600A/zh
Application granted granted Critical
Publication of TWI649820B publication Critical patent/TWI649820B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本發明的課題是在於提供一種可識別微龜裂的技術。 　　其解決手段為： 　　一種半導體製造裝置，其係具備： 　　支撐部，其係支撐晶粒的下面； 　　攝像部，其係攝取前述支撐部上方的晶粒的姿勢；及 　　控制部，其係以前述支撐部來使前述晶粒變形成為在前述晶粒的上面側形成凸或凹之處，以前述攝像部來攝取前述晶粒的上面。

Description

半導體製造裝置及半導體裝置的製造方法
[0001] 本案是有關半導體製造裝置，例如可適用於具備晶粒外觀檢查機能的黏晶機。
[0002] 在半導體裝置的製造中，為了檢測出在半導體晶圓或被小片化的半導體晶片發生的龜裂，而以目視判定或識別攝影機等來進行外觀檢查。 [先前技術文獻] [專利文獻] 　　[0003] [專利文獻1] 日本特開2012-182356號公報
(發明所欲解決的課題) 　　[0004] 利用識別黏晶機的晶粒姿勢等的光學系(畫像識別)來檢測出龜裂時，龜裂檢測能力是寬度50μm以上。但，層疊記憶體製品等的晶粒的微龜裂是寬度3μm以下，因此遠超過黏晶機的畫像識別能力。 　　本案的課題是在於提供一種可識別微龜裂的技術。 　　其他的課題及新穎的特徵是可由本說明書的記述及附圖明確得知。 (用以解決課題的手段) 　　[0005] 本案之中代表性者的概要簡單說明如下。 　　亦即，半導體製造裝置係具備： 　　支撐部，其係支撐晶粒的下面； 　　攝像部，其係攝取前述支撐部上方的晶粒的姿勢；及 　　控制部，其係以前述支撐部來使前述晶粒變形成為在前述晶粒的上面側形成凸或凹之處，以前述攝像部來攝取前述晶粒的上面。 [發明的效果] 　　[0006] 若根據上述半導體製造裝置，則可提升龜裂的識別精度。
[0008] 以下，利用圖面來說明有關實施形態、實施例及變形例。但，在以下的說明中，有對於同一構成要素附上同一符號且省略重複說明的情形。另外，圖面為了使說明更明確，而相較於實際的形態，有時模式性地表示各部的寬度、厚度、形狀等，但終究只是其一例，並非限定本發明的解釋者。 　　[0009] 一般，在將被稱為晶粒的半導體晶片例如搭載於配線基板或導線架等(以下總稱基板)的表面之黏晶機中，一般是使用夾頭等的吸附噴嘴來將晶粒搬送至基板上，賦予推壓力，且藉由加熱接合材來進行接合的動作(作業)會被重複進行。 　　[0010] 在黏晶機等的半導體製造裝置之晶粒接合工程中，有將從半導體晶圓(以下稱為晶圓)分割的晶粒剝離之剝離工程。在剝離工程中，藉由晶粒頂起單元的頂起頂塊或針來從切割膠帶背面頂起晶粒，從被保持於晶粒供給部的切割膠帶1個1個剝離，使用夾頭等的吸附噴嘴來搬送至基板上。 　　[0011] 在切割圓板狀的晶圓來製造半導體晶片時，因切割時的切削抵抗等，有在半導體晶片發生從切剖面延伸至內部的龜裂之情形。 　　[0012] 圖7是用以說明龜裂測出寬度擴大原理的圖。為了直接檢查微龜裂，雖現狀的黏晶機光學系能力不足，但如圖7所示般，晶粒龜裂是可藉由隨晶粒變形來擴大畫像識別時的測出寬度。實施形態的半導體製造裝置是搭載：在進行晶粒識別時位於晶粒的下方，使晶粒變形於可支撐晶粒的支撐部之機構。例如，黏晶機等的半導體製造裝置是具備以下般的機構。 　　[0013] (1)一邊藉由晶粒供給部的晶粒頂起頂塊來使晶粒變形，一邊檢測出根據畫像識別的龜裂。藉由組合頂起單元的多自由度多段頂起頂塊與晶粒表面檢查，進行微龜裂的檢測。具體而言，藉由拾取前使頂起頂塊動作(將此稱為先頂起模式)，使晶粒變形，使龜裂測出寬度擴大。 　　[0014] (2)一邊在中間平台部藉由真空或空氣壓來使晶粒變形，一邊檢測出根據畫像識別的龜裂。在中間平台中央部設置對應於晶粒大小的開口部，上述開口部是設為與晶粒邊緣附近的吸附孔獨立的位置。朝開口部供給真空或空氣，藉由壓力來使晶粒變形，藉此使晶粒變形，使龜裂測出寬度擴大。 　　[0015] 若根據實施形態，則即使是光學系能力低的裝置，也可檢測出微龜裂。 [實施例1] 　　[0016] 圖1是表示第一實施例的黏晶機的概略的上面圖。圖2是在圖1中由箭號A方向來看時，說明拾取頭及接合頭的動作的圖。 　　[0017] 黏晶機10是大致區分具有：晶粒供給部1、拾取部2、中間平台部3、接合部4、搬送部5、基板供給部6、基板搬出部7及監視控制各部的動作的控制裝置8。Y軸方向為黏晶機10的前後方向，X軸方向為左右方向。晶粒供給部1是被配置於黏晶機10的前側，接合部4是被配置於後側。 　　[0018] 首先，晶粒供給部1是供給安裝於基板P的晶粒D。晶粒供給部1是具有：保持晶圓11的晶圓保持台12，及從晶圓11頂起晶粒D之以虛線所示的頂起單元13。晶粒供給部1是藉由未圖示的驅動手段來移動於XY方向，使拾取的晶粒D移動至頂起單元13的位置。 　　[0019] 拾取部2是具有：拾取晶粒D的拾取頭21，使拾取頭21移動於Y方向的拾取頭的Y驅動部23，及使夾頭22昇降、旋轉及X方向移動之未圖示的各驅動部。拾取頭21是具有將被頂起的晶粒D吸附保持於前端的夾頭22(圖2也參照)，從晶粒供給部1拾取晶粒D，載置於中間平台31。拾取頭21是具有使夾頭22昇降、旋轉及X方向移動之未圖示的各驅動部。 　　[0020] 中間平台部3是具有：暫時性載置晶粒D的中間平台31，及用以識別中間平台31上的晶粒D的平台識別攝影機32。 　　[0021] 接合部4是從中間平台31拾取晶粒D，接合至搬送來的基板P上，或以在已被接合於基板P上的晶粒上層疊的形式接合。 　　接合部4是具有： 　　接合頭41，其係具備與拾取頭21同樣將晶粒D吸附保持於前端的夾頭42(圖2也參照)； 　　Y驅動部43，其係使接合頭41移動於Y方向；及 　　基板識別攝影機44，其係攝取基板P的位置識別標記(未圖示)，識別接合位置。 　　藉由如此的構成，接合頭41是根據平台識別攝影機32的攝像資料來修正拾取位置‧姿勢，從中間平台31拾取晶粒D，根據基板識別攝影機44的攝像資料來將晶粒D接合於基板P。 　　[0022] 搬送部5是具備：載置一片或複數片的基板P(在圖1是4片)的基板搬送托盤51，及基板搬送托盤51移動的托盤軌道52，具有並行而設的同一構造的第1、第2搬送部。基板搬送托盤51是以沿著托盤軌道52而設之未圖示的滾珠螺桿來驅動被設在基板搬送托盤51之未圖示的螺帽，藉此移動。 　　藉由如此的構成，基板搬送托盤51是在基板供給部6載置基板P，沿著托盤軌道52來移動至接合位置，接合後，移動至基板搬出部7，將基板P交給基板搬出部7。第1、第2搬送部是互相獨立驅動，在被載置於一方的基板搬送托盤51的基板P接合晶粒D中，另一方的基板搬送托盤51是將基板P搬出，返回至基板供給部6，進行載置新的基板P等的準備。 　　[0023] 控制部8是具備： 　　記憶體，其係儲存監視控制黏晶機10的各部的動作的程式(軟體)；及 　　中央處理裝置(CPU)，其係實行被儲存於記憶體的程式。 　　[0024] 其次，利用圖3及圖4來說明有關晶粒供給部1的構成。圖3是表示晶粒供給部的外觀立體圖。圖4是表示晶粒供給部的主要部的概略剖面圖。 　　[0025] 晶粒供給部1是具備：移動於水平方向(XY方向)的晶圓保持台12，移動於上下方向的頂起單元13。晶圓保持台12是具有：保持晶圓環14的擴張環15，及將切割膠帶16定位於水平的支撐環17，該切割膠帶16是黏著有被保持於晶圓環14的複數的晶粒D。頂起單元13是被配置於支撐環17的內側。 　　[0026] 晶粒供給部1是在晶粒D的頂起時，使保持晶圓環14的擴張環15下降。其結果，被保持於晶圓環14的切割膠帶16會被拉長，晶粒D的間隔會擴大，藉由頂起單元13來從晶粒D下方頂起晶粒D，使晶粒D的拾取性提升。另外，隨著薄型化，將晶粒黏著於基板的黏著劑是由液狀成為薄膜狀，在晶圓11與切割膠帶16之間貼附被稱為晶粒黏結薄膜(DAF)18的薄膜狀的黏著材料。就具有晶粒黏結薄膜18的晶圓11而言，切割是對於晶圓11及晶粒黏結薄膜18進行。因此，在剝離工程中，從切割膠帶16剝離晶圓11及晶粒黏結薄膜18。另外，以下是無視晶粒黏結薄膜18的存在來說明剝離工程。 　　[0027] 黏晶機10是具有： 　　晶圓識別攝影機24，其係識別晶圓11上的晶粒D的姿勢； 　　平台識別攝影機32，其係識別被載置於中間平台31的晶粒D的姿勢；及 　　基板識別攝影機44，其係識別接合平台BS上的安裝位置。 　　必須修正識別攝影機間的姿勢偏差的是參與接合頭41的拾取之平台識別攝影機32及參與接合頭41往安裝位置的接合之基板識別攝影機44。本實施例是利用晶圓識別攝影機24來檢測出晶粒D的龜裂。 　　[0028] 利用圖5來說明有關控制部8。圖5是表示控制系的概略構成的方塊圖。控制系80是具備控制部8，驅動部86，訊號部87及光學系88。控制部8是大致區分具有主要以CPU(Central Processor Unit)所構成的控制‧運算部81，記憶裝置82，輸出入裝置83，匯流線84及電源部85。記憶裝置82是具有：以記憶處理程式等的RAM所構成的主記憶裝置82a，及以記憶控制所必要的控制資料或畫像資料等的HDD所構成的輔助記憶裝置82b。輸出入裝置83是具有：顯示裝置狀態或資訊等的監視器83a，輸入操作員的指示之觸控面板83b，操作監視器的滑鼠83c，及取入來自光學系88的畫像資料之畫像取入裝置83d。又，輸出入裝置83是具有：控制晶粒供給部1的XY平台(未圖示)或接合頭平台的ZY驅動軸等的驅動部86之馬達控制裝置83e，及從各種的感測器訊號或照明裝置等的開關等的訊號部87取入訊號或控制的I/O訊號控制裝置83f。在光學系88是含有晶圓識別攝影機24，平台識別攝影機32及基板識別攝影機44。控制‧運算部81是經由匯流線84來取入必要的資料且運算，將資訊傳送至拾取頭21等的控制或監視器83a等。 　　[0029] 圖6是說明第一實施例的半導體製造裝置的晶粒接合工程的流程圖。 　　在第一實施例的晶粒接合工程，首先，保持從晶圓盒取出的晶圓11之晶圓環14會被載置於晶圓保持台12而搬送至進行晶粒D的拾取之基準位置(以下將此動作稱為晶圓裝載(工程P1))。其次，進行微調整(晶圓對準)(工程P2)，而使晶圓11的配置位置能夠正確地與其基準位置一致。 　　[0030] 其次，以預定間距來使載置有晶圓11的晶圓保持台12間距移動(晶圓間距)，保持於水平，藉此將最初被拾取的晶粒D配置於拾取位置(工程P3)。 　　[0031] 其次，從藉由晶圓識別攝影機24取得的畫像來進行晶粒D的外觀檢查(工程P4)。有關晶粒外觀檢查的詳細後述。在此，被判定成晶粒D的外觀無問題時，前進至後述的工程P5，被判定成有問題時，跳過該晶粒D後再度實施工程P3，藉此以預定間距使載置有晶圓11的晶圓保持台12間距移動(晶圓間距)，將其次被拾取的晶粒D配置於拾取位置。 　　[0032] 經由上述工程P4而被判定成良品的拾取對象的晶粒D是藉由晶圓識別攝影機24來攝取拾取對象的晶粒D的主面(上面)，從取得的畫像算出偏離拾取對象的晶粒D的上述拾取位置之位移量(工程P5)。根據此位移量來使載置有晶圓11的晶圓保持台12移動，將拾取對象的晶粒D正確地配置於拾取位置。 　　[0033] 晶圓11是預先藉由探測器等的檢查裝置來對每個晶粒進行檢查，生成按每個晶粒表示良、不良的地圖資料，被記憶於控制部8的記憶裝置82。成為拾取對象的晶粒D為良品或不良品的判定是依據地圖資料來進行。當晶粒D為不良品時，不實施晶粒的外觀檢查識別(工程P4)、晶粒定位識別(工程P5)、拾取(工程P6)及接合(工程P7)，以預定間距使載置有晶圓11的晶圓保持台12間距移動(晶圓間距)，將其次被拾取的晶粒D配置於拾取位置。 　　[0034] 拾取對象的晶粒D被正確地配置於拾取位置之後，藉由包含夾頭22的拾取頭21來從切割膠帶16拾取，被載置於中間平台31(工程P6)。以平台識別攝影機32攝像而進行被載置於中間平台31的晶粒的姿勢偏移(旋轉偏移)的檢測。當有姿勢偏移時，藉由被設在中間平台31的迴旋驅動裝置(未圖示)，在與具有安裝位置的安裝面平行的面，使中間平台31迴旋而修正姿勢偏移。藉由包含夾頭42的接合頭41來從中間平台31拾取，晶粒被接合於基板P或已被接合於基板P的晶粒(工程P7)。以基板識別攝影機44攝像而進行晶粒的定位識別。 　　[0035] 之後，按照同樣的程序，晶粒D會1個1個從切割膠帶16剝下(工程P8)。除了不良品以外，一旦全部的晶粒D的拾取完了，則將以晶圓11的外形來保持該等晶粒D的切割膠帶16及晶圓環14等卸載至晶圓盒(工程P9)。 　　[0036] 其次，利用圖8~12來說明有關晶粒的外觀檢查識別。圖8是用以說明晶粒的外觀檢查識別的概念圖。圖9是表示頂起單元的構造圖，(A)是平面圖，(B)是(A)的A1-A2剖面圖。圖10~12是用以說明晶粒變形機構的圖，圖10(A)、圖11(A)、圖12(A)是頂塊部上的晶粒的平面圖，圖10(B)、圖11(B)、圖12(B)是頂起單元的剖面圖。 　　[0037] 如圖8所示般，支撐部的頂起單元13會位於被保持於切割膠帶16的晶粒D的下方。晶圓識別攝影機24是以攝影機本體241及透鏡部242所構成，在晶圓識別攝影機24的下方具備環照明等的照明部25。以晶圓識別攝影機24攝像後的畫像資料是被取入至畫像取入裝置83d。 　　[0038] 如圖9所示般，頂起單元13是具備頂塊部131及吸附部132。頂塊部131是具有第一頂塊1311，第二頂塊1312及第三頂塊1313。從比晶粒大小稍微小的大小的第一頂塊1311依序第二頂塊1312、第三頂塊1313變小。並且，第一頂塊1311、第二頂塊1312及第三頂塊1313是分別具有獨立的驅動部，頂塊上昇高度、速度、順序(開始時序)等是可任意地設定。 　　[0039] 藉由變更頂起的頂塊，可檢測出在各種的場所發生的龜裂。 　　[0040] 如圖10(B)所示般，若使第一頂塊1311、第二頂塊1312及第三頂塊1313全部上昇，則會發生晶粒D的最外周(第一頂塊1311的邊緣)附近比晶粒D的中央附近還彎曲至下方(上側形成凸)的變形，因此可使在圖10(A)所示般的晶粒D的最外周附近發生的龜裂的龜裂寬擴大。 　　[0041] 如圖11(B)所示般，若使第二頂塊1312及第三頂塊1313上昇，或使第一頂塊1311、第二頂塊1312及第三頂塊1313全部上昇後，只使第一頂塊1311下降，則會發生晶粒D的第二頂塊1312的邊緣附近比晶粒D的中央附近還彎曲至下方(上側形成凸)的變形，因此如圖11(A)所示般可更使發生於內側的龜裂的龜裂寬擴大。 　　[0042] 如圖12(B)所示般，若使第三頂塊1313上昇，或使第一頂塊1311、第二頂塊1312及第三頂塊1313全部上昇後，依序使第一頂塊1311頂塊、第二頂塊1312下降，則會發生晶粒D的第三頂塊1313的邊緣附近比晶粒D的中央附近還彎曲至下方(上側形成凸)的變形，因此如圖12(A)所示般可使發生於中央附近的龜裂的龜裂寬擴大。 　　[0043] 在晶粒龜裂檢測中，預先將無龜裂的晶粒的畫像(以下稱為原畫像)攝像/保管，從與新的晶粒的畫像(以下稱為檢查畫像)的差分檢測出晶粒表面上的異物。另外，龜裂是異物連續性發生者，定義成寬度與長度的比率極大的異物。 　　[0044] 在圖9的無頂起的狀態及圖10~12的各頂塊頂起狀態下分別取得原畫像，合計取得4張。檢查畫像也與原畫像同狀態下以『先頂起模式』的時序取得合計4張。各頂塊頂起高度/速度是儘可能低/慢，使對晶粒的壓力減低。此時，較理想是微龜裂不進展，寬度可擴大。 　　[0045] ＜變形例1＞ 　　第一實施例是使第一頂塊、第二頂塊、第三頂塊的各者上昇而按照設定來使晶粒往上變形成凸狀態而檢測出龜裂，但第一實施例的變形例(第一變形例)是使各頂塊由外側上昇，或一度使全部的頂塊上昇後，由內側的第三頂塊下降，使晶粒變形成上面側凹(下面側凸)而檢測出龜裂。 　　[0046] 又，亦可各頂塊構成為比圖9的頂起單元的吸附面還下降，在吸附晶粒的狀態下，使第一頂塊、第二頂塊、第三頂塊分別從吸附面下降，使晶粒往下變形成凹狀態而檢測出龜裂。 　　[0047] 亦即，以龜裂位置為基點，龜裂的左右的面的角度不同，因此在狀態中，角度不同的面的明度會不同，可檢測出符合平行面的照明。 　　[0048] 又，亦可實施第一實施例之使晶粒往上變形成凸狀態與第一變形例之使晶粒往下變形成凹狀態的檢查雙方。 　　[0049] 如此，藉由變更變形狀態，可檢測出在各種的場所發生的龜裂之可能性變高。 [實施例2] 　　[0050] 利用圖13~17來說明有關第二實施例的黏晶機。圖13是用以說明晶粒的外觀檢查識別的概念圖。圖14是表示實施例的中間平台的構造的剖面圖。圖15是用以說明第二實施例的中間平台的構造的圖，(A)是平面圖，(B)是剖面圖。圖16是用以說明晶粒變形的圖，(A)是真空吸引時的剖面圖，(B)是空氣壓力時的剖面圖。圖17是說明第二實施例的半導體製造裝置的晶粒接合工程的流程圖。 　　[0051] 第二實施例的黏晶機的構成是除中間平台之外，與第一實施例的黏晶機同樣。在本實施例是利用平台識別攝影機32來檢測出晶粒D的龜裂。 　　[0052] 如圖13所示般，支撐部的中間平台31會位於晶粒D的下方。平台識別攝影機32是以攝影機本體321及透鏡部322所構成，在平台識別攝影機32的下方具備環照明等的照明部33。以平台識別攝影機32所攝取的畫像資料是被取入至畫像取入裝置83d。 　　[0053] 在第二實施例的中間平台的說明之前，利用圖14來說明有關第一實施例的中間平台。 　　[0054] 第一實施例的中間平台31是以載置晶粒D的平台311及支撐平台311的平台基座312所構成。在平台311是設有複數的吸附孔313及被連接至複數的吸附孔313的空洞314，在平台基座312是設有被連接至空洞314的排出路315。經由吸附孔313、空洞314及排出路315來真空吸引，晶粒D被吸附於平台311的上面。 　　[0055] 其次，利用圖14來說明有關第二實施例的中間平台。 　　[0056] 第二實施例的中間平台31A是以載置晶粒D的平台311A及支撐平台311A的平台基座312A所構成。在處於晶粒D下面的平台311A是設有複數的真空吸附孔313、被連接至複數的真空吸附孔313的空洞314及開口部316，在平台基座312A是設有被連接至空洞314的排出路315及被連接至開口部316的給排路317。開口部316是在平台311A的中央部以對應於晶粒D的大小之大小而設。吸附孔313是在晶粒D的邊緣附近與開口部316獨立設置。吸附孔313~排出路315的路徑與開口部316~給排路317的路徑是分別成為獨立的路徑。 　　[0057] 被連接至吸附孔313的排出路315是連接配管341、電磁閥34、配管351及真空源35。藉由真空源35來吸附固定被配置於平台311A上的晶粒D。另外，晶粒D的吸附固定的目的是對應晶粒D的位置的固定及晶粒D的彎曲所造成識別錯誤。 　　[0058] 被連接至開口部316的給排路317是連接配管361、流速控制用速度控制器36、配管371、調壓用調節器37、配管381、電磁閥38、配管391及真空源39。並且，配管391是連接配管392及空氣供給源3A。另外，流速控制用速度控制器36是亦可無。在龜裂檢測時，在吸附固定晶粒D的狀態中，藉由真空源39的真空吸附力，如圖16(A)所示般，使晶粒D變形，藉由空氣供給源3A的空氣壓力，如圖16(B)所示般，使晶粒D變形。圖16(A)是在晶粒D的開口部316的邊緣附近，晶粒D的上側會變形成凸，龜裂被擴大，圖16(B)是在比晶粒D的開口部316的邊緣還靠內側，晶粒D的上側會變形成凸，龜裂被擴大。 　　[0059] 圖17是說明第二實施例的半導體製造裝置的晶粒接合工程的流程圖。第二實施例的晶粒接合工程是第一實施例的晶粒接合工程的工程P3與工程P5之間的晶粒外觀檢查識別工程(工程P4)不進行，在第一實施例的晶粒接合工程的工程P6與工程P7之間進行晶粒外觀檢查識別工程(工程P4A)。 　　[0060] 以下說明有關工程P4A。從藉由平台識別攝影機32取得的畫像來進行晶粒D的外觀檢查。有關晶粒外觀檢查的詳細後述。在此，被判定成晶粒D的外觀無問題時，前進至後述的工程P7，被判定成有問題時，前進至工程PA，在監視器83a顯示錯誤。 　　[0061] 其次，以下說明有關晶粒外觀檢查。原畫像是在無來自開口部316的真空吸引及空氣供給的狀態，及藉由來自開口部316的真空吸引而使晶粒變形的狀態，以及藉由空氣供給來使晶粒變形的狀態下預先取得。又，檢查畫像是在無來自開口部316的真空吸引及空氣供給的狀態，及藉由來自開口部316的真空吸引而使晶粒變形的狀態，以及藉由空氣供給來使晶粒變形的狀態下取得。原畫像及檢查畫像取得的兩時序的真空吸引及空氣供給的有無是以電磁閥38來控制。另外，用以使晶粒D變形的真空壓及空氣壓力是以調壓用調節器37、流速控制用速度控制器36來預先調整，而使未發生微龜裂的良品晶粒不會破損。此調整值是每次對象晶粒被變更時調整成最適值。藉由將調壓用調節器37變更成電動氣動調節器，可程式控制按每個對象晶粒變更的壓力。 　　[0062] 亦可進行實施例1的晶粒外觀檢查識別(工程P4)與實施例2的晶粒外觀檢查識別(工程P4A)的雙方的晶粒外觀檢查識別。若使藉由頂起頂塊之晶粒變形處與藉由開口部之晶粒變形處不同，則微龜裂的檢測處會變多，可檢測出更多的微龜裂。 　　[0063] ＜變形例2＞ 　　利用圖18來說明有關第二實施例的變形例(第二變形例)。圖18是用以說明第二變形例的晶粒變形的圖，(A1)是真空壓為大的真空吸引時的剖面圖，(A2)是真空壓為中位的真空吸引時的剖面圖，(A3)是真空壓為小的真空吸引時的剖面圖，(B1)是空氣壓為大的空氣壓力時的剖面圖，(B2)是空氣壓為中位的空氣壓力時的剖面圖，(B3)是空氣壓為小的空氣壓力時的剖面圖。 　　[0064] 第二變形例是配合晶粒D的大小儘可能擴大構成空洞314，藉由被連接的真空吸附壓及空氣壓的調整機能，如圖18所示般，使設定複數的真空吸附壓及複數的空氣壓的晶粒變形，在複數的變形狀態下攝取晶粒進行晶粒外觀檢查識別工程(工程P4A)。當真空壓或空氣壓大時是晶粒的中央附近的龜裂可檢測出，當真空壓或空氣壓為中等時是晶粒的中央與端部的中間附近的龜裂可檢測出，當真空壓或空氣壓小時是晶粒的外周附近的龜裂可檢測出。微龜裂的檢測感度是依龜裂的發生位置及晶粒的變形量而異，藉由以更廣範圍多數的變形狀態下攝取的畫像作比較，可檢測出之可能性會變高。 　　[0065] 藉由如此變更變形量，可檢測出在各種的場所發生的龜裂。 　　[0066] 以上，根據實施形態及實施例具體說明本發明者們所研發的發明，但本發明並非限於上述實施形態及實施例，當然可實施各種變更。 　　[0067] 例如，在實施例中說明了頂起單元的頂塊數為3個的例子，但亦可為2個或4個以上。4個以上的情況，與3個的頂塊作比較，龜裂檢測範圍可更詳細。 　　又，實施例是在晶粒外觀檢查識別後進行晶粒定位識別，但亦可在晶粒定位識別後進行晶粒外觀檢查識別。 　　又，實施例是在晶圓的背面貼附DAF，但亦可無DAF。 　　又，實施例是具備中間平台，但亦可無中間平台。此情況，拾取頭及接合頭是亦可兼用。 　　又，實施例是以晶粒的表面為上進行接合，但亦可拾取晶粒後使晶粒的表背反轉，以晶粒的背面為上進行接合。此情況，中間平台是亦可不設。此裝置是稱為覆晶焊接器(Flip Chip Bonder)。 　　又，實施例是具備接合頭，但亦可無接合頭。此情況，被拾取的晶粒是被載置於容器等。此裝置是稱為拾取裝置。
[0068] 10：黏晶機 1：晶粒供給部 13：頂起單元 131：頂塊部 1311：第一頂塊 1312：第二頂塊 1313：第三頂塊 132：吸附部 2：拾取部 24：晶圓識別攝影機 3：對準部 31：中間平台 311：平台 312：平台基座 313：吸附孔 316：開口部 32：平台識別攝影機 4：接合部 41：接合頭 42：夾頭 44：基板識別攝影機 5：搬送部 8：控制部 BS：接合平台 D：晶粒 P：基板
[0007] 　　圖1是表示實施例的黏晶機的構成的概略上面圖。 　　圖2是表示圖1的晶粒供給部的構成的外觀立體圖。 　　圖3是表示圖2的晶粒供給部的主要部的概略剖面圖。 　　圖4是說明圖1的黏晶機的概略構成及其動作的圖。 　　圖5是表示控制系的概略構成的方塊圖。 　　圖6是說明第一實施例的半導體製造裝置的晶粒接合工程的流程圖。 　　圖7是用以說明龜裂測出寬度擴大原理的圖。 　　圖8是用以說明晶粒的外觀檢查識別的概念圖。 　　圖9是表示頂起單元的構造圖。 　　圖10是用以說明晶粒變形機構的圖。 　　圖11是用以說明晶粒變形機構的圖。 　　圖12是用以說明晶粒變形機構的圖。 　　圖13是用以說明晶粒的外觀檢查識別的概念圖。 　　圖14是表示第二實施例的中間平台的構造的剖面圖。 　　圖15是用以說明第二實施例的中間平台的構造的圖。 　　圖16是用以說明晶粒變形的圖。 　　圖17說明第二實施例的半導體製造裝置的晶粒接合工程的流程圖。 　　圖18是用以說明第二實施例的晶粒變形的圖。

Claims (30)

  1. 一種半導體製造裝置，其特徵係具備： 　　支撐部，其係支撐晶粒的下面； 　　攝像部，其係攝取前述支撐部上方的晶粒的姿勢；及 　　控制部，其係以前述支撐部來使前述晶粒變形成為在前述晶粒的上面側形成凸或凹之處，以前述攝像部來攝取前述晶粒的上面。
  2. 如申請專利範圍第1項之半導體製造裝置，其中，更具備晶粒供給部，其係具備：保持晶圓的晶圓保持台，及從晶圓頂起晶粒的頂起單元， 　　前述晶圓保持台係具備： 　　晶圓環，其係保持貼附有前述晶粒的切割膠帶；及 　　擴張器，其係拉伸前述切割膠帶而擴張， 　　前述頂起單元係具備： 　　頂塊部，其係頂起前述晶粒；及 　　吸附部，其係吸附前述晶粒的周邊的前述切割膠帶， 　　前述支撐部為前述頂起單元。
  3. 如申請專利範圍第2項之半導體製造裝置，其中，前述頂塊部係具備： 　　第一頂塊，其係設於最外周； 　　第二頂塊，其係設於前述第一頂塊的內側；及 　　第三頂塊，其係設於前述第二頂塊的內側， 　　前述第一頂塊的外周係比前述晶粒的外周更小， 　　前述控制部係使前述第一頂塊、第二頂塊及第三頂塊獨立上昇及下降。
  4. 如申請專利範圍第3項之半導體製造裝置，其中，前述控制部係於下列的狀態下，以前述攝像部來攝取前述晶粒， 　　(a)未以前述第一頂塊、第二頂塊及第三頂塊來頂起前述晶粒的狀態； 　　(b)使前述第一頂塊、第二頂塊及第三頂塊上昇而頂起前述晶粒後的狀態； 　　(c)使前述第二頂塊及第三頂塊上昇而頂起前述晶粒後的狀態；及 　　(d)使前述第三頂塊上昇而頂起前述晶粒後的狀態。
  5. 如申請專利範圍第4項之半導體製造裝置，其中，前述控制部係比較： 　　針對無龜裂的晶粒，在前述(a)狀態、(b)狀態、(c)狀態及(d)狀態的各者的狀態下攝取的原畫像；及 　　針對檢查對象的晶粒，在前述(a)狀態、(b)狀態、(c)狀態及(d)狀態的各者的狀態下攝取的檢查畫像， 　　而檢查龜裂。
  6. 如申請專利範圍第1~5項中的任一項所記載之半導體製造裝置，其中，更具備接合部，其係具有將前述晶粒接合於已被接合的晶粒上之接合頭。
  7. 如申請專利範圍第1~5項中的任一項所記載之半導體製造裝置，其中，更具備拾取前述晶粒的拾取頭。
  8. 如申請專利範圍第7項之半導體製造裝置，其中，更具備將前述被拾取的晶粒接合於基板或已被接合的晶粒上之接合部。
  9. 如申請專利範圍第8項之半導體製造裝置，其中，更具備中間平台， 　　前述被拾取的晶粒係被載置於前述中間平台， 　　前述接合部係將被載置於前述中間平台的晶粒接合於前述基板或已被接合於前述基板的晶粒上。
  10. 如申請專利範圍第9項之半導體製造裝置，其中，前述被拾取的晶粒係被上下反轉， 　　前述接合部係將前述被上下反轉的晶粒接合於前述基板。
  11. 如申請專利範圍第7項之半導體製造裝置，其中，更具備儲存晶粒的容器， 　　前述被拾取的晶粒係被載置於前述容器。
  12. 如申請專利範圍第1項之半導體製造裝置，其中，更具備： 　　拾取頭，其係拾取前述晶粒； 　　中間平台，其係載置前述被拾取的晶粒； 　　接合頭，其係將被載置於前述中間平台的晶粒接合於基板或已被接合於基板的晶粒上， 　　前述支撐部為前述中間平台。
  13. 如申請專利範圍第12項之半導體製造裝置，其中，前述中間平台係具備： 　　吸附孔，其係真空吸附前述晶粒的外周附近；及 　　開口部，其係將前述晶粒的中央附近真空吸引或空氣吹出， 　　前述吸附孔係以第一路徑連接至真空源， 　　前述開口部係以和前述第一路徑獨立的第二路徑連接至真空源或空氣源。
  14. 如申請專利範圍第13項之半導體製造裝置，其中，前述控制部，係任意地設定來自前述真空源的真空壓及來自前述空氣源的空氣壓。
  15. 如申請專利範圍第13項之半導體製造裝置，其中，前述開口部，係與前述晶粒的大小同等或除了保持前述晶粒的外周部的位置以外的大小。
  16. 如申請專利範圍第13項之半導體製造裝置，其中，前述控制部係於下列的狀態下，以前述攝像部來攝取前述晶粒， 　　(a)在前述吸附孔吸附前述晶粒，在前述開口部不真空吸引也不空氣吹出的狀態； 　　(b)在前述吸附孔吸附前述晶粒，在前述開口部真空吸引前述晶粒後的狀態； 　　(c)在前述吸附孔吸附前述晶粒，在前述開口部空氣吹出前述晶粒後的狀態。
  17. 如申請專利範圍第16項之半導體製造裝置，其中， 　　前述(b)狀態係包含在複數的真空壓真空吸引後的複數的狀態， 　　前述(c)狀態係包含在複數的空氣壓真空吸引後的複數的狀態。
  18. 如申請專利範圍第16項之半導體製造裝置，其中， 　　前述控制部係比較： 　　針對無龜裂的晶粒，在前述(a)狀態、(b)狀態及(c)狀態的各者的狀態下攝取的原畫像；及 　　針對檢查對象的晶粒，在前述(a)狀態、(b)狀態及(c)狀態的各者的狀態下攝取的檢查畫像， 　　而檢查龜裂。
  19. 如申請專利範圍第18項之半導體製造裝置，其中， 　　前述控制部係比較： 　　針對無龜裂的晶粒，在前述(a)狀態、(b)狀態及(c)狀態的各者的狀態下攝取的原畫像；及 　　針對檢查對象的晶粒，在前述(a)狀態、(b)狀態及(c)狀態的各者的狀態下攝取的檢查畫像， 　　而檢查龜裂。
  20. 如申請專利範圍第12~19項中的任一項所記載之半導體製造裝置，其中，更具備晶粒供給部，其係具備：保持晶圓的晶圓保持台，從晶圓頂起晶粒的頂起單元。
  21. 一種半導體裝置的製造方法，其特徵係具備： 　　(a)將保持晶粒的晶圓保持台移動至拾取位置之工程； 　　(b)使前述晶粒變形成為在前述晶粒的上面側形成凸或凹之處之工程； 　　(c)利用攝像裝置來檢查在前述(b)工程使變形後的晶粒的上面的外觀之工程；及 　　(d)利用前述攝像裝置來進行前述晶粒的定位之工程。
  22. 如申請專利範圍第21項之半導體裝置的製造方法，其中，前述(b)工程係從前述晶粒的下方頂起頂塊而進行， 　　前述攝像裝置係攝取前述晶圓保持台的晶粒之晶圓識別攝影機。
  23. 如申請專利範圍第22項之半導體裝置的製造方法，其中，前述頂塊係具備： 　　第一頂塊，其係設於最外周； 　　第二頂塊，其係設於前述第一頂塊的內側；及 　　第三頂塊，其係設於前述第二頂塊的內側， 　　前述第一頂塊的外周係比前述晶粒的外周更小。
  24. 如申請專利範圍第23項之半導體裝置的製造方法，其中，前述(c)工程係於下列的狀態下攝取前述晶粒， 　　(A)未以前述第一頂塊、第二頂塊及第三頂塊來頂起前述晶粒的狀態； 　　(B)使前述第一頂塊、第二頂塊及第三頂塊上昇而頂起前述晶粒後的狀態； 　　(C)使前述第二頂塊及第三頂塊上昇而頂起前述晶粒後的狀態； 　　(D)使前述第三頂塊上昇而頂起前述晶粒後的狀態。
  25. 如申請專利範圍第24項之半導體裝置的製造方法，其中，前述(c)工程係比較： 　　針對無龜裂的晶粒，在前述(A)狀態、(B)狀態、(C)狀態及(D)狀態的各者的狀態下攝取的原畫像；及 　　針對檢查對象的晶粒，在前述(A)狀態、(B)狀態、(C)狀態及(D)狀態的各者的狀態下攝取的檢查畫像， 　　檢查龜裂。
  26. 如申請專利範圍第21項之半導體裝置的製造方法，其中，前述(b)工程係於載置有前述晶粒的中間平台進行， 　　前述攝像裝置係攝取前述中間平台的晶粒之平台識別攝影機。
  27. 如申請專利範圍第26項之半導體裝置的製造方法，其中，前述中間平台係具備： 　　吸附孔，其係真空吸附前述晶粒的外周附近；及 　　開口部，其係將前述晶粒的中央附近真空吸引或空氣吹出， 　　前述吸附孔係以第一路徑來連接至真空源， 　　前述開口部係以和前述第一路徑獨立的第二路徑來連接至真空源或空氣源。
  28. 如申請專利範圍第27項之半導體裝置的製造方法，其中，前述(c)工程係於下列的狀態下攝取前述晶粒， 　　(A)在前述吸附孔吸附前述晶粒，在前述開口部不真空吸引也不空氣吹出的狀態； 　　(B)在前述吸附孔吸附前述晶粒，在前述開口部真空吸引前述晶粒後的狀態； 　　(C)在前述吸附孔吸附前述晶粒，在前述開口部空氣吹出前述晶粒後的狀態。
  29. 如申請專利範圍第28項之半導體裝置的製造方法，其中， 　　前述(B)狀態係包含在複數的真空壓真空吸引後的複數的狀態， 　　前述(C)狀態係包含在複數的空氣壓真空吸引後的複數的狀態。
  30. 如申請專利範圍第27或28項之半導體裝置的製造方法，其中，前述(c)工程係比較： 　　針對無龜裂的晶粒，在前述(A)狀態、(B)狀態及(C)狀態的各者的狀態下攝取的原畫像；及 　　針對檢查對象的晶粒，在前述(A)狀態、(B)狀態及(C)狀態的各者的狀態下攝取的檢查畫像， 　　檢查龜裂。
TW106135255A 2017-01-26 2017-10-16 半導體製造裝置及半導體裝置的製造方法 TWI649820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017011997A JP6653273B2 (ja) 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法
JP2017-011997 2017-01-26

Publications (2)

Publication Number Publication Date
TW201842600A TW201842600A (zh) 2018-12-01
TWI649820B true TWI649820B (zh) 2019-02-01

Family

ID=63010173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135255A TWI649820B (zh) 2017-01-26 2017-10-16 半導體製造裝置及半導體裝置的製造方法

Country Status (4)

Country Link
JP (1) JP6653273B2 (zh)
KR (1) KR102049816B1 (zh)
CN (1) CN108364880B (zh)
TW (1) TWI649820B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136361A (ja) * 2019-02-14 2020-08-31 ファスフォードテクノロジ株式会社 実装装置および半導体装置の製造方法
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法
US10861819B1 (en) * 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
TWI748763B (zh) * 2020-11-23 2021-12-01 鴻勁精密股份有限公司 拾取機構及其應用之作業設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215551B1 (en) * 1994-12-08 2001-04-10 Kla-Tencor Corporation Scanning system for inspecting anomalies on surfaces
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US7002675B2 (en) * 2003-07-10 2006-02-21 Synetics Solutions, Inc. Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material
JP2012182356A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
TWI557769B (zh) * 2013-05-06 2016-11-11 Ｉｃｔ積體電路測試股份有限公司 電子束晶圓檢查系統及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553767B2 (ja) * 1990-12-12 1996-11-13 九州日本電気株式会社 ダイボンディング装置
JPH0697212A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd ダイボンディング装置および前記装置を使用した半導体装置の製造方法
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
TWI431263B (zh) * 2005-03-28 2014-03-21 Shibaura Mechatronics Corp 應變矽晶圓表面檢查方法及檢查裝置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4945339B2 (ja) * 2007-06-22 2012-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP6093125B2 (ja) * 2012-07-30 2017-03-08 株式会社日立ハイテクノロジーズ ウェハカート及び電子部品装着装置
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP6211955B2 (ja) * 2014-03-07 2017-10-11 東芝メモリ株式会社 半導体製造装置及び半導体製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215551B1 (en) * 1994-12-08 2001-04-10 Kla-Tencor Corporation Scanning system for inspecting anomalies on surfaces
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US7002675B2 (en) * 2003-07-10 2006-02-21 Synetics Solutions, Inc. Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material
JP2012182356A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
TWI557769B (zh) * 2013-05-06 2016-11-11 Ｉｃｔ積體電路測試股份有限公司 電子束晶圓檢查系統及其操作方法

Also Published As

Publication number Publication date
CN108364880A (zh) 2018-08-03
KR102049816B1 (ko) 2019-11-29
JP6653273B2 (ja) 2020-02-26
CN108364880B (zh) 2022-03-29
TW201842600A (zh) 2018-12-01
KR20180088261A (ko) 2018-08-03
JP2018120983A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
TWI649820B (zh) 半導體製造裝置及半導體裝置的製造方法
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
TWI702660B (zh) 黏晶裝置及半導體裝置的製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP2024133241A (ja) ダイボンディング装置および半導体装置の製造方法
TW202107657A (zh) 晶片拾取方法
TWI677047B (zh) 半導體製造裝置及半導體裝置的製造方法
JP7408455B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6110167B2 (ja) ダイ認識手段及びダイ認識方法並びにダイボンダ
TW202101604A (zh) 半導體製造裝置及半導體裝置的製造方法
CN111739818B (zh) 半导体制造装置以及半导体器件的制造方法
KR102350557B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2024129750A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
TW202314870A (zh) 黏晶裝置及半導體裝置的製造方法
JP2024087682A (ja) 半導体製造装置、ピックアップ装置および半導体装置の製造方法
KR20240118016A (ko) 반도체 제조 장치, 도포 장치 및 반도체 장치의 제조 방법
JP2022125244A (ja) ダイボンディング装置および半導体装置の製造方法
JP2023092401A (ja) 実装装置、照明システムの調整方法および半導体装置の製造方法
JP2023002408A (ja) ダイボンディング装置、ウェハおよび半導体装置の製造方法