CN111344848A - 封装装置 - Google Patents

封装装置 Download PDF

Info

Publication number
CN111344848A
CN111344848A CN201880072856.6A CN201880072856A CN111344848A CN 111344848 A CN111344848 A CN 111344848A CN 201880072856 A CN201880072856 A CN 201880072856A CN 111344848 A CN111344848 A CN 111344848A
Authority
CN
China
Prior art keywords
protective film
film
package
semiconductor chip
pressure bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880072856.6A
Other languages
English (en)
Inventor
瀬山耕平
歌野哲弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN111344848A publication Critical patent/CN111344848A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/91—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers
    • B65G47/912—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers provided with drive systems with rectilinear movements only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/08—Web-winding mechanisms
    • B65H18/14—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web
    • B65H18/145—Reel-to-reel type web winding and unwinding mechanisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/08—Web-winding mechanisms
    • B65H18/14—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web
    • B65H18/16—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web by friction roller
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

封装装置10包括：接合载台14；基台16；封装头12，进行暂时压接处理与正式压接处理，所述暂时压接处理为对半导体芯片100抽吸保持并暂时压接在被封装体的处理，所述正式压接处理为对经暂时压接的半导体芯片100进行正式压接的处理；薄膜配置机构18，设于接合载台14或基台16；以及控制部20，控制封装头12及薄膜配置机构18的驱动，薄膜配置机构18包括：薄膜送出机构24，具有架设有保护薄膜110的一对进给辊28，薄膜送出机构24依序送出新的保护薄膜110；以及薄膜移动机构30，使保护薄膜110相对于基板104而沿水平方向移动。

Description

封装装置
技术领域
本说明书涉及一种将半导体芯片(semiconductor chip)经由粘着材料而封装至作为被封装体的基板或其它半导体芯片的封装装置。
背景技术
以前，广泛已知有一种倒装芯片接合(flip chip bonder)技术，是将半导体芯片不经由引线(wire)封装至作为被封装体的基板或其它半导体芯片。所述倒装芯片接合中，有时是在被封装体上预先涂布包含热硬化性树脂的粘着材料，经由所述粘着材料将半导体芯片固接至被封装体。此时，当利用封装头(head)来对半导体芯片进行加热及加压时，被半导体芯片挤出的粘着材料有时会向上蔓延至上方而附着于封装头。另外，即使在未附着于封装头的情况下，从经加热的粘着材料所产生的烟雾气体(fume gas)有时也会侵入封装头内。
在专利文献1中，公开了一种封装装置，其为了防止此种粘着材料向热压接工具(封装头)的附着，利用薄膜(film)构件(保护薄膜(cover film))来覆盖热压接工具的底面。即，专利文献1的封装装置中，在接合头(bonding head)上设有热压接工具与依序进给(feed)薄膜构件的薄膜构件搬送机构。根据所述封装装置，可有效地防止粘着材料向热压接工具的附着。
现有技术文献
专利文献
专利文献1：日本专利特开2015-35493号公报
专利文献2：日本专利特开2004-165536号公报
发明内容
发明所要解决的问题
然而，在专利文献1等的现有技术中，半导体芯片是被抽吸保持于热压接工具的底面，但所述抽吸面始终被薄膜构件覆盖。而且，薄膜构件在每压接一个半导体芯片时要更换为新的薄膜构件。其结果，现有技术中，必须在半导体芯片的抽吸之前，在薄膜构件上形成抽吸用的孔。此处，相比于对半导体芯片进行加热及加压以接合至被封装体所需的时间，薄膜构件的开孔或薄膜构件的进给所需的时间要耗费数倍～十倍。因此，专利文献1等的现有技术导致了节拍时间(takt time)的增加。
再者，在专利文献2中，公开了一种将树脂薄膜(保护薄膜)与接合工具分离地设置的封装装置。然而，专利文献2的封装装置中，树脂薄膜是用于保护芯片(半导体芯片)不受接合工具的振动影响，而非用于防止粘着材料向接合工具的附着。另外，虽然专利文献2的接合工具已对暂时放置的芯片进行按压，但并非是以抽吸来保持暂时放置前的芯片。因此，专利文献2的技术难以适用于以一个封装头来进行半导体芯片的暂时压接及正式压接的封装装置。
因此，本说明书中，公开一种封装装置，其是以一个封装头来进行暂时压接处理及正式压接处理的封装装置，且可进一步缩短节拍时间。
解决问题的技术手段
本说明书中公开的封装装置将半导体芯片经由粘着材料而封装至作为被封装体的基板或其它半导体芯片，所述封装装置的特征在于包括：接合载台，载置所述基板；基台，支撑所述接合载台；封装头，进行暂时压接处理与正式压接处理，所述暂时压接处理为对所述半导体芯片抽吸保持并暂时压接在所述被封装体的处理，所述正式压接处理为对经所述暂时压接的半导体芯片进行正式压接的处理；薄膜配置机构，设于所述接合载台或所述基台，在所述正式压接处理时，使保护薄膜介隔于经所述暂时压接的半导体芯片与所述封装头之间；以及控制部，控制所述封装头及所述薄膜配置机构的驱动，所述薄膜配置机构包括：薄膜送出机构，具有架设有所述保护薄膜的一对辊，所述薄膜送出机构依序送出新的保护薄膜；以及薄膜移动机构，使所述保护薄膜相对于所述基板而沿水平方向移动。
在设为所述构成的情况下，由于保护薄膜与封装头分离，因此不需要保护薄膜的开孔。其结果，可减少节拍时间，且可有效地防止因粘着材料造成的封装头的污染。
所述控制部也可控制所述薄膜移动机构，使所述保护薄膜在所述暂时压接处理时，位于在水平方向上离开所述半导体芯片进行暂时压接的封装分区的退避位置，而在所述正式压接处理时，位于作为正式压接对象的半导体芯片的正上方的居间位置。
通过设为所述构成，在暂时压接处理时，防止保护薄膜与封装头的干涉，在正式压接处理时，保护薄膜介隔于封装头与半导体芯片之间，因此可有效地防止因粘着材料造成的封装头的污染。
另外，所述薄膜送出机构也可在所述居间位置，以所述保护薄膜覆盖多个封装分区上方的方式而架设有所述保护薄膜，若在所述保护薄膜所覆盖的所有所述多个封装分区中，所述半导体芯片的正式压接结束，则所述控制部驱动所述薄膜移动机构，使所述保护薄膜移动至覆盖新的多个封装分区上方的位置，并且所述控制部驱动所述薄膜送出机构而将所述保护薄膜进给与所述多个封装分区相应的距离。
通过设为所述构成，可减少保护薄膜的进给次数，因此可进一步减少节拍时间。
此时，在所述基板上，也可呈二维数组状地规定有封装半导体芯片的封装分区，所述薄膜送出机构利用以列为单位来覆盖所述二维数组状的封装分区的方式，而架设有所述保护薄膜。
保护薄膜以列为单位来覆盖封装分区，由此，可简化保护薄膜的进给/移动控制。
另外，所述控制部也可使所述封装头在多个所述封装分区连续执行所述半导体芯片的暂时压接后，连续执行经所述暂时压接的多个所述半导体芯片的正式压接。
通过设为所述构成，可减少薄膜移动机构对保护薄膜的移动次数，因此可进一步减少节拍时间。
另外，所述薄膜配置机构也可还包括使所述保护薄膜相对于所述接合载台而升降的升降机构。
通过设为所述构成，可使保护薄膜更确实地离开半导体芯片的上表面。另外，在对半导体芯片进行层叠封装的情况下，可根据其层叠层数来变更保护薄膜的配置高度，因此封装装置的通用性提高。
另外，所述薄膜送出机构也可包括干涉构件，所述干涉构件通过与受到所述封装头按压而朝下方弯曲的所述保护薄膜的一部分进行干涉，来支持所述弯曲的消除。
若设为所述构成，则不仅构成简单，而且可使保护薄膜更确实地离开半导体芯片的上表面。
发明的效果
根据在本说明书中公开的封装装置，由于保护薄膜与封装头分离，因此不需要保护薄膜的开孔。其结果，可减少节拍时间，且可有效地防止因粘着材料造成的封装头的污染。
附图说明
图1是表示封装装置的构成的图。
图2是封装装置的概略平面图。
图3是表示暂时压接的情况的侧面图。
图4是表示正式压接的情况的侧面图。
图5是表示暂时压接的情况的平面图。
图6是表示暂时压接的情况的平面图。
图7是表示正式压接的情况的平面图。
图8是表示正式压接的情况的平面图。
图9A是表示正式压接的情况的侧面图。
图9B是表示正式压接的情况的侧面图。
图10是对现有技术与本例的处理时间进行比较的图。
图11A是表示另一封装装置的一例的图。
图11B是表示图11A的封装装置的另一状态的图。
图12A是另一封装装置中使用的干涉构件的立体图。
图12B是表示使用图12A的干涉构件的封装装置的一例的图。
图13是表示另一封装装置的一例的图。
图14是使用圆形基板的情况的平面图。
图15是对半导体芯片进行层叠封装的情况的侧面图。
图16是表示另一封装装置的一例的图。
图17是表示现有的封装装置的一例的图。
具体实施方式
以下，参照附图来说明封装装置10的构成。图1是表示封装装置10的构成的概略图。另外，图2是封装装置10的概略平面图。另外，图3是表示暂时压接处理的情况的图，图4是表示正式压接处理的情况的图。
所述封装装置10是通过将多个半导体芯片100封装至基板104或其它半导体芯片100(以下，在不区分两者的情况下，称作“被封装体”)而制造半导体装置的装置。半导体芯片100是利用倒装芯片接合技术而封装至基板104。具体而言，在各半导体芯片100的底面，形成有被称作凸块(bump)102的包含导电性材料的突起，通过将所述凸块102接合于形成于基板104表面的电极105，将半导体芯片100与基板104电连接。
在基板104，呈二维数组状地规定有对半导体芯片100进行封装的封装分区106。图示例中，在一个基板104，以3行5列而规定有15个封装分区106。在各封装分区106的表面，形成有多个与半导体芯片100的凸块102电连接的电极105。另外，在各封装分区106，预先涂布有被称作非导电性膏(Non Conductive Paste，NCP)或非导电性薄膜(Non ConductiveFilm，NCF)的粘着材料108。粘着材料108包含具有绝缘性并且具有热硬化性的热硬化性树脂。在所述粘着材料108上载置半导体芯片100并按压至基板104，并且对半导体芯片100进行加热，由此，粘着材料108硬化，半导体芯片100被机械地粘着、固定于基板104。再者，如此那样在基板104预先涂布粘着材料108的方式一般被称作“先涂布方式”。
封装装置10将各半导体芯片100暂时压接后进行正式压接，由此将它们封装至基板104。暂时压接是将半导体芯片100暂时放置于基板104中的对应的封装分区106(粘着材料108)。另外，正式压接是对经暂时压接的半导体芯片100进行加热及加压，由此，将半导体芯片100机械/电连接至被封装体(基板104或其它半导体芯片100)。在所述正式压接时，半导体芯片100以粘着材料108的硬化温度以上且凸块102的熔融温度以上的温度而受到加热。本例中，在多个封装分区106中连续执行半导体芯片100的暂时压接之后，连续执行经所述暂时压接的多个半导体芯片100的正式压接。
封装装置10是用于依照所述流程来将半导体芯片100封装至基板104(被封装体)的装置。所述封装装置10具有接合载台14、封装头12、基台16、薄膜配置机构18、及控制这些各部的驱动的控制部20等。
接合载台14是载置基板104的载台。在所述接合载台14，例如设有抽吸保持基板104的抽吸孔(未图示)、或用于对基板104进行加热的加热器(heater)(未图示)等。所述接合载台14是由基台16予以支撑。
封装头12与接合载台14相向地设置，可相对于接合载台14而朝水平方向及垂直方向移动。所述封装头12进行暂时压接处理与正式压接处理。在暂时压接处理中，封装头12从未图示的芯片供给源接取半导体芯片100并予以搬送，将各半导体芯片100载置于对应的封装分区106之后进行加热及加压，而进行暂时压接。所述暂时压接时的加热温度理想的是粘着材料108开始软化的温度以上、且粘着材料108的硬化温度以下。另外，在正式压接处理中，封装头12对被暂时压接于基板104的半导体芯片100进行加压及加热，而进行正式压接。所述正式压接时的加热温度理想的是凸块102的熔融温度以上、且粘着材料108的硬化温度以上。另外，正式压接时的加压力大于暂时压接时的加压力。
如图3所示，在封装头12的底面，形成有用于抽吸保持半导体芯片100的抽吸孔22。所述抽吸孔22连通于未图示的抽吸泵，借助通过所述抽吸泵所产生的负压，半导体芯片100被抽吸保持于封装头12的底面。另外，在封装头12，内置有加热器(未图示)，以对暂时压接及正式压接时的半导体芯片100进行加热。再者，本例中，封装头12朝水平方向移动，但也可设为如后所说明那样，接合载台14沿水平方向移动的构成。
此外，如上所述，在正式压接时，封装头12将半导体芯片100按压至基板104。此时，如图4所示，被半导体芯片100挤出至外侧的粘着材料108的一部分有时会突出而向上蔓延。若所述向上蔓延的粘着材料108附着于封装头12，则有可能无法适当地进行随后的封装处理。另外，即使在粘着材料108未附着于封装头12的情况下，从经加热的粘着材料108产生的烟雾气体也有时会进入封装头12的抽吸孔22，由此导致封装头12受到污染。
因此，本说明书所公开的封装装置10中，在正式压接时，使保护薄膜110介隔于封装头12与半导体芯片100之间。如图4所示，通过设置所述保护薄膜110，可有效地防止粘着材料108向封装头12的附着、及烟雾气体向封装头12的抽吸孔22中的侵入。
在封装装置10的基台16，设置有薄膜配置机构18，所述薄膜配置机构18在正式压接处理时，使保护薄膜110介隔于经暂时压接的半导体芯片100与封装头12之间。本例中，使用单方向长长的带状保护薄膜110。作为所述保护薄膜110的原材料，适合的是耐热性优异且粘着材料108的剥离性高的原材料。因此，作为保护薄膜110的原材料，例如可使用聚四氟乙烯(polytetrafluoroethylene，PTFE)、聚四氟乙烯-全氟烷基乙烯醚共聚物(polytetrafluoroethylene-perfluoro alkyl vinyl ether，PFA)等氟树脂。
薄膜配置机构18具有将带状保护薄膜110依序送出至基板104上方的薄膜送出机构24。薄膜送出机构24具有夹着接合载台14而设于两侧的送出辊28a及卷绕辊28b(以下，在不区分送出辊/卷绕辊28a、28b的情况下，简称作“进给辊28”)。保护薄膜110被架设于所述一对进给辊28之间。通过送出辊28a朝规定的送出方向(图1中的箭头A方向)旋转，新的保护薄膜110被依序送出。另外，与送出辊28a连动，卷绕辊28b跟送出辊28a同向旋转，由此，将已使用的保护薄膜110卷绕至卷绕辊28b而予以回收。即，通过一对进给辊28同向旋转，进给保护薄膜110。
此处，如上所述，一对进给辊28被配设于接合载台14的两侧，因此保护薄膜110将沿单方向横切基板104。另外，保护薄膜110的宽度充分宽于封装分区106的宽度。因此，保护薄膜110可覆盖排列成3行5列的封装分区106中的、其一列的封装分区106即多个(图示例中为三个)封装分区106的上方。
卷绕辊28b是连结于马达(motor)等驱动源，伴随所述马达等的驱动而旋转的驱动辊。送出辊28a既可为可与卷绕辊28b独立地旋转的驱动辊，也可为伴随卷绕辊28b的旋转而旋转的从动辊。在将送出辊28a设为从动辊的情况下，理想的是设置朝与送出方向相反的方向对送出辊28a施力的施力构件，以可对所架设的保护薄膜110赋予适度的张力(tension)。另外，理想的是，无论在哪种形态下，均在两个进给辊28的至少一者的附近，设置对缠绕于各进给辊28的保护薄膜110的量进行感测(sensing)的传感器(sensor)。而且，也可根据所述传感器的探测结果，来推测保护薄膜110的更换时期，或者调整进给辊28的旋转速度。尤其，进给辊28每一圈的保护薄膜110的送出/卷绕距离(进给量)会根据已缠绕至各进给辊28的保护薄膜110的量(更准确而言，是在各进给辊28缠绕有保护薄膜110的薄膜卷110a的直径)而变化。因此，为了适当地控制保护薄膜110的进给量、保护薄膜110的张力等，理想的是根据已缠绕至各进给辊28的保护薄膜110的量来调整进给辊的转速。
薄膜配置机构18还包括薄膜移动机构30，所述薄膜移动机构30对应于每个所述薄膜送出机构24而使保护薄膜110沿水平方向移动。薄膜移动机构30具有沿第一方向(图示例中，为长方形基板104的长边方向)延伸的一对轨道(rail)32、及沿着所述轨道32而滑动移动的移动块(block)34。一对轨道32是夹着接合载台14而设于两侧。在移动块34，设置有进给辊28，伴随移动块34的滑动移动，进给辊28及保护薄膜110沿第一方向移动。再者，安装于两个轨道32的两个移动块34是以送出辊28a与卷绕辊28b的相对位置始终固定的方式而连动地运动。通过薄膜移动机构30，进给辊28沿第一方向移动，由此，依序变更被保护薄膜110覆盖的封装分区106(半导体芯片100)。再者，作为使移动块34滑动移动的机构，例如既可为将马达(旋转电机)与滚珠花键(ball spline)组合而成的机构，也可为使用液压缸(cylinder)或线性马达(linear motor)等直动式驱动源的机构。
薄膜配置机构18还包括薄膜升降机构(未图示)，所述薄膜升降机构对应于每个薄膜送出机构24而使保护薄膜110升降。薄膜升降机构只要是能使进给辊28的高度可变的机构，则无特别限定。因此，作为薄膜升降机构，例如也可具有一边与进给辊28的旋转轴抵接一边旋转的凸轮(cam)构件等。另外，作为其它形态，薄膜升降机构也可设为具有下述移动体的构成，所述移动体与进给辊28的旋转轴连接，并且可通过马达或液压缸等驱动源而沿垂直方向移动。无论如何，通过所述薄膜升降机构，保护薄膜110相对于基板104及半导体芯片100而在高度方向上受到定位。
控制部20控制所述封装头12或薄膜配置机构18、接合载台14的驱动。控制部20例如包括进行各种运算的中央处理器(Central Processing Unit，CPU)、及存储各种数据(data)及程序(program)的存储器(memory)。对于控制部20，输入各种传感器的探测结果，控制部20根据所述探测结果来进行各部的驱动控制。更具体而言，控制部20进行封装头12的移动控制或封装头12及接合载台14的加热器的温度控制、抽吸机构的驱动控制等。另外，为了将保护薄膜110配置于适当的位置，控制部20也进行薄膜配置机构18的驱动控制。
接下来，参照图3～图8来说明此种封装装置10对半导体芯片100的封装流程。图5～图8是表示封装中途的情况的概略平面图，图5、图6表示暂时压接的情况，图7、图8表示正式压接的情况。在对半导体芯片100进行封装时，将基板104载置于接合载台14。在所述基板104的封装分区106，预先或者在载置于接合载台14之后，涂布粘着材料108。
控制部20驱动封装头12，而使半导体芯片100暂时压接于基板104的各封装分区106。具体而言，封装头12移动至未图示的芯片供给源，利用其底面来抽吸保持新的半导体芯片。继而，封装头12移动至对应的封装分区106的正上方。随后，封装头12如图3所示，朝向基板104下降，将抽吸保持的半导体芯片100按抵至对应的封装分区106(甚至为粘着材料108)上，由此来暂时压接半导体芯片100。只要可暂时压接一个半导体芯片100，则封装头12在解除所述半导体芯片100的抽吸之后上升。随后，封装头12以同样的流程来依序进行所有半导体芯片100的暂时压接。在图5、图6中，标注于各半导体芯片100的数字表示暂时压接的顺序。由图5、图6可知的是，在图示例中，半导体芯片100从左下角开始进行暂时压接。而且，对于每一列，一边使行进方向反转一边呈Z字状地进行半导体芯片100的暂时压接。
此处，在所述暂时压接处理时，控制部20驱动薄膜移动机构30来使保护薄膜110移动至退避位置。所谓退避位置，是指在水平方向上离开半导体芯片100进行暂时压接的封装分区106的位置。所谓所述退避位置，既可为特定的固定位置，也可为伴随受到暂时压接的封装分区106的变更而变更的可变位置。例如，若可使保护薄膜110移动至基板104的外侧，则也可将所述基板104的外侧设为退避位置。若保护薄膜110位于基板104的外侧，则无论暂时压接至哪个封装分区106，保护薄膜110均会在水平方向上离开暂时压接的封装分区106。因此，基板104的外侧成为位置不变的退避位置。
另一方面，由于封装装置10的尺寸等的限制，有时无法将保护薄膜110移动至基板104的外侧。在此情况下，只要将在当前时间点尚未进行暂时压接的封装分区106的正上方位置设为退避位置即可。例如，也可如图5所示，将基板104的封装分区106分割为单侧3列(附图下侧3列)与相反侧2列(附图上侧2列)，在对单侧3列进行暂时压接的期间内，将相反侧2列的正上方设定为退避位置(参照图5)，在对相反侧2列进行暂时压接的期间内，将单侧3列的正上方设定为退避位置(参照图6)。即，此时，薄膜移动机构30在进行对单侧3列的暂时压接的期间内，使保护薄膜110移动至相反侧2列的正上方，若对单侧3列的暂时压接结束，则使移动块34滑动移动，以使保护薄膜110移动至相反侧3列的正上方。无论如何，在暂时压接处理的期间内，通过使保护薄膜110在水平方向上离开作为暂时压接对象的封装分区106，均可防止保护薄膜110与封装头12的干涉，而适当地暂时压接半导体芯片100。
若完成所有半导体芯片100的暂时压接，则控制部20继而使封装头12执行正式压接处理。具体而言，封装头12将经暂时压接的半导体芯片100依序加压及加热而正式压接至基板104。在图7、图8中标注于各半导体芯片100的数字表示正式压接的顺序。图示例中，正式压接也是与暂时压接同样地从左下角开始，随后，对于每一列，一边使行进方向反转，一边呈Z字状地推进。
此处，在正式压接处理时，控制部20驱动薄膜移动机构30来使保护薄膜110移动至居间位置。所谓居间位置，是指作为正式压接对象的半导体芯片100的正上方、且所述半导体芯片100与封装头12之间位置。通过将保护薄膜110配设于所述位置，在正式压接时，如图4所示，保护薄膜110将介隔于半导体芯片100与封装头12之间。而且，由此，可有效地防止向上蔓延的粘着材料108向封装头12的附着、或烟雾气体向封装头12中的侵入。
此处，作为正式压接对象的半导体芯片100依序变化。因此，保护薄膜110的位置也必须根据正式压接处理的行进状况而依序变更。但是，本例中，保护薄膜110是以覆盖一列(三个)半导体芯片100(封装分区106)的方式而架设。因此，薄膜移动机构30在对位于保护薄膜110正下方的一列(三个)半导体芯片100的正式压接结束之前，不使保护薄膜110移动，若位于保护薄膜110正下方的半导体芯片100所有的正式压接结束，则使保护薄膜110移动至邻接的下一列的正上方。根据图7、图8的示例，在对从附图上方计起的第二列半导体芯片100进行正式压接时，薄膜移动机构30如图7所示，使保护薄膜110位于所述第二列封装分区106的正上方。另外，若第二列半导体芯片100的正式压接全部结束，则薄膜移动机构30如图8所示，使保护薄膜110位于从附图上方计起的第一列封装分区106的正上方。
另外，利用所述薄膜移动机构30来连动保护薄膜110的水平移动，薄膜送出机构24进给保护薄膜110。具体而言，若一列半导体芯片100的正式压接结束，则薄膜送出机构24将保护薄膜110进给与封装分区106的一列对应的距离。在图7的示例中，保护薄膜110上的位置P1位于封装分区106的列的一端附近，保护薄膜110上的位置P2位于所述列的另一端附近。从所述位置P1直至位置P2为止的距离为一次的进给距离。
当从附图上方观察而保护薄膜110从第二列移动至第一列时(从图7的状态变化为图8的状态时)，薄膜送出机构24如图8所示，以保护薄膜110上的位置P2处于封装分区106的列的一端附近的方式来进给保护薄膜110。
再者，当利用封装头12经由保护薄膜110来对半导体芯片100进行加热加压时，如图4所示，保护薄膜110密接至半导体芯片100的上表面，另外，向上蔓延的粘着材料108的一部分接触至保护薄膜110。若保持所述保护薄膜110密接至半导体芯片100上表面的状态，则无法适当地进给保护薄膜110。
因此，也可根据需要，通过薄膜升降机构来使保护薄膜110升降。具体而言，在对半导体芯片100进行正式压接时，如图9A所示，利用薄膜升降机构来使保护薄膜110下降，以使保护薄膜110处于与半导体芯片100的上表面大致相同的高度位置。另外，当进给保护薄膜110时，如图9B所示，利用薄膜升降机构来使保护薄膜110上升，以使保护薄膜110离开半导体芯片100的上表面。
即，在正式压接处理中，每当针对一列封装分区106的正式压接完成时，将保护薄膜110配置于适当位置的配置处理是必要的。所述保护薄膜110的配置处理包含保护薄膜110的上升、保护薄膜110的进给、保护薄膜110的水平移动、保护薄膜110的下降。所述些处理中，保护薄膜110的进给与水平移动也可并行地进行。
此外，根据至此为止的说明可明确的是，本说明书所公开的封装装置10中，是将薄膜配置机构18设于基台16。另外，保护薄膜110是以可同时覆盖多个封装分区106上方的方式而配置。对于设为所述构成的理由，比较现有技术来进行说明。
使保护薄膜110介隔于封装头12与半导体芯片100之间的封装装置10从以前便提出有若干种。图17是表示此种现有的封装装置10的一例的图。如图17所示，现有的封装装置10多将保护薄膜110设于封装头12。即，在封装头12，安装有用于进给保护薄膜110的进给辊28。此时，要求高速且高精度移动的封装头12的重量增加，从而导致使封装头12移动的移动机构的大型化、高成本化等问题。
另外，在将保护薄膜110安装于封装头12的构成的情况下，保护薄膜110将始终覆盖所述封装头12的底面。此时，封装头12的抽吸孔22会被保护薄膜110覆盖，因此无法经由所述抽吸孔22来抽吸保持半导体芯片100。因此，现有的封装装置10中，在半导体芯片100的抽吸保持之前，在保护薄膜110中的与抽吸孔22对应的部位，使用针70等来形成孔。另外，在将保护薄膜110安装于封装头12的构成的情况下，每当对一个半导体芯片100的正式压接结束时，必须进给保护薄膜110。此种开孔处理、进给处理耗费时间，因此导致节拍时间增加。例如，与一次接合(暂时压接、正式压接)所需的时间相比，开孔处理及进给处理所需的时间要耗费数倍～十倍。现有的封装装置10中，产生所述开孔处理，另外，进给处理的次数变多，因此导致半导体装置制造的节拍时间增加。
另一方面，本说明书所公开的封装装置10中，如至此为止所说明那样，是将薄膜配置机构18设置于基台16。其结果，可实现封装头12的轻量化，即使利用相对较小型且廉价的移动机构，也可使封装头12高速且高精度地移动。
另外，通过将薄膜配置机构18设于基台16，可使保护薄膜110与封装头12分离。因此，即使不在保护薄膜110上开孔，也可利用封装头12来抽吸保持半导体芯片100。作为结果，不需要耗费时间的开孔处理，可大幅减少节拍时间。另外，可免除用于开孔的复杂机构，因此也可降低封装装置10的价格。
进而，本例的封装装置10中，设为在正式压接处理时，保护薄膜110覆盖多个半导体芯片100的构成。因此，可比现有技术大幅减少保护薄膜110的进给次数，甚至可大幅减少节拍时间。
对此，举具体例来进行说明。图10是表示以3行5列的排列来封装半导体芯片100时的时间图的一例的图。图10中，条件1、条件2表示现有的封装装置10中的时间图，条件3表示本说明书所公开的封装装置10中的时间图。图10的示例中，将一个半导体芯片100的接合(暂时压接或正式压接)所需的时间设为1秒，将保护薄膜110的开孔所需的时间设为3秒，将保护薄膜110的进给所需的时间设为2秒。另外，图10中，暂时压接是以淡墨来图示，正式压接是以浓墨来图示，开孔是以斜影线来图示，进给是以十字影线来图示。
现有的封装装置10中，作为封装半导体芯片100的流程，大致认为有两种。一种是利用封装头12将半导体芯片100搬送、载置于基板104上之后，不进行暂时压接而是立即进行正式压接的流程。图10的条件1表示所述流程中的时间图。此时，每当对一个半导体芯片100进行正式压接时，必须进行保护薄膜110的开孔(斜影线)与进给(十字影线)。因此，封装处理整体的时间非常长。
作为另一流程，有与本说明书所公开的封装装置10同样地，连续对所有半导体芯片100进行暂时压接后，连续对所有半导体芯片100进行正式压接的流程。图10的条件2表示所述流程中的时间图。此时，保护薄膜110的开孔只要在暂时压接第一个半导体芯片100之前进行一次即可，因此与第一级流程相比，可大幅减少开孔(斜影线)所需的合计时间。然而，此种情况下，每当正式压接一个半导体芯片100时，也需要保护薄膜110的进给(十字影线)。换言之，需要与半导体芯片100的个数相同次数的、保护薄膜110的进给。其结果，无法大幅减少封装处理整体的时间。
另一方面，本说明书所公开的封装装置10中，如至此为止所说明那样，完全不需要保护薄膜110的开孔(斜影线)。另外，保护薄膜110同时覆盖多个(本例中为三个)封装分区106。因此，保护薄膜110的进给(十字影线)只要每进行三次正式压接时进行便足够。换言之，本例中，当将保护薄膜110同时覆盖的封装分区106的个数设为N时，保护薄膜110的进给次数为(封装分区106的总数/N)。即，根据本例，可比现有技术大幅减少保护薄膜110的进给次数，甚至，可大幅减少封装处理整体的时间。再者，此处，为了便于说明，是将由保护薄膜110覆盖的封装分区106的个数N，即，在基板104中排列成一列的封装分区106的个数N设为三个。然而，实际上，多数情况下，在基板104中，排列成一列的封装分区106的个数N为更多。而且，所述个数N越大，则进给次数越减少，因此可知的是，大型且封装分区106的个数越大的基板104，节拍时间的缩短效果越高。
再者，至此为止的说明为一例，只要至少在接合载台14或支撑所述接合载台14的基台16，根据需要来设置将保护薄膜110配置于适当位置的薄膜配置机构18，其它构成也可适当变更。例如，所述说明中，为了使保护薄膜110与半导体芯片100的上表面接触/分离，设有使保护薄膜110升降的薄膜升降机构。然而，只要在保护薄膜110的进给时，可使保护薄膜110与半导体芯片100的上表面隔离，则也可无薄膜升降机构。例如，也可设为下述构成：利用保护薄膜110的弹性，来使保护薄膜110从与半导体芯片100接触的状态恢复为分离的状态。具体而言，如图11B所示，将保护薄膜110架设于离开半导体芯片100上表面的高度位置。而且，在正式压接时，如图11A所示，利用封装头12来进行按压，由此，保护薄膜110弯曲而接触至半导体芯片100的上表面。此时，只要保护薄膜110具有充分的弹性(粘性)，有适度的张力作用，则当封装头12的按压解除时，保护薄膜110便会借助弹性复原力而自动恢复为弯曲前的状态，即，从半导体芯片100分离的状态。而且，若成为所述状态，只要进行保护薄膜110的进给即可。若设为所述构成，则每当进给时，无须使保护薄膜110升降，因而可使封装处理的控制更为简化。
另外，为了更确实地产生半导体芯片100从保护薄膜110的分离，也可设置干涉构件40，所述干涉构件40与受到被封装头12按压而朝下方弯曲的保护薄膜110的一部分进行干涉。要求所述干涉构件40与朝下方弯曲的保护薄膜110的一部分干涉，另一方面，所述干涉构件40不与朝向半导体芯片100下降的封装头12干涉。因此，作为干涉构件40，例如可使用大致梯子状构件，所述大致梯子状构件如图12A所示，以封装分区106的配设间隔而形成有比封装头12的底面大的矩形孔42。在设有所述干涉构件40的情况下，如图12B所示，与无干涉构件40的情况相比，被封装头12按压的保护薄膜110将以更陡的斜度而弯曲，弹性复原力更强地发挥作用。其结果，保护薄膜110将更确实地从半导体芯片100分离。再者，图12A、图12B所示的干涉构件40的形状为一例，当然也可为其它形状。
另外，至此为止的说明中，是将保护薄膜110的宽度设为封装分区106一列的宽度，但保护薄膜110的宽度也可更大。例如，也可如图13所示，保护薄膜110具有两列封装分区106的宽度。通过设为所述构成，可由保护薄膜110同时覆盖的封装分区106的个数增加，因此可进一步减少进给次数，甚至可进一步缩短节拍时间。再者，为了简化保护薄膜110的配置控制，理想的是，薄膜送出机构24以保护薄膜110以列为单位来覆盖二维数组状封装分区106的方式，来架设所述保护薄膜110。
另外，至此为止的说明中，仅例示了针对大致矩形的基板104的封装，但基板104并不限于矩形，也可为其它形状，例如为圆形等。因此，本说明书所公开的封装装置10也可适用于将半导体芯片100接合于大致圆形的晶片(wafer)的晶片上芯片(Chip On Wafer，CoW)。再者，在圆形基板104的情况下，如图14所示，根据保护薄膜110的水平位置，所述保护薄膜110可同时覆盖的封装分区106的个数发生变化。此时，也可根据保护薄膜110的水平位置(可同时覆盖的封装分区106的个数)来使保护薄膜110的进给距离发生变化。若设为所述构成，则可减少保护薄膜110的损失。另外，作为另一形态，也可将保护薄膜110的进给距离固定为最大值，即，相当于基板104的直径。此时，未被使用便被卷绕的保护薄膜110增加，但可简化保护薄膜110的进给控制。
另外，至此为止，仅例示了在基板104上逐层地封装半导体芯片100的形态，但也可如图15所示，将两个以上的半导体芯片100沿厚度方向予以层叠而封装。即，此时，对于第一层半导体芯片100而言，基板104为被封装体，对于第二层半导体芯片100而言，第一层半导体芯片100成为被封装体。
此时，在暂时压接处理中，首先，在各封装分区106中形成一边沿厚度方向暂时压接多个半导体芯片100一边予以层叠的暂时层叠体120。而且，随后，在正式压接处理中，利用封装头12来对暂时层叠体120的上表面进行加热加压，由此，对构成所述暂时层叠体120的多个半导体芯片100统一进行正式压接。所述制造形态中，只要也在暂时压接处理时，使保护薄膜110退避至退避位置，而在正式压接处理时，将保护薄膜110配置于作为正式压接对象的半导体芯片100与封装头12之间的居间位置即可。
另外，至此为止，例示了封装头12沿水平方向移动的构成，但也可设为取代封装头12而接合载台14沿水平方向移动的构成。图16是表示接合载台14水平移动的封装装置10的一例的图。所述例中，接合载台14包括XY平台48，所述XY平台48容许朝向第一方向(基板104的长边方向)的移动与朝向第二方向(基板104的短边方向)的移动。此时，控制部20驱动XY平台48来使接合载台14水平移动，以使成为暂时压接及正式压接对象的封装分区106位于封装头12的正下方。而且，通过封装头12朝正下方下降，将半导体芯片100暂时压接或正式压接至封装分区106。再者，此时，封装头12仅进行升降而不水平移动，因此，理想的是，在所述封装头12中，设置供给新的半导体芯片100的供给机构50等。另外，此时，理想的是，薄膜配置机构18被设置于接合载台14上，以使其可与基板104连动地水平移动。
另外，至此为止，例示了对封装分区106预先涂布粘着材料108的先涂布方式，但本说明书所公开的封装装置10并不限于先涂布方式，只要是经由粘着材料108来将半导体芯片100封装于被封装体，则也可适用于其它接合方式。例如，也可并非在被封装体，而是在半导体芯片100的背面贴附被称作晶粒粘着薄膜(Die Attach Film，DAF)的粘着剂，使所述DAF加热硬化而将半导体芯片100封装于被封装体。在此情况下，通过使保护薄膜110介隔于半导体芯片100与封装头12之间，也可有效地防止烟雾气体向封装头12中的侵入。
符号的说明
10：封装装置
12：封装头
14：接合载台
16：基台
18：薄膜配置机构
20：控制部
22：抽吸孔
24：薄膜送出机构
28a：送出辊
28b：卷绕辊
30：薄膜移动机构
40：干涉构件
42：矩形孔
48：XY平台
50：供给机构
70：针
100：半导体芯片
102：凸块
104：基板
105：电极
106：封装分区
108：粘着材料
110：保护薄膜
120：暂时层叠体

Claims (7)

1.一种封装装置，将半导体芯片经由粘着材料而封装至作为被封装体的基板或其它半导体芯片，所述封装装置的特征在于包括：
接合载台，载置所述基板；
基台，支撑所述接合载台；
封装头，进行暂时压接处理与正式压接处理，所述暂时压接处理为对所述半导体芯片抽吸保持并暂时压接在所述被封装体的处理，所述正式压接处理为对经所述暂时压接的半导体芯片进行正式压接的处理；
薄膜配置机构，设于所述接合载台或所述基台，在所述正式压接处理时，使保护薄膜介隔于经所述暂时压接的半导体芯片与所述封装头之间；以及
控制部，控制所述封装头及所述薄膜配置机构的驱动，
所述薄膜配置机构包括：
薄膜送出机构，具有架设有所述保护薄膜的一对辊，所述薄膜送出机构依序送出新的保护薄膜；以及
薄膜移动机构，使所述保护薄膜相对于所述基板而沿水平方向移动。
2.根据权利要求1所述的封装装置，其特征在于：
所述控制部控制所述薄膜移动机构，使所述保护薄膜在所述暂时压接处理时，位于在水平方向上离开所述半导体芯片进行暂时压接的封装分区的退避位置，而在所述正式压接处理时，位于作为正式压接对象的半导体芯片的正上方的居间位置。
3.根据权利要求2所述的封装装置，其特征在于：
所述薄膜送出机构在所述居间位置，以所述保护薄膜覆盖多个封装分区上方的方式而架设有所述保护薄膜，
若在所述保护薄膜所覆盖的所有所述多个封装分区中，所述半导体芯片的正式压接结束，则所述控制部驱动所述薄膜移动机构，使所述保护薄膜移动至覆盖新的多个封装分区上方的位置，并且所述控制部驱动所述薄膜送出机构而将所述保护薄膜进给与所述多个封装分区相应的距离。
4.根据权利要求3所述的封装装置，其特征在于：
在所述基板上，呈二维数组状地规定有封装半导体芯片的封装分区，
所述薄膜送出机构利用以列为单位来覆盖所述二维数组状的封装分区的方式，而架设有所述保护薄膜。
5.根据权利要求1至4中任一项所述的封装装置，其特征在于：
所述控制部使所述封装头在多个所述封装分区连续执行所述半导体芯片的暂时压接后，连续执行经所述暂时压接的多个所述半导体芯片的正式压接。
6.根据权利要求1至5中任一项所述的封装装置，其特征在于：
所述薄膜配置机构还包括使所述保护薄膜相对于所述接合载台而升降的升降机构。
7.根据权利要求1至6中任一项所述的封装装置，其特征在于：
所述薄膜送出机构包括干涉构件，所述干涉构件与受到所述封装头按压而朝下方弯曲的所述保护薄膜的一部分进行干涉，通过所述干涉构件来消除所述弯曲地支持所述保护薄膜。
CN201880072856.6A 2017-12-01 2018-11-28 封装装置 Pending CN111344848A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-232106 2017-12-01
JP2017232106 2017-12-01
PCT/JP2018/043737 WO2019107395A1 (ja) 2017-12-01 2018-11-28 実装装置

Publications (1)

Publication Number Publication Date
CN111344848A true CN111344848A (zh) 2020-06-26

Family

ID=66664966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072856.6A Pending CN111344848A (zh) 2017-12-01 2018-11-28 封装装置

Country Status (7)

Country Link
US (1) US11664344B2 (zh)
JP (1) JP6787613B2 (zh)
KR (1) KR102398994B1 (zh)
CN (1) CN111344848A (zh)
SG (1) SG11202006294RA (zh)
TW (1) TWI702695B (zh)
WO (1) WO2019107395A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치
TWI743726B (zh) * 2019-04-15 2021-10-21 日商新川股份有限公司 封裝裝置
JP2022017145A (ja) * 2020-07-13 2022-01-25 晃三朗 宮崎 キーボード上の汚染防止装置
WO2022013995A1 (ja) * 2020-07-16 2022-01-20 株式会社新川 実装装置
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165536A (ja) * 2002-11-15 2004-06-10 Nippon Avionics Co Ltd フリップチップ接合方法およびその装置
CN102171802A (zh) * 2008-09-30 2011-08-31 松下电器产业株式会社 压接装置及压接方法
US20120043005A1 (en) * 2010-08-20 2012-02-23 Shinko Electric Industries Co., Ltd. Electronic packaging apparatus and electronic packaging method
JP2013232667A (ja) * 2013-06-27 2013-11-14 Toray Eng Co Ltd 実装装置および実装方法
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
JP2014236021A (ja) * 2013-05-30 2014-12-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップ接合装置および半導体チップ接合方法
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984381B2 (ja) * 1991-01-31 1999-11-29 芝浦メカトロニクス株式会社 インナリードボンディング装置
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
JP2001135653A (ja) * 1999-11-02 2001-05-18 Mitsubishi Electric Corp ダイボンディング装置及び半導体装置
JP4693458B2 (ja) * 2005-03-31 2011-06-01 パナソニック株式会社 電子部品の実装方法および電子部品実装機
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101141795B1 (ko) * 2010-12-20 2012-05-04 앰코 테크놀로지 코리아 주식회사 반도체 칩 본딩 장치 및 방법
JP6151601B2 (ja) 2013-08-08 2017-06-21 東レエンジニアリング株式会社 実装装置
WO2016125763A1 (ja) 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
KR102497661B1 (ko) * 2015-02-03 2023-02-07 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP6349540B2 (ja) * 2016-10-06 2018-07-04 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
WO2018148275A1 (en) * 2017-02-07 2018-08-16 Rohinni, LLC Apparatus and method for stacking semiconductor devices
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165536A (ja) * 2002-11-15 2004-06-10 Nippon Avionics Co Ltd フリップチップ接合方法およびその装置
CN102171802A (zh) * 2008-09-30 2011-08-31 松下电器产业株式会社 压接装置及压接方法
US20120043005A1 (en) * 2010-08-20 2012-02-23 Shinko Electric Industries Co., Ltd. Electronic packaging apparatus and electronic packaging method
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
JP2014236021A (ja) * 2013-05-30 2014-12-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップ接合装置および半導体チップ接合方法
JP2013232667A (ja) * 2013-06-27 2013-11-14 Toray Eng Co Ltd 実装装置および実装方法
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法

Also Published As

Publication number Publication date
JP6787613B2 (ja) 2020-11-18
KR20200067191A (ko) 2020-06-11
SG11202006294RA (en) 2020-07-29
KR102398994B1 (ko) 2022-05-20
US11664344B2 (en) 2023-05-30
JPWO2019107395A1 (ja) 2020-08-06
US20210175201A1 (en) 2021-06-10
TW201931540A (zh) 2019-08-01
WO2019107395A1 (ja) 2019-06-06
TWI702695B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN111344848A (zh) 封装装置
TWI743726B (zh) 封裝裝置
KR20120130083A (ko) 캐리어를 사용한 솔라 패널을 생산하기 위한 방법 및 디바이스
TWI670776B (zh) 半導體裝置的製造方法以及封裝裝置
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
JP3988878B2 (ja) チップ実装方法およびその装置
CN110024095B (zh) 半导体装置的制造方法以及封装装置
US6547121B2 (en) Mechanical clamper for heated substrates at die attach
JP7268929B2 (ja) 実装装置及び実装方法
JP2006032987A (ja) ボンディング装置および半導体集積回路装置の製造方法
TW202314893A (zh) 封裝裝置以及封裝方法
JP2006054298A (ja) 積層型半導体装置の製造方法および製造装置
US20220415845A1 (en) Mounting apparatus
JP3734357B2 (ja) 半導体集積回路装置の製造方法
JP7317354B2 (ja) 実装装置
JP4962445B2 (ja) 基板搬出装置
JP4364187B2 (ja) 半導体集積回路装置の製造方法
TW202314892A (zh) 安裝裝置
JP2004259866A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination