JPWO2019107395A1 - 実装装置 - Google Patents

実装装置 Download PDF

Info

Publication number
JPWO2019107395A1
JPWO2019107395A1 JP2019557260A JP2019557260A JPWO2019107395A1 JP WO2019107395 A1 JPWO2019107395 A1 JP WO2019107395A1 JP 2019557260 A JP2019557260 A JP 2019557260A JP 2019557260 A JP2019557260 A JP 2019557260A JP WO2019107395 A1 JPWO2019107395 A1 JP WO2019107395A1
Authority
JP
Japan
Prior art keywords
mounting
film
cover film
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019557260A
Other languages
English (en)
Other versions
JP6787613B2 (ja
Inventor
耕平 瀬山
耕平 瀬山
哲弥 歌野
哲弥 歌野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of JPWO2019107395A1 publication Critical patent/JPWO2019107395A1/ja
Application granted granted Critical
Publication of JP6787613B2 publication Critical patent/JP6787613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/91—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers
    • B65G47/912—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers provided with drive systems with rectilinear movements only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/08—Web-winding mechanisms
    • B65H18/14—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web
    • B65H18/145—Reel-to-reel type web winding and unwinding mechanisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H18/00—Winding webs
    • B65H18/08—Web-winding mechanisms
    • B65H18/14—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web
    • B65H18/16—Mechanisms in which power is applied to web roll, e.g. to effect continuous advancement of web by friction roller
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

実装装置１０は、ボンディングステージ１４と、基台１６と、半導体チップ１００を吸引保持して被実装体に仮圧着する仮圧着処理と、仮圧着された半導体チップ１００を本圧着する本圧着処理と、を行う実装ヘッド１２と、ボンディングステージ１４または基台１６に設けられるフィルム配置機構１８と、実装ヘッド１２およびフィルム配置機構１８の駆動を制御する制御部２０と、を備え、フィルム配置機構１８は、カバーフィルム１１０が掛け渡された一対のフィードローラ２８を有し、順次、新たなカバーフィルム１１０を送り出すフィルム送出機構２４と、カバーフィルム１１０を、基板１０４に対して水平方向に移動させるフィルム移動機構３０と、を備える。

Description

本明細書は、半導体チップを接着材料を介して基板または他の半導体チップである被実装体に実装する実装装置を開示する。
従来から、半導体チップを、ワイヤを介することなく、基板または他の半導体チップである被実装体に実装するフリップチップボンダ技術が広く知られている。かかるフリップチップボンダでは、被実装体に、予め、熱硬化性樹脂からなる接着材料を塗布しておき、この接着材料を介して、半導体チップを被実装体に固着することがある。この場合、実装ヘッドで半導体チップを加熱および加圧する際に、半導体チップで押し出された接着材料が、上方に這い上がり、実装ヘッドに付着することがあった。また、実装ヘッドに付着しない場合であっても、加熱された接着材料から生じるヒュームガスが、実装ヘッド内に侵入することがあった。
特許文献１には、こうした接着材料の熱圧着ツール（実装ヘッド）への付着を防止するために、熱圧着ツールの底面を、フィルム部材（カバーフィルム）で覆った実装装置が開示されている。すなわち、特許文献１の実装装置では、ボンディングヘッドに、熱圧着ツールと、フィルム部材を順次フィードするフィルム部材搬送機構と、を設けている。かかる実装装置によれば、熱圧着ツールへの接着材料の付着が効果的に防止される。
特開２０１５−３５４９３号公報 特開２００４−１６５５３６号公報
しかしながら、特許文献１等の従来技術において、半導体チップは、熱圧着ツールの底面で吸引保持されるが、この吸引面は、常に、フィルム部材で覆われる。そして、フィルム部材は、一つの半導体チップを圧着する度に新たなフィルム部材に交換される。その結果、従来技術では、半導体チップの吸引に先立って、フィルム部材に吸引用の孔を形成する必要があった。ここで、半導体チップを加熱および加圧して被実装体にボンディングするのに要する時間に比べて、フィルム部材の孔開けや、フィルム部材のフィードに要する時間は、数倍〜十倍ほどかかる。したがって、特許文献１等の従来技術では、タクトタイムの増加を招いていた。
なお、特許文献２には、樹脂フィルム（カバーフィルム）を、接合ツールとは分離して設けた実装装置が開示されている。しかし、特許文献２の実装装置において、樹脂フィルムは、接合ツールの振動から、チップ（半導体チップ）を保護するためのものであり、接着材料の接合ツールへの付着を防止するためのものではない。また、特許文献２の接合ツールは、すでに仮置きされたチップを押圧するものの、仮置き前のチップを吸引保持して仮置きするものではない。したがって、特許文献２の技術は、一つの実装ヘッドで、半導体チップの仮圧着および本圧着を行う実装装置には、適用困難であった。
そこで、本明細書では、一つの実装ヘッドで仮圧着処理および本圧着処理を行う実装装置であって、タクトタイムをより短縮できる実装装置を開示する。
本明細書で開示する実装装置は、半導体チップを接着材料を介して基板または他の半導体チップである被実装体に実装する実装装置であって、前記基板が載置されるボンディングステージと、前記ボンディングステージを支える基台と、前記半導体チップを吸引保持して前記被実装体に仮圧着する仮圧着処理と、前記仮圧着された半導体チップを本圧着する本圧着処理と、を行う実装ヘッドと、前記ボンディングステージまたは前記基台に設けられ、前記本圧着処理時に、前記仮圧着された半導体チップと前記実装ヘッドとの間にカバーフィルムを介在させるフィルム配置機構と、前記実装ヘッドおよび前記フィルム配置機構の駆動を制御する制御部と、を備え、前記フィルム配置機構は、前記カバーフィルムが掛け渡された一対のローラを有し、順次、新たなカバーフィルムを送り出すフィルム送出機構と、前記カバーフィルムを、前記基板に対して水平方向に移動させるフィルム移動機構と、を備える、ことを特徴とする。
かかる構成とした場合、カバーフィルムと、実装ヘッドとが分離されているため、カバーフィルムの孔開けが不要となる。その結果、タクトタイムを低減しつつ、接着材料による実装ヘッドの汚染を効果的に防止できる。
前記制御部は、前記カバーフィルムが、前記仮圧着処理時には、前記半導体チップが仮圧着される実装区画から水平方向に離間した退避位置に位置し、前記本圧着処理時には、本圧着対象の半導体チップの真上である仲介位置に位置するように、前記フィルム移動機構を制御してもよい。
かかる構成とすることで、仮圧着処理時には、カバーフィルムと実装ヘッドとの干渉が防止され、本圧着処理時には、カバーフィルムが、実装ヘッドと半導体チップとの間に介在するため、接着材料による実装ヘッドの汚染が効果的に防止される。
また、前記フィルム送出機構は、前記仲介位置において、前記カバーフィルムが複数の実装区画の上方を覆うように、前記カバーフィルムを掛け渡しており、前記制御部は、前記カバーフィルムが覆う前記複数の実装区画全てにおいて前記半導体チップの本圧着が終了すれば、前記フィルム移動機構を駆動して前記カバーフィルムが新たな複数の実装区画の上方を覆う位置に移動させるとともに、前記フィルム送出機構を駆動して前記カバーフィルムを前記複数の実装区画に応じた距離だけフィードさせてもよい。
かかる構成とすることで、カバーフィルムのフィード回数を低減できるため、タクトタイムをより低減できる。
この場合、前記基板には、半導体チップを実装する実装区画が二次元アレイ状に規定されており、前記フィルム送出機構は、前記二次元アレイ状の実装区画を、列単位で覆うように、前記カバーフィルムを掛け渡していてもよい。
カバーフィルムが、実装区画を列単位で覆うことで、カバーフィルムのフィード・移動制御を簡易化できる。
また、前記制御部は、前記実装ヘッドに、複数の前記実装区画において前記半導体チップの仮圧着を連続して実行させた後、前記仮圧着された複数の前記半導体チップの本圧着を連続して実行させてもよい。
かかる構成とすることで、フィルム移動機構によるカバーフィルムの移動回数を低減できるため、タクトタイムをより低減できる。
また、前記フィルム配置機構は、さらに、前記カバーフィルムを、前記ボンディングステージに対して昇降させる昇降機構を備えてもよい。
かかる構成とすることで、カバーフィルムを半導体チップの上面からより確実に離間させることができる。また、半導体チップを積層実装する場合、当該積層段数に応じてカバーフィルムの配置高さを変更できるため、実装装置の汎用性が向上する。
また、前記フィルム送出機構は、前記実装ヘッドにより押圧されて下方に撓んだ前記カバーフィルムの一部と干渉することで、前記撓みの解消を支援する干渉部材を備えてもよい。
かかる構成とすれば、簡易な構成でありながら、カバーフィルムを半導体チップの上面からより確実に離間させることができる。
本明細書で開示する実装装置によれば、カバーフィルムと、実装ヘッドとが分離されているため、カバーフィルムの孔開けが不要となる。その結果、タクトタイムを低減しつつ、接着材料による実装ヘッドの汚染を効果的に防止できる。
実装装置の構成を示す図である。 実装装置の概略平面図である。 仮圧着の様子を示す側面図である。 本圧着の様子を示す側面図である。 仮圧着の様子を示す平面図である。 仮圧着の様子を示す平面図である。 本圧着の様子を示す平面図である。 本圧着の様子を示す平面図である。 本圧着の様子を示す側面図である。 本圧着の様子を示す側面図である。 従来技術と本例との処理時間を比較する図である。 他の実装装置の一例を示す図である。 図１１Ａの実装装置の他の状態を示す図である。 他の実装装置で使用する干渉部材の斜視図である。 図１２Ａの干渉部材を用いる実装装置の一例を示す図である。 他の実装装置の一例を示す図である。 円形基板を用いた様子を示す平面図である。 半導体チップを積層実装する様子を示す側面図である。 他の実装装置の一例を示す図である。 従来の実装装置の一例を示す図である。
以下、実装装置１０の構成について図面を参照して説明する。図１は、実装装置１０の構成を示す概略図である。また、図２は、実装装置１０の概略平面図である。また、図３は、仮圧着処理の様子を示す図であり、図４は、本圧着処理の様子を示す図である。
この実装装置１０は、複数の半導体チップ１００を、基板１０４または他の半導体チップ１００（以下、両者を区別しない場合は、「被実装体」と呼ぶ）に実装することで半導体装置を製造する装置である。半導体チップ１００は、フリップチップボンダ技術で、基板１０４に実装される。具体的には、各半導体チップ１００の底面には、バンプ１０２と呼ばれる導電性材料からなる突起が形成されており、このバンプ１０２を、基板１０４の表面に形成された電極１０５に接合することで、半導体チップ１００と基板１０４とが電気的に接続される。
基板１０４には、半導体チップ１００を実装する実装区画１０６が二次元アレイ状に規定されている。図示例では、一つの基板１０４に１５個の実装区画１０６が３行５列で規定されている。各実装区画１０６の表面には、半導体チップ１００のバンプ１０２と電気的に接続される電極１０５が複数形成されている。また、各実装区画１０６には、あらかじめ、非導電性ペースト（ＮＣＰ）または非導電性フィルム（ＮＣＦ）と呼ばれる接着材料１０８が塗布されている。接着材料１０８は、絶縁性を有するとともに熱硬化性を有する熱硬化性樹脂からなる。この接着材料１０８の上に半導体チップ１００を載置して基板１０４に押し付けるとともに半導体チップ１００を加熱することで、接着材料１０８が硬化し、半導体チップ１００が、基板１０４に機械的に接着、固定される。なお、このように基板１０４に、予め接着材料１０８を塗布しておく方式は、一般に、「先塗布方式」と呼ばれる。
実装装置１０は、各半導体チップ１００を、仮圧着した後に、本圧着することで、基板１０４に実装する。仮圧着は、半導体チップ１００を、基板１０４のうち、対応する実装区画１０６（接着材料１０８）に仮置きすることである。また、本圧着は、仮圧着された半導体チップ１００を、加熱するとともに加圧することで、半導体チップ１００を被実装体（基板１０４または他の半導体チップ１００）に機械的・電気的に接続することである。この本圧着の際、半導体チップ１００は、接着材料１０８の硬化温度以上、かつ、バンプ１０２の溶融温度以上の温度で加熱される。本例では、複数の実装区画１０６において半導体チップ１００の仮圧着を連続して実行した後、この仮圧着された複数の半導体チップ１００の本圧着を連続して実行する。
実装装置１０は、上述した手順で、半導体チップ１００を基板１０４（被実装体）に実装するための装置である。この実装装置１０は、ボンディングステージ１４、実装ヘッド１２、基台１６、フィルム配置機構１８、および、これら各部の駆動を制御する制御部２０等を有している。
ボンディングステージ１４は、基板１０４が載置されるステージである。このボンディングステージ１４には、例えば、基板１０４を吸引保持する吸引孔（図示せず）や、基板１０４を加熱するためのヒータ（図示せず）などが設けられている。このボンディングステージ１４は、基台１６によって支えられている。
実装ヘッド１２は、ボンディングステージ１４と対向して設けられており、ボンディングステージ１４に対して水平方向および垂直方向に移動可能となっている。この実装ヘッド１２は、仮圧着処理と本圧着処理とを行う。仮圧着処理では、実装ヘッド１２は、図示しないチップ供給源から半導体チップ１００を受け取って搬送し、各半導体チップ１００を対応する実装区画１０６に載置したうえで加熱および加圧して仮圧着する。この仮圧着時の加熱温度は、接着材料１０８が軟化開始する温度以上、かつ、接着材料１０８の硬化温度以下であることが望ましい。また、本圧着処理では、実装ヘッド１２は、基板１０４に仮圧着された半導体チップ１００を加圧および加熱して本圧着する。この本圧着時の加熱温度は、バンプ１０２の溶融温度以上、かつ、接着材料１０８の硬化温度以上であることが望ましい。また、本圧着時の加圧力は、仮圧着時の加圧力よりも大きい。
図３に示すとおり、実装ヘッド１２の底面には、半導体チップ１００を吸引保持するための吸引孔２２が形成されている。この吸引孔２２は、図示しない吸引ポンプに連通されており、当該吸引ポンプによって発生する負圧により、半導体チップ１００が、実装ヘッド１２の底面に吸引保持される。また、実装ヘッド１２には、仮圧着および本圧着の際の半導体チップ１００を加熱するために、ヒータ（図示せず）が内蔵されている。なお、本例では、実装ヘッド１２が水平方向に移動するが、後に説明するとおり、ボンディングステージ１４が水平方向に移動する構成としてもよい。
ところで、上述したとおり、本圧着の際、実装ヘッド１２は、半導体チップ１００を、基板１０４に押圧する。このとき、図４に示すように、半導体チップ１００により外側に押し出された接着材料１０８の一部が、はみ出て、這い上がることがある。この這い上がった接着材料１０８が実装ヘッド１２に付着すると、その後の実装処理が適切に行えないおそれがある。また、実装ヘッド１２に接着材料１０８が付着しない場合であっても、加熱された接着材料１０８から生じるヒュームガスが、実装ヘッド１２の吸引孔２２に入り込み、これにより実装ヘッド１２が汚染される場合もあった。
そこで、本明細書で開示する実装装置１０では、本圧着の際に、実装ヘッド１２と半導体チップ１００との間にカバーフィルム１１０を介在させている。図４に示すとおり、かかるカバーフィルム１１０を設けることで、実装ヘッド１２への接着材料１０８の付着、および、実装ヘッド１２の吸引孔２２へのヒュームガスの侵入が効果的に防止される。
実装装置１０の基台１６には、本圧着処理時に、仮圧着された半導体チップ１００と実装ヘッド１２との間にカバーフィルム１１０を介在させるフィルム配置機構１８が設置されている。本例では、一方向に長尺な帯状のカバーフィルム１１０を用いている。このカバーフィルム１１０の素材としては、耐熱性に優れ、接着材料１０８の剥離性が高い素材が適している。したがって、カバーフィルム１１０の素材としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）などのフッ素樹脂を用いることができる。
フィルム配置機構１８は、帯状のカバーフィルム１１０を順次、基板１０４の上方に送出するフィルム送出機構２４を有している。フィルム送出機構２４は、ボンディングステージ１４を挟んで両側に設けられた送出ローラ２８ａおよび巻取ローラ２８ｂ（以下、送出／巻取ローラ２８ａ，２８ｂを区別しない場合は、単に「フィードローラ２８」と呼ぶ）を有している。カバーフィルム１１０は、この一対のフィードローラ２８の間に掛け渡されている。送出ローラ２８ａが、所定の送出方向（図１における矢印Ａ方向）に回転することで、新たなカバーフィルム１１０が、順次、送出される。また、送出ローラ２８ａと連動して巻取ローラ２８ｂが、送出ローラ２８ａと同方向に回転することで、使用済みのカバーフィルム１１０が、巻取ローラ２８ｂに巻き取られて回収される。つまり、一対のフィードローラ２８が同方向に回転することで、カバーフィルム１１０がフィードされる。
ここで、上述したとおり、一対のフィードローラ２８は、ボンディングステージ１４の両側に配されているため、カバーフィルム１１０は、基板１０４を一方向に横断することになる。また、カバーフィルム１１０は、実装区画１０６の幅よりも十分に広い。したがって、カバーフィルム１１０は、３行５列に並ぶ実装区画１０６のうち、その一列分の実装区画１０６、すなわち、複数（図示例では３つ）の実装区画１０６の上方を覆うことができる。
巻取ローラ２８ｂは、モータ等の駆動源に連結されており、当該モータ等の駆動に伴い回転する駆動ローラである。送出ローラ２８ａは、巻取ローラ２８ｂと独立して回転できる駆動ローラであってもよいし、巻取ローラ２８ｂの回転に伴い回転する従動ローラであってもよい。送出ローラ２８ａを従動ローラとする場合、掛け渡されるカバーフィルム１１０に適度なテンションを付与できるように、送出ローラ２８ａを送出方向と逆方向に付勢できる付勢部材を設けておくことが望ましい。また、いずれの形態であっても、二つのフィードローラ２８の少なくとも一方の近傍には、各フィードローラ２８に巻回されているカバーフィルム１１０の量をセンシングするセンサを設けることが望ましい。そして、このセンサでの検知結果に応じて、カバーフィルム１１０の交換時期を推定したり、フィードローラ２８の回転速度を調整したりしてもよい。特に、フィードローラ２８の１回転あたりのカバーフィルム１１０の送出／巻取距離（フィード量）は、各フィードローラ２８に巻回されているカバーフィルム１１０の量（より正確には、各フィードローラ２８にカバーフィルム１１０を巻回してなるフィルムロール１１０ａの径）に応じて変化する。そのため、カバーフィルム１１０のフィード量、カバーフィルム１１０のテンション等を適切に制御するために、各フィードローラ２８に巻回されているカバーフィルム１１０の量に応じて、フィードローラの回転数を調整することが望ましい。
フィルム配置機構１８は、さらに、このフィルム送出機構２４ごと、カバーフィルム１１０を水平方向に移動させるフィルム移動機構３０を備えている。フィルム移動機構３０は、第一方向（図示例では、長方形の基板１０４の長尺方向）に延びる一対のレール３２と、当該レール３２に沿ってスライド移動する移動ブロック３４と、を有している。一対のレール３２は、ボンディングステージ１４を挟んで両側に設けられている。移動ブロック３４には、フィードローラ２８が設置されており、移動ブロック３４のスライド移動に伴い、フィードローラ２８およびカバーフィルム１１０が、第一方向に移動する。なお、二つのレール３２に取り付けられた二つの移動ブロック３４は、送出ローラ２８ａと巻取ローラ２８ｂとの相対位置が常に固定となるように、連動して動く。フィルム移動機構３０により、フィードローラ２８が第一方向に移動することで、カバーフィルム１１０で覆われる実装区画１０６（半導体チップ１００）が順次、変更される。なお、移動ブロック３４をスライド移動させる機構としては、例えば、モータ（回転電機）とボールスプラインとを組み合わせたような機構でもよいし、油圧シリンダやリニアモータ等の直動式の駆動源を用いた機構でもよい。
フィルム配置機構１８は、さらに、フィルム送出機構２４ごと、カバーフィルム１１０を昇降させるフィルム昇降機構（図示せず）を備えている。フィルム昇降機構は、フィードローラ２８の高さを可変できる機構であれば特に限定されない。したがって、フィルム昇降機構としては、例えば、フィードローラ２８の回転軸と当接しながら回転するカム部材などを有していてもよい。また、別の形態として、フィルム昇降機構は、フィードローラ２８の回転軸と接続されるとともに、モータや油圧シリンダ等の駆動源により垂直方向に移動可能な移動体を有する構成としてもよい。いずれにしても、このフィルム昇降機構により、カバーフィルム１１０が、基板１０４および半導体チップ１００に対して高さ方向に位置決めされる。
制御部２０は、上述した実装ヘッド１２やフィルム配置機構１８、ボンディングステージ１４の駆動を制御する。制御部２０は、例えば、各種演算を行うＣＰＵと、各種データおよびプログラムを記憶するメモリと、を備えている。制御部２０には、各種センサでの検知結果が入力されており、制御部２０は、この検知結果に応じて、各部の駆動制御を行う。より具体的には、制御部２０は、実装ヘッド１２の移動制御や、実装ヘッド１２およびボンディングステージ１４のヒータの温度制御、吸引機構の駆動制御などを行う。また、制御部２０は、カバーフィルム１１０を適切な位置に配置するべく、フィルム配置機構１８の駆動制御も行う。
次に、こうした実装装置１０による半導体チップ１００の実装の流れについて図３〜図８を参照して説明する。図５〜図８は、実装途中の様子を示す概略平面図であり、図５、図６は、仮圧着の様子を、図７、図８は、本圧着の様子を示している。半導体チップ１００を実装する際には、ボンディングステージ１４に基板１０４が載置される。この基板１０４の実装区画１０６には、予め、または、ボンディングステージ１４に載置した後に、接着材料１０８が塗布される。
制御部２０は、実装ヘッド１２を駆動して、基板１０４の各実装区画１０６に半導体チップ１００を仮圧着させる。具体的には、実装ヘッド１２は、図示しないチップ供給源に移動し、その底面で、新たな半導体チップを吸引保持する。続いて、実装ヘッド１２は、対応する実装区画１０６の真上に移動する。その後、実装ヘッド１２は、図３に示すように、基板１０４に向かって下降し、吸引保持した半導体チップ１００を、対応する実装区画１０６（ひいては接着材料１０８）の上に押し当てることで、半導体チップ１００を仮圧着する。一つの半導体チップ１００が仮圧着できれば、実装ヘッド１２は、当該半導体チップ１００の吸引を解除した上で上昇する。その後、実装ヘッド１２は、同様の手順で、全ての半導体チップ１００の仮圧着を順次、行っていく。図５、図６において、各半導体チップ１００に付された数字は、仮圧着の順番を示している。図５、図６から明らかなとおり、図示例では、半導体チップ１００は、左下隅から仮圧着される。そして、一列ごとに進行方向を反転しながらジグザグ状に、半導体チップ１００の仮圧着が行われる。
ここで、この仮圧着処理の際、制御部２０は、フィルム移動機構３０を駆動して、カバーフィルム１１０を退避位置に移動させる。退避位置とは、半導体チップ１００が仮圧着される実装区画１０６から水平方向に離間した位置である。この退避位置とは、特定の固定位置であってもよいし、仮圧着される実装区画１０６の変更に伴い、変更される可変位置でもよい。例えば、カバーフィルム１１０を、基板１０４の外側まで移動できるのであれば、当該基板１０４の外側を退避位置としてもよい。カバーフィルム１１０が基板１０４の外側に位置していれば、どの実装区画１０６に仮圧着するとしても、カバーフィルム１１０は、仮圧着される実装区画１０６から水平方向に離間することになる。したがって、基板１０４の外側は、位置不変の退避位置となる。
一方、実装装置１０のサイズ等の制限により、カバーフィルム１１０を、基板１０４の外側まで移動できない場合がある。この場合には、現時点で、仮圧着がされていない実装区画１０６の真上位置を、退避位置とすればよい。例えば、図５に示すとおり、基板１０４の実装区画１０６を、片側３列（図面下側３列）と、反対側２列（図面上側２列）とに分割し、片側３列に仮圧着を行っている期間中は、反対側２列の真上を退避位置として設定し（図５参照）、反対側２列に仮圧着を行っている期間中は、片側３列の真上を退避位置として設定してもよい（図６参照）。すなわち、この場合、フィルム移動機構３０は、片側３列への仮圧着を行っている期間中は、カバーフィルム１１０を反対側２列の真上に移動させ、片側３列のへの仮圧着が終われば、移動ブロック３４をスライド移動させて、カバーフィルム１１０を、反対側３列の真上に移動させる。いずれにしても、仮圧着処理の期間中、カバーフィルム１１０を、仮圧着対象の実装区画１０６から水平方向に離間させることで、カバーフィルム１１０と実装ヘッド１２との干渉が防止され、半導体チップ１００が適切に仮圧着できる。
全ての半導体チップ１００を仮圧着できれば、続いて、制御部２０は、実装ヘッド１２に本圧着処理を実行させる。具体的には、実装ヘッド１２は、仮圧着された半導体チップ１００を、順次、基板１０４に加圧および加熱して本圧着する。図７、図８において各半導体チップ１００に付された数字は、本圧着の順番を示している。図示例では、本圧着も、仮圧着と同様に、左下隅から開始され、その後、一列ごとに進行方向を反転しながら、ジグザグ状に、進められる。
ここで、本圧着処理の際、制御部２０は、フィルム移動機構３０を駆動して、カバーフィルム１１０を仲介位置に移動させる。仲介位置とは、本圧着対象の半導体チップ１００の真上であって、当該半導体チップ１００と実装ヘッド１２との間位置である。かかる位置にカバーフィルム１１０を配することで、本圧着の際、図４に示すように、カバーフィルム１１０が、半導体チップ１００と実装ヘッド１２との間に介在することになる。そして、これにより、這い上がってきた接着材料１０８の実装ヘッド１２への付着や、ヒュームガスの実装ヘッド１２への侵入を効果的に防止できる。
ここで、本圧着対象の半導体チップ１００は、順次、変わっていく。したがって、カバーフィルム１１０の位置も、本圧着処理の進行状況に応じて、順次、変更しなければならない。ただし、本例では、カバーフィルム１１０は、一列分（３個）の半導体チップ１００（実装区画１０６）を覆うように掛け渡されている。したがって、フィルム移動機構３０は、カバーフィルム１１０の真下に位置する一列分（３個）の半導体チップ１００への本圧着が終了するまでは、カバーフィルム１１０を移動させず、カバーフィルム１１０の真下に位置する半導体チップ１００全ての本圧着が終了すれば、カバーフィルム１１０を隣接する次の列の真上に移動させる。図７、図８の例によれば、図面上から２列目の半導体チップ１００を本圧着する際、フィルム移動機構３０は、図７に示すとおり、カバーフィルム１１０を、当該２列目の実装区画１０６の真上に位置させる。また、２列目の半導体チップ１００全ての本圧着が終了すれば、フィルム移動機構３０は、図８に示すとおり、カバーフィルム１１０を図面上から１列目の実装区画１０６の真上に位置させる。
また、このフィルム移動機構３０によるカバーフィルム１１０の水平移動に連動して、フィルム送出機構２４は、カバーフィルム１１０をフィードする。具体的には、フィルム送出機構２４は、一列分の半導体チップ１００の本圧着が終了すれば、実装区画１０６一列に対応する距離だけカバーフィルム１１０をフィードする。図７の例においては、カバーフィルム１１０上の位置Ｐ１が、実装区画１０６の列の一端近傍に位置し、カバーフィルム１１０上の位置Ｐ２が、当該列の他端近傍に位置している。この位置Ｐ１から位置Ｐ２までの距離が、１回のフィード距離である。
カバーフィルム１１０が、図面上からみて、２列目から１列目に移動する際（図７の状態から図８の状態に変化する際）、フィルム送出機構２４は、図８に示すように、カバーフィルム１１０上の位置Ｐ２が、実装区画１０６の列の一端近傍になるように、カバーフィルム１１０をフィードする。
なお、実装ヘッド１２で、カバーフィルム１１０を介して、半導体チップ１００を加熱加圧した場合、図４に示すとおり、カバーフィルム１１０は、半導体チップ１００の上面に密着し、また、這い上がった接着材料１０８の一部がカバーフィルム１１０に接触する。このカバーフィルム１１０が半導体チップ１００の上面に密着した状態のままでは、カバーフィルム１１０を適切にフィードできない。
そこで、必要に応じて、フィルム昇降機構により、カバーフィルム１１０を昇降させてもよい。具体的には、半導体チップ１００を本圧着する際には、図９Ａに示すように、カバーフィルム１１０が半導体チップ１００の上面とほぼ同じ高さ位置になるように、フィルム昇降機構でカバーフィルム１１０を下降させる。また、カバーフィルム１１０をフィードさせる際には、図９Ｂに示すように、カバーフィルム１１０が半導体チップ１００の上面から離間するように、フィルム昇降機構で、カバーフィルム１１０を上昇させる。
つまり、本圧着処理においては、１列分の実装区画１０６に対する本圧着が完了する度に、カバーフィルム１１０を適切な位置に配置する処理が必要となる。このカバーフィルム１１０の配置処理は、カバーフィルム１１０の上昇、カバーフィルム１１０のフィード、カバーフィルム１１０の水平移動、カバーフィルム１１０の下降が含まれる。これらの処理のうち、カバーフィルム１１０のフィードと水平移動は、並行して行ってもよい。
ところで、これまでの説明で明らかなとおり、本明細書に開示の実装装置１０では、フィルム配置機構１８を、基台１６に設けている。また、カバーフィルム１１０は、複数の実装区画１０６の上方を同時に覆えるように配置されている。かかる構成とする理由について従来技術と比較して説明する。
実装ヘッド１２と半導体チップ１００との間にカバーフィルム１１０を介在させる実装装置１０は、従来から、いくつか提案されている。図１７は、そうした従来の実装装置１０の一例を示す図である。図１７に示すとおり、従来の実装装置１０の多くは、カバーフィルム１１０を実装ヘッド１２に設けていた。すなわち、実装ヘッド１２に、カバーフィルム１１０をフィードするためのフィードローラ２８を取り付けていた。この場合、高速かつ高精度な移動が要求される実装ヘッド１２の重量が増加し、実装ヘッド１２を移動させる移動機構の大型化、高コスト化といった問題を招いていた。
また、カバーフィルム１１０を実装ヘッド１２に取り付ける構成の場合、カバーフィルム１１０は、当該実装ヘッド１２の底面を常時、覆うことになる。この場合、実装ヘッド１２の吸引孔２２がカバーフィルム１１０で覆われるため、当該吸引孔２２を介して半導体チップ１００を吸引保持できない。そのため、従来の実装装置１０では、半導体チップ１００の吸引保持の前に、カバーフィルム１１０のうち吸引孔２２に対応する箇所に、針７０などを用いて、孔を形成していた。また、カバーフィルム１１０を実装ヘッド１２に取り付ける構成の場合、一つの半導体チップ１００への本圧着が終わるたびに、カバーフィルム１１０をフィードする必要がある。こうした孔開け処理、フィード処理は、時間がかかるため、タクトタイムの増加を招いていた。例えば、１回のボンディング（仮圧着、本圧着）に要する時間と比べて、孔開け処理およびフィード処理に要する時間は、数倍〜１０倍ほどかかる。従来の実装装置１０では、かかる孔開け処理が発生し、また、フィード処理の回数が多くなるため、半導体装置製造のタクトタイムの増加を招いていた。
一方、本明細書で開示する実装装置１０は、これまで説明したとおり、フィルム配置機構１８を、基台１６に設置している。その結果、実装ヘッド１２を軽量化でき、比較的、小型かつ安価な移動機構でも、実装ヘッド１２を高速かつ高精度に移動させることができる。
また、フィルム配置機構１８を基台１６に設けることで、カバーフィルム１１０と実装ヘッド１２とを分離できる。そのため、カバーフィルム１１０に孔を開けなくても、実装ヘッド１２で半導体チップ１００を吸引保持できる。結果として、時間のかかる孔開け処理が不要となり、タクトタイムを大幅に低減できる。また、孔開けのための複雑な機構を無くすことができるため、実装装置１０の価格も低減できる。
さらに、本例の実装装置１０では、本圧着処理時、カバーフィルム１１０が、複数の半導体チップ１００を覆う構成となっている。そのため、カバーフィルム１１０のフィードの回数を、従来技術に比べて大幅に低減でき、ひいては、タクトタイムを大幅に低減できる。
これについて、具体例を挙げて説明する。図１０は、半導体チップ１００を、３行５列の配列で実装する場合のタイムチャートの一例を示す図である。図１０において、条件１、条件２は、従来の実装装置１０でのタイムチャートを、条件３は、本明細書で開示の実装装置１０でのタイムチャートを示している。図１０の例では、１つの半導体チップ１００のボンディング（仮圧着または本圧着）に要する時間を１秒、カバーフィルム１１０の孔開けに要する時間を３秒、カバーフィルム１１０のフィードに要する時間を２秒としている。また、図１０において、仮圧着は、薄墨、本圧着は、濃墨、孔開けは、斜めハッチング、フィードは、クロスハッチングで図示している。
従来の実装装置１０で、半導体チップ１００を実装する手順としては、大きく二通りが考えられる。一つは、実装ヘッド１２で、半導体チップ１００を基板１０４上に搬送・載置した後、仮圧着することなく、即座に本圧着する手順である。図１０の条件１は、この手順におけるタイムチャートを示している。この場合、一つの半導体チップ１００を本圧着する度に、カバーフィルム１１０の孔開け（斜めハッチング）とフィード（クロスハッチング）とを行わなければならない。そのため、実装処理全体の時間が非常に長くなる。
別の手順として、本明細書で開示した実装装置１０と同様に、全ての半導体チップ１００を連続して仮圧着した後に、全ての半導体チップ１００を連続して本圧着する手順がある。図１０の条件２は、この手順におけるタイムチャートを示している。この場合、カバーフィルム１１０の孔開けは、１つ目の半導体チップ１００を仮圧着する前に１回行うだけでよいため、一段目の手順に比べて、孔開け（斜めハッチング）に要する合計時間を大幅に低減できる。しかし、この場合であっても、一つの半導体チップ１００を本圧着する度に、カバーフィルム１１０のフィード（クロスハッチング）が必要である。換言すれば、カバーフィルム１１０のフィードが、半導体チップ１００の個数と同じ回数分、必要となる。その結果、実装処理全体の時間を大幅に低減することはできない。
一方、本明細書で開示した実装装置１０では、これまで説明したとおり、カバーフィルム１１０の孔開け（斜めハッチング）が、完全に不要となる。また、カバーフィルム１１０は、複数個（本例では３個）の実装区画１０６を同時に覆っている。そのため、カバーフィルム１１０のフィード（クロスハッチング）は、本圧着が３回行われる度に行えば十分である。換言すれば、本例において、カバーフィルム１１０が同時に覆う実装区画１０６の個数をＮとした場合、カバーフィルム１１０のフィード回数は、（実装区画１０６の総数／Ｎ）となる。つまり、本例によれば、カバーフィルム１１０のフィード回数を、従来技術に比べて大幅に低減でき、ひいては、実装処理全体の時間を大幅に低減できる。なお、ここでは、説明を容易にするために、カバーフィルム１１０で覆う実装区画１０６の個数Ｎ、すなわち、基板１０４において一列に並ぶ実装区画１０６の個数Ｎを３個としている。しかし、実際には、基板１０４において、一列に並ぶ実装区画１０６の個数Ｎは、より多数であることが多い。そして、この個数Ｎが大きければ大きいほど、フィード回数が低減するため、大型で実装区画１０６の個数が大きい基板１０４ほど、タクトタイムの短縮効果が高いことがわかる。
なお、これまでの説明は、一例であり、少なくとも、ボンディングステージ１４または当該ボンディングステージ１４を支える基台１６に、必要に応じてカバーフィルム１１０を適切な位置に配置するフィルム配置機構１８を設置するのであれば、その他の構成は、適宜、変更されてもよい。例えば、上述の説明では、カバーフィルム１１０と半導体チップ１００の上面とを接触／離間するために、カバーフィルム１１０を昇降させるフィルム昇降機構を設けていた。しかし、カバーフィルム１１０のフィード時に、カバーフィルム１１０と半導体チップ１００の上面とを離間できるのであれば、フィルム昇降機構は、なくてもよい。例えば、カバーフィルム１１０の弾性を利用して、カバーフィルム１１０を、半導体チップ１００と接触した状態から離間した状態に復帰させる構成としてもよい。具体的には、図１１Ｂに示すように、カバーフィルム１１０を、半導体チップ１００の上面より離間した高さ位置に掛け渡しておく。そして、本圧着の際は、図１１Ａに示すように、実装ヘッド１２で押圧されることで、カバーフィルム１１０が撓んで半導体チップ１００の上面に接触する。このとき、カバーフィルム１１０に十分な弾性（コシ）があり、適度な張力が作用していれば、実装ヘッド１２による押圧が解除されると、カバーフィルム１１０は、弾性復元力により、撓む前の状態、すなわち、半導体チップ１００から離間した状態に自動的に戻る。そして、この状態になれば、カバーフィルム１１０のフィードを行えばよい。かかる構成とすれば、フィードの度に、カバーフィルム１１０を昇降させる必要がなく、実装処理の制御をより簡易化できる。
また、カバーフィルム１１０の半導体チップ１００からの離間をより確実に発生させるために、実装ヘッド１２に押圧されることで下方に撓むカバーフィルム１１０の一部と干渉する干渉部材４０を設けてもよい。この干渉部材４０は、下方に撓むカバーフィルム１１０の一部と干渉する一方で、半導体チップ１００に向かって下降する実装ヘッド１２とは干渉しないことが求められる。したがって、干渉部材４０としては、例えば、図１２Ａに示すように、実装区画１０６の配設間隔で、実装ヘッド１２の底面よりも大きい矩形孔４２が形成された略ハシゴ状部材を用いることができる。かかる干渉部材４０を設けた場合、図１２Ｂに示すとおり、実装ヘッド１２に押圧されたカバーフィルム１１０は、干渉部材４０がない場合に比べて、より急勾配で撓むことになり、弾性復元力がより強く働く。その結果、カバーフィルム１１０が半導体チップ１００から、より確実に離間する。なお、図１２Ａ、図１２Ｂに示した干渉部材４０の形状は、一例であり、当然ながら、他の形状でもよい。
また、これまでの説明では、カバーフィルム１１０の幅を、実装区画１０６一列分の幅としているが、カバーフィルム１１０の幅は、より大きくてもよい。例えば、図１３に示すように、カバーフィルム１１０は、実装区画１０６二列分の幅を有していてもよい。かかる構成とすることで、カバーフィルム１１０で同時に覆える実装区画１０６の個数が増加するため、フィード回数をより低減でき、ひいては、タクトタイムをより短縮できる。なお、カバーフィルム１１０の配置制御を簡易化するためには、フィルム送出機構２４は、カバーフィルム１１０が、二次元アレイ状の実装区画１０６を、列単位で覆うように、当該カバーフィルム１１０を掛け渡すことが望ましい。
また、これまでの説明では、略矩形の基板１０４に対する実装のみを例示したが、基板１０４は、矩形に限らず、他の形状、例えば、円形等でもよい。したがって、本明細書で開示する実装装置１０は、略円形のウェーハに半導体チップ１００をボンディングするＣｏＷ（Ｃｈｉｐ Ｏｎ Ｗａｆｅｒ）に適用されてもよい。なお、円形基板１０４の場合、図１４に示すとおり、カバーフィルム１１０の水平位置に応じて、当該カバーフィルム１１０が同時に覆える実装区画１０６の個数が変化する。この場合、カバーフィルム１１０の水平位置（同時に覆える実装区画１０６の個数）に応じて、カバーフィルム１１０のフィード距離を変化させてもよい。かかる構成とすれば、カバーフィルム１１０のロスを低減できる。また、別の形態として、カバーフィルム１１０のフィード距離を、最大値、すなわち、基板１０４の直径相当に固定してもよい。この場合、使用されることなく、巻き取られるカバーフィルム１１０が増えるが、カバーフィルム１１０のフィード制御を単純化できる。
また、これまでは、基板１０４上に、半導体チップ１００を、一段ずつ実装する形態のみを例示したが、図１５に示すように、２以上の半導体チップ１００を、厚み方向に積層して実装してもよい。すなわち、この場合、１段目の半導体チップ１００にとっては、基板１０４が被実装体であり、２段目の半導体チップ１００にとっては、１段目の半導体チップ１００が被実装体となる。
この場合、仮圧着処理では、まず、複数の半導体チップ１００を厚み方向に仮圧着しながら積層した仮積層体１２０を、各実装区画１０６に形成する。そして、その後、本圧着処理において、仮積層体１２０の上面を実装ヘッド１２で加熱加圧することで、当該仮積層体１２０を構成する複数の半導体チップ１００を一括で本圧着する。この製造形態においても、仮圧着処理の際には、カバーフィルム１１０を、退避位置に退避させ、本圧着処理の際には、カバーフィルム１１０を、本圧着対象の半導体チップ１００と実装ヘッド１２との間である仲介位置に配置すればよい。
また、これまでは、実装ヘッド１２が水平方向に移動する構成を例示したが、実装ヘッド１２に替えて、ボンディングステージ１４が水平方向に移動する構成としてもよい。図１６は、ボンディングステージ１４が水平移動する実装装置１０の一例を示す図である。この例では、ボンディングステージ１４は、第一方向（基板１０４の長尺方向）への移動と、第二方向（基板１０４の短手方向）への移動を許容するＸＹテーブル４８を備えている。この場合、制御部２０は、仮圧着および本圧着の対象となる実装区画１０６が、実装ヘッド１２の真下に位置するように、ＸＹテーブル４８を駆動して、ボンディングステージ１４を水平移動させる。そして、実装ヘッド１２は、真下に下降することで、実装区画１０６に半導体チップ１００を仮圧着または本圧着する。なお、この場合、実装ヘッド１２は、昇降のみ行い、水平移動しないため、当該実装ヘッド１２に、新たな半導体チップ１００を供給する供給機構５０などを設けることが望ましい。また、この場合、フィルム配置機構１８は、基板１０４と連動して水平移動できるように、ボンディングステージ１４上に設置されることが望ましい。
また、これまでは、実装区画１０６に、接着材料１０８を予め塗布する先塗布方式を例示したが、本明細書で開示する実装装置１０は、先塗布方式に限らず、接着材料１０８を介して半導体チップ１００を被実装体に実装するのであれば、他のボンディング方式に適用してもよい。例えば、被実装体ではなく、半導体チップ１００の裏面にＤＡＦ（ダイアタッチフィルム）と呼ばれる接着剤を貼り付けておき、このＤＡＦを加熱硬化させて半導体チップ１００を被実装体に実装してもよい。この場合であっても、半導体チップ１００と実装ヘッド１２との間にカバーフィルム１１０を介在させることで、ヒュームガスの実装ヘッド１２への侵入を効果的に防止できる。
１０ 実装装置、１２ 実装ヘッド、１４ ボンディングステージ、１６ 基台、１８ フィルム配置機構、２０ 制御部、２２ 吸引孔、２４ フィルム送出機構、２８ａ 送出ローラ、２８ｂ 巻取ローラ、３０ フィルム移動機構、４０ 干渉部材、４２ 矩形孔、４８ ＸＹテーブル、５０ 供給機構、７０ 針、１００ 半導体チップ、１０２ バンプ、１０４ 基板、１０５ 電極、１０６ 実装区画、１０８ 接着材料、１１０ カバーフィルム、１２０ 仮積層体。
本明細書で開示する実装装置は、半導体チップを接着材料を介して基板または他の半導体チップである被実装体に実装する実装装置であって、前記基板が載置されるボンディングステージと、前記ボンディングステージを支える基台と、前記半導体チップを吸引保持して前記被実装体に仮圧着する仮圧着処理と、前記仮圧着された半導体チップを本圧着する本圧着処理と、を行う実装ヘッドと、前記ボンディングステージまたは前記基台に設けられ、前記本圧着処理時に、前記仮圧着された半導体チップと前記実装ヘッドとの間にカバーフィルムを介在させるフィルム配置機構と、前記実装ヘッドおよび前記フィルム配置機構の駆動を制御する制御部と、を備え、前記フィルム配置機構は、前記カバーフィルムが掛け渡された一対のローラを有し、順次、新たなカバーフィルムを送り出すフィルム送出機構と、前記カバーフィルムを、前記基板に対して水平方向に移動させるフィルム移動機構と、を備え、前記制御部は、前記カバーフィルムが、前記仮圧着処理時には、前記半導体チップが仮圧着される実装区画から水平方向に離間した退避位置に位置し、前記本圧着処理時には、本圧着対象の半導体チップの真上である仲介位置に位置するように、前記フィルム移動機構を制御し、前記フィルム送出機構は、前記仲介位置において、前記カバーフィルムが複数回の本圧着処理に分けて本圧着される複数の実装区画の上方を覆うように、前記カバーフィルムを掛け渡しており、前記制御部は、前記複数回の本圧着処理が終了するまで、前記カバーフィルムの移動およびフィードのいずれも実行することなく当該カバーフィルムを前記仲介位置で待機させ、前記複数回の本圧着処理が終了すれば、前記フィルム移動機構を駆動して前記カバーフィルムが新たな複数の実装区画の上方を覆う位置に移動させるとともに、前記フィルム送出機構を駆動して前記カバーフィルムを前記複数の実装区画に応じた距離だけフィードさせる、ことを特徴とする。

Claims (7)

  1. 半導体チップを接着材料を介して基板または他の半導体チップである被実装体に実装する実装装置であって、
    前記基板が載置されるボンディングステージと、
    前記ボンディングステージを支える基台と、
    前記半導体チップを吸引保持して前記被実装体に仮圧着する仮圧着処理と、前記仮圧着された半導体チップを本圧着する本圧着処理と、を行う実装ヘッドと、
    前記ボンディングステージまたは前記基台に設けられ、前記本圧着処理時に、前記仮圧着された半導体チップと前記実装ヘッドとの間にカバーフィルムを介在させるフィルム配置機構と、
    前記実装ヘッドおよび前記フィルム配置機構の駆動を制御する制御部と、
    を備え、
    前記フィルム配置機構は、
    前記カバーフィルムが掛け渡された一対のローラを有し、順次、新たなカバーフィルムを送り出すフィルム送出機構と、
    前記カバーフィルムを、前記基板に対して水平方向に移動させるフィルム移動機構と、
    を備える、ことを特徴とする実装装置。
  2. 請求項１に記載の実装装置であって、
    前記制御部は、前記カバーフィルムが、前記仮圧着処理時には、前記半導体チップが仮圧着される実装区画から水平方向に離間した退避位置に位置し、前記本圧着処理時には、本圧着対象の半導体チップの真上である仲介位置に位置するように、前記フィルム移動機構を制御する、ことを特徴とする実装装置。
  3. 請求項２に記載の実装装置であって、
    前記フィルム送出機構は、前記仲介位置において、前記カバーフィルムが複数の実装区画の上方を覆うように、前記カバーフィルムを掛け渡しており、
    前記制御部は、前記カバーフィルムが覆う前記複数の実装区画全てにおいて前記半導体チップの本圧着が終了すれば、前記フィルム移動機構を駆動して前記カバーフィルムが新たな複数の実装区画の上方を覆う位置に移動させるとともに、前記フィルム送出機構を駆動して前記カバーフィルムを前記複数の実装区画に応じた距離だけフィードさせる、
    ことを特徴とする実装装置。
  4. 請求項３に記載の実装装置であって、
    前記基板には、半導体チップを実装する実装区画が二次元アレイ状に規定されており、
    前記フィルム送出機構は、前記二次元アレイ状の実装区画を、列単位で覆うように、前記カバーフィルムを掛け渡している、
    ことを特徴とする実装装置。
  5. 請求項１から４のいずれか１項に記載の実装装置であって、
    前記制御部は、前記実装ヘッドに、複数の前記実装区画において前記半導体チップの仮圧着を連続して実行させた後、前記仮圧着された複数の前記半導体チップの本圧着を連続して実行させる、ことを特徴とする実装装置。
  6. 請求項１から５のいずれか１項に記載の実装装置であって、
    前記フィルム配置機構は、さらに、前記カバーフィルムを、前記ボンディングステージに対して昇降させる昇降機構を備える、ことを特徴とする実装装置。
  7. 請求項１から６のいずれか１項に記載の実装装置であって、
    前記フィルム送出機構は、前記実装ヘッドにより押圧されて下方に撓んだ前記カバーフィルムの一部と干渉することで、前記撓みの解消を支援する干渉部材を備える、ことを特徴とする実装装置。
JP2019557260A 2017-12-01 2018-11-28 実装装置 Active JP6787613B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017232106 2017-12-01
JP2017232106 2017-12-01
PCT/JP2018/043737 WO2019107395A1 (ja) 2017-12-01 2018-11-28 実装装置

Publications (2)

Publication Number Publication Date
JPWO2019107395A1 true JPWO2019107395A1 (ja) 2020-08-06
JP6787613B2 JP6787613B2 (ja) 2020-11-18

Family

ID=66664966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019557260A Active JP6787613B2 (ja) 2017-12-01 2018-11-28 実装装置

Country Status (7)

Country Link
US (1) US11664344B2 (ja)
JP (1) JP6787613B2 (ja)
KR (1) KR102398994B1 (ja)
CN (1) CN111344848A (ja)
SG (1) SG11202006294RA (ja)
TW (1) TWI702695B (ja)
WO (1) WO2019107395A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702695B (zh) * 2017-12-01 2020-08-21 日商新川股份有限公司 封裝裝置
TWI743726B (zh) * 2019-04-15 2021-10-21 日商新川股份有限公司 封裝裝置
JP2022017145A (ja) * 2020-07-13 2022-01-25 晃三朗 宮崎 キーボード上の汚染防止装置
CN114207796A (zh) * 2020-07-16 2022-03-18 株式会社新川 安装装置
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165536A (ja) * 2002-11-15 2004-06-10 Nippon Avionics Co Ltd フリップチップ接合方法およびその装置
JP2006286659A (ja) * 2005-03-31 2006-10-19 Matsushita Electric Ind Co Ltd 電子部品の実装方法および電子部品実装機
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
WO2016125763A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984381B2 (ja) * 1991-01-31 1999-11-29 芝浦メカトロニクス株式会社 インナリードボンディング装置
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
JP2001135653A (ja) * 1999-11-02 2001-05-18 Mitsubishi Electric Corp ダイボンディング装置及び半導体装置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102171802B (zh) * 2008-09-30 2013-03-20 松下电器产业株式会社 压接方法
JP5612963B2 (ja) * 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
KR101141795B1 (ko) * 2010-12-20 2012-05-04 앰코 테크놀로지 코리아 주식회사 반도체 칩 본딩 장치 및 방법
JP6140531B2 (ja) * 2013-05-30 2017-05-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップ接合装置および半導体チップ接合方法
JP5508583B2 (ja) * 2013-06-27 2014-06-04 東レエンジニアリング株式会社 実装装置および実装方法
JP6151601B2 (ja) 2013-08-08 2017-06-21 東レエンジニアリング株式会社 実装装置
CN107210239B (zh) * 2015-02-03 2021-03-05 东丽工程株式会社 安装装置和安装方法
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP6349540B2 (ja) * 2016-10-06 2018-07-04 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
WO2018148275A1 (en) * 2017-02-07 2018-08-16 Rohinni, LLC Apparatus and method for stacking semiconductor devices
TWI702695B (zh) * 2017-12-01 2020-08-21 日商新川股份有限公司 封裝裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165536A (ja) * 2002-11-15 2004-06-10 Nippon Avionics Co Ltd フリップチップ接合方法およびその装置
JP2006286659A (ja) * 2005-03-31 2006-10-19 Matsushita Electric Ind Co Ltd 電子部品の実装方法および電子部品実装機
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
WO2016125763A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法

Also Published As

Publication number Publication date
US11664344B2 (en) 2023-05-30
SG11202006294RA (en) 2020-07-29
TW201931540A (zh) 2019-08-01
WO2019107395A1 (ja) 2019-06-06
KR20200067191A (ko) 2020-06-11
CN111344848A (zh) 2020-06-26
TWI702695B (zh) 2020-08-21
US20210175201A1 (en) 2021-06-10
JP6787613B2 (ja) 2020-11-18
KR102398994B1 (ko) 2022-05-20

Similar Documents

Publication Publication Date Title
JPWO2019107395A1 (ja) 実装装置
KR102497661B1 (ko) 실장 장치 및 실장 방법
JP7132647B2 (ja) 実装装置
JP4372605B2 (ja) 電子部品搭載装置および電子部品搭載方法
US10181460B2 (en) Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
JP6639915B2 (ja) 半導体実装装置および半導体実装方法
WO2018062482A1 (ja) 半導体装置の製造方法および実装装置
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP6602022B2 (ja) 実装装置および実装方法
JP5315273B2 (ja) Ｆｐｄモジュールの組立装置
JP4229888B2 (ja) 電子部品実装装置
JP7268929B2 (ja) 実装装置及び実装方法
JP4780858B2 (ja) 半導体装置の製造方法
JP4406335B2 (ja) 積層型半導体装置の製造方法および製造装置
TW202314893A (zh) 封裝裝置以及封裝方法
JP7117805B2 (ja) 実装装置
JP2020074384A (ja) 実装装置および実装方法
JP2001028381A (ja) 実装方法及び実装装置
JPH0362539A (ja) インナーリードのボンディング装置
JPH11204563A (ja) 実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20200108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6787613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250