JP5508583B2 - 実装装置および実装方法 - Google Patents
実装装置および実装方法 Download PDFInfo
- Publication number
- JP5508583B2 JP5508583B2 JP2013134739A JP2013134739A JP5508583B2 JP 5508583 B2 JP5508583 B2 JP 5508583B2 JP 2013134739 A JP2013134739 A JP 2013134739A JP 2013134739 A JP2013134739 A JP 2013134739A JP 5508583 B2 JP5508583 B2 JP 5508583B2
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- height
- chip
- circuit board
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000008439 repair process Effects 0.000 claims description 26
- 238000002788 crimping Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000003028 elevating effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 12
- 239000013013 elastic material Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 230000007717 exclusion Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
本発明は、集積回路素子などのチップ部品を基板に実装する実装装置および実装方法に関するものである。
近年、エレクトロニクス製品の軽量化、小型化に伴い、回路基板のパターンのファインピッチ化（高精度化・微細化）が進められている。このような回路基板への集積回路などのチップ部品の実装は、チップ部品を位置合わせして樹脂を介して回路パターンに実装する仮圧着工程と、回路パターンに実装されたチップ部品を加圧し加熱して接合させる本圧着工程とが行われている。
チップ部品を回路基板に本圧着して実装する装置として、本出願人は特許文献１の実装装置を出願している。
特許文献１の実装装置３００は図８に示すように、回路基板２を水平保持する可動テーブル３０３と、チップ部品４を上方から加圧するヘッド３１２を備えた加圧手段３０５と、チップ部品４と加圧手段３０５との間に介在させる弾性材３０６と、回路基板２の下方から樹脂を加熱硬化させる加熱手段３０８とを備えている。
そして、回路基板２に整列した複数個のチップ部品４を覆うように、これらチップ部品４と加圧手段３０５に設けられたヘッド３１２との間に弾性材３０６を介在し、弾性材３０６の上方からヘッド３１２を加圧している。このとき、弾性材３０６がチップ部品４ごとの厚みのバラツキを吸収して均等に加圧するとともに、回路基板２の下方の加熱手段３０８から加熱されてチップ部品４の実装された回路基板２の裏面部分のみ加熱して回路基板２とチップ部品４の間に塗布された樹脂を加熱硬化するようになっている。
これにより、複数個のチップ部品４を同時に回路基板２に本圧着して実装することができるようにしている。
一方、回路基板に実装されるチップ部品は、ウエハに形成された電子回路をダイシングなどにより個片状に切り出したものであるため、個々のウエハの厚みがそのままチップ部品の厚みとなる。一枚の回路基板に複数のチップ部品を実装する場合、複数のウエハから切り出されたチップ部品が混在して仮圧着される。一方、ウエハの厚みはバラツキを持っており、仮圧着されたチップ部品の高さもバラツキを生じることになる。
このようなチップ部品の高さにバラツキが発生している回路基板を、特許文献１のような構成の実装装置で一括に本圧着すると、チップ部品とボンディングヘッドの間に介在した弾性材ではチップ部品の高さのバラツキを吸収することができずに、チップ部品の実装不良を招くことがあった。
そこで、上記問題点に鑑み、複数の回路パターンが形成された回路基板の各回路パターンにチップ部品を樹脂を介して仮圧着した後、仮圧着の次の工程で複数チップ部品と回路基板を加圧および加熱してチップ部品を回路基板に本圧着して実装させる実装装置において、チップ部品の厚さにバラツキが生じていても、チップ部品の実装不良が発生しない実装装置および実装方法を提供することを目的とする。
以上の課題を解決するために、請求項１に記載の発明は、
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着する仮圧着部と、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する本圧着部を備えた実装装置であって、
前記仮圧着部は個々の回路パターンにチップ部品を一つずつ実装する加圧ヘッドと、回路基板に仮圧着されたチップ部品の高さを検出する高さ検出手段を備え、
前記本圧着部は、前記回路基板内に仮圧着された全てのチップ部品を本圧着するのに際して、所定の加圧数単位で複数回に分けて行う機能を有し、
前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である
請求項２に記載の発明は、
請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドに備えられ、前記加圧ヘッドとともに移動する構成であり、
チップ部品の仮圧着の完了した状態で、前記加圧ヘッドと回路基板との距離を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着する仮圧着部と、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する本圧着部を備えた実装装置であって、
前記仮圧着部は個々の回路パターンにチップ部品を一つずつ実装する加圧ヘッドと、回路基板に仮圧着されたチップ部品の高さを検出する高さ検出手段を備え、
前記本圧着部は、前記回路基板内に仮圧着された全てのチップ部品を本圧着するのに際して、所定の加圧数単位で複数回に分けて行う機能を有し、
前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である
請求項２に記載の発明は、
請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドに備えられ、前記加圧ヘッドとともに移動する構成であり、
チップ部品の仮圧着の完了した状態で、前記加圧ヘッドと回路基板との距離を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
請求項３に記載の発明は、
請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
請求項４に記載の発明は、
請求項１から３のいずれかに記載の発明において、
前記チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有した実装装置である。
請求項１から３のいずれかに記載の発明において、
前記チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有した実装装置である。
請求項５に記載の発明は、請求項１から４のいずれかに記載の発明において、
前記回路基板のチップ部品を取り外した箇所に新たなチップ部品を前記箇所に仮圧着した後、前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である。
前記回路基板のチップ部品を取り外した箇所に新たなチップ部品を前記箇所に仮圧着した後、前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である。
請求項６に記載の発明は、請求項５に記載の発明において、前記回路基板の同一箇所におけるチップ部品の仮圧着回数を所定の設定数に制限する機能を有し、所定の設定数の後は、当該箇所のチップ部品を取り外した状態で、加圧力を所定の値より低めに設定して本圧着を行う機能を備えたことを特徴とする実装装置である。
請求項７に記載の発明は、
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着した後に、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する実装方法であって、
前記回路基板の個々の回路パターンにチップ部品を一つずつ押圧して仮圧着するステップと、前記回路基板に仮圧着されたチップ部品の高さを検出して記憶するステップと、
前記回路基板内に仮圧着された全てのチップ部品を、所定の加圧数単位に分けてで複数回の本圧着を行うステップを有し、
前記加圧数単位で前記記憶されたチップ部品の高さの最大値と最小値との範囲が、予め設定されているチップ部品の高さの許容値の範囲内であるかを判断するステップを前記本圧着を行うステップの前に設けたことを特徴とする実装方法である。
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着した後に、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する実装方法であって、
前記回路基板の個々の回路パターンにチップ部品を一つずつ押圧して仮圧着するステップと、前記回路基板に仮圧着されたチップ部品の高さを検出して記憶するステップと、
前記回路基板内に仮圧着された全てのチップ部品を、所定の加圧数単位に分けてで複数回の本圧着を行うステップを有し、
前記加圧数単位で前記記憶されたチップ部品の高さの最大値と最小値との範囲が、予め設定されているチップ部品の高さの許容値の範囲内であるかを判断するステップを前記本圧着を行うステップの前に設けたことを特徴とする実装方法である。
請求項１に記載の発明によれば、複数の回路パターンが形成された回路基板の各回路パターンにチップ部品を実装する仮圧着部において、チップ部品の厚さにバラツキが許容範囲を外れていても、チップ部品の仮圧着実装の際に、高さ検出手段によりチップ部品の高さを検出し、回路基板に実装されたチップ部品を取り外すチップリペア判断手段を備えているので、チップ部品の厚さにバラツキを許容範囲内に納めることができ、良好なチップ部品の実装ができる。しかも、回路基板に仮圧着された全てのチップを本圧着する際に、所定の加圧数単位で複数回に分けて本圧着を行うため、加圧数単位毎に厚さバラツキを調べて良否を判断すれば良く、複数のウェハから切り出されたチップを順次仮圧着した場合のように、全体として高さが２極化するものの部分的にはバラツキが小さいようなケースで必要以上のリペアをすることがなくなる。
請求項２に記載の発明によれば、チップ部品の高さを検出する高さ検出手段が、加圧ヘッドに備えられ、加圧ヘッドとともに移動する構成である。そして、チップ部品の仮圧着の完了した状態で、加圧ヘッドと回路基板との距離を測る。そのため、仮圧着が完了した時点のチップ部品の高さバラツキを正確に測定することができる。
請求項３に記載の発明によれば、チップ部品の高さを検出する高さ検出手段が、加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段である。そのため、専用の高さ検出手段を加圧ヘッドに設けなくても、仮圧着が完了した時点のチップ部品の高さバラツキを正確に測定することができる。
請求項４に記載の発明によれば、チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有しているので、効率よくチップ部品のリペアを行うことができる。
請求項５に記載の発明によれば、新たなチップ部品を仮圧着した後も、加圧数単位で高さバラツキの有無が確認できるので、新たなチップ部品の高さに問題があったとしても、そのチップ部品が仮圧着されたまま本圧着されることがない。
請求項６に記載の発明によれば、複数回チップ部品を仮圧着、取り外すことによって生じる弊害を防ぐことが出来る。さらに、本圧着時のチップ部品数が所定の加圧数よりも少なくなる場合において、個々のチップに過剰な加圧力が印加されることを防ぐことが出来る。
請求項７に記載の発明によれば、仮圧着において、チップ部品の高さを検出し、チップ部品を一括して本圧着する複数のチップ部品の個数を単位として、本圧着の許容範囲かどうかを判断する。そのため、チップ部品の高さバラツキを許容範囲内に納めることができ良好なチップ部品と回路基板の実装ができるようになる。しかも、回路基板に仮圧着された全てのチップを本圧着する際に、所定の加圧数単位で複数回に分けて本圧着を行うため、加圧数単位毎に厚さバラツキを調べて良否を判断すれば良く、複数のウェハから切り出されたチップを順次仮圧着した場合のように、全体として高さが２極化するものの部分的にはバラツキが小さいようなケースで必要以上のリペアをすることも抑制される。
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本実施の形態に係る実装装置１の概略斜視図である。図１において、実装装置１に向かって左右方向をＸ軸、手前方向をＹ軸、Ｘ軸とＹ軸で構成されるＸＹ平面に直交する軸をＺ軸、Ｚ軸を中心として回転する方向をθ方向とする。実装装置１は、回路基板２にチップ部品４を仮圧着する仮圧着部１００と、回路基板２にチップ部品４を本圧着する本圧着部２００と、実装装置１の全体を制御する制御部１５０とから構成されている。
仮圧着部１００は、基台１０１上に載置された基板保持ステージ１０２と、基台１０１のＹ方向後方に設けられた支持フレーム１０３と、支持フレーム１０３に設けられ回路基板２にチップ部品４を仮圧着する加圧手段１０４と、チップ部品４を回路基板２から取り外すリペアステージ１０５とから構成されている。
基板保持ステージ１０２には、図示していない搬送手段により回路基板２が供給される。基板保持ステージ１０２は、ＸＹ方向およびθ方向に移動可能な位置調整手段１０６が備えられている。位置調整手段１０６は、サーボモータに連結されたボールねじなどの機構により基板保持ステージ１０２をＸＹ方向およびθ方向に駆動するように構成されている。
加圧手段１０４と基板保持ステージ１０２をＹ方向手前から参照した場合の構成図を図２に示す。図２に示すように、支持フレーム１０３に設けられた加圧手段１０４は、Ｚ方向に駆動する加圧ヘッド１０７と、加圧ヘッド１０７の回路基板２側に接続されたチップ部品４を吸着保持するアタッチメント１０９と、加圧ヘッド１０７を駆動する昇降手段１０８と、昇降手段１０８に設けられたトルク検出器１１０と、加圧ヘッド１０７の側面に設けられた距離センサ１１１とから構成されている。
昇降手段１０８は、サーボモータとボールねじの機構により加圧ヘッド１０７をＺ方向に駆動するように構成されている。サーボモータとボールねじの構成に限らず、圧空シリンダとピストンの構成にしてもよい。加圧ヘッド１０７に加わる加圧力は、トルク検出器１１０で検出できるようになっている。
アタッチメント１０９に吸着保持されたチップ部品４には回路基板２の電極と接続されるバンプ５が設けられている。また、回路基板２には、チップ部品４のバンプ５と接続する電極３が設けられている。回路基板２の電極３には樹脂６が塗布されている。
回路基板２へのチップ部品４の実装は、回路基板２に付された位置合わせマークとチップ部品４に付された位置合わせマークとを図示しない画像認識手段により画像認識した後、位置合わせを行い、アタッチメント１０９に吸着保持されたチップ部品４を回路基板２側に押し付けることにより行われる。具体的には、加圧ヘッド１０７はトルク検出器１１０が所定のトルクを検出する位置まで下降し、チップ部品４を回路基板２に押し付けた後（仮圧着工程）、アタッチメント１０９のチップ部品４の吸着保持を解除し、加圧ヘッド１０７を上昇させる。仮圧着部１００では、所定時間、チップ部品４を回路基板２に押し付け樹脂６により仮固定される工程までが行われる。
図３にチップ部品４を回路基板２に押し付け、トルク検出器１１０が所定のトルクを検出した状態を示す。チップ部品４のバンプ５と回路基板２の電極３が接触した状態となる。この状態で、チップ部品４と回路基板２は樹脂６によって仮固定される。
加圧ヘッド１０７の側面に設けられた距離センサ１１１は、チップ部品４を回路基板２に押し付け、トルク検出器１１０が所定のトルクを検出した時の、加圧ヘッド１０７と回路基板２との距離からチップ部品４の高さＨを検出し、制御部１５０の記憶部１５１に検出結果を記憶させる。
距離センサ１１１は、本発明の高さ検出手段に相当する。距離センサ１１１は、赤外線レーザ光を利用した距離センサや、超音波信号を利用した距離センサなどが適用できる。また、サーボモータとボールねじで構成された昇降手段で、サーボモータにマウントされたエンコーダなどの位置検出器の信号を利用しても良い。具体的には、生産開始に先だって、回路基板２を基板保持ステージ１０２に保持させる前に、チップ部品４の吸着保持されていない加圧ヘッド１０７を下降させて、基板保持ステージ１０２にアタッチメント１０９を接地させる。この状態の時のエンコーダの位置検出信号を基準位置として制御部１５０の記憶部１５１に記憶させる。次に、生産を開始し、回路基板２を基板保持ステージ１０２に保持し、アタッチメント１０９にチップ部品４を吸着保持する。仮圧着部１００でチップ部品４を回路基板２に押し付け、トルク検出器１１０が所定のトルクを検出した時の、エンコーダの位置検出信号を測定する。測定された値と前記基準位置との差からチップ部品４の高さＨを求める。
図４に、回路基板２をＺ方向上側から参照した状態、図５に回路基板２をＹ方向側面から参照した状態、を示す。図４に示すように、回路基板２には、複数の回路パターン７が形成されており、各回路パターン７にチップ部品４が仮圧着部１００で仮圧着される。回路パターン７はＸＹ平面で縦横に整列して配置されている。Ｘ方向を列とし、チップ部品４は列に従って順次仮圧着が行われ、列毎に仮圧着が完了するとＹ方向に一列移動し、順次仮圧着が続行される。例として、図４では７列７行の場合を示した。
図５は、図４における１列分のチップ部品４と回路基板２の断面を示している。チップ部品４の回路基板２からの高さＨは、ウエハの厚さバラツキの影響を受けて、図５に示すＨ１〜Ｈ７のようにばらついてしまう。これらの高さデータＨ１〜Ｈ７は制御部１５０の記憶部１５１に記憶される。また、記憶部１５１には、後述する本圧着部２００に備えられた加圧ヘッド２０７が一度に加圧する回路基板２上のチップ部品４の加圧数データＰＤが記憶される。加圧数データＰＤは、チップ部品の個数の単位となる。また、記憶部１５１には本圧着部２００で一括圧着する際に加圧が可能なチップ部品４の高さバラツキの許容範囲Ｖが記憶される。
図５の場合、加圧数データＰＤは、７個が対応する（図５の高さデータＨ１〜Ｈ７で範囲を示した部分）。また、許容範囲Ｖは、チップ部品４の高さが最大となっているＨ４の位置から回路基板２側にＶの範囲としている。
制御部１５０の演算部１５２では、高さデータＨ１〜Ｈ７から、最大高さＨｍａｘと最小高さＨｍｉｎを求める。次に、最大高さＨｍａｘと最小高さＨｍｉｎの差Ｈｄｉｆを求める（計算式はＨｄｉｆ＝｜Ｈｍａｘ−Ｈｍｉｎ｜となる）。次に、差Ｈｄｉｆと許容範囲Ｖとを比較し、差Ｈｄｉｆが許容範囲Ｖの範囲外ならば、高さデータＨ１〜Ｈ７から、許容範囲Ｖから外れたチップ部品４を求める。次に、許容範囲Ｖから外れるチップ部品４を表示部１５３に表示し、回路基板２をリペアステージ１０５に搬送を指示する。そのため、回路基板２に仮圧着されるチップ部品４の厚みがばらついていても、チップ部品４のリペアが行われ、本圧着部２００で実装不良を発生することがない。
なお、制御部１５０の記憶部１５１および演算部１５２の一連の機能は、本発明のチップリペア判断手段に相当する。
図７に、チップリペア判断手段の構成をブロック図で示す。チップリペア判断手段（Ｂ０１）には、高さデータＨ１〜Ｈ７（Ｂ０１）と、一括圧着の加圧数データＰＤ（Ｂ０３）と、一括圧着の許容範囲Ｖ（Ｂ０４）とが入力される。そして、チップ部品の高さの最大値Ｈｍａｘおよび最小値Ｈｍｉｎを求め（Ｂ０５）、最大値Ｈｍａｘと最小値Ｈｍｉｎの差Ｈｄｉｆを求め（Ｂ０６）、許容範囲Ｖとの比較を行う（Ｂ０７）。比較の結果、許容範囲Ｖを外れる場合は、リペアの指示信号（Ｂ０８）が出力される。
制御部１５０は、タッチパネル等の入出力装置、メモリチップやマイクロプロセッサなどを主体とした適当なハードウエア、このハードウエアを動作させるためのプログラムを組み込んだハードディスク装置、及び各構成部とデータ通信を行う適当なインターフェイス回路などから構成され、記憶部１５１はハードディスク装置、演算部１５２はメモリチップやマイクロプロセッサ、表示部１５３はタッチパネル等の入出力装置が対応する。
図１にもどり、リペアステージ１０５は、基板保持ステージ１０２の近傍に配置され、リペアの必要となったチップ部品４を取り外すステージである。リペアは、ロボットなどにより自動で行っても良いし、人が介在して手動で行っても良い。また、リペアステージ１０５に回路基板２を搬送せずに、仮圧着部１００の運転を停止して、基板保持ステージ１０２上でリペアを行っても良い。
本圧着部２００は、基台２０１上に載置された基板保持ステージ２０２と、基台２０１のＹ方向後方に設けられた支持フレーム２０３と、支持フレーム２０３に設けられ回路基板２にチップ部品４を本圧着する加圧手段２０４と、チップ部品４と加圧手段２０４の間に介在させる弾性材２０９と、樹脂を加熱硬化させる加熱手段２１０とから構成されている。
基板保持ステージ２０２には、図示していない搬送手段によりチップ部品４が仮圧着された回路基板２が供給される。基板保持ステージ２０２は、ＸＹ方向およびθ方向に移動可能な位置調整手段２０６が備えられている。位置調整手段２０６は、サーボモータに連結されたボールねじなどの機構により基板保持ステージ２０２をＸＹ方向およびθ方向に駆動するように構成されている。
支持フレーム２０３に設けられた加圧手段２０４は、Ｚ方向に駆動する加圧ヘッド２０７と、加圧ヘッド２０７を駆動する昇降手段とから構成されている。加圧ヘッド２０７は概略凸形状断面であって回路基板２のチップ部品４の列方向に伸びた柱状物である。そして、凸部先端で弾性材２０９を介して複数個のチップ部品４を一括に加圧する。
弾性材２０９は、加圧ヘッド２０７とチップ部品４との間に介在するように、待機位置にある加圧ヘッド２０７を挟み込むように配備された巻取ローラ２１３と繰り出しローラ２１４とに懸架されている。この弾性材２０９を巻取ローラ２１３で巻き取ることにより、繰り出しローラ２１４から新たな弾性材２０９が供給されるようになっている。なお、弾性材２０９には、例えばガラスクロス入りのシリコンシートなどが使用される。また、弾性材２０９の厚みは、使用する実装部材などによって適宜に変更される。
次に、本発明の実装装置１の動作について図６のフロチャートを用いて説明する。
まず、仮圧着部１００の基板保持ステージ１０２に回路基板２が搬送される。回路基板２には、予め各回路パターン７の位置に樹脂６が塗布されている（ステップＳＴ０１）。
まず、仮圧着部１００の基板保持ステージ１０２に回路基板２が搬送される。回路基板２には、予め各回路パターン７の位置に樹脂６が塗布されている（ステップＳＴ０１）。
次に、加圧ヘッド１０７の回路基板２側に接続されたチップ部品４を吸着保持するアタッチメント１０９に、チップ部品５を搬送し吸着保持する。吸着保持は、チップ部品４のバンプ５が回路基板２側になるように行われる（ステップＳＴ０２）。
次に、回路基板２に付された位置合わせマークと、チップ部品４の位置合わせマークを図示しない画像認識手段により画像認識する。画像認識データに基づいて、基板保持ステージ１０２を位置調整手段１０６で駆動し、チップ部品４と回路パターン７の位置合わせを行う（ステップＳＴ０３）。
次に、加圧ヘッド１０７を下降し、回路パターン７にチップ部品４を仮圧着する。仮圧着は、トルク検知器１１０が所定のトルクを検出してから所定時間だけ加圧を行い、チップ部品４のバンプ５を回路パターン７に設けられた電極３に押し込む（ステップＳＴ０４）。
次に、距離センサ１１１を用いて、加圧ヘッド１０７と回路基板２との距離を測定する。測定結果は、チップ部品４の高さデータＨとして回路パターン７の位置情報と共に、制御部１５０の記憶部１５１に記憶する（ステップＳＴ０５）。
次に、チップ部品４の吸着保持を解除して加圧ヘッド１０７を上昇させる。回路基板２の全回路パターン７にチップ部品４が仮圧着を完了していない場合は、ステップＳＴ０２に戻り、順次、図４に示す矢印の順の回路パターン７に位置合わせを行いチップ部品４を仮圧着していく（ステップＳＴ０６）。
次に、全回路パターン７にチップ部品４が仮圧着させると、記憶部１５１に記憶されている各回路パターン７毎のチップ部品４の高さデータＨと、本圧着部２００の加圧ヘッド２０７が加圧できるチップ部品４の加圧数データＰＤと、加圧ヘッド２０７が一括加圧できる高さバラツキの許容範囲Ｖとから、許容範囲Ｖを超えるチップ部品４と回路パターン７の位置を求める（ステップＳＴ０７）。
具体的には、制御部１５０の演算部１５２において、加圧数データＰＤに対応するチップ部品４の高さデータＨ（例えば図５のＨ１〜Ｈ７）から、最大高さＨｍａｘと最小高さＨｍｉｎを求める。次に、最大高さＨｍａｘと最小高さＨｍｉｎの差Ｈｄｉｆを求める（計算式はＨｄｉｆ＝｜Ｈｍａｘ−Ｈｍｉｎ｜となる）。次に、差Ｈｄｉｆと許容範囲Ｖとを比較し、差Ｈｄｉｆが許容範囲Ｖの範囲外ならば、高さデータＨ１〜Ｈ７から、許容範囲Ｖから外れたチップ部品４を求める。
次に、許容範囲Ｖを外れるチップ部品４が存在する場合は、回路基板２をリペアステージ１０５に搬送する。リペア箇所が無い場合は、仮圧着工程が完了する（ステップＳＴ０８）。
次に、リペアステーション１０５で高さ異常となったチップ部品４を取り外す（ステップＳＴ０９）。
次に、取り外した回路パターン７の取り外し位置情報ＴＩを記憶部１５１に記憶させ、ステップＳＴ０１に戻る（ステップＳＴ１０）。ステップＳＴ０１以降の動作では、取り外し位置情報ＴＩに基づき、チップ部品４の仮圧着が行われる。すなわち、すでに仮圧着されている回路パターン７にはチップ部品４を仮圧着しない。さらに、同じ回路パターン７の位置が複数回にリペアが行われていた場合は、チップ部品４の仮圧着の対象箇所から除く除外情報ＥＸを記憶部１５１に記憶させる。除外情報ＥＸの回路パターン７には以後、チップ部品４の仮圧着を行わない。
次に、ステップＳＴ０８で仮圧着工程が完了すると、回路基板２を本圧着部２００の基板保持ステージ２０２に搬送する（ステップＳＴ１１）。
次に、回路基板２の本圧着する列と加圧ヘッド２０７の凸部との位置合わせを行う。そして、弾性材２０９を介在させて加圧ヘッド２０７を回路基板４の列毎に一括圧着を行い、チップ部品４を回路基板４に本圧着する。一括圧着の際に、除外情報ＥＸの含まれている回路パターン７が存在する場合は、加圧力を所定の加圧力よりも低めに設定して加圧を行う（ステップＳＴ１２）。
次に、図４に示す列毎に回路基板２の本圧着する列と加圧ヘッド２０７の凸部との位置合わせを行い、順次、ステップＳＴ１２に基づき本圧着を行う（ステップＳＴ１３）。
次に、全列の本圧着が完了すると、回路基板４を搬出し本圧着工程を完了し、続けてステップＳＴ０１に戻り、次の回路基板２へのチップ部品４の仮圧着工程を開始する（ステップＳＴ１４）。
このように、回路基板２の各回路パターン７に仮圧着されているチップ部品４の高さ位置が、本圧着部２００の加圧ヘッド２０７の一括圧着できる高さバラツキの許容範囲Ｖにすることができるので、チップ部品４の実装不良のない回路基板４を提供することができる。
１ 実装装置
２ 回路基板
３ 電極
４ チップ部品
５ バンプ
６ 樹脂
７ 回路パターン
１００ 仮圧着部
１０１ 基台
１０２ 基板保持ステージ
１０２ 手段
１０３ 支持フレーム
１０４ 加圧手段
１０５ リペアステージ
１０６ 位置調整手段
１０７ 加圧ヘッド
１０８ 昇降手段
１０９ アタッチメント
１１０ トルク検出器
１１１ 距離センサ
１５０ 制御部
１５１ 記憶部
１５２ 演算部
１５３ 表示部
２００ 本圧着部
２０１ 基台
２０２ 基板保持ステージ
２０３ フレーム
２０４ 加圧手段
２０６ 位置調整手段
２０７ 加圧ヘッド
２０９ 弾性材
２１０ 加熱手段
２１３ 巻取ローラ
２１４ 繰り出しローラ
３００ 実装装置
３０３ 可動テーブル
３０５ 加圧手段
３０６ 弾性材
３０８ 加熱手段
３１２ ヘッド
Ｈ チップ部品の高さ
Ｈ１〜Ｈ７ 高さデータ
ＰＤ 加圧数データ
Ｖ 許容値
ＴＩ 取り外し位置情報
ＥＸ 除外情報
Ｈｍａｘ 最大高さ
Ｈｍｉｎ 最小高さ
Ｈｄｉｆ 差
２ 回路基板
３ 電極
４ チップ部品
５ バンプ
６ 樹脂
７ 回路パターン
１００ 仮圧着部
１０１ 基台
１０２ 基板保持ステージ
１０２ 手段
１０３ 支持フレーム
１０４ 加圧手段
１０５ リペアステージ
１０６ 位置調整手段
１０７ 加圧ヘッド
１０８ 昇降手段
１０９ アタッチメント
１１０ トルク検出器
１１１ 距離センサ
１５０ 制御部
１５１ 記憶部
１５２ 演算部
１５３ 表示部
２００ 本圧着部
２０１ 基台
２０２ 基板保持ステージ
２０３ フレーム
２０４ 加圧手段
２０６ 位置調整手段
２０７ 加圧ヘッド
２０９ 弾性材
２１０ 加熱手段
２１３ 巻取ローラ
２１４ 繰り出しローラ
３００ 実装装置
３０３ 可動テーブル
３０５ 加圧手段
３０６ 弾性材
３０８ 加熱手段
３１２ ヘッド
Ｈ チップ部品の高さ
Ｈ１〜Ｈ７ 高さデータ
ＰＤ 加圧数データ
Ｖ 許容値
ＴＩ 取り外し位置情報
ＥＸ 除外情報
Ｈｍａｘ 最大高さ
Ｈｍｉｎ 最小高さ
Ｈｄｉｆ 差
Claims (7)
- 複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着する仮圧着部と、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する本圧着部を備えた実装装置であって、
前記仮圧着部は個々の回路パターンにチップ部品を一つずつ実装する加圧ヘッドと、回路基板に仮圧着されたチップ部品の高さを検出する高さ検出手段を備え、
前記本圧着部は、前記回路基板内に仮圧着された全てのチップ部品を本圧着するのに際して、所定の加圧数単位で複数回に分けて行う機能を有し、
前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置。 - 請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドに備えられ、前記加圧ヘッドとともに移動する構成であり、
チップ部品の仮圧着の完了した状態で、前記加圧ヘッドと回路基板との距離を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置。 - 請求項１に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置。 - 請求項１から３のいずれかに記載の発明において、
前記チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有した実装装置。 - 請求項１から４のいずれかに記載の発明において、
前記回路基板のチップ部品を取り外した箇所に新たなチップ部品を前記箇所に仮圧着した後、前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置。 - 請求項５に記載の発明において、前記回路基板の同一箇所におけるチップ部品の仮圧着回数を所定の設定数に制限する機能を有し、所定の設定数の後は、当該箇所のチップ部品を取り外した状態で、加圧力を所定の値より低めに設定して本圧着を行う機能を備えたことを特徴とする実装装置。
- 複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着した後に、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する実装方法であって、
前記回路基板の個々の回路パターンにチップ部品を一つずつ押圧して仮圧着するステップと、前記回路基板に仮圧着されたチップ部品の高さを検出して記憶するステップと、
前記回路基板内に仮圧着された全てのチップ部品を、所定の加圧数単位に分けてで複数回の本圧着を行うステップを有し、
前記加圧数単位で前記記憶されたチップ部品の高さの最大値と最小値との範囲が、予め設定されているチップ部品の高さの許容値の範囲内であるかを判断するステップを前記本圧着を行うステップの前に設けたことを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134739A JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134739A JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009075325A Division JP2010232234A (ja) | 2009-03-26 | 2009-03-26 | 実装装置および実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013232667A JP2013232667A (ja) | 2013-11-14 |
| JP5508583B2 true JP5508583B2 (ja) | 2014-06-04 |
Family
ID=49678792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013134739A Active JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5508583B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6586957B2 (ja) | 2014-09-19 | 2019-10-09 | ソニー株式会社 | 実装基板の製造方法 |
| JP6518461B2 (ja) * | 2015-03-03 | 2019-05-22 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
| JP6546801B2 (ja) * | 2015-07-16 | 2019-07-17 | ヤマハ発動機株式会社 | 部品厚み測定方法および部品実装装置 |
| JP6787613B2 (ja) * | 2017-12-01 | 2020-11-18 | 株式会社新川 | 実装装置 |
| CN109530244B (zh) * | 2018-12-27 | 2020-06-26 | 苏州精濑光电有限公司 | 一种基板的检测方法 |
| JP7269544B2 (ja) * | 2019-01-31 | 2023-05-09 | 大日本印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP2020150187A (ja) * | 2019-03-15 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 部品搭載装置および部品搭載方法 |
| JP7233332B2 (ja) * | 2019-07-23 | 2023-03-06 | 株式会社Fuji | チップ配置装置及び半導体パッケージの製造方法 |
| JP7083795B2 (ja) * | 2019-10-08 | 2022-06-13 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
| CN111712125B (zh) * | 2020-05-29 | 2021-07-06 | 苏州浪潮智能科技有限公司 | 一种检测pcb板上治具空间的方法、系统、设备及介质 |
| CN116053157B (zh) * | 2023-01-06 | 2023-09-22 | 深圳市燕麦科技股份有限公司 | 检测装置 |
-
2013
- 2013-06-27 JP JP2013134739A patent/JP5508583B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013232667A (ja) | 2013-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5508583B2 (ja) | 実装装置および実装方法 | |
| JP2010232234A (ja) | 実装装置および実装方法 | |
| KR102232636B1 (ko) | 실장 방법 및 실장 장치 | |
| KR102425309B1 (ko) | 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더 | |
| JP2003059973A (ja) | 電子部品圧着装置および電子部品圧着方法 | |
| KR102227444B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| WO2010110165A1 (ja) | 実装装置および実装方法 | |
| KR100848937B1 (ko) | 인라인 자동 ｆｏｇ 본딩장치 | |
| JP6787613B2 (ja) | 実装装置 | |
| JP4677275B2 (ja) | 電子部品用のエキスパンド装置 | |
| US7246430B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
| WO2015104890A1 (ja) | 自動ボンディング装置 | |
| TWI654912B (zh) | Clamping head, mounting device and mounting method using same | |
| US10181460B2 (en) | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device | |
| KR20180111538A (ko) | 압착 장치 | |
| JP4265461B2 (ja) | 電子部品装着装置 | |
| JP4239881B2 (ja) | 電子部品装着装置および電子部品装着方法 | |
| JP5167071B2 (ja) | フリップチップボンダ装置の作業台板の水平化調整方法及びプログラム | |
| KR100558564B1 (ko) | 회로기판 본딩장치 | |
| JP5317753B2 (ja) | ボンダ装置 | |
| JP2006041031A (ja) | 半導体装置の製造方法およびペースト塗布装置 | |
| KR102277210B1 (ko) | 다이 본딩 장치 및 방법 | |
| WO2017169944A1 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP6826060B2 (ja) | 圧着装置 | |
| JP2013012677A (ja) | 電子部品の実装装置及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5508583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |