KR102232636B1 - 실장 방법 및 실장 장치 - Google Patents

실장 방법 및 실장 장치 Download PDF

Info

Publication number
KR102232636B1
KR102232636B1 KR1020157030537A KR20157030537A KR102232636B1 KR 102232636 B1 KR102232636 B1 KR 102232636B1 KR 1020157030537 A KR1020157030537 A KR 1020157030537A KR 20157030537 A KR20157030537 A KR 20157030537A KR 102232636 B1 KR102232636 B1 KR 102232636B1
Authority
KR
South Korea
Prior art keywords
mounting
chip component
chip
bonding head
bonding
Prior art date
Application number
KR1020157030537A
Other languages
English (en)
Other versions
KR20150136510A (ko
Inventor
가츠미 데라다
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20150136510A publication Critical patent/KR20150136510A/ko
Application granted granted Critical
Publication of KR102232636B1 publication Critical patent/KR102232636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Abstract

회로 기판에 형성된 복수개의 회로 패턴에 칩 부품을 고속 또한 고정밀도로 실장 및 본압착시킨다. 구체적으로는, 복수대의 본딩 헤드(21a, 21b)에 의해 웨이퍼(W)에 칩 부품을 실장하는 과정에서, 선행하여 웨이퍼(W)의 소정 위치에 칩 부품을 실장하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착한다. 당해 본딩 헤드(21a, 21b) 중 어느 하나에 의해 웨이퍼(W)에 칩 부품을 실장 및 본압착하고 있는 동안, 다른 본딩 헤드에 매설된 히터와 함께 당해 본딩 헤드를 소정 온도까지 냉각시킨다. 선행한 본딩 헤드에 의한 칩 부품의 실장이 완료되면, 다른 본딩 헤드에 의해 웨이퍼(W)의 소정 위치에 칩 부위를 실장하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착시킨다.

Description

실장 방법 및 실장 장치 {MOUNTING METHOD AND MOUNTING DEVICE}
본 발명은, 집적 회로 등의 칩 부품을 반도체 웨이퍼 또는 회로 기판 등에 실장하는 실장 방법 및 실장 장치에 관한 것이다.
최근, 일렉트로닉스 제품의 경량화 및 소형화에 수반하여 회로 기판의 패턴이 파인 피치화(고정밀도화·미세화)되는 경향에 있다. 파인 피치화에 수반하여 회로 기판에 실장하는 부품 개수도 증가하는 경향에 있다. 따라서, 회로 기판에의 실장 시간을 단축하기 위해, 1매의 회로 기판에 복수대의 본딩 헤드를 구비한 실장 장치로 칩을 실장하고 있다. 즉, 회로 기판 상의 전극 부분에 도포 또는 전사된 비도전성 수지(NCP), 비도전성 필름(NCF) 또는 이방 도전성 필름(ACF) 등의 위에 칩 부품을 실장하여 가압착하고 있다.
당해 가압착된 기판을 후속 공정으로 반송하여, 전용의 본딩 헤드에 의해 칩 부품을 가열하여 비도전성 필름(NCF) 등을 가열 경화시켜 본압착하고 있다(특허문헌 1).
국제 공개 공보 WO2010/110165
그러나, 종래의 실장 장치에서는, 가압착 공정 및 본압착 공정마다 개별의 본딩 헤드를 설치할 필요가 있어, 장치 구성이 대형화되어, 충분한 설치 스페이스를 확보해야 한다고 하는 단점이 발생하고 있다.
또한, 가압착시의 접착력이 불충분한 경우, 가압착 공정으로부터 본압착 공정으로 반송하는 과정에서, 회로 기판의 전극으로부터 칩 부품이 박리되거나 위치 어긋남을 일으키는 것과 같은 문제가 발생하고 있다.
본 발명은 이러한 사정에 비추어 이루어진 것이며, 반도체 웨이퍼나 회로 기판 등에 칩 부품을 고속 또한 고정밀도로 실장하는 것이 가능한 실장 방법 및 실장 장치를 제공하는 것을 주된 목적으로 하고 있다.
따라서, 본 발명자는, 상기 단점 및 문제를 해결하기 위해, 복수대의 본압착용 본딩 헤드를 구비한 실장 장치를 제작하여 1매의 회로 기판에 칩 부품을 고속으로 본압착시키는 실험 및 시뮬레이션을 행하여 예의 검토한 결과, 다음과 같은 새로운 지견을 얻었다.
즉, 본압착용 본딩 헤드를 2대 설치하여 교대로 회로 기판에 칩 부품을 실장하는 실험을 반복하였다. 그러나, 회로 기판의 전극 부위로부터 칩 부품이 박리되거나, 접속 불량이 발생하고 있었다. 따라서, 당해 접속 불량 등의 원인을 규명하기 위해, 회로 기판에의 실장 직전의 칩 부품의 이면을 관찰한 바, 전극 표면을 피복하고 있는 플럭스가 소멸되어 있었다. 또한, 칩 부품에 따라서는, 플럭스의 소멸뿐만 아니라, 범프 선단부의 땜납이 용융 또는 변형되어 있는 것이 포함되어 있었다.
또한, 칩 부품의 온도가 높은 상태이면, 칩 부품과 회로 기판 사이에 개재시키는 NCF 등의 수지의 경화가 과잉으로 촉진된다. 즉, 칩 부품의 범프와 회로 기판의 전극만을 서로 접촉시키면서도, 그 사이를 밀봉하기 위해 잉여의 수지를 배출 할 필요가 있음에도 불구하고, 배출 전에 수지가 경화되어 버려 접촉 불량을 발생시키고 있었다.
따라서, 본 발명은 상술한 문제 및 이들 신규의 문제를 해결하는 것을 목적으로 한다.
본 발명은 이러한 목적을 달성하기 위해, 다음과 같은 구성을 취한다.
즉, 복수개의 회로 패턴이 형성된 기판에 칩 부품을 실장하는 실장 방법이며,
복수대의 본딩 헤드에 의해 상기 기판에 칩 부품을 실장하는 과정에서,
선행하여 상기 기판의 소정 위치에 칩 부품을 실장하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착하는 실장 과정과,
상기 본딩 헤드에 의해 기판에 칩 부품을 실장 및 본압착하고 있는 동안, 다른 본딩 헤드를 소정 온도까지 냉각시키는 냉각 과정을 구비하고,
선행한 본딩 헤드에 의한 칩 부품의 실장이 완료되면, 다른 본딩 헤드에 의해 기판의 소정 위치에 칩 부위를 실장하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착시키도록 반복하여 행하는 것을 특징으로 한다.
(작용·효과)
이 방법에 따르면, 선행하는 본딩 헤드가, 기판에 칩 부품을 실장 및 본압착하고 있는 동안, 다른 본딩 헤드가, 소정의 온도까지 적극적으로 냉각된다. 따라서, 다음으로 실장 및 본압착을 실행할 본딩 헤드에 의해 칩 부품을 보유 지지하여 실장할 때까지의 동안에, 당해 칩 부품의 범프 선단부의 땜납이, 본압착시의 가열 온도에 가까운 온도에서 가열되는 일이 없다. 즉, 칩 부품의 범프 선단의 땜납의 용융, 변형 및 플럭스의 소멸 등을 피할 수 있고, 나아가서는, 기판에의 접속 불량을 해소할 수 있다.
또한, 상기 방법에 있어서, 실장 과정 동안, 인식 기구를 이동시키면서, 다음으로 칩 부품의 실장을 행할 실장 부위의 기판에 형성된 얼라인먼트 마크를 인식시켜 얼라인먼트 좌표를 구하는 것이 바람직하다.
이 방법에 의하면, 선행하는 본딩 헤드가 기판에의 칩 부품의 본압착을 완료하면, 다음으로 실장 처리를 행할 본딩 헤드와 기판의 실장 부위의 얼라인먼트를 단시간에 실시할 수 있다. 따라서, 실장 처리의 택트 타임을 단축시킬 수 있다.
또한, 이 방법으로, 냉각 과정의 본딩 헤드에 있어서, 칩 부품의 흡착을 행하는 어태치먼트 툴의, 칩 부품 흡착 전의 표면을 관찰하는 것이 바람직하다. 또한, 상기 표면의 관찰을, 칩 부품의 얼라인먼트 마크를 인식하는 인식 기구가 행해도 된다.
이 방법에 따르면, 어태치먼트 툴에의 수지 부착 등을 기인으로 하는, 실장시의 칩 부품의 파손이나 위치 어긋남을 방지할 수 있다.
칩 부품의 얼라인먼트 마크를 인식하는 인식 기구를 사용한 경우에 있어서는, 상기 어태치먼트 툴과, 상기 어태치먼트 툴에 흡착된 칩 부품의 위치 어긋남량을 측정해도 된다.
또한, 상기 위치 어긋남량에 따라서, 상기 어태치먼트 툴에의 칩 부품의 흡착 위치를 보정해도 된다.
이 방법에 의해, 실장시에 어태치먼트 툴에 수지가 부착되는 것을 방지할 수 있다.
또한, 실장 과정에서는, 기판을 보유 지지하는 보유 지지 스테이지를 이동시켜 실장 위치의 얼라인먼트를 행하는 것이 바람직하다.
이 방법에 따르면, 보유 지지 스테이지를 이동시켜 본딩 헤드를 고정시킬 수 있다. 즉, 본딩 헤드의 이동시에 발생하고 있는 칩 부품의 보유 지지 위치의 어긋남을 피할 수 있다. 바꾸어 말하면, 보유 지지 위치의 어긋남에 수반되는 실장 위치의 어긋남을 피할 수 있다.
또한, 상기 방법에 있어서, 1대의 보유 지지 스테이지에 복수매의 상기 기판을 소정 간격을 두고 정렬 배치하고,
상기 실장 과정에서는, 적어도 2대의 본딩 헤드의 세트를, 서로 다른 기판의 동일 부위에 칩 부품을 실장하여 본압착하고,
냉각 과정에서는, 다른 본딩 헤드를 냉각시키는 것이 바람직하다.
이 방법에 따르면, 적어도 2대의 본딩 헤드의 세트에 의해 동시에 복수매의 기판에 칩 부품이 실장되므로, 실장 처리의 택트 타임을 더욱 단축시킬 수 있다.
또한, 본 발명은 이러한 목적을 달성하기 위해, 다음과 같은 구성을 취한다.
즉, 복수개의 회로 패턴이 형성된 기판에 칩 부품을 실장하는 실장 장치이며,
상기 기판을 보유 지지하는 보유 지지 스테이지와,
상기 보유 지지 스테이지를 이동시키는 구동 기구와,
상기 보유 지지 스테이지 상의 기판의 소정 위치에 칩 부품을 실장 및 본압착하는 복수대의 본딩 헤드와,
상기 본딩 헤드를 가열하는 히터와,
상기 본딩 헤드를 냉각시키는 냉각 기구와,
선행하여 상기 기판의 소정 위치에 칩 부품을 실장하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착하고 있는 동안, 다른 본딩 헤드를 냉각 기구에 의해 냉각시키는 제어부를 구비한 것을 특징으로 한다.
(작용·효과)
이 구성에 따르면, 선행하는 본딩 헤드가 기판에 칩 부품을 실장 및 본압착하고 있는 동안에, 다른 본딩 헤드 및 히터를 냉각시킬 수 있다. 따라서, 상기 방법을 적합하게 실시할 수 있다.
또한, 상기 구성에 있어서, 본딩 헤드에 보유 지지되어 있는 칩 부품의 얼라인먼트 마크와 기판에 형성된 얼라인먼트 마크를 인식하는 인식 기구를 구비하고,
상기 제어부는, 선행하는 본딩 헤드가 기판에 칩 부품을 실장 및 본압착하고 있는 동안, 인식 기구를 주사시켜 다음으로 칩 부품의 실장을 행할 기판의 실장 예정 부위에 형성된 얼라인먼트 마크를 인식시켜 얼라인먼트 좌표를 구하는 것이 바람직하다.
이 구성에 따르면, 선행하는 본딩 헤드가 기판에의 칩 부품의 본압착을 완료하면, 다음으로 실장 처리를 행할 본딩 헤드와 기판의 실장 부위의 얼라인먼트를 단시간에 실시할 수 있다. 따라서, 실장 처리의 택트 타임을 단축시킬 수 있다.
또한, 상기 본딩 헤드가 칩 부품을 흡착하는 어태치먼트 툴을 구비하고, 관찰 기구를 구비하고, 상기 제어부가, 상기 관찰 기구를 사용하여, 칩 부품을 흡착하고 있지 않은 상태의 상기 어태치먼트 툴의 표면을 관찰하는 기능을 구비하는 것이 바람직하다. 그 때, 칩 부품의 얼라인먼트 마크를 인식하는 인식 기구가, 상기 표면을 관찰해도 된다.
이 구성에 따르면, 어태치먼트 툴에의 수지 부착 등을 기인으로 하는, 실장시의 칩 부품의 파손이나 위치 어긋남을 방지할 수 있다.
또한, 상기 제어부가, 칩 부품의 얼라인먼트 마크를 인식하는 인식 기구를 사용하여, 상기 어태치먼트 툴과, 상기 어태치먼트 툴에 흡착된 칩 부품의 위치 어긋남량을 측정하는 기능을 구비하는 것도 바람직하다.
여기서, 칩 부품을 반송하여, 상기 어태치먼트 툴에 전달하는, 칩 부품 전달 기구를 구비하고, 상기 제어부가, 상기 위치 어긋남량에 따라서, 칩 부품 전달 기구에 있어서, 칩 부품의 위치 보정을 행하는 기능을 구비하는 것이 더욱 바람직하다.
이 구성에 따르면, 실장시에 어태치먼트 툴에 수지가 부착되는 것을 방지할 수 있다.
본 발명의 실장 방법 및 실장 장치에 따르면, 회로 기판에 칩 부품을 고속 또한 고정밀도로 실장 및 본압착시킬 수 있다.
도 1은 본 실시예에 관한 실장 장치의 개략 구성을 도시하는 사시도이다.
도 2는 칩 슬라이더의 사시도이다.
도 3은 본딩 헤드의 부분 파단 단면도이다.
도 4는 실시예 장치의 일련의 동작을 나타내는 흐름도이다.
도 5는 본딩 헤드에 의한 단일 처리 시간 내의 온도 프로파일을 나타내는 도면이다.
도 6은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 7은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 8은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 9는 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 10은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 11은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 12는 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 13은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 14는 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 15는 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 16은 실시예 장치에 의해 회로 기판에 칩 부품을 실장하는 동작을 설명하는 도면이다.
도 17은 변형예의 실장 형태를 도시하는 도면이다.
도 18은 변형예의 실장 형태를 도시하는 도면이다.
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다.
도 1은, 본 발명의 실시예에 관한 실장 장치의 개략 구성을 도시하는 사시도이다.
실장 장치는, 도 1 및 도 3에 도시하는 바와 같이, 칩 부품 공급부(1), 칩 부품 실장부(2) 및 제어부(3) 등으로 구성되어 있다.
칩 부품 공급부(1)는, 매거진 적재 스테이지(4), 웨이퍼 반송 기구(5), 픽업 스테이지(6), 픽업 기구(7) 및 칩 슬라이더(8) 등으로 구성되어 있다.
매거진 적재 스테이지(4)는, 다이싱 처리된 반도체 웨이퍼(WD)(이하, 단순히 「웨이퍼」라 함)를 소정 간격을 두고 다단으로 수납한 매거진(9)을 적재한다. 웨이퍼(WD)는, 익스팬드 처리에 의해 개편으로 분단되어 칩 부품(C)으로 된다. 칩 부품(C)은, 다이싱 테이프에 의해 접착 보유 지지되어 있다.
웨이퍼 반송 기구(5)는, 매거진(9)으로부터 웨이퍼(WD)를 반출하여 픽업 스테이지(6)에 적재한다. 즉, 레일(10)에 슬라이드 이동 가능한 가동대(11)로부터 외팔보 지지된 아암(12)의 선단에 클램프(13)를 구비하고 있다. 당해 가동대는(11), 서보 모터에 의해 정역 구동되는 나사축에 의해 나사 이송 구동되도록 구성되어 있다.
픽업 스테이지(6)는, 다이싱 테이프에 접착 보유 지지된 웨이퍼(WD)를 흡착 보유 지지한다.
픽업 기구(7)는, 전후 좌우(도면 중의 XY축 방향)로 이동 가능함과 함께, 승강 가능(Z축 방향)한 하향의 픽업 노즐(14)을 구비하고 있다. 즉, 픽업 기구(7)는, 픽업 노즐(14)에 의해 흡착 보유 지지한 칩 부품(C)을 칩 슬라이더(8)에 전달하도록 구성되어 있다.
칩 슬라이더(8)는, 후술하는 본딩 헤드(21a, 21b)의 개수에 대응시킨 대수를 구비하고 있다. 따라서, 본 실시예에서는, 2대의 칩 슬라이더(8a, 8b)를 상하 2단으로 구비하고 있다. 각 칩 슬라이더(8a, 8b)는, 도 2에 도시하는 바와 같이, 칩 부품(C)을 흡착 보유 지지한 흡착판(16)에 의해, 픽업 기구(7)측의 수취 위치로부터 본딩 헤드(21a, 21b)의 하방의 전달 위치까지를 각각이 왕복 이동한다. 즉, 흡착판(16)을 구비하고, 또한 레일(17)에 슬라이드 이동 가능하게 지지된 가동대(18)가 서보 모터(19)에 의해 정역 구동되는 나사축(20)에 의해 나사 이송 구동되도록 구성되어 있다. 칩 슬라이더(8)는, 택트 타임에 여유가 있으면, 1대의 칩 슬라이더에 의해 각각의 본딩 헤드(21a, 21b)에 칩 부품(C)을 전달해도 된다.
칩 부품 실장부(2)는, 본딩 헤드(21a, 21b), 2시야 카메라(22) 및 보유 지지 스테이지(23) 등으로 구성되어 있다.
본딩 헤드(21a, 21b)는, 보유 지지 스테이지(23)를 넘어 베이스(24)에 기립 설치된 문형 프레임(25)의 빔 부분에 실린더나 볼 나사 등의 승강 기구(26)를 통해 장착되어 있다. 또한, 본딩 헤드(21a, 21b)는, 세로 Z축 주위로 회전 가능하게 구성되어 있다. 즉, 본딩 헤드(21a, 21b)는, 도면 중의 θ 방향의 위치 정렬이 가능하게 되어 있다.
또한, 본딩 헤드(21a, 21b)는, 도 3에 도시하는 바와 같이, 금속제의 툴로 이루어지는 본체(30)의 하부로부터 차례로 세라믹제의 홀더(31), 단열 블록(33), 세라믹 히터(34) 및 어태치먼트 툴(35)로 구성되어 있다. 또한, 어태치먼트 툴(35)은, 세라믹 히터(34)에 흡착 고정되어 있고, 칩 부품(C)의 형상에 따른 전용의 툴을 자동 교환 가능하게 되어 있다.
세라믹 히터(34)에는, 예를 들어 열전대, 측온 저항체 등의 온도 검출기(36)가 설치되어 있다. 즉, 세라믹 히터(34)로부터 받는 열을 온도 검출기(36)에서 검출하고, 그 검출 결과를 제어부(3)로 송신한다.
세라믹 히터(34)의 발열 부분의 상단부면에 에어가 유통하여 배출되는 유로(37)가, 본체(30)까지 관통되어 있다. 또한, 유로(37)에는, 밸브(V)를 구비한 내압 호스(38)를 통해 에어 공급원(39)에 연통 접속되어 있다.
즉, 에어 공급 수단(39)으로부터 공급된 에어는, 유로(37)를 통해 개구부(37a)로부터 배출된다. 따라서, 세라믹 히터(34)의 발열부로부터 발생되는 열이 에어 순환에 의해 빼앗겨, 세라믹 히터(34) 및 어태치먼트 툴(35)의 양쪽을 포함하는 본딩 헤드(21a, 21b)를 급속하게 냉각시킬 수 있다. 또한, 외부에 설치한 노즐로부터 세라믹 히터(34) 및 어태치먼트 툴(35)의 양쪽에 에어를 분사하여 냉각시키면, 냉각 시간을 더욱 단축시킬 수 있다.
또한, 본딩 헤드(21a, 21b)는, 본체(30)로부터 어태치먼트 툴(35)에 걸쳐 관통 구멍(40)이 형성되어 있고, 당해 관통 구멍(40)과 외부의 진공원(41)이 전자 밸브(V)를 통해 연통 접속되어 있다.
2시야 카메라(22)는, 칩 부품(C)을 실장하는 기판의 회로 패턴에 부여된 얼라인먼트 마크와 칩 부품(C)에 부여된 얼라인먼트 마크를 화상 인식하여, 화상 데이터를 제어부(3)로 송신한다. 즉, 2시야 카메라(22)는, 보유 지지 스테이지(23)와 칩 부품(C) 사이에서 수평 이동하도록 구성되어 있다. 또한, 본 실시예에 있어서는, 칩 부품(C)을 실장하는 기판으로서 웨이퍼(W)를 사용하고 있지만, 기판은 웨이퍼에 한정되는 것은 아니며, 내열성 수지 등을 기재로 하는 플렉시블 프린트 기판이나, 세라믹스나 유리 등을 기재로 하는 리지드 프린트 기판이어도 된다.
보유 지지 스테이지(23)는, 베이스(24)에 설치되고, 전후 좌우(도면 중의 XY 방향)로 수평 이동하도록 구성되어 있다.
제어부(3)는, 사용하는 수지, 예를 들어 비도전성 수지(NCP), 비도전성 필름(NCF) 또는 이방 도전성 필름(ACF)마다에 따른 설정 조건이 입력된다. 예를 들어, 가열 시간, 세라믹 히터(34)의 냉각 온도 등이 입력되어 있다. 이들 입력 조건과 온도 검출기(36)로부터 검출되는 검출 결과에 기초하여, 세라믹 히터(34)에 통전되는 전류를 조정, 온도 제어 및 에어 공급원(39)으로부터의 에어의 공급의 온·오프 전환, 유량 등의 제어를 행하고 있다. 예를 들어, 온도 검출기(36) 실측값과 설정값을 비교하여, 구해지는 온도 편차에 따라서 온도를 제어한다. 또한, 장치 전체를 통괄적으로 제어하고 있다. 구체적인 제어에 대해서는, 이하의 동작 설명에 있어서 상세하게 서술한다.
다음으로, 도 4의 흐름도를 따라 상술한 실장 장치를 사용하여 복수개의 회로 패턴이 형성된 칩 부품을 실장 및 본압착하는 일련의 동작에 대해 설명한다.
우선, 실험이나 시뮬레이션에 의해, 1회째의 실장 처리를 행하여 가열 상태에 있는 본딩 헤드(21a, 21b)가, 다음의 칩 부품(C)을 흡착하고 나서 실장 부위로 하강할 때까지의 동안에, 칩 부품(C)의 하단부의 땜납이 용융 또는 변화되지 않는 온도 및 플럭스가 소멸되지 않는 온도(냉각 온도)를 미리 구한다. 또한, 칩 부품(C)을 웨이퍼(W)에 실장 및 본압착하기 위해 승온한 온도로부터 냉각 온도까지 세라믹 히터(34) 및 어태치먼트 툴(35)의 온도가 저하될 때까지의 시간을 구한다. 즉, 도 5에 도시하는 바와 같이, 칩 부품(C)의 실장 시간, 냉각 시간을 포함하는 1대의 본딩 헤드(21a, 21b)의 단일 처리 시간과 온도 프로파일의 데이터를 취득하고, 그 데이터를 바탕으로 제어부(3)의 기억부에 기억시킨다(스텝 S1). 예를 들어, 220℃까지 수지를 가열하고, 수지의 칩 부품(C)의 접착이 안정되기 시작하는 유리 전이점인 120℃까지 저하시킨 시점에서 본딩 헤드(21a, 21b)를 상승시켜 냉각을 개시한다.
조건 설정이 완료되어, 장치를 작동시키면, 제어부(3)는, 웨이퍼 반송 기구(5)에 의해 매거진(9)으로부터 웨이퍼(WD)를 반출시켜 픽업 스테이지(6)에 적재시킨다. 그 후, 제어부(3)는, 조건 설정된 단일 처리 시간에 기초하여, 본딩 헤드(21a, 21b)의 작동을 전환하면서, 실장 처리를 개시한다(스텝 S2).
픽업 기구(7)가, 흡착된 칩 부품(C)을 칩 슬라이더(8a, 8b)의 순으로 전달한다. 이후, 본딩 헤드(21a, 21b)의 병렬 처리가 실행된다(스텝 S2).
우선, 본딩 헤드(21a)에 의한 실장 처리가 실행된다.
칩 슬라이더(8a)가, 선행하여 본딩 헤드(21a)의 하방의 전달 위치로 이동한다. 본딩 헤드(21a)는, 도 6에 도시하는 바와 같이, 하강하여 칩 부품(C)을 흡착한다(스텝 S3a). 동시에, 2시야 카메라(22)가, 본딩 헤드(21a)에 보유 지지된 칩 부품(C)과 웨이퍼(W) 사이로 이동해 온다. 그 후, 칩 슬라이더(8a)는, 다음의 칩 부품(C)을 수취하기 위해, 픽업 기구(7)측으로 이동한다.
도 7에 도시하는 바와 같이, 2시야 카메라(22)에 의해 웨이퍼(W)의 회로 패턴에 부여된 얼라인먼트 마크와 칩 부품(C)에 부여된 얼라인먼트 마크를 화상 인식하여, 화상 데이터를 제어부(3)로 송신한다.
제어부(3)는, 당해 화상 데이터를 이용하여 얼라인먼트 처리를 행하기 위해 구동 기구를 작동 제어한다(스텝 S4a). 즉, 제어부(3)는, 양 얼라이먼트의 위치 좌표를 구한다. 또한, 회로 패턴의 얼라인먼트 마크의 위치 좌표로부터 칩 부품(C)의 얼라인먼트 마크의 위치 좌표까지의 방향 및 거리를 산출하고, 보유 지지 스테이지(23)만을 이동시켜 얼라인먼트한다. 다른 쪽의 본딩 헤드(21a)는, 세로축 주위로 회전하여 얼라인먼트된다.
얼라인먼트 처리가 완료되면, 도 8에 도시하는 바와 같이, 본딩 헤드(21a)를 소정 높이까지 하강시켜 회로 패턴 상의 수지에 칩 부품(C)을 실장한다(스텝 S5a). 이때, 다른 쪽의 본딩 헤드(21b)의 하방에 2시야 카메라(22)가 이동해 온다. 이 단계에 있어서, 본딩 헤드(21b)의 어태치먼트 툴(35)의 칩 흡착면의 표면에 오염이 있으면, 칩 부품(C)을 흡착하였을 때, 칩 부품(C)에 불필요한 응력이 가해지게 되어, 실장시의 파손이나 위치 어긋남이 일어날 우려가 있다. 따라서, 화상 인식 수단을 사용하여, 어태치먼트 툴(35)의 표면 상태를 관찰하여, 수지 등의 부착이나 흠집의 유무를 판단하는 기능을 제어 수단(3)에 부가해도 되고, 화상 인식 수단으로서 2시야 카메라(22)를 사용해도 된다. 그때, 부착물이나 흠집이 허용 범위 이내라고 판단되면 다음 스텝으로 이행한다.
도 9에 도시하는 바와 같이, 본딩 헤드(21a)의 세라믹 히터(34)에 의해 어태치먼트 툴(35)을 가열하고, 칩 부품(C)을 소정 온도에서 소정 시간에 걸쳐 가열한다. 즉, 칩 부품(C)을 통해 수지를 가열 경화시켜 칩 부품(C)을 웨이퍼(W)의 회로 패턴에 본압착한다(스텝 S6a).
본딩 헤드(21a)가 본압착 처리를 행하고 있는 동안, 칩 슬라이더(8b)로부터 본딩 헤드(21b)로 칩 부품(C)이 전달된다(스텝 S3b). 또한, 이 단계에서 칩 부품(C)이, 본딩 헤드(21b)의 어태치먼트 툴(35)의 소정의 위치에 흡착되어 있지 않으면, 실장 단계에서 칩 부품(C)으로부터 밀려나온 수지가 어태치먼트 툴(35)에 부착될 가능성이 발생한다. 어태치먼트 툴(35)에의 수지의 부착은 전술한 바와 같이, 칩 부품(C) 실장시의 파손이나 위치 어긋남의 원인으로 된다. 따라서, 칩 슬라이더(8b)가 다음의 칩 부품(C)을 수취하기 위해, 픽업 기구(7)측으로 이동하면, 2시야 카메라(22)의 위치가, 본딩 헤드(21b)에 보유 지지된 칩 부품(C)과 웨이퍼(W) 사이로 되므로, 2시야 카메라(22)에 의해 칩 부품(C)이 어태치먼트 툴(35)의 소정 위치에 흡착되어 있는지 여부, 그 위치 어긋남량을 측정하는 것이 가능해진다. 이 위치 어긋남량을 보정하기 위해, 픽업 기구(7)로부터 칩 슬라이더(8b)로의 전달 단계 또는/및 칩 슬라이더(8b)로부터 본딩 헤드(21b)로의 전달시의, 칩 부품(C)의 위치 보정을 행하는 기능을 제어 수단(3)에 부가해도 된다.
본압착 처리가 완료되고, 도 10에 도시하는 바와 같이, 본딩 헤드(21a)가 상승한다(스텝 S7b). 당해 본딩 헤드(21a)의 세라믹 히터(34)를 오프로 하고, 에어 공급원(39)으로부터 에어를 공급하여 당해 본딩 헤드(21a)를 소정의 온도까지 냉각시킨다(스텝 S8a).
본딩 헤드(21a)의 상승과 동시에, 도 11에 도시하는 바와 같이, 보유 지지 스테이지(23)를 미리 정한 방향 및 소정 거리만큼 이동시킨다. 도 12에 도시하는 바와 같이, 2시야 카메라(22)에 의해 웨이퍼(W)의 회로 패턴에 부여된 얼라인먼트 마크와 본딩 헤드(21b)에 보유 지지되어 있는 칩 부품(C)에 부여된 얼라인먼트 마크를 화상 인식하여, 화상 데이터를 제어부(3)로 송신한다. 제어부(3)는, 당해 화상 데이터에 기초하여, 보유 지지 스테이지(23) 및 본딩 헤드(21b)의 얼라인먼트를 행한다(스텝 S4b).
이때, 냉각 처리 중인 본딩 헤드(21a)의 하방에, 새로운 칩 부품(C)이 반송되어 온다.
본딩 헤드(21b)의 얼라인먼트 처리가 완료되면, 도 13에 도시하는 바와 같이, 본딩 헤드(21b)가, 소정 높이까지 하강하기 시작한다(스텝 S5b). 동시에, 본딩 헤드(21a)의 하방에 2시야 카메라(22)가 이동해 온다.
이 단계에 있어서, 화상 인식 수단을 사용하여, 본딩 헤드(21a)의 어태치먼트 툴(35) 표면 상태를 관찰하여, 수지 등의 부착이나 흠집의 유무를 판단하는 기능을 제어 수단(3)에 부가해도 되고, 화상 인식 수단으로서 2시야 카메라(22)를 사용해도 된다. 그때, 부착물이나 흠집이 허용 범위 이내라고 판단되면 다음 스텝으로 이행한다.
도 14에 도시하는 바와 같이, 본딩 헤드(21b)에 의해 웨이퍼(W)의 회로 패턴 상에 칩 부품(C)이 실장 및 본압착된다(스텝 S6b). 다른 쪽의 본딩 헤드(21a)에 칩 부품(C)이, 칩 슬라이더(8a)에 의해 전달된다. 그 후, 칩 슬라이더(8a)가 다음의 칩 부품(C)을 수취하기 위해, 픽업 기구(7)측으로 이동하면, 2시야 카메라(22)에 의해, 칩 부품(C)이 어태치먼트 본딩 헤드(21a)의 어태치먼트 툴(35)의 소정 위치에 흡착되어 있는지 여부, 그 위치 어긋남량을 측정하는 것이 가능해진다. 여기서, 위치 어긋남량을 보정하기 위해, 픽업 기구(7)로부터 칩 슬라이더(8a)로의 전달 단계 또는/및 칩 슬라이더(8a)로부터 본딩 헤드(21b)로의 전달시의, 칩 부품(C)의 위치 보정을 행하는 기능을 제어 수단(3)에 부가해도 된다.
도 15에 도시하는 바와 같이, 본딩 헤드(21b)에 의한 본압착 처리가 완료되면, 당해 본딩 헤드(21b)를 상승시킴과 함께, 보유 지지 스테이지(23)를 미리 정한 방향 및 소정 거리만큼 이동시킨다(스텝 S7b). 한쪽의 본딩 헤드(21b)의 냉각 처리가 개시되면(스텝 S8b), 다른 쪽의 본딩 헤드(21a)의 얼라인먼트 처리가 개시된다.
이상으로 2대의 본딩 헤드(21a, 21b)를 이용하여 본압착 처리가 완료되고, 이후, 스텝 S9a, S9b에 있어서, 실장 예정 수에 도달할 때까지 카운트되어, 동일한 사이클로 웨이퍼(W)에 형성된 회로 패턴의 개수분의 본압착 처리가 반복하여 실행된다.
상기 실시예 장치에 의하면, 한쪽의 본딩 헤드(21b)가 웨이퍼(W)의 회로 패턴에 칩 부품(C)을 실장 및 본압착하고 있는 동안, 선행하여 본압착 처리를 완료한 본딩 헤드(21a)의 내부에 에어 공급원(39)으로부터 에어를 공급하여 적극적으로 냉각시킬 수 있다. 즉, 칩 부품(C)의 범프의 땜납을 용융 또는 변형시키는 일도 없고, 회로 기판 상의 수지를 부주의하게 경화시키는 일 없이, 본딩 헤드(21a, 21b)를 교대로 전환하여, 연속적으로 칩 부품(C)을 웨이퍼(W)의 회로 패턴에 고정밀도로 실장할 수 있다.
본 발명은 상술한 실시예의 것에 한정되지 않고, 다음과 같이 변형 실시할 수도 있다.
(1) 상기 실시예 장치에 있어서, 본딩 헤드(21a, 21b) 중 어느 한쪽이, 웨이퍼(W)의 회로 패턴에 칩 부품(C)을 실장하고 있는 동안, 2시야 카메라(22)를 주사하여, 다른 쪽의 본딩 헤드가, 다음으로 칩 부품(C)을 실장할 예정인 회로 패턴의 얼라인먼트 마크만을 먼저 인식시켜 두어도 된다. 이 구성에 의하면, 대기 시간을 이용하여 한쪽의 얼라인먼트 마크만의 화상 처리를 행하게 할 수 있으므로, 제어부(3)에의 화상 처리의 부담을 경감시킬 수 있음과 함께, 처리 시간을 단축할 수 있다.
(2) 상기 실시예 장치에 있어서, 도 17에 도시하는 바와 같이, 1대의 보유 지지 스테이지(23)에 복수매의 회로 기판을 소정 피치를 두고 정렬 배치하고, 2대 1세트의 본딩 헤드가 동시에, 회로 기판의 동일 부위에 칩 부품(C)을 실장 가능하게 해도 된다. 이 구성에 의하면, 상기 실시예의 2배의 속도로 칩 부품(C)을 회로 기판에 실장할 수 있다.
(3) 상기 실시예 장치에 있어서, 온도 검출기(36)로 본딩 헤드(21a, 21b)의 온도를 검출하고, 당해 검출 결과에 따라서 에어의 공급량 등을 조정하여, 냉각 시간을 일정하게 유지하도록 구성해도 된다.
(4) 상기 실시예 장치에 있어서, 도 18에 도시하는 바와 같이, 회로 기판 상의 실장 에어리어를 3개로 구획하여, 좌우의 에어리어를 각 본딩 헤드(21a, 21b)의 실장 에어리어로 할당하고, 중앙의 에어리어를 양 본딩 헤드(21a, 21b)를 이용하여 실장 가능한 공용 에어리어로 할 수도 있다.
즉, 각 본딩 헤드(21a, 21b)에 할당된 실장 에어리어에, 불량 회로 패턴의 개소에 배드 마크가 부여되어 실장할 수 없는 부위가 있다. 당해 불량 회로 패턴에 실장 예정이었던 칩 부품(C)을 공용 에어리어에 실장함으로써, 양 본딩 헤드(21a, 21b)의 실장 수를 균등하게 유지할 수 있다.
(4) 상기 실시예 장치에서는, 1대의 보유 지지 스테이지(23)에 대해 배치되는 본딩 헤드(21a, 21b)는, 2대에 한정되지 않는다. 즉, 2대 이상이면 된다.
1 : 칩 부품 공급부
2 : 칩 부품 실장부
3 : 제어부
21a : 본딩 헤드
21b : 본딩 헤드
22 : 2시야 카메라
30 : 본체
31 : 홀더
32 : 히터 베이스
33 : 단열 블록
34 : 세라믹 히터
35 : 어태치먼트 툴
36 : 온도 검출기
37 : 유로
39 : 에어 공급원
C : 칩 부품

Claims (14)

  1. 복수개의 회로 패턴이 형성된 기판에, 상기 기판의 상부에 배치된 복수의 본딩 헤드로 칩 부품을 실장하는 실장 방법이며,
    개개의 본딩 헤드가 상기 기판에 칩 부품을 실장하는 과정에서,
    상기 기판을 이동하여, 칩 부품을 보유 지지한 본딩 헤드의 직하에 상기 기판의 소정 위치를 배치하고, 소정 시간에 걸쳐 당해 칩 부품을 가열하면서 본압착하는 실장 과정과,
    상기 본압착 후에 상기 본딩 헤드를 상승시킴과 동시에 소정 온도까지 냉각시키는 냉각 과정을 구비하고,
    하나의 본딩 헤드가 실장 과정 동안에, 다른 본딩 헤드가 냉각 과정이 되는 것을 반복하여 행하며,
    냉각 과정의 본딩 헤드의 하부에, 다음에 실장할 칩 부품을 공급하는 것을 특징으로 하는, 실장 방법.
  2. 제1항에 있어서,
    상기 실장 과정 동안, 인식 기구를 이동시키면서, 다음으로 칩 부품의 실장을 행할 실장 부위의 기판에 형성된 얼라인먼트 마크를 인식시켜 얼라인먼트 좌표를 구하는 것을 특징으로 하는, 실장 방법.
  3. 제1항 또는 제2항에 있어서,
    냉각 과정의 본딩 헤드에 있어서, 칩 부품의 흡착을 행하는 어태치먼트 툴의, 칩 부품 흡착 전의, 표면을 관찰하는 것을 특징으로 하는, 실장 방법.
  4. 제3항에 있어서,
    칩 부품의 얼라인먼트 마크를 인식하는 인식 기구가, 상기 표면의 관찰도 행하는 것을 특징으로 하는, 실장 방법.
  5. 제3항에 있어서,
    칩 부품의 얼라인먼트 마크를 인식하는 인식 기구가, 상기 어태치먼트 툴과, 상기 어태치먼트 툴에 흡착된 칩 부품의 위치 어긋남량을 측정하는 것을 특징으로 하는, 실장 방법.
  6. 제5항에 있어서,
    상기 위치 어긋남량에 따라서, 상기 어태치먼트 툴에의 칩 부품의 흡착 위치를 보정하는 것을 특징으로 하는, 실장 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 실장 과정은, 기판을 보유 지지하는 보유 지지 스테이지를 이동시켜 실장 위치의 얼라인먼트를 행하는 것을 특징으로 하는, 실장 방법.
  8. 제1항 또는 제2항에 있어서,
    1대의 보유 지지 스테이지에 복수매의 상기 기판을 소정 간격을 두고 정렬 배치하고, 상기 실장 과정에서는, 적어도 2대의 본딩 헤드의 세트를, 서로 다른 기판의 동일 부위에 칩 부품을 실장하여 본압착하고, 냉각 과정에서는, 다른 본딩 헤드를 냉각시키는 것을 특징으로 하는, 실장 방법.
  9. 복수개의 회로 패턴이 형성된 기판에 칩 부품을 실장하는 실장 장치이며,
    칩 부품을 픽업하는 픽업 기구와, 상기 픽업 기구로부터 수취한 칩 부품을 반송하는 칩 슬라이더를 갖는 칩 부품 공급부와,
    상기 기판을 보유 지지하는 보유 지지 스테이지와, 상기 보유 지지 스테이지를 이동시키는 구동 기구와, 상기 보유 지지 스테이지의 상부에 배치되어, 상기 보유 지지 스테이지 상의 기판의 소정 위치에 칩 부품을 실장 및 본압착하는 복수의 본딩 헤드와, 상기 본딩 헤드를 가열하는 히터와, 상기 본딩 헤드를 냉각시키는 냉각 기구를 갖는 칩 부품 실장부와,
    상기 칩 부품 공급부와 상기 칩 부품 실장부의 동작을 제어하는 제어부를 구비하고,
    상기 칩 슬라이더는 상기 픽업 기구와 복수의 본딩 헤드 사이를 왕복 이동하는 이동 기능을 갖고,
    상기 칩 슬라이더가 냉각 중의 본딩 헤드의 하부에 칩 부품을 공급하는 기능을 갖는, 실장 장치.
  10. 제9항에 있어서,
    상기 본딩 헤드에 보유 지지되어 있는 칩 부품의 얼라인먼트 마크와 기판에 형성된 얼라인먼트 마크를 인식하는 인식 기구를 구비하고,
    상기 제어부는, 선행하는 본딩 헤드가 기판에 칩 부품을 실장 및 본압착하고 있는 동안, 인식 기구를 주사시켜 다음으로 칩 부품의 실장을 행할 기판의 실장 예정 부위에 형성된 얼라인먼트 마크를 인식시켜 얼라인먼트 좌표를 구하는 것을 특징으로 하는, 실장 장치.
  11. 제9항 또는 제10항에 있어서,
    상기 본딩 헤드가 칩 부품을 흡착하는 어태치먼트 툴을 구비하고,
    관찰 기구를 구비하고,
    상기 제어부가, 상기 관찰 기구를 사용하여, 칩 부품을 흡착하고 있지 않은 상태의 상기 어태치먼트 툴의 표면을 관찰하는 기능을 구비한 것을 특징으로 하는, 실장 장치.
  12. 제11항에 있어서,
    칩 부품의 얼라인먼트 마크를 인식하는 인식 기구가, 상기 표면을 관찰하는 기능도 구비하는 것을 특징으로 하는, 실장 장치.
  13. 제11항에 있어서,
    상기 제어부가, 칩 부품의 얼라인먼트 마크를 인식하는 인식 기구를 사용하여, 상기 어태치먼트 툴과, 상기 어태치먼트 툴에 흡착된 칩 부품의 위치 어긋남량을 측정하는 기능을 구비한 것을 특징으로 하는, 실장 장치.
  14. 제13항에 있어서,
    칩 부품을 반송하여, 상기 어태치먼트 툴에 전달하는, 칩 부품 전달 기구를 구비하고, 상기 제어부가, 상기 위치 어긋남량에 따라서, 칩 부품 전달 기구에 있어서, 칩 부품의 위치 보정을 행하는 기능을 구비한 것을 특징으로 하는, 실장 장치.
KR1020157030537A 2013-03-28 2014-03-25 실장 방법 및 실장 장치 KR102232636B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-069628 2013-03-28
JP2013069628 2013-03-28
PCT/JP2014/058178 WO2014157134A1 (ja) 2013-03-28 2014-03-25 実装方法および実装装置

Publications (2)

Publication Number Publication Date
KR20150136510A KR20150136510A (ko) 2015-12-07
KR102232636B1 true KR102232636B1 (ko) 2021-03-25

Family

ID=51624105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030537A KR102232636B1 (ko) 2013-03-28 2014-03-25 실장 방법 및 실장 장치

Country Status (4)

Country Link
JP (3) JPWO2014157134A1 (ko)
KR (1) KR102232636B1 (ko)
TW (1) TWI619181B (ko)
WO (1) WO2014157134A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6778676B2 (ja) * 2015-03-20 2020-11-04 東レエンジニアリング株式会社 ボンディングツール冷却装置およびこれを備えたボンディング装置ならびにボンディングツール冷却方法
JP6499286B2 (ja) * 2015-06-15 2019-04-10 株式会社Ｆｕｊｉ 部品実装機
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2017183616A (ja) * 2016-03-31 2017-10-05 東レエンジニアリング株式会社 ボンディングツール冷却装置およびこれを備えたボンディング装置ならびにボンディングツール冷却方法
KR20180072035A (ko) 2016-12-20 2018-06-29 삼성전자주식회사 본딩 장치
JP6781677B2 (ja) * 2017-08-01 2020-11-04 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
CN112368811A (zh) * 2018-07-24 2021-02-12 株式会社新川 电子零件封装装置
CN112772014B (zh) * 2018-10-09 2022-10-14 雅马哈发动机株式会社 零件安装装置
JP6667879B1 (ja) * 2018-12-19 2020-03-18 アサヒ・エンジニアリング株式会社 電子部品の実装装置
KR102122042B1 (ko) * 2019-02-19 2020-06-26 세메스 주식회사 칩 본더 및 이를 갖는 기판 처리 장치
KR102267950B1 (ko) * 2019-06-17 2021-06-22 세메스 주식회사 다이 본딩 방법
CN112566485B (zh) * 2019-09-25 2022-05-13 芝浦机械电子装置株式会社 电子零件的安装装置
US20230268313A1 (en) * 2020-09-02 2023-08-24 Shinkawa Ltd. Semiconductor device manufacturing device and manufacturing method
CN114466526A (zh) * 2021-11-02 2022-05-10 深圳市智链信息技术有限公司 一种无线接收信号放大器的芯片固定装置
WO2023139685A1 (ja) * 2022-01-19 2023-07-27 株式会社新川 電子部品実装装置及び電子部品実装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188451A (ja) * 2001-12-21 2003-07-04 Sharp Corp 半導体レーザ装置の製造方法および半導体レーザ装置の製造装置
JP2007305775A (ja) * 2006-05-11 2007-11-22 Yamaha Motor Co Ltd 部品実装方法、部品実装装置および部品実装システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252212A (ja) * 1993-02-24 1994-09-09 Hitachi Ltd ボンディング装置
JP3255024B2 (ja) * 1996-07-08 2002-02-12 松下電器産業株式会社 バンプ付きワークのボンディング装置
JP3497078B2 (ja) * 1998-03-31 2004-02-16 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP4043253B2 (ja) * 2002-02-21 2008-02-06 松下電器産業株式会社 部品実装装置
JP3848893B2 (ja) * 2002-04-02 2006-11-22 松下電器産業株式会社 部品の基板への部品押圧接合装置及び接合方法
JP2005142460A (ja) * 2003-11-10 2005-06-02 Sony Corp ボンディング装置及びボンディング方法
JP4518240B2 (ja) * 2004-01-26 2010-08-04 セイコーエプソン株式会社 圧電デバイスの製造方法および圧電デバイスの製造装置
JP4642565B2 (ja) * 2005-06-29 2011-03-02 東レエンジニアリング株式会社 実装方法および実装装置
JP2009212254A (ja) * 2008-03-04 2009-09-17 Toray Eng Co Ltd チップ搭載方法およびチップ搭載装置
JP2010212505A (ja) * 2009-03-11 2010-09-24 Toshiba Corp 半導体装置の接合装置及び半導体装置の製造方法
KR101624004B1 (ko) * 2009-03-23 2016-05-24 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188451A (ja) * 2001-12-21 2003-07-04 Sharp Corp 半導体レーザ装置の製造方法および半導体レーザ装置の製造装置
JP2007305775A (ja) * 2006-05-11 2007-11-22 Yamaha Motor Co Ltd 部品実装方法、部品実装装置および部品実装システム

Also Published As

Publication number Publication date
TWI619181B (zh) 2018-03-21
JP2017118147A (ja) 2017-06-29
JP6518709B2 (ja) 2019-05-22
KR20150136510A (ko) 2015-12-07
WO2014157134A1 (ja) 2014-10-02
JP6823103B2 (ja) 2021-01-27
JP2019114819A (ja) 2019-07-11
TW201448067A (zh) 2014-12-16
JPWO2014157134A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
KR102232636B1 (ko) 실장 방법 및 실장 장치
US8819929B2 (en) Component mounting method
KR100738769B1 (ko) 전자부품 장착장치 및 전자부품 장착방법
WO2015038074A1 (en) System and method for positioning a semiconductor chip with a bond head, thermal bonding system and method
JP2014007329A (ja) ボンディング装置
JP2015195250A (ja) 部品実装装置
US20210251112A1 (en) Mounting device
US10285317B2 (en) Component mounter
KR101422401B1 (ko) 발광 소자 칩 본딩 장치
WO2013141388A1 (ja) 電子部品の実装装置及び実装方法
CN113436988A (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
KR101542865B1 (ko) 평판 디스플레이 패널용 가본딩장치
JP6942829B2 (ja) 電子部品の実装装置
JP7023700B2 (ja) 実装装置及び実装方法
JP4064752B2 (ja) ボンディング装置
JP6778676B2 (ja) ボンディングツール冷却装置およびこれを備えたボンディング装置ならびにボンディングツール冷却方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
US20200243476A1 (en) Bonding apparatus and bonding method
JP5627057B1 (ja) 部品実装装置
CN117096057A (zh) 安装装置及安装方法
KR20200135268A (ko) 본딩 툴 정렬 모듈 및 이를 포함하는 다이 본딩 장치
JP2003174043A (ja) 電子部品実装装置および電子部品実装方法
JP2009038402A (ja) 部品の実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant