CN102832158A - 半导体器件的制造装置和半导体器件的制造方法 - Google Patents

半导体器件的制造装置和半导体器件的制造方法 Download PDF

Info

Publication number
CN102832158A
CN102832158A CN2012101827099A CN201210182709A CN102832158A CN 102832158 A CN102832158 A CN 102832158A CN 2012101827099 A CN2012101827099 A CN 2012101827099A CN 201210182709 A CN201210182709 A CN 201210182709A CN 102832158 A CN102832158 A CN 102832158A
Authority
CN
China
Prior art keywords
semiconductor chip
groove
adhesive tape
apex
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101827099A
Other languages
English (en)
Other versions
CN102832158B (zh
Inventor
田中阳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102832158A publication Critical patent/CN102832158A/zh
Application granted granted Critical
Publication of CN102832158B publication Critical patent/CN102832158B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种能够减低从胶带上剥离时的半导体芯片的残缺和损伤的半导体器件的制造装置和半导体器件的制造方法。拾起装置(10)具备保持被粘贴在胶带上的状态下的半导体芯片的保持台(11)。在保持台(11)的保持有半导体芯片的一侧的面设置有第一槽(21a)和第二槽(22a)。在第一槽(21a)和第二槽(22a)连结至少一个以上的通气孔(12)。第二槽的开口部的宽度(t2)比第一槽的开口部的宽度(t1)窄。拾起装置(10),将半导体芯片以使粘贴有胶带的一侧朝下的方式保持在第一、二槽的顶点部,利用减压机构对由胶带、第一槽和第二槽围成的密闭空间进行减压后,利用夹头从保持台拾起半导体芯片。

Description

半导体器件的制造装置和半导体器件的制造方法
技术领域
本发明涉和半导体器件的制造装置和半导体器件的制造方法。
背景技术
最近几年,在IGBT(Insulated Gate Bipolar Transistor:绝缘栅型双极晶体管)中,为了实现高性能化和低成本化,正在推进半导体晶片的薄型化。例如,提案有一种技术,将半导体晶片的厚度减薄为50μm~100μm程度,或者其以下的厚度。
在制造器件厚度薄的半导体器件中,例如,在半导体晶片的表面形成器件构造后,进行半导体晶片背面的背面研磨和/或硅蚀刻,使其变成规定的厚度。然后,对每个形成于半导体晶片的表面的器件构造进行切割,将半导体晶片切断成各个半导体芯片。
另外,作为制造器件厚度薄的半导体器件的其他的方法,提案有以下的方法。在半导体晶片的表面形成器件构造后,从半导体晶片的表面侧沿着切割线,形成比半导体器件的器件厚度更深的槽。然后,进行半导体晶片背面的背面研磨和/或硅蚀刻,将半导体晶片减薄至规定的厚度。通过形成于半导体晶片上的槽,半导体晶片被切断成各个半导体芯片。
作为制造器件厚度薄的半导体器件的其他方法,还提案有以下的方法。在半导体晶片的表面形成器件构造后,进行半导体晶片背面的背面研磨和/或硅蚀刻,在比半导体晶片的直径窄的范围仅使半导体晶片的中央部变薄。然后,留下半导体晶片的外周部(以下,作为肋部),或者在除去了肋部后进行切割,将半导体晶片切断成各个半导体芯片。
为了避免因切割而分离的半导体芯片飞散等问题,例如,有一种众所周知的方法是,在半导体晶片的背面粘贴切割用胶带等胶带,然后进行切割。在半导体晶片的背面粘贴胶带然后进行切割的情况下,将粘贴在胶带上的半导体芯片从胶带上拾起并分离成各个半导体芯片。
作为从胶带上拾起半导体芯片的方法,提案有以下的方法。例如利用针(needle)等将半导体芯片从粘贴有胶带侧的背面侧向上方顶起,减少半导体芯片与胶带的接触面积。然后,利用吸引并吸附半导体芯片的例如夹头(collet)等来吸引半导体芯片,从胶带上拾起半导体芯片。但是,在被减薄的半导体芯片中应用这种拾起方法的情况下,通过用针等顶起半导体芯片,半导体芯片的表面有可能受到损伤,或半导体芯片破损。
作为解决这种问题的方法,提案有以下的方法。固定夹具包括:在单面上具有多个突起物和侧壁的夹具基台;和层叠于具有夹具基台的突起物的面上且与侧壁的上表面粘结的粘合层。在具有夹具基台的突起物的面上,由粘合层、突起物和侧壁形成分区空间,利用贯穿孔与真空源连接。通过贯穿孔来吸引分区空间的空气而使粘合层变形,并且吸附夹头从芯片的上表面侧吸引芯片,从粘合层上拾起芯片(例如,参照下述专利文献1)。
另外,作为其他的方法,提案有以下的方法。载置台具有:以覆盖与芯片状部件相对的区域的方式分布的多个吸引槽;和以相对于各个芯片状部件至少在两处部分地与其相对的方式位于这些吸引槽间的突起。在载置台上载置保持片材,通过对吸引槽施加负压,来使保持片材沿着突起变形,而从芯片状部件剥离。此时,首先,进一步增强施加在与芯片状部件的周缘部相对的吸引槽的负压,将保持片材从芯片状部件的周缘部剥离(例如,参照下述专利文献2)。
此外,作为其他的方法,提案有以下的方法。在通过吸附挡块的切割用胶带来载置半导体芯片的背面侧的面上设置有:在上部呈凹状且大致呈半球形状,并且按照相同高度的多个突起分别垂直地竖立的方式设置的吸附面;遍及吸附面的外周部的整个周围,宽0.4mm以下,且高度与突起的高度相同或者与突起的高度之差未满1mm的侧壁。然后,从设置于突起彼此之间的谷部或者突起的侧面或其两者中的至少一个以上的吸附孔吸附切割用胶带(tape),使其吸引靠近突起,利用夹头从半导体芯片的表面侧拾起半导体芯片。当从吸附孔吸附切割用胶带时,在切割用胶带的弹性的范围内,切割用胶带在吸附挡块的侧壁与吸附面之间略微下沉(例如,参照下述专利文献3)。
另外,作为避免半导体芯片受到损伤等的拾起装置,提案有以下的装置。晶片载置台具备:在顶部通过胶带来保持IC芯片的下表面的多个突起;形成于多个突起的谷部的吸引槽;真空装置,其通过连接管与该吸引槽连结,在吸引槽中产生吸引力,由此将胶带从IC芯片上剥离而吸附在突起的谷部(例如,参照下述专利文献4)。
现有技术文献
专利文献
专利文献1:日本特开2008-103493号公报
专利文献2:日本特开平11-54594号公报
专利文献3:日本特开2010-123750号公报
专利文献4:日本特开平5-335405号公报
发明内容
发明要解决的课题
但是,在上述各个专利文献中,根据芯片尺寸和胶带的成分,会产生以下的问题。例如,在半导体芯片与胶带的粘合力比夹头的吸引力大的情况下,利用夹头的吸引力有可能无法拾起被胶带粘结在突起部上表面的半导体芯片。为了利用夹头的吸引力可靠地拾起半导体芯片,在将夹头向半导体芯片推压的状态下来吸引半导体芯片的情况下,因推压夹头,半导体芯片的表面有可能受到损伤。
图13是表示被保持在现有的半导体器件的制造装置的保持台上的半导体芯片的截面图。另一方面,在半导体芯片与胶带的粘合力弱的情况下,如图13所示,在一个半导体芯片101a的面内剥离胶带102的定时产生偏差。由此,半导体芯片101a变成相对于保持台111倾斜的状态,有可能与相邻的半导体芯片101a接触而出现缺损。另外,有可能在拾起半导体芯片101a时碰撞夹头(未图示),出现损伤。
另外,根据半导体芯片101a背面的表面粗糙度和背面电极的有无,半导体芯片101a与胶带102的粘合力不同。此外,根据胶带102的刚性,胶带102的容易变形容易度不同。因此,难以将半导体芯片101a与胶带102的粘合力和胶带102的变形控制在一定程度。因此,根据半导体芯片101a的元件构造和胶带102的刚性,容易发生上述问题,难以使半导体芯片101a不出现断裂和残缺地从胶带102上剥离半导体芯片101a。
本发明的目的在于为了解除上述现有技术的问题点,提供一种能够减少从胶带剥离时半导体芯片的残缺和损伤的半导体器件的制造装置和半导体器件的制造方法。
用于解决课题的方法
为了解决上述课题,实现本发明的目的,本发明的半导体器件的制造装置,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造装置,其特征在于,包括:保持台,具有设置于保持前述半导体芯片的面的多个槽和与前述槽连结的至少一个通气孔;第一槽,在前述槽之中,配置于与被保持在前述保持台上的前述半导体芯片的外周部对应的位置;第二槽,在前述槽之中,具有比前述第一槽窄的宽度,且配置于与被保持在前述保持台上的前述半导体芯片的中央部对应的位置;顶点部,由前述槽的开口部侧的端部形成,与被保持在前述保持台上的前述半导体芯片点接触;减压机构,将前述半导体芯片以其粘贴有前述胶带的一侧的面朝向前述保持台侧的方式被保持在前述顶点部后,经由前述通气孔对由前述槽和前述胶带围成的空间进行减压;和吸引机构,在前述空间被前述减压机构减压后,进行吸引拾起被保持在前述顶点部的前述半导体芯片。
另外,为了解决上述课题,实现本发明的目的,本发明的半导体器件的制造装置,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造装置,其特征在于,包括:保持台,具有设置于对前述半导体芯片进行保持的一侧的面的多个槽和与前述槽连结的至少一个通气孔;顶点部,由前述槽的开口部侧的端部形成,与被保持在前述保持台上的前述半导体芯片点接触;减压机构,在将前述半导体芯片以其粘贴有前述胶带的一侧的面朝向前述保持台侧的方式被保持在前述顶点部后,经由前述通气孔对由前述槽和前述胶带围成的空间进行减压;和吸引机构,与被保持在前述顶点部的前述半导体芯片空开预先设定的间隔地配置,在前述空间被前述减压机构减压后,进行吸引拾起被保持在前述顶点部的前述半导体芯片。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述减压机构使粘贴在前述半导体芯片上的前述胶带以沿着前述槽的内壁的方式变形。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述减压机构对前述空间进行减压,直到前述半导体芯片与前述胶带的接触部分变成仅是与前述顶点部对应的部分。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,还包括与前述保持台的侧面接触、包围前述保持台的外壁部,前述外壁部的保持有前述半导体芯片的一侧的面与前述保持台的保持前述半导体芯片一侧的面高度相同。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述顶点部由相邻的前述槽的侧壁所构成的圆锥状、四角锥状或四角柱状的突起部的顶点部构成。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述半导体芯片的共有一个顶点的两边的尺寸比是0.75以上1.25以下。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述通气孔在前述保持台的保持一个前述半导体芯片的区域中至少设置四处。
另外,本发明的半导体器件的制造装置,其特征在于,在上述发明中,前述吸引机构与被前述顶点部保持的前述半导体芯片空开0.05mm以上0.5mm以下的间隔地配置。
另外,为了解决上述课题,实现本发明的目的,本发明的半导体器件的制造方法,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造方法,其特征在于,包括:在由设置于保持台上的槽的开口部侧的端部形成、且与被保持在前述保持台上的前述半导体芯片点接触的顶点部,将前述半导体芯片以其粘贴有前述胶带一侧的面朝向所述保持台侧的方式保持的保持工序;在前述保持工序后,对由前述槽和前述胶带围成的空间进行减压的减压工序,其中,前述槽由配置于与前述半导体芯片的外周部对应的位置的第一槽、和具有比前述第一槽窄的宽度且配置于前述保持台的与前述半导体芯片的中央部对应的位置的第二槽构成;和,在前述减压工序后,进行吸引来拾起被前述顶点部保持的前述半导体芯片的吸引工序。
另外,为了解决上述课题,实现本发明的目的,本发明的半导体器件的制造方法,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造方法,其特征在于,包括:在由设置于保持台上的槽的开口部侧的端部形成、且与被保持在前述保持台上的前述半导体芯片点接触的顶点部,将前述半导体芯片以其粘贴有前述胶带一侧的面朝向前述保持台侧的方式保持的保持工序;在前述保持工序后,对由前述槽和前述胶带围成的空间进行减压的减压工序;和,在前述减压工序后,利用以与被前述顶点部保持的前述半导体芯片空开预先设定的间隔的方式而配置的吸引机构,进行吸引来拾起前述半导体芯片的吸引工序。
根据上述发明,当对由胶带和槽围成的密闭的空间(以下作为密闭空间)进行减压时,由胶带和第一槽形成的空间中的减压损失比由胶带和第二槽形成的空间中的减压损失小。因此,当对由胶带和槽围成的密闭空间进行减压从半导体芯片剥离胶带时,能够使半导体芯片的外周部侧的胶带比半导体芯片的中央部侧的胶带更早地剥离。因此,当半导体芯片的外周部侧的胶带被剥离时,能够使半导体芯片的中央部侧充分地粘合在胶带上。因此,即使从半导体芯片的外周部侧剥离胶带的定时产生偏差,也能够避免半导体芯片变成相对于保持台倾斜的状态。
进而之后,在半导体芯片的中央部侧的胶带被剥离时,半导体芯片的外周部侧的胶带已被剥离。因此,在相对于保持台平行地保持半导体芯片的状态下,能够剥离半导体芯片的中央部侧的胶带。由此,不受半导体芯片背面的表面粗糙度、背面电极的有无和胶带的刚性的影响,在相对于保持台平行地保持半导体芯片的状态下,能够可靠地从半导体芯片上剥离胶带。
另外,在由胶带和槽围成的密闭空间被减压后,半导体芯片和胶带成为在与由保持台的槽的开口部侧的端部所形成的顶点部对应的部分点接触的状态,成为胶带基本上从半导体芯片被剥离的状态。因此,能够使半导体芯片与胶带的粘合力大致为零。因此,例如,不像过去那样进行利用针等顶起半导体芯片的处理,就能够从半导体芯片上剥离胶带。
此外,由于能够使半导体芯片与胶带的粘合力大致为零,所以不向半导体芯片推压吸引机构,在吸引机构与半导体芯片之间空开预先设定的间隔的状态下,能够从保持台拾起半导体芯片。另外,由于能够使半导体芯片与胶带的粘合力大致为零,所以不会成为半导体芯片的一部分一直粘在胶带上未被剥离的状态。由此,利用吸引机构的吸引力能够可靠地拾起半导体芯片。
这样,不向半导体芯片推压吸引机构,且不让半导体芯片相对于保持台倾斜,能够拾起保持台上的半导体芯片。
发明效果
根据本发明的半导体器件的制造装置和半导体器件的制造方法,发挥能够降低从胶带剥离时的半导体芯片的残缺和损伤这样的效果。
附图说明
图1是表示在实施方式一的半导体器件的制造装置中处理的半导体晶片的平面图。
图2是表示图1所示的半导体晶片的切割后的状态的平面图。
图3是示意性表示实施方式一的半导体器件的制造装置的主要部分的截面图。
图4是示意性表示实施方式一的半导体器件的制造装置的主要部分的平面图。
图5是示意性表示实施方式一的半导体器件的制造装置的主要部分的平面图。
图6是示意性表示实施方式一的半导体器件的制造装置的主要部分的平面图。
图7是示意性表示实施方式一的半导体器件的制造装置的主要部分的鸟瞰图。
图8是表示被保持在实施方式一的半导体器件的制造装置中的状态下的半导体芯片的截面图。
图9是顺序表示实施方式一的半导体器件的制造装置的动作的截面图。
图10是顺序表示实施方式一的半导体器件的制造装置的动作的截面图。
图11是示意性表示实施方式二的半导体器件的制造装置的主要部分的截面图。
图12是表示被保持在实施方式二的半导体器件的制造装置中的状态下的半导体芯片的截面图。
图13是表示被保持在现有的半导体器件的制造装置的保持台上的半导体芯片的截面图。
符号说明
1 半导体晶片
1a 半导体芯片
2 胶带
3 切割框
10 拾起装置
11 保持台
12 通气孔
13 外壁部
14 密闭空间
14a,14b 空间(第一、二)
20 保持一个半导体芯片的区域
21a,22a 槽(第一、二)
23 突起部
具体实施方式
下面,参照附图详细地说明本发明的半导体器件的制造装置和半导体器件的制造方法的最佳实施方式。而且,在以下的实施方式的说明和附图中,同样的结构标注相同的符号,省略重复的说明。
(实施方式一)
图1是表示在实施方式一的半导体器件的制造装置中处理的半导体晶片的平面图。图2是表示图1所示的半导体晶片的切割后的状态的平面图。对在实施方式一的半导体器件的制造装置中处理之前的半导体晶片1进行说明。如图1、2所示,半导体晶片1在粘贴有胶带(切割胶带)2的状态下被切割,被切断成形成有器件的表面构造(电子电路)的各个半导体芯片1a。
具体而言,例如如下所述切割半导体晶片1将其切断成各个半导体芯片1a。首先,如图1所示,在半导体芯片的每个形成区域1b中,在半导体晶片1的表面侧形成器件的表面构造。半导体芯片的形成区域1b例如等间隔地配置为岛状。在相邻的半导体芯片的形成区域1b之间形成切割线1c等的标记。
接着,进行半导体晶片1背面的背面研磨和/或硅蚀刻,将半导体晶片1减薄至规定的厚度。此时,半导体晶片1既可以是背面平坦的晶片,也可以是留下了背面侧的外周部(肋部)的肋晶片。接着,在被减薄(薄化)的半导体晶片1的背面侧粘贴胶带2。接着,在胶带2的半导体晶片1侧的面上粘贴切割框3,由此在切割框3上固定半导体晶片1。
接着,从半导体晶片1的表面侧沿着切割线1c来切割半导体晶片1。此时,以切割的切深不贯穿胶带2的方式进行切割。由此,如图2所示,半导体晶片1被切断成各个半导体芯片1a。由于半导体芯片1a被粘贴在胶带2上,因此利用实施方式一的半导体器件的制造装置将其从胶带2上拾起并分离成各个半导体芯片1a。即,实施方式一的半导体器件的制造装置是将粘贴在胶带2上的半导体芯片1a从胶带2上拾起的拾起装置。
接着,对用实施方式一的半导体器件的制造装置拾起的半导体芯片1a的最佳条件进行说明。半导体芯片1a具有矩形的平面形状。半导体芯片1a例如优选具有大致正方形的平面形状。具体而言,半导体芯片1a的共有一个顶点的两边的尺寸比例如优选0.75以上1.25以下(芯片尺寸的纵横比是1±0.25以内)。其原因是,能够最大地降低利用实施方式一的半导体器件的制造装置拾起半导体芯片1a时的半导体芯片1a的缺损和损伤的发生率。
胶带2优选由以下两部分构成:由聚氯乙烯(PVC:PolyvinylChloride)构成的基材;和由通过照射紫外线(UV:Ultra Violet)来进行软化的例如丙烯(acryl)类UV硬化树脂构成的粘着层。基材的硬度例如可以是5MPa以上15MPa以下。基材的弹性率例如可以是100MPa以上300MPa以下。UV照射前的粘着层的粘着力例如可以是3N/20mm。UV照射后的粘着层的粘着力例如可以是0.05N/20mm以上0.2N/20mm以下。
通过采用由PVC构成的基材来构成胶带2,能够提高胶带2对于例如由肋晶片背面的中央部和肋部形成的阶梯部等在半导体晶片1的表面产生的阶梯部分的粘贴性。此外,通过采用由PVC构成的基材来构成胶带2,能够加热胶带2使其软化。由此,利用实施方式一的半导体器件的制造装置,能够容易地从半导体芯片1a剥离胶带2。在后面对实施方式一的半导体器件的制造装置的动作进行阐述。
另外,通过采用由UV硬化型树脂构成的粘着层来构成胶带2,照射UV能够降低粘着层的粘着力。因此,当从半导体芯片1a上剥离胶带2时,能够避免成为半导体芯片1a的一部分一直粘贴在胶带2上的状态。由此,当利用夹头(吸引机构)进行吸引拾起保持台11上的半导体芯片1a时,能够避免半导体芯片1a成为倾斜的状态。此外,通过采用由UV硬化型树脂构成的粘着层来构成胶带2,照射UV能够降低粘着层的粘着力。因此,在拾起半导体芯片1a时,用小的吸引力就能拾起半导体芯片1a。
下面,对实施方式一的半导体器件的制造装置(以下称作拾起装置)的结构进行说明。图3是示意性表示实施方式一的半导体器件的制造装置的主要部分的截面图。图4~图6是示意性表示实施方式一的半导体器件的制造装置的主要部分的平面图。图7是示意性表示实施方式一的半导体器件的制造装置的主要部分的鸟瞰图。另外,图8是表示被保持在实施方式一的半导体器件的制造装置中的状态下的半导体芯片的截面图。在图3中表示拾起装置10的保持台11的截面图。在图4中表示拾起装置10的保持台11的平面图。在图5中表示图4所示的保持台11的一部分11a的放大图。在图6中表示当保持半导体芯片1a时图4所示的保持台11的一部分11a的放大图。在图7中示意性表示保持台11的保持半导体芯片1a一侧的表面(以下称作上表面)。在图8中表示在图3所示的拾起装置10中保持半导体芯片1a的状态。
如图3、8所示,拾起装置10包括:以半导体芯片1a的粘贴有胶带2的一侧的面朝向保持台11侧的方式来保持半导体芯片1a的保持台11;对在保持台11的上表面保持半导体芯片1a时由胶带2和保持台11围成的空间14进行减压的减压机构(未图示);和吸引拾取(拾起)保持台11上的半导体芯片1a的夹头(吸引机构:未图示)。
保持台11具有:设置于保持台11的上表面的多个槽;与槽连结的至少一个以上的通气孔12;和与保持台11的侧面接触且包围保持台11的外壁部13。具体而言,保持台11的槽由第一槽21a和具有比第一槽21a窄的宽度的第二槽22a构成。另外,通气孔12与槽的底部连结,贯穿保持台11与减压机构连结。
设置越多的通气孔12,利用减压机构对在保持台11的上表面保持胶带2(未图示)时所形成的由胶带2、第一槽21a、第二槽22a和外壁部13围成的空间(密闭空间)14的空气进行减压时的吸引力就越大。因而,优选设置多个通气孔12,但是设置越多的通气孔12成本就越高。因此,通气孔12在保持一个半导体芯片1a的区域20中至少设置四处即可。例如,也可以分别设置通气孔12,它和配置于与半导体芯片1a的各个顶点附近对应的部分的第一槽21a连结。通气孔12的直径例如可以是0.4mm。
减压机构对当半导体芯片1a借助胶带2被保持在保持台11的上表面时而形成的由胶带2、第一槽21a、第二槽22a和外壁部13围成的密闭空间14进行减压。在保持一个半导体芯片1a的区域20中,由胶带2和第一槽21a形成的第一空间14a、与由胶带2和第二槽22a形成的第二空间14b构成密闭空间14。
外壁部13设计为其上表面与保持台11的上表面相同高度。即,外壁部13设计为从外壁部13的上表面跨保持台11的上表面并且平坦。在外壁部13的上表面不设置第一槽21a和第二槽22a。由此,当半导体芯片1a借助胶带2被保持在保持台11上时,形成由胶带2、第一槽21a、第二槽22a和外壁部13围成的密闭空间14。
外壁部13的宽度例如也可以是0.3mm以上3mm以下。还可以采用不设置外壁部13、在保持台11的外周部不设置第一槽21a和第二槽22a的结构。在此情况下,保持台11的外周部的不设置第一槽21a和第二槽22a的部分作为外壁部13发挥功能,由胶带2、第一槽21a和第二槽22a围成的空间是密闭空间14。
第一槽21a配置于与被保持在保持台11上表面的半导体芯片1a的外周部对应的位置。即,第一槽21a配置于保持台11的保持一个半导体芯片1a的区域20的外周部(以下,称作第一槽配置区域)21。具体而言,如图4所示,第一槽配置区域21配置于与粘贴在胶带2上的所有的半导体芯片1a的外周部对应的位置,因此成栅格状配置(图4的斜线部分)。另外,如图5、6所示,第一槽配置区域21配置为当半导体芯片1a被保持在保持台11的上表面时,各个半导体芯片1a的外周端部四边位于第一槽21a上。在图4~图6中,省略第一槽21a和第二槽22a的图示。
第二槽22a配置于与被保持在保持台11上表面的半导体芯片1a的中央部对应的位置。即,第二槽22a配置于保持台11的保持一个半导体芯片1a的区域20的中央部(以下,称作第二槽配置区域)22。具体而言,如图4所示,第二槽配置区域22配置于与粘贴在胶带2上的所有的半导体芯片1a的中央部对应的位置,因此被成栅格状配置的第一槽配置区域21包围,成岛状配置(被图4的斜线部分包围的白地部分)。
因此,当在保持台11保持半导体芯片1a时,如图6所示,各个第二槽配置区域22成为分别被一个半导体芯片1a覆盖的状态。另外,第一槽配置区域21的第二槽配置区域22一侧的一部分成为被半导体芯片1a的外周部覆盖的状态(图6中,用虚线表示第一槽配置区域21和第二槽配置区域22的交界线)。这样,第一槽21a和第二槽22a根据成栅格状粘贴在胶带2上的半导体芯片1a的芯片尺寸和个数,交替重复地配置。
第一槽21a也可以在第一槽配置区域21设置多个。第二槽22a也可以在第二槽配置区域22设置多个。例如,保持台11也可以采用以下结构:交替重复地设置在第一槽配置区域21配置有四个第一槽21a并且在其相邻的第二槽配置区域22配置有七个第二槽22a的区域。设置于第一槽配置区域21的第一槽21a的数量和设置于第二槽配置区域22的第二槽22a的数量,分别根据一个半导体芯片1a的芯片尺寸来决定。
另外,第一槽21a和第二槽22a具有朝着保持台11的深度方向宽度逐渐变窄的截面形状。具体而言,第一槽21a和第二槽22a具有开口部的宽度比底部宽的三角形的截面形状。第一槽21a的开口部的宽度t1例如也可以是0.5mm以上3mm以下。第二槽22a的开口部的宽度t2比第一槽21a的开口部的宽度t1窄。第二槽22a的开口部的宽度t2例如具有第一槽21a的开口部的宽度t1的1/3或1/2程度的宽度。
因此,由胶带2和第二槽22a形成的第二空间14b的截面积比由胶带2和第一槽21a形成的第一空间14a的截面积小。由此,当密闭空间14被减压机构进行了减压时,在第一空间14a中的压力损失比在第二空间14b中的压力损失小。因此,在第一空间14a中的减压比在第二空间14b中的减压大。因此,胶带2的形成第一空间14a的部分比胶带2的形成第二空间14b的部分更早地变形,从半导体芯片1a剥离。
由胶带2和第一槽21a形成的第一空间14a的截面积是具有以第一槽21a的开口部的宽度t1作为底面部分并且第一槽21a的深度作为高度部分的倒三角形的截面形状的第一槽21a的截面积。由胶带2和第二槽22a形成的第二空间14b的截面积是具有以第二槽22a的开口部的宽度t2作为底面部分并且第二槽22a的深度作为高度部分的倒三角形的截面形状的第二槽22a的截面积。
如图7所示,通过设置于保持台11的多个槽(第一槽21a和第二槽22a)的开口部侧的端部,形成与被保持在保持台11的粘贴有半导体芯片1a的胶带2的背面点接触的顶点部。即,该顶点部是由相邻的槽的侧壁构成的圆锥状或四角锥状的突起部23的顶点部。被保持在保持台11的半导体芯片1a仅在突起部23的顶点部被保持。
由第一槽21a的侧壁构成的突起部23的顶点部间的距离是第一槽21a的开口部的宽度t1。由第一槽21a的侧壁和第二槽22a的侧壁构成的突起部23的顶点部间的距离、和由第二槽22a的侧壁构成的突起部23的顶点部间的距离是第二槽22a的开口部的宽度t2。被保持在保持台11的多个半导体芯片1a分别被至少四个突起部23的顶点部保持。第一槽配置区域21和第二槽配置区域22中的突起部23的尺寸各异,但在图7中省略其图示。
另外,突起部23的顶点部的高度相等。由此,在半导体芯片1a以其粘贴有胶带2的一侧的面朝下的方式被保持在保持台11的上表面时,形成由胶带2、第一槽21a和第二槽22a围成的密闭空间14。另外,第一槽21a和第二槽22a设置为例如不从保持台11的上表面到达保持台11的上表面的相反一侧的面的深度。只要能够使第二空间14b的截面积比第一空间14a的截面积小,第一槽21a和第二槽22a的深度也可以各不相同。
在密闭空间14被减压机构减压后,夹头进行吸引吸附半导体芯片1a,从保持台11上拾起半导体芯片1a。具体而言,在半导体芯片1a与胶带2的接触部分仅是与突起部23的顶点部对应的部分,即直到与第一、二槽21a、22a对应的部分的胶带2从半导体芯片1a的背面剥离,胶带2进行变形,之后夹头进行吸引拾起半导体芯片1a。
另外,夹头配置为与被保持在保持台11上的半导体芯片1a空开预先设定的间隔。具体而言,夹头的吸附半导体芯片1a的面与被保持在保持台11上的半导体芯片1a的间隔(以下,为夹头与半导体芯片1a的间隔)h优选0.05mm以上0.5mm以下。其理由如下所述。
通过使夹头与半导体芯片1a的间隔h在0.05mm以上,夹头不会被向半导体芯片1a推压,因此能够防止形成于半导体芯片1a的表面的元件构造等受到损伤。此外,通过使夹头与半导体芯片1a的间隔h在0.05mm以上,即使当从半导体芯片1a剥离了胶带2时在半导体芯片1a上产生翘曲,也能够避免半导体芯片1a接触夹头。另外,通过使夹头与半导体芯片1a的间隔h在0.5mm以下,能够将夹头的吸引力维持在能够进行吸引吸附半导体芯片1a的程度。
拾起装置10还可以具备加热胶带2的加热机构(未图示)。利用加热机构来加热胶带2,由此胶带2就容易变形。具体而言,加热机构例如也可以是加热由胶带2、第一槽21a、第二槽22a和外壁部13围成的密闭空间14的加热器。
构成拾起装置10的减压机构、夹头和加热机构的控制,例如是通过使用记录在拾起装置10中的ROM、RAM、磁盘、光盘等中的程序和数据,由CPU实施规定的程序来进行的。
下面,对拾起装置10的拾起半导体芯片1a的拾起方法进行说明。图9、10是顺序表示实施方式一的半导体器件的制造装置的动作的截面图。首先,如图8所示,在保持台11的上表面,以粘贴有胶带2的一侧的面朝下的方式载置被固定在切割框上的半导体芯片1a(参照图1)。各个半导体芯片1a成为通过胶带2被分别保持在突起部23的顶点部的状态。由此,在胶带2与保持台11之间,形成由胶带2、第一槽21a、第二槽22a和外壁部13围成的密闭空间14。
接着,利用减压机构(未图示)通过通气孔12对密闭空间14进行减压。由此,在粘贴于半导体芯片1a的胶带2上产生负压。如上所述,第一空间14a的宽度比第二空间14b的宽度大,第一空间14a的截面积比第二空间14b的截面积大。由此,与第二空间14b相比,在第一空间14a中减压变大,所以如图9(a)所示,只有处于平坦状态的胶带2的形成第一空间14a的部分如图9(b)所示,沿着第一槽21a的内壁进行变形。胶带2的形成第二空间14b的部分并未变形。
即,胶带2仅从半导体芯片1a的外周部侧被剥离。另一方面,半导体芯片1a的中央部侧成为粘贴在胶带2上的状态。因此,半导体芯片1a在半导体芯片1a的中央部侧充分地与胶带2粘合,被保持在保持台11的上表面。然后,继续减压机构对密闭空间14的减压,由此如图10(a)所示,胶带2的形成第二空间14b的部分沿着第二槽22a的内壁变形。由此,半导体芯片1a和胶带2成为仅在与突起部23的顶点部对应的部分接触的状态。因此,成为胶带2基本上从半导体芯片1a被剥离的状态,半导体芯片1a与胶带2的粘着力大致为零。
另外,通过利用减压机构继续对密闭空间14进行减压,胶带2被维持在与第一槽21a和第二槽22a的内壁接触的状态。由此,当利用夹头拾起半导体芯片1a时,从半导体芯片1a上剥离的胶带2不会与半导体芯片1a一同被夹头拾起。
接着,如图10(b)所示,利用与被突起部23的顶点部所保持的半导体芯片1a空开预先设定的间隔h配置于半导体芯片1a的上方的夹头31,进行吸引吸附半导体芯片1a,从保持台11上拾起半导体芯片1a。夹头31与半导体芯片1a的间隔h优选0.05mm以上0.5mm以下。其原因如上所述。由此,利用拾起装置10进行的半导体芯片1a的拾起结束。
在拾起装置10具备加热机构的情况下,也可以利用加热机构加热胶带2,并且利用减压机构对密闭空间14进行减压。通过利用加热机构加热胶带2,胶带2容易变形。因此,胶带2容易沿着第一槽21a和第二槽22a的内壁变形,从半导体芯片1a剥离。
如以上所说明的那样,根据实施方式一,在对保持台11的半导体芯片1a进行保持的一侧的面(上表面)设置第一槽21a和第二槽22a。由此,当利用减压机构对由胶带、第一槽21a和第二槽22a围成的密闭空间14进行减压时,在由胶带2和第一槽21a形成的第一空间14a中的减压损失,比在由胶带2和第二槽22a形成的第二空间14b中的减压损失小。因此,当对密闭空间14进行减压从半导体芯片1a剥离胶带2时,能够使半导体芯片1a的外周部侧的胶带2比半导体芯片1a的中央部侧的胶带2更早地剥离。因此,当剥离半导体芯片1a的外周部侧的胶带2时,能够使半导体芯片1a的中央部侧充分地紧贴胶带2。因此,即使从半导体芯片1a的外周部侧剥离胶带2的定时产生偏差,也能避免半导体芯片1a成为相对于保持台11倾斜的状态。
进而之后,当半导体芯片1a的中央部侧的胶带2被剥离时,半导体芯片1a的外周部侧的胶带2已经被剥离。因此,在将半导体芯片1a保持在相对于保持台11平行的状态下,能够剥离半导体芯片1a的中央部侧的胶带2。由此,不受半导体芯片1a背面的表面粗糙度、背面电极的有无和胶带的刚性的影响,在将半导体芯片1a保持在相对于保持台11平行的状态下,能够可靠地从半导体芯片1a剥离胶带2。
另外,在利用减压机构对由胶带2、第一槽21a和第二槽22a所围成的密闭空间14进行减压后,半导体芯片1a和胶带2成为在与突起部23的顶点部对应的部分点接触的状态,且成为胶带基本上从半导体芯片被剥离的状态。因此,能够使半导体芯片1a与胶带2的粘着力大致为零。因此,例如不像现有技术那样进行利用针等顶起半导体芯片1a的处理,就能够从半导体芯片上剥离胶带2。
此外,由于能够使半导体芯片1a与胶带2的粘着力大致为零,所以不向半导体芯片1a推压夹头31,在夹头31与半导体芯片1a之间空开预先设定的间隔h的状态下,能够从保持台11上拾起半导体芯片1a。另外,由于能够使半导体芯片1a与胶带2的粘着力大致为零,所以不会成为半导体芯片1a的一部分一直粘在胶带2上的状态。由此,利用夹头31的吸引力,能够可靠地拾起半导体芯片1a。
这样,不向半导体芯片1a推压夹头31,且不使半导体芯片1a相对于保持台11倾斜,能够拾起保持台11上的半导体芯片1a。因此,能够降低从胶带2上剥离时的半导体芯片1a的残缺和损伤。另外,利用拾起装置10能够拾起被减薄(薄化)的半导体芯片1a,并且能够安全地搬运被减薄的半导体芯片1a。
(第二实施方式)
图11是表示实施方式二的半导体器件的制造装置的主要部分的截面图。另外,图12是表示被保持在实施方式二的半导体器件的制造装置中的状态下的半导体芯片的截面图。在实施方式二的半导体器件的制造装置(拾起装置)40中,与实施方式一的半导体器件的制造装置的不同之处在于,第一槽51a和第二槽52a的截面形状为矩形。
如图11所示,拾起装置40的保持台11具有:设置于保持台11的上表面的第一槽51a和第二槽52a;与第一槽51a和第二槽52a连结的至少一个以上的通气孔12;和与保持台11的侧面接触并包围保持台11的外壁部13。通气孔12例如与第一槽51a或第二槽52a的底部连结。另外,通气孔12贯穿保持台11,与减压机构连结。
第一槽51a和第二槽52a与配置于实施方式一的拾起装置的保持台上的第一槽和第二槽同样,配置于第一槽配置区域51和第二槽配置区域52。第一槽51a和第二槽52a具有大致矩形的截面形状。第一槽51a的宽度t3与实施方式一的第一槽的开口部的宽度相同。第二槽52a的宽度t4与实施方式一的第二槽的开口部的宽度相同。
因此,如图12所示,由胶带2和第二槽52a形成的第二空间44b的截面积比由胶带2和第一槽51a形成的第一空间44a的截面积小。因此,当由胶带2、第一槽51a、第二槽52a和外壁部13所围成的密闭空间44被减压机构进行了减压时,与第二空间44b相比,在第一空间44a中减压变大。
因此,与实施方式一同样,半导体芯片1a的外周部侧的胶带2比半导体芯片1a的中央部侧的胶带2更早地被剥离。之后,通过继续利用减压机构对密闭空间44的减压,半导体芯片1a的中央部侧的胶带2也被剥离,胶带2沿着第一槽51a和第二槽52a的内壁(侧壁和底面)变形,被保持在保持台11的上表面。
由设置于保持台11的多个槽(第一槽51a和第二槽52a)的开口部侧的端部,形成与粘贴有被保持在保持台11上的半导体芯片1a的胶带2的背面点接触的顶点部。即,该顶点部是由相邻的槽的侧壁构成的四角柱状的突起部53的顶点部。被保持在保持台11上的半导体芯片1a仅被突起部53的顶点部保持。突起部53形成为突起部53的顶点部与半导体芯片1a的接触面积小。
由第一槽51a的侧壁构成的突起部53的顶端部间的距离,是第一槽51a的开口部的宽度t3。由第一槽51a的侧壁与第二槽52a的侧壁构成的突起部53的顶点部间的距离、和由第二槽52a的侧壁构成的突起部53的顶点部间的距离,是第二槽52a的开口部的宽度t4。
被保持在保持台11上的多个半导体芯片1a分别被至少4个突起部53的顶点部保持。拾起装置40的第一槽51a和第二槽52a以外的结构与实施方式一的拾起装置的结构相同。另外,利用拾起装置40进行的半导体芯片1a的拾起方法与实施方式一的拾起装置相同。
如以上所说明的那样,根据实施方式二,能够获得与实施方式一的半导体器件的制造装置(拾起装置)和半导体器件的制造方法(拾起方法)相同的效果。
在以上的本发明中,以在保持台上设置第一、二槽的结构为例进行了说明,但是并非限定于上述实施方式,也可以采用在保持台上还增加具有与第一、二槽不同的宽度的槽的结构。具体而言,例如,也可以与上述实施方式同样地在保持台上设置第一、二槽,此外还可以在与被保持在保持台上的半导体芯片的中央部对应的位置的、与第二槽相比更靠近半导体芯片的中心侧,配置具有比第二槽窄的宽度的第三槽。即,还可以在与被保持在保持台上的半导体芯片的外周部对应的位置设置宽度最宽的槽,按照从与被保持在保持台上的半导体芯片的外周部对应的位置至与半导体芯片的中心对应的位置,槽的宽度变窄的方式,配置具有不同的宽度的多个槽。另外,本发明,在被减薄的半导体芯片的背面粘贴胶带之前,在半导体芯片的背面侧形成背面电极等的情况下,也能得到同样的效果。
工业上的可利用性
如以上那样,本发明的半导体器件的制造装置和半导体器件的制造方法,在将被切割的半导体芯片从胶带拾起分离成各个半导体芯片时有用。

Claims (11)

1.一种半导体器件的制造装置,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造装置,其特征在于,包括:
保持台,具有设置于保持所述半导体芯片的面的多个槽和与所述槽连结的至少一个通气孔;
第一槽,在所述槽之中,配置于与被保持在所述保持台上的所述半导体芯片的外周部对应的位置;
第二槽,在所述槽之中,具有比所述第一槽窄的宽度,并且配置于与被保持在所述保持台上的所述半导体芯片的中央部对应的位置;
顶点部,由所述槽的开口部侧的端部形成,与被保持在所述保持台上的所述半导体芯片点接触;
减压机构,在所述半导体芯片以其粘贴有所述胶带的一侧的面朝向所述保持台侧的方式被保持在所述顶点部后,经由所述通气孔对由所述槽和所述胶带围成的空间进行减压;和
吸引机构,在所述空间被所述减压机构减压后,进行吸引来拾起被保持在所述顶点部的所述半导体芯片。
2.一种半导体器件的制造装置,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造装置,其特征在于,包括:
保持台,具有设置于对所述半导体芯片进行保持的一侧的面的多个槽和与所述槽连结的至少一个通气孔;
顶点部,由所述槽的开口部侧的端部形成,与被保持在所述保持台上的所述半导体芯片点接触;
减压机构,在所述半导体芯片以其粘贴有所述胶带的一侧的面朝向所述保持台侧的方式被保持在所述顶点部后,经由所述通气孔对由所述槽和所述胶带围成的空间进行减压;和
吸引机构,与被保持在所述顶点部的所述半导体芯片空开预先设定的间隔地配置,在所述空间被所述减压机构减压后,进行吸引来拾起被保持在所述顶点部的所述半导体芯片。
3.如权利要求1或2所述的半导体器件的制造装置,其特征在于:
所述减压机构,使粘贴在所述半导体芯片上的所述胶带以沿着所述槽的内壁的方式变形。
4.如权利要求1~3中任意一项所述的半导体器件的制造装置,其特征在于:
所述减压机构对所述空间进行减压,直到所述半导体芯片与所述胶带的接触部分变成仅是与所述顶点部对应的部分。
5.如权利要求1~4中任意一项所述的半导体器件的制造装置,其特征在于:
还包括与所述保持台的侧面接触、包围所述保持台的外壁部,
所述外壁部的保持有所述半导体芯片的一侧的面,与所述保持台的保持所述半导体芯片一侧的面高度相同。
6.如权利要求1~5中任意一项所述的半导体器件的制造装置,其特征在于:
所述顶点部由相邻的所述槽的侧壁构成的圆锥状、四角锥状或四角柱状的突起部的顶点部构成。
7.如权利要求1~6中任意一项所述的半导体器件的制造装置,其特征在于:
所述半导体芯片的共有一个顶点的两边的尺寸比是0.75以上1.25以下。
8.如权利要求1~7中任意一项所述的半导体器件的制造装置,其特征在于:
所述通气孔在所述保持台的保持一个所述半导体芯片的区域中至少设置四处。
9.如权利要求1~8中任意一项所述的半导体器件的制造装置,其特征在于:
所述吸引机构,与被所述顶点部保持的所述半导体芯片空开0.05mm以上0.5mm以下的间隔地配置。
10.一种半导体器件的制造方法,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造方法,其特征在于,包括:
在由设置于保持台上的槽的开口部侧的端部形成、且与被保持在所述保持台上的所述半导体芯片点接触的顶点部,将所述半导体芯片以其粘贴有所述胶带一侧的面朝向所述保持台侧的方式保持的保持工序;
在所述保持工序后,对由所述槽和所述胶带围成的空间进行减压的减压工序,其中,所述槽由配置于与所述半导体芯片的外周部对应的位置的第一槽、和具有比所述第一槽窄的宽度且配置于所述保持台的与所述半导体芯片的中央部对应的位置的第二槽构成;和
在所述减压工序后,进行吸引来拾起被所述顶点部保持的所述半导体芯片的吸引工序。
11.一种半导体器件的制造方法,是从胶带上拾起通过切割而被切断的半导体芯片的半导体器件的制造方法,其特征在于,包括:
在由设置于保持台上的槽的开口部侧的端部形成、且与被保持在所述保持台上的所述半导体芯片点接触的顶点部,将所述半导体芯片以其粘贴有所述胶带一侧的面朝向所述保持台侧的方式保持的保持工序;
在所述保持工序后,对由所述槽和所述胶带围成的空间进行减压的减压工序;和
在所述减压工序后,利用以与被所述顶点部保持的所述半导体芯片空开预先设定的间隔的方式而配置的吸引机构,进行吸引来拾起所述半导体芯片的吸引工序。
CN201210182709.9A 2011-06-15 2012-06-05 半导体器件的制造装置和半导体器件的制造方法 Expired - Fee Related CN102832158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011133710A JP5923876B2 (ja) 2011-06-15 2011-06-15 半導体装置の製造装置および半導体装置の製造方法
JP2011-133710 2011-06-15

Publications (2)

Publication Number Publication Date
CN102832158A true CN102832158A (zh) 2012-12-19
CN102832158B CN102832158B (zh) 2015-09-30

Family

ID=47335229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210182709.9A Expired - Fee Related CN102832158B (zh) 2011-06-15 2012-06-05 半导体器件的制造装置和半导体器件的制造方法

Country Status (2)

Country Link
JP (1) JP5923876B2 (zh)
CN (1) CN102832158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056159A (ja) 2016-09-26 2018-04-05 セイコーエプソン株式会社 粘着テープ剥離治具、半導体チップの製造装置、memsデバイスの製造装置、液体噴射ヘッドの製造装置、および、粘着テープ剥離方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689912A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 半導体チップ剥離治具及び半導体チップの剥離方法
JPH1154594A (ja) * 1997-08-05 1999-02-26 Murata Mfg Co Ltd チップ状部品の取扱方法および装置
CN1498419A (zh) * 2002-02-04 2004-05-19 ������������ʽ���� 半导体芯片拾取设备
WO2008047732A1 (fr) * 2006-10-18 2008-04-24 Lintec Corporation Dispositif de serrage stationnaire, procédé de saisie de puce et appareil de saisie de puce

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335405A (ja) * 1992-05-29 1993-12-17 Toshiba Corp ウエハ載置台および半導体装置製造装置
JP5287276B2 (ja) * 2009-01-15 2013-09-11 Tdk株式会社 電子部品のピックアップ方法及びピックアップ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689912A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 半導体チップ剥離治具及び半導体チップの剥離方法
JPH1154594A (ja) * 1997-08-05 1999-02-26 Murata Mfg Co Ltd チップ状部品の取扱方法および装置
CN1498419A (zh) * 2002-02-04 2004-05-19 ������������ʽ���� 半导体芯片拾取设备
WO2008047732A1 (fr) * 2006-10-18 2008-04-24 Lintec Corporation Dispositif de serrage stationnaire, procédé de saisie de puce et appareil de saisie de puce

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法

Also Published As

Publication number Publication date
JP5923876B2 (ja) 2016-05-25
JP2013004697A (ja) 2013-01-07
CN102832158B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
JP4574251B2 (ja) 半導体装置の製造方法
JP6156509B2 (ja) 半導体素子の製造方法
CN102623402B (zh) 半导体集成电路装置的制造方法
US7618249B2 (en) Memory card molding apparatus and process
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2003133395A (ja) 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP2021177575A (ja) ウェハを処理する方法
JP2019125785A (ja) ウェハの処理方法
JP6482865B2 (ja) 半導体装置の製造方法
JP2002076096A (ja) 半導体素子のピックアップ方法
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
CN103311150B (zh) 半导体制造装置以及半导体制造装置的控制方法
TW200532786A (en) Wafer transcription method
CN102832158A (zh) 半导体器件的制造装置和半导体器件的制造方法
KR102434021B1 (ko) 캐리어 기판의 디본딩 방법, 이를 수행하기 위한 장치 및 이를 포함하는 반도체 칩의 싱귤레이팅 방법
JP2008159724A (ja) 半導体装置の製造方法
JP2008041748A (ja) 半導体ウェーハ用の固定治具
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法
JP2015008191A (ja) 半導体装置の製造方法
JP2016219573A (ja) ピックアップ装置及び方法
JP2012104644A (ja) ウェーハ破断方法およびウェーハ破断装置
JP2004273639A (ja) 半導体装置の製造方法
JP2018133497A (ja) 素子チップの製造方法
JP2013219245A (ja) 半導体装置の製造方法
JP2004031535A (ja) 粘着シートの剥離方法,粘着シートの剥離装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20180605

CF01 Termination of patent right due to non-payment of annual fee