JP2003100943A - 半導体素子の実装方法及びその半導体装置 - Google Patents

半導体素子の実装方法及びその半導体装置

Info

Publication number
JP2003100943A
JP2003100943A JP2001293686A JP2001293686A JP2003100943A JP 2003100943 A JP2003100943 A JP 2003100943A JP 2001293686 A JP2001293686 A JP 2001293686A JP 2001293686 A JP2001293686 A JP 2001293686A JP 2003100943 A JP2003100943 A JP 2003100943A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor element
insulating resin
interposer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001293686A
Other languages
English (en)
Other versions
JP4663184B2 (ja
JP2003100943A5 (ja
Inventor
Eishin Nishikawa
英信 西川
Kazuto Nishida
一人 西田
Kazumichi Shimizu
一路 清水
Hiroyuki Otani
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001293686A priority Critical patent/JP4663184B2/ja
Priority to US10/253,604 priority patent/US7060528B2/en
Priority to CNB021433704A priority patent/CN1241244C/zh
Publication of JP2003100943A publication Critical patent/JP2003100943A/ja
Publication of JP2003100943A5 publication Critical patent/JP2003100943A5/ja
Application granted granted Critical
Publication of JP4663184B2 publication Critical patent/JP4663184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 生産性の高い半導体素子の実装方法及びその
半導体装置を提供する。 【解決手段】 複数の半導体素子１Ａを形成したウェハ
１の電極にバンプ３を形成し、ウェハとインターポーザ
５間に絶縁性樹脂６を介して接するように仮圧着し、加
熱加圧で樹脂を硬化しウェハとインターポーザを本圧着
して、ウェハの電極とインターポーザの電極を接合させ
るとともに、ウェハのダイシングラインと一致して配置
された溝２にウェハとインターポーザとの間からはみ出
した樹脂が流れ込んで樹脂流動を均一化させ、その後、
半導体素子毎に切り離す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウェハ自体又はウ
ェハから切り離された半導体素子を、回路基板へ実装さ
れるインターポーザに実装する半導体素子の実装方法及
びその半導体装置に関する。
【０００２】
【従来の技術】今日、電子回路基板は、あらゆる製品に
使用されるようになり、かつ、携帯機器の増加から、回
路基板のＩＣチップをパッケージでなく裸のまま搭載す
るフリップチップ実装方法が求められている。
【０００３】従来の電子機器の回路基板へＩＣチップを
接合する方法について、以下に説明する。
【０００４】図２０〜図２２に示されるように、絶縁性
樹脂のシートを半導体素子の実装方における封止材とし
て使用する半導体素子の実装工法が提案されている。
【０００５】図２０（ａ）において、ウェハ１０１を設
備第１ステージ１０８上に吸着、平坦化し、第１ステー
ジ１０８より２５０℃に加熱した後に、図２０（ｂ）に
おいて、ワイヤボンディング装置に付属するキャピラリ
１０４により、２５μｍ径（三菱マテリアル製）のＡｕ
線を用いてスタッドバンプ１０３を形成する。又は、ウ
ェハ１０１のパッド上にメッキを施してバンプを形成す
る場合もある。
【０００６】図２０（ｃ）において、インターポーザ１
０５上に、導電粒子を含んだ絶縁性樹脂シート１０６を
半導体素子実装領域に置き、図２１（ａ）において、カ
ートリッジヒータ１０８を内蔵した貼り付けツール１０
７を用いて加熱、加圧を行って絶縁性樹脂シート１０６
をインターポーザ１０５上に貼り付けた。このときの加
熱は絶縁性樹脂シート１０６に硬化反応を起こさず、か
つ、絶縁性樹脂シート１０６の軟化を起こさせ、インタ
ーポーザ１０５への貼り付けを容易にする温度が必要で
あり、通常６０〜１００℃で行う。
【０００７】図２１（ｂ），（ｃ）において、絶縁性樹
脂シート１０６上のセパレーターと呼ばれるフィルムを
はがし、インターポーザ１０５上の電極とウェハ上のバ
ンプ１０３が接するように位置合わせして、カートリッ
ジヒータ１０８ａを内蔵した圧着ツール１１０により、
加熱、荷重により絶縁性樹脂シート１０６の硬化反応を
起こさせて圧着する。このときの圧着条件は通常、１８
０〜２４０℃、８〜３０ｓｅｃで行う。
【０００８】図２２において、インターポーザ１０５に
圧着したウェハ１０１をダイシング装置により半導体装
置１２６毎に分割し、個片化する。
【０００９】半導体素子個片毎の実装は、通常、絶縁性
樹脂シートに導電粒子を混入させた異方性導電フィルム
（ＡＣＦ）を用い、ＡＣＦ工法として広く実用されるよ
うになってきた。
【００１０】また、以上の工程を行うことにより、半導
体装置を一括で短時間に、容易に製造することができる
ようになってきている。
【００１１】
【発明が解決しようとする課題】このように、電気製品
の小型化を実現するために、従来の技術に示したフリッ
プチップ実装が提案され、実用化されているが、以下の
ような問題点を生じている。
【００１２】第１に、半導体素子の個片毎に圧着し、加
熱と加圧を行って実装を行っているために、生産性が向
上しない。そのために、ウェハレベルでウェハの電極上
にバンプを形成し、上記ウェハとインターポーザ間にＡ
ＣＦを介して接するように装着し、加熱、加圧でＡＣＦ
を硬化してウェハとインターポーザを圧着し、ウェハ上
の電極とインターポーザの電極を接合させ、その後に、
半導体素子毎に切り離す工程が生産性向上として提案さ
れているが、従来のような、ＡＣＦ工法などの圧接工法
においては、ウェハ周辺へのＡＣＦの樹脂の逃げは大き
く、中央部ではＡＣＦの樹脂が逃げられないと行った問
題が起こり、ウェハレベルでの均一な接合が困難であ
る。
【００１３】第２に、ウェハレベルでのスタッドバンプ
の形成はウェハへの加熱を伴うが、１番目の半導体素子
でのバンプ形成と最終の半導体素子でのバンプ形成とで
は熱履歴が大きく異なり、特に初期の順番の半導体素子
でのバンプ形成においては、加熱時間が長く、半導体素
子とＡｕバンプとの間に合金層の形成が促進され、半導
体素子の電極上のバンプの接合強度が低下する。
【００１４】第３に、半導体素子上のスタッドバンプ形
成においては、半導体素子の電極、例えばＡｌなどが露
出してしまい、半導体装置組立後の吸湿による、半導体
素子の電極の腐食が発生することがある。
【００１５】第４に、現在では半導体装置の個片毎に、
半導体素子の半導体素子面の反対面に１番ピンなどのマ
ーキングを行っているため、生産性が向上しない。
【００１６】第５に、ウェハでのマーキングにおいて
は、半導体素子面と、半導体素子反対面の位置関係が分
からない。このときに、半導体素子にエッチング等にお
いて、貫通孔を設けて、表裏面の位置関係を示すことが
可能であるが、コストアップの要因になる。
【００１７】第６に、ＡＣＦのように、インターポーザ
にＡＣＦを貼り付けて、その後に半導体素子を実装する
というように、半導体素子の絶縁性封止樹脂の供給は個
片の半導体素子毎に行われ、生産性が低い。かつ、イン
ターポーザの所定の場所に、任意に、ＡＣＦを貼り付け
るのは、量産設備上複雑となる。また、複数の半導体素
子を１つのインターポーザ上に実装する場合、工程上、
複数のサイズのＡＣＦを用意する必要があり、コストア
ップの要因、また、量産管理上複雑となる。
【００１８】第７に、複数の半導体素子を積層して構成
する半導体装置において、積層工法に、ＡＣＦなどの加
圧加熱による圧接工法を用いたとき、加圧時に下層側の
ウェハがたわんで、下層と上層のウェハの電気的接合が
不十分になる。
【００１９】第８に、複数の半導体素子を積層した半導
体装置において、ウェハ積層した後に個片切断を行う
と、上層と下層の半導体結晶面の方向違いにより、半導
体素子に欠けを生じることがある。
【００２０】上記したように種々の問題があるが、とり
わけ、半導体素子の個片毎に圧着し、加熱と加圧を行っ
て実装を行っているために、生産性が向上しないという
ことが、最も大きな問題であった。
【００２１】従って、本発明の目的は、生産性の高い半
導体素子の実装方法及びその半導体装置を提供すること
にある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【００２３】本発明の第１態様によれば、複数の半導体
素子を形成したウェハの電極上にスタッドバンプをワイ
ヤボンディングにより形成し、上記ウェハの上記複数の
半導体素子とインターポーザ間に絶縁性樹脂を介して接
するように仮圧着し、上記仮圧着よりも高い温度で加熱
し、かつ、上記仮圧着よりも大きな圧力で加圧すること
により、上記絶縁性樹脂を硬化して上記ウェハと上記イ
ンターポーザを本圧着して上記ウェハ上の上記複数の半
導体素子の各電極と上記インターポーザの各電極とを接
合させて接合体を形成し、その後、上記ウェハの上記半
導体素子毎に上記接合体をダイシングにより切り離して
個片の半導体装置を製造する半導体装置の製造方法を提
供する。
【００２４】本発明の第２態様によれば、上記本圧着時
において、上記ウェハのダイシングラインと一致して配
置された溝内に、上記ウェハと上記インターポーザとの
間からはみ出した上記絶縁性樹脂が流れ込むことにより
上記絶縁性樹脂の流動を均一化させる第１の態様に記載
の半導体素子の実装方法を提供する。
【００２５】本発明の第３態様によれば、上記本圧着時
において、上記ウェハのダイシングラインと一致して配
置され、かつ、上記インターポーザと上記ウェハを本圧
着後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂
はみ出し体積Ｖ２（ｃｍ３／ｍｍ）以上の体積Ｖ１（ｃ
ｍ３／ｍｍ）を有する溝内に、上記ウェハと上記インタ
ーポーザとの間からはみ出した上記絶縁性樹脂が流れ込
むことにより上記絶縁性樹脂の流動を均一化させる第１
の態様に記載の半導体素子の実装方法を提供する。
【００２６】本発明の第４態様によれば、上記スタッド
バンプ形成時に加熱するとき、上記ウェハ上の半導体素
子形成領域毎に加熱する第１〜３のいずれか１つの態様
に記載の半導体素子の実装方法を提供する。
【００２７】本発明の第５態様によれば、上記本圧着時
で加熱するとき、上記ウェハ上の半導体素子形成領域毎
に加熱する第１〜３のいずれか１つの態様に記載の半導
体素子の実装方法を提供する。
【００２８】本発明の第６態様によれば、上記ウェハの
電極上への上記スタッドバンプの形成後に、上記ウェハ
上に上記絶縁性樹脂層を形成する第１〜５のいずれか１
つの態様に記載の半導体素子の実装方法を提供する。
【００２９】本発明の第７態様によれば、上記ウェハの
電極上への上記スタッドバンプの形成後、絶縁性樹脂ペ
ーストをスピンコート方式で形成し、上記ペーストを硬
化することにより、上記ウェハ上に絶縁性樹脂層を形成
する第６の態様に記載の半導体素子の実装方法を提供す
る。
【００３０】本発明の第８態様によれば、上記ウェハの
電極上への上記スタッドバンプの形成後、絶縁性樹脂ペ
ーストをスピンコート方式で形成し、上記ペーストを半
硬化することにより、上記ウェハ上に絶縁性樹脂層を形
成する第６の態様に記載の半導体素子の実装方法を提供
する。
【００３１】本発明の第９態様によれば、上記ウェハの
電極上への上記スタッドバンプの形成後、絶縁性樹脂フ
ィルムを上記ウェハ上に貼り付けたのち、加熱、加圧を
行うことにより、上記ウェハ上に絶縁性樹脂層を形成す
る第６の態様に記載の半導体素子の実装方法を提供す
る。
【００３２】本発明の第１０態様によれば、上記バンプ
形成前に、上記ウェハの半導体素子形成面の反対面に予
め半導体素子毎の一括マーキングを行う第１〜９のいず
れか１つの態様に記載の半導体素子の実装方法を提供す
る。
【００３３】本発明の第１１態様によれば、上記ウェハ
の上記半導体素子形成面の反対面に予め半導体素子毎の
一括マーキングは、上記ウェハに設けられたオリフラを
用いて当て基準として位置合わせを行う第１０の態様に
記載の半導体素子の実装方法を提供する。
【００３４】本発明の第１２態様によれば、上記スタッ
ドバンプ形成時に加熱するとき、上記ウェハを吸着保持
する第１ステージとは異なる第２ステージにより、上記
スタッドバンプを形成する半導体素子形成領域のスタッ
ドバンプ形成面とは反対面を吸着保持しかつ加熱する第
５の態様に記載の半導体素子の実装方法を提供する。
【００３５】本発明の第１３態様によれば、上記スタッ
ドバンプ形成時に加熱するとき、上記第２ステージは、
上記スタッドバンプを形成する半導体素子形成領域の移
動とともに同期して移動して、常に、上記スタッドバン
プを形成する半導体素子形成領域のスタッドバンプ形成
面とは反対面を吸着保持しかつ加熱する第１４の態様に
記載の半導体素子の実装方法を提供する。
【００３６】本発明の第１４態様によれば、上記接合体
を形成したのち、上記接合体の上記ウェハの上にさらに
別のウェハを積み重ねるように第２の絶縁性樹脂を介し
て圧着させ、かつ、上下に積層されたウェハの上記バン
プの位置と別のウェハのバンプの位置を揃えかつ上記上
下に積層されたウェハの電極間は上記第２の絶縁性樹脂
を貫通して接合したのち、上記ウェハの上記半導体素子
毎に上記接合体をダイシングにより切り離して個片の半
導体装置を製造する第１の態様に記載の半導体素子の実
装方法を提供する。
【００３７】本発明の第１５態様によれば、上記上下に
積層されたウェハは２枚のウェハの結晶構造面を揃えて
積層される第１４の態様に記載の半導体素子の実装方法
を提供する。
【００３８】
【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。
【００３９】（第１実施形態）本発明の第１実施形態に
かかる半導体素子の実装方法は、図１に示すように、多
数の半導体素子１Ａを形成したウェハ１の各電極上にバ
ンプ３をそれぞれ形成するバンプ形成工程と、その後、
上記ウェハ１とインターポーザ５との間に絶縁性樹脂層
（第１実施形態では一例として絶縁性樹脂シート）６を
介して接するように上記ウェハ１を半導体装置形成用中
間回路基板言い換えればインターポーザ５に仮圧着する
仮圧着工程と、その後、加熱、加圧で絶縁性樹脂層６の
熱硬化性又は熱可塑性の絶縁性樹脂を硬化してウェハ１
とインターポーザ５を本圧着し、ウェハ１上の各電極と
インターポーザ５の各電極９を接合させて接合体３０を
形成する本圧着工程と、その後、上記半導体素子１Ａを
含む半導体装置毎に上記接合体３０を切り離して半導体
装置２６を製造する切り離し工程とを有するものであ
る。製造された半導体装置２６は、単独で又は他の電子
部品とともに所定の回路が形成された回路基板に実装さ
れる。なお、図１（ａ）における実線１ｚは半導体素子
毎の境界を示す仮想線である。
【００４０】詳しくは、上記バンプ形成工程では、ウェ
ハ１をウェハ保持用ステージ上に吸着して平坦化させ、
ステージより例えば２５０℃に加熱した後に、ワイヤボ
ンディング装置に付属するキャピラリにより、例えば２
５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッ
ドバンプ３をウェハ１の各パッド電極上に形成する。ウ
ェハ１の電極上へのＡｕ線によるスタッドバンプ３の形
成時、ウェハ１への加熱はウェハ１上の半導体素子形成
領域毎に加熱する。この代わりに、ウェハ１の各パッド
上にメッキを施してバンプを形成する場合もある。
【００４１】上記仮圧着工程では、ウェハ１の各電極上
へのＡｕ線によるスタッドバンプ３の形成後に、ウェハ
１の全面上に絶縁性樹脂ペーストを供給したのちスピン
コート方式で広げて絶縁性樹脂層６を形成し、その後、
絶縁性樹脂層６を硬化又は半硬化する。又は、ウェハ１
上への絶縁性樹脂層６の形成は、絶縁性樹脂フィルムを
ウェハ１の全面上に貼り付け、その後、加熱、加圧して
絶縁性樹脂層６を形成し、その絶縁性樹脂層６を硬化又
は半硬化するようにしてもよい。絶縁性樹脂層６が熱硬
化性の絶縁性樹脂の場合には、未硬化又は半硬化とす
る。上記ウェハ１上の絶縁性樹脂層６は、完全硬化又は
半硬化でもよく、完全硬化の場合は、半導体素子１Ａの
電極露出部の保護を強化でき、半硬化のときには、後工
程での半導体素子実装時における絶縁性封止樹脂との密
着性を上げることができ、半導体装置自体の信頼性品質
を向上することができる。
【００４２】一方、これとは別に、インターポーザ５に
ダイシング装置を用いて、半導体素子１Ａ毎に、ダイシ
ングラインに一致するように、例えば深さ０．１５ｍｍ
のＶ型の溝２を互いに平行にかつ格子状に形成する。こ
の溝２は、ウェハ１の上面であって個々の半導体素子１
Ａの外周、あるいは、インターポーザ５側の半導体素子
１Ａを圧着する外周部に予め設けている。一例として、
図１（ｂ），（ｃ）にはインターポーザ５側の半導体素
子１Ａを圧着する外周部に溝２を予め設けた状態を示
す。また、ウェハ１上の個々の半導体素子１Ａの外周あ
るいは、インターポーザ５側の半導体素子１Ａを圧着す
る外周部に設けられる溝２の体積Ｖ１（ｃｍ３／ｍｍ）
と、インターポーザ５とウェハ１を圧着した後にできる
ウェハ１の周辺の単位長さ当たりの絶縁性樹脂層６の絶
縁性樹脂のはみ出し体積Ｖ２（ｃｍ ３／ｍｍ）とは、Ｖ
２≦Ｖ１とする。
【００４３】このような体積の溝２にしたのち、上記仮
圧着工程において、図２（ａ）に示すように、カートリ
ッジヒータ８を内蔵した貼り付けツール７を用いて、例
えば８０℃の加熱、例えば約１４．７ＭＰａ（１５０ｋ
ｇｆ／ｃｍ２）の加圧で絶縁性樹脂層６の絶縁性樹脂を
若干硬化してウェハ１とインターポーザ５を仮圧着す
る。このように貼り付けツール７により押え付けてウェ
ハ１をインターポーザ５に貼り付けるとき、絶縁性樹脂
層６の絶縁性樹脂の逃げ場所を、上記溝２により、十分
に確保することができて、インターポーザ５に対するウ
ェハ１内での均一な圧接接合を可能とする。なお、好ま
しくは、貼り付けツール７には吸着によりウェハ１が保
持され、ステージ１１上にはインターポーザ５が吸着に
より位置決め保持されている。
【００４４】なお、上記カートリッジヒータ８を内蔵し
た貼り付けツール７は他の実施形態においても仮圧着又
は樹脂シートの貼り付けなどに使用する仮圧着用実装ヘ
ッド又は貼り付けツールとして使用できる。
【００４５】その後の上記本圧着工程においては、図２
（ｂ）に示すように、ウェハ１を絶縁性樹脂層６を介し
てステージ１１上のインターポーザ５に仮圧着した状態
において、カートリッジヒータ８ａを内蔵した圧着ツー
ル１０により、ウェハ１の裏面（図では上面）を例えば
本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）
で加圧し、例えば２００℃に加熱して、絶縁性樹脂層６
の絶縁性樹脂を完全に硬化してウェハ１とインターポー
ザ５を本圧着する。本圧着後には、ウェハ１上の各バン
プ３とインターポーザ５の各電極９との間は、絶縁性樹
脂層６を貫通して直接的に接触して電気的に接続した状
態となる。
【００４６】なお、上記カートリッジヒータ８ａを内蔵
した圧着ツール１０は他の実施形態においても本圧着に
使用する本圧着用実装ヘッドとして使用できる。
【００４７】ここで、従来のように、インターポーザ１
０５に溝２を設けないとき、図３（ａ）に本圧着時の絶
縁性樹脂層１０６の流動を示している。ウェハ１０１の
中央部分の絶縁性樹脂が流れ出さず、周辺部は絶縁性樹
脂が流れやすくなっている。結果として、ウェハ１０１
の中央部のバンプ１０３とインターポーザ１０５の電極
１０９の接続抵抗値はウェハ１０１の周辺部よりも高
く、あるいは接続オープンとなる。一方、本第１実施形
態に相当する図３（ｂ）においては、ウェハ１の中央部
及び周辺部において、インターポーザ５に設けた溝２が
あるために、ウェハ１の中央部及び周辺部の絶縁性樹脂
層６の絶縁性樹脂の流動が均一になり、ウェハ１の中央
部及び周辺部にかかわらず、安定した電気的接続を得る
ことができる。
【００４８】その後の上記切り離し工程では、上記半導
体素子１Ａを含む半導体装置毎に上記接合体３０を切り
離して半導体素子１Ａ毎に個片化して、多数の半導体装
置を得る。
【００４９】上記第１実施形態によれば、複数の半導体
素子１Ａの各バンプ３を同時的にインターポーザ５の各
電極９に圧着することができるので、半導体素子１Ａの
個片毎にインターポーザに実装するときには半導体素子
１Ａの個片毎の厚みを考慮する必要があるのに対して、
そのような半導体素子１Ａの個片毎の厚みのバラツキを
考慮する必要がなくなる。また、インターポーザ５に複
数の半導体素子１Ａを樹脂層６を介して貼り付けるの
で、レジスト塗布工程、硬化工程、露光工程、現像工
程、又は、メッキ工程などが不要となる。言い換えれ
ば、メッキ工程など半導体工場でしかできないことが不
要となり、半導体素子１Ａが絶縁性樹脂層で封止された
状態でインターポーザ５に実装された半導体装置２６の
状態で所定の回路基板に実装することができ、半導体工
場を持たない工場でも容易に取り扱うことができる。
【００５０】また、レベリング無しに、複数の半導体素
子１Ａの各バンプ３を同時的にインターポーザ５の各電
極９に圧着して接続させることができるので、レベリン
グが不要となり、かつ、ウェハ１の反り矯正も可能とな
り、さらに、ロット毎のウェハの厚みのバラツキも考慮
する必要が無くなり、複数の半導体装置を同時に一括し
て高い生産性でもって製造することができる。すなわ
ち、従来の、ウェハレベルでウェハの電極上にバンプを
形成し、上記ウェハとインターポーザ間に絶縁性樹脂を
介して接するように仮圧着し、加熱、加圧で絶縁性樹脂
を硬化してウェハとインターポーザを本圧着し、ウェハ
上の電極とインターポーザの電極を接合させ、その後
に、半導体装置毎に切り離す工程において、ＡＣＦ工法
などの圧接工法を用いて、ウェハとインターポーザを接
合した場合には、ウェハ周辺への絶縁性樹脂の逃げは大
きく、中央部では絶縁性樹脂が逃げられないと行った問
題が起こり、ウェハレベルでの均一な接合が困難であっ
た。一方、上記第１実施形態では、ウェハ１上の個々の
半導体素子１Ａの外周あるいはインターポーザ５側の半
導体素子１Ａを圧着する外周部に溝２を設けることによ
り、ウェハ１とインターポーザ５の圧着時の絶縁性樹脂
層６の絶縁性樹脂の逃げ場所を設けることができるた
め、ウェハ１内の中央部及び周辺部の両方で均一に絶縁
性樹脂を溝２内に逃がすことができ、ウェハレベルでの
ウェハ１とインターポーザ５の均一な接合が可能とな
る。また、ウェハ上の個々の半導体素子１Ａの外周ある
いはインターポーザ側の半導体素子１Ａを圧着する外周
部に設ける溝２の体積Ｖ１（ｃｍ３／ｍｍ）と、インタ
ーポーザ５とウェハ１を圧着した後にできるウェハ周辺
の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ
３／ｍｍ）との関係は、Ｖ２≦Ｖ１となるように溝２を
形成すれば、絶縁性樹脂の逃げ体積を十分に確保するこ
とができ、より確実に、ウェハレベルでのウェハ１とイ
ンターポーザ５の均一な圧着接合が可能となる。
【００５１】（第２実施形態）本発明の第２実施形態に
かかる半導体素子の実装方法を図４（ａ）〜（ｃ）を用
いて説明する。上記第１実施形態では、インターポーザ
５側に溝２を設けているが、ウェハ１側、あるいはイン
ターポーザ５とウェハ１の両方に溝２Ａを設けても同様
の効果が得られる。ウェハ１側に溝２Ａを設ける場合に
ついて第２実施形態として説明する。
【００５２】図４（ａ）は、ウェハ１のインターポーザ
接合側の面に、個々の半導体素子１Ａの外周に互いに平
行にかつ格子状に溝２Ａを設けたとき、ウェハ１とイン
ターポーザ５との圧着時の絶縁性樹脂の流動を示してい
る。
【００５３】図４（ａ）において、ウェハ１側に溝２Ａ
を設けても同様の効果が得られ、圧着時の絶縁性樹脂の
流動が均一化する。結果として、ウェハ１の中央部及び
周辺部にかかわらず、安定した電気的接続を得ることが
できる。
【００５４】更なる第２実施形態の効果を図４（ｂ），
（ｃ）に示す。
【００５５】図４（ｂ）及び（ｃ）に示すように、ウェ
ハ１を設備のステージ１１上の平坦な載置面に載置した
のち、ステージ１１に貫通形成された多数の貫通孔１３
より吸引してウェハ１をステージ１１上に吸着して平坦
化し、ステージ１１に内蔵したヒータにより２５０℃に
加熱した後に、ワイヤボンディング装置に付属するキャ
ピラリ４により、例えば２５μｍ径（三菱マテリアル
製）のＡｕ線を用いてスタッドバンプ３をウェハ１の各
電極上に形成する。
【００５６】上記第２実施形態によれば以下のような効
果を奏することができる。すなわち、一般に、ウェハ１
には片面のみに半導体素子１Ａを形成するので反りが生
じている。この反りのため、スタッドバンプ形成時にお
いては、ウェハ１内に均一に安定した形状にスタッドバ
ンプを形成することができない可能性がある。これに対
して、この第２実施形態に示すように、ウェハ１に溝２
Ａを形成するときには、ウェハ１の片面のみの半導体素
子１Ａの形成により発生する応力を溝２Ａで解放させる
ことができ、ウェハ１がステージ１１上で平坦化し、安
定した形状でスタッドバンプ３を形成することができ
る。
【００５７】（第３実施形態）本発明の第３実施形態に
かかる半導体素子の実装方法を図５を用いて説明する。
この第３実施形態は、上記した又は後述する各実施形態
において、スタッドバンプ形成時に、スタッドバンプ３
を形成する半導体素子形成領域毎に加熱するものであ
る。
【００５８】図５は、スタッドバンプ形成方法を示して
いる。
【００５９】ウェハ１上の各電極へのスタッドバンプ３
の形成は、第１ステージ１１Ａにより、ウェハ１の周辺
部を吸着して固定し、かつ、第２ステージ１２に内蔵さ
れたカートリッジヒーター８Ｂによってウェハ１を加熱
する。このときの第２ステージ１２の温度は一例として
２５０℃である。
【００６０】さらに、スタッドバンプ３を形成するウェ
ハ１内の第１の半導体素子形成領域の直下に第２ステー
ジ１２を直交する２方向にバンプ形成領域と同期して移
動させ、第２の半導体素子形成領域のバンプ形成時には
第２ステージ１２を第２の半導体素子形成領域まで移動
させる。なお、第２ステージ１２にも貫通した貫通孔１
３Ｂを形成して、ウェハ１の対向する半導体素子形成領
域を下方から吸引して吸着保持できるようにしている。
【００６１】すなわち、第２ステージ１２により、ウェ
ハ１の多数の半導体素子形成領域のうちのバンプ形成領
域のみを下方から吸着保持しつつ、その領域のみを局部
的にカートリッジヒーター８Ｂにより加熱できるように
している。
【００６２】この第３実施形態によれば、バンプ３を形
成する半導体素子形成領域のみを選択的にかつ局部的に
加熱するため、１番目の半導体素子形成領域でのバンプ
形成と、最終の半導体素子形成領域でのバンプ形成とで
は、両者の間での熱履歴の差を小さくすることができ、
バンプ接合的に安定した強度を維持することができる。
すなわち、バンプ形成のためにウェハへ加熱するとき、
バンプ３を形成する半導体素子形成領域毎に加熱するよ
うにし、加熱されている半導体素子形成領域でのバンプ
形成が終了すると、次にバンプ形成する半導体素子形成
領域を加熱するというように、バンプ形成動作と加熱動
作とが同一の半導体素子形成領域に対して行われるよう
に同期させ、少なくともバンプ形成領域のみを加熱する
ようにする。この結果、加熱時間が一定で短時間とな
り、合金層の形成を減少させることができて、そのバラ
ツキも少なくすることができ、品質の安定化を図ること
ができ、安定した接合の信頼性を得ることができる。
【００６３】（第４実施形態）本発明の第４実施形態に
かかる半導体素子の実装方法の第４実施例を図６〜図８
を用いて説明する。この第４実施形態は、上記した又は
後述する各実施形態において、スタッドバンプ形成後の
バンプ３をなどを絶縁性樹脂層１６で保護するものであ
る。
【００６４】図６（ａ）〜（ｃ）は、スタッドバンプ形
成方法を示している。
【００６５】ウェハ１を設備ステージ上に吸着、平坦化
し、ステージより例えば２５０℃に加熱した後に、ワイ
ヤボンディング装置に付属するキャピラリ４により、例
えば２５μｍ径（三菱マテリアル製）のＡｕ線を用いて
スタッドバンプ３をウェハ１のパッド１４上に形成す
る。また、ウェハ１のパッド１４上にメッキを施してバ
ンプを形成する場合もある。
【００６６】図７（ａ）は、バンプ３を形成したウェハ
１上に熱硬化性の絶縁性樹脂ペースト１５をディスペン
サ３１から滴下し、スピンコート装置により、図７
（ｂ），（ｃ）に示すように絶縁性樹脂ペースト１５を
ウェハ１上で広げてウェハ１上に絶縁性樹脂層１６を形
成し、例えば１５０℃、３０分の加熱により絶縁性樹脂
層１６を硬化させる。
【００６７】図８（ａ）において、インターポーザ５上
の電極９とウェハ１に形成したバンプ３が接するように
位置合わせして貼り付けツール７により仮圧着する。仮
圧着時には、貼り付けツール７より加熱し、ウェハ１の
温度を例えば８０℃にし、また、仮圧着荷重を例えば約
１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この
条件でウェハ１を仮圧着したとき、絶縁性樹脂層１６の
反応率（硬化率）は例えば１０％となる。
【００６８】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ１の裏面を本圧着荷重例えば
約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、例
えば２００℃に加熱して本圧着する。このとき、ウェハ
１上の各バンプ３とインターポーザ５の各電極９間は絶
縁性樹脂層１６を貫通して直接的に接触して電気的に接
続される。
【００６９】図８（ｂ）において、ダイシング装置によ
り半導体装置毎に個片に分割する。
【００７０】このように、第５実施形態によれば、半導
体素子１Ａ上のスタッドバンプ形成においては、半導体
素子１Ａの電極、例えばＡｌなとが露出してしまい、半
導体装置組立後の吸湿により半導体素子電極の腐食が発
生することがあるといった問題に対して、ウェハ１の電
極上へのＡｕ線によるスタッドバンプ形成後に、ウェハ
１上に絶縁性樹脂層１６を形成することにより、半導体
素子１Ａ上の電極の露出を防止できる。
【００７１】このとき、ウェハ１上の絶縁性樹脂層１６
は、完全硬化又は半硬化でもよく、完全硬化の場合は、
半導体素子１Ａの電極露出部の保護を強化でき、半硬化
のときには、後工程での半導体素子実装時における絶縁
性封止樹脂との密着性を上げることができ、半導体装置
自体の信頼性品質を向上することができる。
【００７２】（第５実施形態）本発明の第５実施形態に
かかる半導体素子の実装方法を図９及び図１０を用いて
説明する。この第５実施形態は、上記した又は後述する
各実施形態において、ウェハ１の半導体素子１Ａと反対
の面に一括マーキングするものである。
【００７３】図９（ａ）に示すように、ステージ１９上
に、ウェハ１の半導体素子１Ａが形成された半導体素子
形成面を載置し、ステージ１９の吸引孔１９ａを通じて
半導体素子形成面を吸引して吸着保持したのち、ウェハ
１の半導体素子１Ａと反対の面にスクリーン版１７を載
置し、スクリーン版１７上でスキージ１８をインク２８
とともに移動させて、スクリーン版１７の貫通孔を貫通
したインク２８が半導体素子１Ａと反対の面に供給され
るスクリーン印刷により、インク２８をマーキングして
マーク２７を形成した後、熱処理してマーク２７を定着
させる。
【００７４】その後は、図９（ｃ）に示すように、先の
実施形態と同様の方法でダイシングして、マーキングに
よるマーク２７付きの半導体装置２６を製造する。この
マーキングは、半導体装置２６を回路基板に実装すると
きに電極の位置決めのために使用され、例えば、半導体
素子１Ａの１番ピンの真上に付けられる。また、マーク
２７に代えて、バーコードなどの二次元コード若しくは
三次元コードなどでもよい。また、位置決め用としての
用途以外に、品質不良時のバッドマーク、品番、ロゴ、
ロット番号などもスクリーン印刷により形成するように
してもよい。
【００７５】ここで、図１０（ａ），（ｂ）にインク印
刷時のウェハ位置合わせ方法を示す。ウェハレベルでの
マーキングにおいては、一般に、半導体素子１Ａが形成
された半導体素子面と、半導体素子面とは反対側の面す
なわち反対面との位置関係が分からない。このとき、半
導体素子１Ａにエッチング等により貫通孔を設けて、半
導体素子面と反対面との位置関係を示すことが可能であ
るが、コストアップの要因になる。これに対して、第５
実施形態では、ウェハ１へのバンプ形成前において、図
１０（ａ），（ｂ）に示すように、ウェハ１に設けられ
たオリフラ２０を用いて、このオリフラ２０をステージ
１９の少なくとも２個の位置合わせピン２１に当接させ
る。そして、このオリフラ２０を基準として、ウェハ１
とスクリーン版１７との位置合わせを行い、ウェハ１の
半導体素子形成面の反対面の各半導体素子１Ａの所望位
置に対するマーキングを、ウェハ１の全ての半導体素子
１Ａに対して一括してスクリーン印刷により行うことが
できて、安価にかつ効率よく一括マーキングすることが
できる。なお、図９（ｂ）における実線１ｚは半導体素
子毎の境界を示す仮想線である。
【００７６】（第６実施形態）本発明の第６実施形態に
かかる半導体素子の実装方法を図１１及び図１２を用い
て説明する。この第６実施形態は、絶縁性樹脂シート６
Ｂをウェハ１に貼り付けた後、半導体素子毎に個片化さ
せ、その後、インターポーザ５に実装するものである。
【００７７】図１１（ｂ）において、スタッドバンプを
形成した図１１（ａ）のウェハ１の半導体素子形成領域
上に、例えば厚み６０μｍのエポキシ樹脂を主成分とす
る絶縁性樹脂シート（ソニーケミカル製、ＭＪ−９３２
ＮＰ）６Ｂを置き、図２（ａ）に示すカートリッジヒー
ター８を内蔵した貼り付けツール７を、一例として、温
度８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ
２）の条件で絶縁性樹脂シート６Ｂを介してウェハ１に
押え付けて、図１１（ｃ）に示すように絶縁性樹脂シー
ト６Ｂをウェハ１に貼り付ける。
【００７８】次いで、スタッドバンプ３を形成し、絶縁
性樹脂シート６Ｂを貼り付けたウェハ１をスクライブ装
置にて半導体素子１Ａ毎に切断し、図１２（ａ）に示す
ように半導体素子１Ａ毎に個片化する。
【００７９】次いで、図１２（ｂ）において、インター
ポーザ５上の電極１０と半導体素子個片をバンプ３が接
するように位置合わせして、仮圧着用実装ヘッド（一例
としては、図２（ａ）の仮圧着用実装ヘッドである貼り
付けツール７を半導体素子個片に対応して小型化したも
の。）によりインターポーザ５に仮圧着する。仮圧着時
には、仮圧着用実装ヘッドより加熱し、ウェハ１の半導
体素子１Ａの温度を例えば８０℃にし、また、仮圧着荷
重を例えば約０．６３７ＭＰａ（６．５ｋｇｆ／ｃ
ｍ２）で行う。この仮圧着条件でウェハ１の半導体素子
１Ａを仮圧着すると、絶縁性樹脂シートの反応率（硬化
率）は例えば１０％となる。
【００８０】その後に、ウェハ１の半導体素子１Ａを仮
圧着したインターポーザ５において、ウェハ１の半導体
素子１Ａの裏面を、本圧着用実装ヘッド（一例として
は、図２（ｂ）の本圧着用実装ヘッドである圧着ツール
１０を半導体素子個片に対応して小型化したもの。）に
より、本圧着荷重約例えば２．４５ＭＰａ（２５ｋｇｆ
／ｃｍ２）で加圧し、例えば２００℃に加熱して本圧着
する。このとき、ウェハ１の半導体素子１Ａ上の各バン
プ３とインターポーザ５の各電極９間は、絶縁性樹脂シ
ート６Ｂを貫通して直接的に接触して電気的に接続され
る。
【００８１】第６実施形態によれば以下の効果をえるこ
とができる。すなわち、従来、インターポーザにＡＣＦ
を貼り付けた後に半導体素子を実装する場合には、半導
体素子の絶縁性封止樹脂の供給は個片の半導体素子毎に
行われ、生産性が低いものであった。また、インターポ
ーザの所定の場所に、任意に、ＡＣＦを貼り付けるの
は、量産設備上、複雑なものとなっていた。また、複数
の半導体素子を一つのインターポーザ上に実装する場
合、工程上、複数のサイズのＡＣＦを用意する必要があ
り、コストアップの要因、また、量産管理上、複雑とな
っていた。これに対して、この第６実施形態では、多数
の半導体素子１Ａを形成したウェハ１の電極上にバンプ
３を一括して形成するバンプ形成工程と、上記ウェハ１
上にシート状の絶縁性樹脂シート６を貼り付けて加圧加
熱により絶縁性樹脂層を形成する工程と、半導体素子１
Ａ毎に切り離す工程と、その後に半導体素子１Ａのバン
プ３とインターポーザ５の電極９を合せて位置合わせ
し、加熱、加圧して半導体素子１Ａを圧着することによ
り、絶縁性樹脂シート６Ｂにより樹脂封止しつつ半導体
素子１Ａを一つのインターポーザ５に容易に圧着するこ
とができる。すなわち、各半導体素子１Ａ毎の絶縁性封
止樹脂の供給ではなく、ウェハ状態で多数の半導体素子
１Ａに対して絶縁性封止樹脂を一括して供給することが
でき、生産性が高くなるとともに、実装前に半導体素子
１Ａに絶縁性樹脂層が形成されているので、インターポ
ーザの所定の場所に、任意に、ＡＣＦを貼り付ける必要
も無く、複数のサイズのＡＣＦを用意する必要も無くな
る。よって、マルチチップモジュールを容易に製造する
ことができる。
【００８２】（第７実施形態）本発明の第７実施形態に
かかる半導体素子の実装方法を図１３（ａ）〜（ｃ）を
用いて説明する。この第７実施形態は、インターポーザ
５上に複数のウェハ１−１，１−２を積み重ねるもので
ある。
【００８３】図１３（ａ）において、一例として、ガラ
スエポキシ製のインターポーザ５（ＮＥＣ製、ＦＲ−
５）上に、厚み６０μｍのエポキシ樹脂を主成分とする
絶縁性樹脂シート６−１（ソニーケミカル製、ＭＪ−９
３２ＮＰ）を半導体素子形成領域に置き、図２（ａ）に
示すようなカートリッジヒーター８を内蔵した貼り付け
ツール７により、一例として、温度８０℃、荷重約１
４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で絶縁性
樹脂シート６−１を１枚目のウェハ１−１に対して押え
付けて、絶縁性樹脂シート６−１を１枚目のウェハ１−
１に貼り付ける。
【００８４】図１３（ｂ）において、インターポーザ５
上の電極９と１枚目のウェハ１−１のパッド電極１ａに
形成したバンプ３が絶縁性樹脂シート６−１を介して対
向するように位置合わせして図２（ａ）に示すような仮
圧着用実装ヘッド８により仮圧着する。仮圧着時には、
仮圧着用実装ヘッド８より加熱し、一例として、１枚目
のウェハ１−１の温度を８０℃にし、また、仮圧着荷重
を約１４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。
この仮圧着条件で１枚目のウェハ１−１を仮圧着する
と、絶縁性樹脂シート６−１の反応率（硬化率）は１０
％となる。
【００８５】その後に、１枚目のウェハ１−１を仮圧着
したインターポーザ５において、１枚目のウェハ１−１
の裏面をインターポーザ５に対して本圧着用荷重例えば
約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧し、
例えば２００℃に加熱して本圧着する。この結果、イン
ターポーザ５上の各電極９と１枚目のウェハ１−１の各
パッド電極１ａに形成した各バンプ３とが、絶縁性樹脂
シート６−１を貫通して直接的に接触して互いに電気的
に接続される。
【００８６】次いで、図１３（ｃ）において、１枚目の
ウェハ１−１の第１の半導体素子１Ａのインターポーザ
５とは反対側の面に予め形成した電極と２枚目のウェハ
１−２の第２の半導体素子１Ａに形成したバンプ３とが
絶縁性樹脂シート６−２を介して対向するように位置合
わせして図２（ａ）に示すような仮圧着用実装ヘッド８
により仮圧着する。なお、１枚目のウェハ１−１の第１
の半導体素子１Ａと２枚目のウェハ１−２の第２の半導
体素子１Ａのバンプ位置は同じ位置に配置している。仮
圧着時には、仮圧着用実装ヘッド８より加熱し、一例と
して、２枚目のウェハ１−２の温度を８０℃にし、ま
た、仮圧着用荷重を約１４．７ＭＰａ（１５０ｋｇｆ／
ｃｍ２）で行う。この仮圧着条件で２枚目のウェハ１−
２を１枚目のウェハ１−１に仮圧着すると、絶縁性樹脂
シート６−２の反応率（硬化率）は例えば１０％とな
る。
【００８７】その後に、２枚目のウェハ１−２を１枚目
のウェハ１−１に仮圧着したインターポーザ５におい
て、一例として、２枚目のウェハ１−２の裏面を本圧着
荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧
し、２００℃に加熱して本圧着する。このとき、２枚目
のウェハ１−２の上の各バンプ３と１枚目のウェハ１−
１の各電極間は、絶縁性樹脂シート６−２を貫通して直
接的に接触して電気的に接続される。
【００８８】なお、１枚目のウェハ１−１の第１の半導
体素子１Ａと２枚目のウェハ１−２の第２の半導体素子
１Ａを同時に加熱、加圧により接合しても同様の接続抵
抗を得ることができる。
【００８９】この第７実施形態によれば、ウェハレベル
において、複数のウェハ１−１，１−２従って複数の半
導体素子１Ａを１つのインターポーザ５上に積層して構
成される半導体装置を製造するとき、１枚目のウェハ１
−１とインターポーザ５と、１枚目のウェハ１−１と２
枚目のウェハ１−２とをそれぞれ別々に電極とバンプと
を直接的に接続するようにしたので、１枚目のウェハ１
−１とインターポーザ５とを接合したのち１枚目のウェ
ハ１−１と２枚目のウェハ１−２とを接合するとき、１
枚目のウェハ１−１がたとえ撓んでも、１枚目のウェハ
１−１と２枚目のウェハ１−２との接合を十分に行うこ
とができる。よって、従来のように、積層工法にＡＣＦ
などの加圧加熱による圧接工法を用いると、加圧時に下
層側のウェハが撓んで下層と上層のウェハの電気的接合
が不十分になる問題があったが、上記第７実施形態では
このような問題を確実に解消することができる。
【００９０】（第８実施形態）本発明の第８実施形態に
かかる半導体素子の実装方法を図１４及び図１５を用い
て説明する。この第８実施形態は、第７実施形態におい
て２枚のウェハ１−１，１−２の結晶構造面が互いに揃
うようにオリフラ２０を互いに合わせて接合するもので
ある。
【００９１】図１４（ａ）において、ガラスエポキシ製
のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、例え
ば厚み６０μｍのエポキシ樹脂を主成分とする絶縁性樹
脂シート６Ｃ（ソニーケミカル製、ＭＪ−９３２ＮＰ）
を１枚目のウェハ１−１の半導体素子形成領域が実装さ
れる領域に置き、カートリッジヒーターを内蔵した貼り
付けツールにより、例えば、温度８０℃、荷重約１４．
７ＭＰａ（１５０ｋｇｆ／ｃｍ２）の条件で絶縁性樹脂
シート６Ｃをインターポーザ５に対して押え付けて貼り
付ける。
【００９２】次に、図１４（ｂ）において、インターポ
ーザ５上の各電極９と１枚目のウェハ１−１に形成した
各バンプ３とが絶縁性樹脂シート６Ｃを介して対向する
ように位置合わせして、仮圧着用実装ヘッドにより、イ
ンターポーザ５に１枚目のウェハ１−１を絶縁性樹脂シ
ート６Ｃを介して仮圧着する。仮圧着時には、仮圧着用
実装ヘッドより加熱し、１枚目のウェハ１−１の温度を
例えば８０℃にし、また、仮圧着荷重を例えば約１４．
７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で行う。この仮圧着
条件で、１枚目のウェハ１−１を絶縁性樹脂シート６Ｃ
を介してインターポーザ５に仮圧着すると、絶縁性樹脂
シート６Ｃの反応率（硬化率）は例えば１０％となる。
【００９３】その後、１枚目のウェハ１−１を仮圧着し
たインターポーザ５において、１枚目のウェハ１−１の
裏面を本圧着荷重例えば約４４．１ＭＰａ（４５０ｋｇ
ｆ／ｃｍ２）で加圧し、例えば２００℃に加熱して本圧
着し、１枚目のウェハ１−１の各半導体素子１Ａの各バ
ンプ３とインターポーザ５の各電極９とが、絶縁性樹脂
シート６Ｃを貫通して直接的に接触して電気的に接続さ
れる。
【００９４】次いで、図１５（ａ）において、１枚目の
ウェハ１−１の第１の半導体素子１Ａのインターポーザ
５とは反対側の面に予め形成した電極と、２枚目のウェ
ハ１−２の第２の半導体素子１Ａに形成したバンプ３と
が絶縁性樹脂シート６Ｄを介して対向するように位置合
わせして、実装ヘッドにより仮圧着する。このとき、１
枚目のウェハ１−１と２枚目のウェハ１−２の結晶面が
揃うように、オリフラ２０を互いに合わせて接合する。
仮圧着時には、仮圧着用実装ヘッドより加熱し、一例と
して、２枚目のウェハ１−２の温度を８０℃にし、ま
た、仮圧着荷重を約１４．７ＭＰａ（１５０ｋｇｆ／ｃ
ｍ２）で仮圧着を行う。この仮圧着条件で２枚目のウェ
ハ１−２を１枚目のウェハ１−１に絶縁性樹脂シート６
Ｄを介して仮圧着すると、絶縁性樹脂シート６Ｄの反応
率（硬化率）は例えば１０％となる。
【００９５】その後、２枚目のウェハ１−２を仮圧着し
た１枚目のウェハ１−１を有するインターポーザ５にお
いて、一例として、２枚目のウェハ１−２の裏面を本圧
着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加
圧、２００℃に加熱して本圧着する。このとき、２枚目
のウェハ１−２上の各バンプ３とインターポーザ５の各
電極９間は、絶縁性樹脂シート６Ｄを貫通して直接的に
接触して電気的に接続される。
【００９６】なお、１枚目のウェハ１−１の第１の半導
体素子１Ａと２枚目のウェハ１−２の第２の半導体素子
１Ａを同時に加熱、加圧により接合しても同様の接続抵
抗を得ることができる。
【００９７】この第８実施形態によれば、以下の効果が
得られる。すなわち、複数の半導体素子１Ａを積層した
半導体装置において、従来の方法ではウェハ積層した後
に個片切断を行うと上層と下層の半導体結晶面の方向違
いにより、半導体素子に欠けを生じることがあるが、第
８実施形態においては、オリフラ２０を互いに合わせる
ことにより１枚目のウェハ１−１と２枚目のウェハ１−
２のウェハ結晶面を揃えて積層しているため、個片切断
時に欠けを生じることを防ぐことができる。
【００９８】（第９実施形態）本発明の第９実施形態に
かかる半導体素子の実装方法は、図１６に示すように、
上記各実施形態による半導体素子の実装方法を実施する
ときのより具体的な工程について説明する。
【００９９】図１６において、ステップＳ１のウェハの
切断工程では、必要に応じて、１枚のウェハ１のアクテ
ィブ面に、半導体素子１Ａ毎に切れ目としてのダイシン
グラインと一致する、絶縁性樹脂はみ出し用溝２，２Ａ
を形成する。このとき、必要に応じて、１枚のウェハ１
をそのまま使用するものに限らず、２分の１、又は、４
分の１、又は、８分の１など任意に分割した後、各分割
されたウェハに対して以下の工程を行うようにしてもよ
い。ウェハ１を分割する例を図１７に示す。図１７
（ａ）はウェハ１を４分の１に分割する例、図１７
（ｂ）はウェハ１を図において縦に３列、横に３行に分
割する例、図１７（ｃ）はウェハ１を図において縦に３
列、横に４行に分割する例、図１７（ｄ）はウェハ１を
図において縦に３列、横に２行に分割する例、図１７
（ｅ）はウェハ１を図において縦に４列、横に４行に分
割する例を示す。なお、図１７における縦横の線を上記
したようにウェハの分割線と見る代わりに、第１実施形
態での溝２の配置箇所としてもよい。すなわち、全ての
ダイシングライン沿いに溝２を形成するのではなく、多
数のダイシングラインのうちの任意のダイシングライン
沿いに溝２を形成するものであって、図１７（ａ）に示
すように図において縦１本、横１本の溝２としたり、図
１７（ｂ）に示すように図において縦２本、横２本の溝
２としたり、図１７（ｃ）に示すように図において縦２
本、横３本の溝２としたり、図１７（ｄ）に示すように
図において縦２本、横１本の溝２としたり、図１７
（ｅ）に示すように図において縦３本、横３本の溝２と
してもよい。従って、これらの場合には、半導体素子１
Ａ毎に溝２を形成するのではなく、複数個の半導体素子
１Ａ毎に溝２を形成することになる。
【０１００】なお、このステップＳ１のウェハの切断工
程は、場合によっては省略することができる。
【０１０１】次に、ステップＳ２のバンプ形成工程で
は、各半導体素子１Ａの電極である各パッド１ａ（図１
３参照）上にワイヤボンディングによりバンプ３を形成
する。このとき、例えば、第３実施形態により半導体素
子形成領域毎に加熱することができる。
【０１０２】次に、ステップＳ３のマーキング工程で
は、ウェハ１のバンプ形成面とは反対側の面に回路基板
への実装時の位置決めのためのマーキングを行う。この
とき、例えば、第５実施形態により一括マーキングを行
うことができる。
【０１０３】次に、ステップＳ４の接着剤配置工程で
は、ウェハ１側、又は、インターポーザ５側に接着剤と
して機能する絶縁性樹脂を配置して絶縁性樹脂層６を形
成する。絶縁性樹脂層６の形成の仕方としては、絶縁性
樹脂の塗布若しくはコーティング、絶縁性樹脂シートの
貼り付け、などにより行う。
【０１０４】一方、インターポーザ５に関しては、ステ
ップＳ１１とステップＳ１２がある。
【０１０５】ステップＳ１１の溝形成工程では、必要に
応じて、インターポーザ５に対して、半導体素子１Ａ毎
に切れ目としてダイシングラインと一致する溝２，２Ａ
を形成する。なお、インターポーザ５に溝形成する必要
が無い場合にはステップＳ１１の溝形成工程を省略する
ことができる。
【０１０６】ステップＳ１２の封止剤配置工程では、必
要に応じて、ポリイミドなどの絶縁性樹脂をスピンコー
トすることにより、インターポーザ５の電極露出面を覆
う。なお、インターポーザ５の電極露出面を覆う必要が
無い場合にはステップＳ１２の封止剤配置工程を省略す
ることができる。
【０１０７】次に、ステップＳ５の位置合わせ工程で
は、ステージ１１，１１Ａに吸着保持されたインターポ
ーザ５と、仮圧着用実装ヘッド（一例としては、図２
（ａ）の貼り付けツール７）に吸着保持されたウェハ１
の複数の半導体素子１Ａとの位置合わせを行う。
【０１０８】次に、ステップＳ６の熱圧着工程では、ス
テージ１１，１１Ａに吸着保持されたインターポーザ５
に対して、仮圧着用ツールに吸着保持されたウェハ１の
複数の半導体素子１Ａを絶縁性樹脂層６を介して加熱加
圧して仮圧着を行う。その後、仮圧着よりも高い温度及
び大きな圧力で、仮圧着されたウェハ１の複数の半導体
素子１Ａをインターポーザ５に対して本圧着用実装ヘッ
ド（一例としては、図２（ｂ）の圧着ツール１０）によ
り本圧着させる。すなわち、上記絶縁性樹脂層６を硬化
して上記ウェハ１と上記インターポーザ５を本圧着して
上記ウェハ１上の上記複数の半導体素子１Ａの各バンプ
３と上記インターポーザ５の各電極９とを接合させる。
このような仮圧着及び本圧着の熱圧着により、各バンプ
３のレベリング無しで、ウェハ１及びインターポーザ５
の反り矯正を行いつつ両者の圧着を行うことができる。
【０１０９】次に、ステップＳ７の検査工程では、熱圧
着されて形成された接合体３０の各半導体素子１Ａの動
作、例えば、電気的特性などを検査する。
【０１１０】この検査工程の前後いずれかにおいて、上
記接合体３０のバックグラインドを行うことにより、接
合体全体をより薄くすることができる。半導体装置個片
毎にバックグラインドを行って薄くするよりも、多数の
半導体装置をまとめて薄型化するほうが行いやすい。ま
た、半導体装置個片毎に薄型化するときには、個片自体
の反りによりバックグラインドを行うのが困難である
が、このように一括してまとめて行えば、このような問
題はない。
【０１１１】次に、ステップＳ８のダイシング工程で
は、上記接合体３０に対して半導体素子１Ａ毎にダイシ
ングを行って切り離して、半導体素子１Ａ毎に半導体装
置２６を形成する。
【０１１２】次に、ステップＳ９のトレイ収納工程で
は、各半導体装置２６をトレイ内にそれぞれ収納する。
【０１１３】ステップＳ１０の出荷工程では、多数の上
記半導体装置２６がトレイに収納された状態で、トレイ
ごと出荷する。
【０１１４】このようにすれば、ウェハレベルの状態で
一括してインターポーザ５との圧着及び絶縁性樹脂によ
る封止を行って製造された半導体装置２６をトレイに収
納して出荷することができる。
【０１１５】また、上記したように、上記各実施形態に
おいて、１枚のウェハ１をそのまま使用するものに限ら
ず、図１７に示すように、２分の１、又は、４分の１、
又は、８分の１など任意に分割した後、各分割されたウ
ェハに対して、上記各実施形態を適用するようにしても
よい。例えば、第６実施形態に適用した場合として、図
１８に示すように、１枚のウェハ１を４分の１に分割し
た分割体１Ｈ（図１７（ａ）参照）を２枚使用し、１枚
目の分割体１Ｈを、分割体１Ｈと大略同一形状又は三角
形状の絶縁性樹脂シート６Ｈを介して仮圧着及び本圧着
してインターポーザ５に接合したのち、１枚目の分割体
１Ｈの上に、２枚目の分割体１Ｈを、分割体１Ｈと大略
同一形状又は三角形状の絶縁性樹脂シート６Ｈを介して
仮圧着及び本圧着するようにしてもよい。このように、
１枚のウェハではなく、分割された分割体で実装を行う
ようにすれば、１枚のウェハの場合よりも、加圧力を小
さくすることができ、場合によっては、上記溝２が不要
となる場合もあり、かつ、バックグラインドされて薄型
化された場合でも取り扱いやすくなる。また、同一ウェ
ハから分割された分割体を第６又は７実施形態のように
積層する場合（例えば図１８参照）には、厚みが同一で
あるため、実装しやすくなる。
【０１１６】（第１０実施形態）本発明の第１０実施形
態にかかる半導体素子の実装方法は、図１９に示すよう
に、インターポーザ５と、樹脂シートなどの樹脂層と、
ウェハ１とを真空室４０の内部４３に配置し、真空状態
又は減圧状態で、真空室４０の底部のヒータ４１により
加熱しつつ、仮圧着及び本圧着兼用実装ヘッド４２によ
り、仮圧着及び本圧着動作を行うようにしてもよい。こ
のようにすれば、加圧力を小さくすることができるとと
もに、均一な加圧力をインターポーザ５と樹脂シートな
どの樹脂層とウェハ１とに作用させることができ、か
つ、樹脂シートなどの樹脂層から気泡が除去しやすくな
る。
【０１１７】
【実施例】以下、本発明の上記種々の実施形態にかかる
半導体素子の実装方法についての実施例を図１から図１
５を用いて説明する。
【０１１８】（第１実施例）本発明の第１実施形態にか
かる半導体素子の実装方法の第１実施例を図１（ａ）〜
図３（ｂ）を用いて説明する。
【０１１９】図１（ａ）において、ウェハサイズは５イ
ンチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数
は７８個、半導体素子内のパッド電極数は２５６個、最
少ピッチは１００μｍ、総パッド数は１９，９６８パッ
ドであった。
【０１２０】このウェハ１を設備ステージ上に吸着して
平坦化させ、ステージより２５０℃に加熱した後に、ワ
イヤボンディング装置に付属するキャピラリにより、２
５μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッ
ドバンプ３をウェハ１の各パッド電極上に形成した。又
は、ウェハ１の各パッド上にメッキを施してバンプを形
成する場合もある。
【０１２１】一方、インターポーザ５にダイシング装置
を用いて、深さ０．１５ｍｍのＶ型の溝を形成した。
【０１２２】図２（ａ）において、ガラスエポキシ製の
インターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み６
０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シート
６（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体素
子形成領域に置き、カートリッジヒータを内蔵した貼り
付けツールを温度８０℃、荷重約１４．７ＭＰａ（１５
０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付けた。
【０１２３】図２（ａ）において、インターポーザ５上
の電極９と半導体素子１に形成したバンプ３が接するよ
うに位置合わせして仮圧着用実装ヘッド７により仮圧着
した。仮圧着時には、仮圧着用実装ヘッド７より加熱
し、ウェハ温度を８０℃にし、また、仮圧着荷重を約１
４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行っ
た。この仮圧着条件でウェハ１を仮圧着したとき、絶縁
性樹脂シート６の反応率（硬化率）は１０％であった。
【０１２４】その後に、図２（ｂ）において、ウェハ１
を仮圧着したインターポーザ５において、ウェハ裏面を
本圧着荷重約４４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）
で加圧し、２００℃に加熱して本圧着した。このとき、
ウェハ１上のバンプ３とインターポーザ５の電極９間は
電気的に接続した。
【０１２５】図３（ａ）はインターポーザ１０５上に溝
を設けないとき、圧着時の絶縁性樹脂１０６の流動を示
している。ウェハ１０１の中央部分の絶縁性樹脂１０６
が流れ出さず、周辺部は絶縁性樹脂１０６が流れやすく
なっていた。結果として、中央部のバンプ１０３とイン
ターポーザ１０５の電極の接続抵抗値はウェハ１０１の
周辺部よりも高く、あるいは、接続オープンであった。
一方、この第１実施例の図３（ｂ）においては、ウェハ
１の中央部及び周辺部において、インターポーザ５に設
けた溝２があるために、ウェハ中央部及び周辺部の絶縁
性樹脂６の流動が均一になり、ウェハ１の中央部及び周
辺部にかかわらず、安定した電気的接続を得ることがで
きた。
【０１２６】一方、今回は、インターポーザ５に溝２Ａ
を設けたが、ウェハ１側、あるいは、インターポーザ５
及びウェハ１の両方に溝２，２Ａを設けても同様の効果
が得られる。
【０１２７】（第２実施例）本発明の第２実施形態にか
かる半導体素子の実装方法の第２実施例を図４（ａ）〜
（ｃ）を用いて説明する。
【０１２８】図４（ａ）は、ウェハ側に溝を設けたとき
の圧着時の絶縁性樹脂流動を示している。
【０１２９】図４（ａ）において、ウェハ１側に溝２Ａ
を設けても同様の効果が得られ、圧着時の絶縁性樹脂の
流動が均一化した。結果として、ウェハ中央部、周辺部
にかかわらず、安定した電気的接続を得ることができ
た。
【０１３０】更なる実施例の効果を図４（ｂ），（ｃ）
に示す。
【０１３１】図４（ｂ）において、ウェハサイズは５イ
ンチ、ウェハ厚みは０．４ｍｍ、ウェハ内半導体素子数
は７８個、半導体素子内のパッド電極数は２５６個、最
少ピッチは１００μｍ、総パッド数は１９，９６８パッ
ドであった。ウェハ内の半導体素子形成領域の周辺部に
ダイシング装置を用いて、深さ０．１５ｍｍのＶ型の溝
を形成した。
【０１３２】図４（ｃ）において、このウェハ１を設備
第１ステージ８上に貫通孔１３を介して吸引により吸着
して平坦化し、ステージより２５０℃に加熱した後に、
ワイヤボンディング装置に付属するキャピラリ４によ
り、２５μｍ径（三菱マテリアル製）のＡｕ線を用いて
スタッドバンプ３を形成した。
【０１３３】一般に、ウェハには片面のみに半導体素子
を形成するので、反りが生じている。そのため、スタッ
ドバンプ形成時においては、ウェハ内に均一に安定して
形成することができない。一方、ウェハに溝を形成した
ときには、ウェハ片面のみの半導体素子形成による応力
を溝部分で開放されるので、ウェハが平坦化し、安定し
てスタッドバンプを形成できた。
【０１３４】（第３実施例）本発明の第３実施形態にか
かる半導体素子の実装方法の第３実施例を図５を用いて
説明する。
【０１３５】図５は、スタッドバンプ形成方法を示して
いる。
【０１３６】ウェハサイズは５インチ、ウェハ厚みは
０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素
子内のパッド電極数は２５６個、最小ピッチは１００μ
ｍ、総パッド数は１９９６８パッドであった。ウェハ１
上へのスタッドバンプ形成は、第１ステージ１１によ
り、ウェハ周辺部を吸着して固定し、かつ、第２ステー
ジ１２に内蔵されたカートリッジ８によってウェハ１を
加熱した。このときの第２ステージ１２の温度は２５０
℃であった。
【０１３７】さらに、スタッドバンプ３を形成するウェ
ハ内の第１の半導体素子形成領域の直下に第２ステージ
１２を移動させ、第２の半導体素子形成領域のバンプ形
成時には第２ステージ１２を第２の半導体素子形成領域
まで移動させた。
【０１３８】この方法により、１番目の半導体素子形成
領域でのバンプ形成と最終の半導体素子形成領域でのバ
ンプ形成とでは熱履歴の差が小さく、バンプ接合的に安
定した強度を維持できた。
【０１３９】（第４実施例）本発明の第４実施形態にか
かる半導体素子の実装方法の第４実施例を図６〜図８を
用いて説明する。
【０１４０】図６は、スタッドバンプ形成方法を示して
いる。ウェハサイズは５インチ、ウェハ厚みは０．４ｍ
ｍ、ウェハ内半導体素子数は７８個、半導体素子内のパ
ッド電極数は２５６個、最小ピッチは１００μｍ、総パ
ッド数は１９，９６８パッドであった。
【０１４１】このウェハ１を設備ステージ上に吸着、平
坦化し、ステージより２５０℃に加熱した後に、ワイヤ
ボンディング装置に付属するキャピラリ４により、２５
μｍ径（三菱マテリアル製）のＡｕ線を用いてスタッド
バンプを形成した。
【０１４２】また、ウェハのパッド上にメッキを施して
バンプを形成する場合もある。
【０１４３】図７は、バンプを形成したウェハ１上に熱
硬化性の絶縁性樹脂ペースト１５を滴下、スピンコート
装置により、ウェハ上に絶縁性樹脂層を形成し、加熱１
５０℃、３０分により絶縁性樹脂層を硬化させた。
【０１４４】図８（ａ）において、インターポーザ５上
の電極９とウェハ１に形成したバンプ３が接するように
位置合わせして仮圧着用実装ヘッドにより仮圧着した。
仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ
１の温度を８０℃にし、また、仮圧着荷重を約１４．７
ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。こ
の仮圧着条件でウェハ１を仮圧着した時、絶縁性樹脂シ
ートの反応率（硬化率）は１０％であった。
【０１４５】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ１の裏面を本圧着荷重約４
４．１ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００
℃に加熱して本圧着した。このときには、ウェハ１上の
バンプ３とインターポーザ５の電極９間は電気的に接続
した。
【０１４６】図８（ｂ）において、ダイシング装置によ
り半導体装置毎に個片に分割した。
【０１４７】この方法により、半導体素子上のスタッド
バンプ形成においては、半導体素子の電極、例えばＡｌ
なとが露出してしまい、半導体装置組立後の吸湿によ
る、半導体素子電極の腐食が発生することがある問題に
対して、ウェハ１の電極上へのＡｕ線によるスタッドバ
ンプ形成後に、ウェハ１上に絶縁性樹脂層を形成し半導
体素子上の電極の露出を防止できた。
【０１４８】このとき、ウェハ１上の絶縁性樹脂層は、
完全硬化又は半硬化でもよく、完全硬化の場合は、半導
体素子の電極露出部の保護を強化でき、半硬化のときに
は、後工程での半導体素子実装時における絶縁性封止樹
脂との密着を上げることができ、半導体装置自体の信頼
性品質を向上することができた。
【０１４９】（第５実施例）本発明の第５実施形態にか
かる半導体素子の実装方法の第５実施例を図９及び図１
０を用いて説明する。
【０１５０】図９（ａ）は、スタッドバンプ形成方法を
示している。ウェハサイズは５インチ、ウェハ厚みは
０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素
子内のパッド電極数は２５６個、最小ピッチは１００μ
ｍ、総パッド数は１９９６８パッドであった。このウェ
ハ１の半導体素子と反対の面スクリーン印刷により、イ
ンク２８をマーキング印刷し、熱処理した。
【０１５１】その後、上記と同様の方法で図９（ｃ）に
示す半導体装置２６を製造した。
【０１５２】図１０はインク印刷時のウェハ位置合わせ
方法を示している。ウェハレベルでのマーキングにおい
ては、半導体素子面と、半導体素子反対面の位置関係が
分からない。このときに、半導体素子にエッチング等に
おいて、貫通孔を設けて、表裏面の位置関係を示すこと
が可能であるが、コストアップの要因になる。この第５
実施例では、ウェハへのバンプ形成前において、ウェハ
に設けられたオリフラを用いて基準として位置合わせを
行い、ウェハの半導体素子形成面の反対面に、半導体素
子毎の一括マーキングを行い、安価にかつ効率よく一括
マーキングすることができた。
【０１５３】（第６実施例）本発明の第６実施形態にか
かる半導体素子の実装方法の第６実施例を図１１〜図１
２を用いて説明する。
【０１５４】図１１（ａ）は、スタッドバンプ形成方法
を示している。ウェハサイズは５インチ、ウェハ厚みは
０．４ｍｍ、ウェハ内半導体素子数は７８個、半導体素
子内のパッド電極数は２５６個、最小ピッチは１００μ
ｍ、総パッド数は１９９６８パッドであった。
【０１５５】このウェハ１を設備第１ステージ８上に吸
着、平坦化し、ステージより２５０℃に加熱した後に、
ワイヤボンディング装置に付属するキャピラリ４によ
り、２５μｍ径（三菱マテリアル製）のＡｕ線を用いて
スタッドバンプ３を形成した。又は、ウェハのパッド上
にメッキを施してバンプを形成する場合もある。
【０１５６】図１１（ｂ），（ｃ）において、スタッド
バンプを形成したウェハ上に、厚み６０μｍのエポキシ
樹脂を主成分とする絶縁性樹脂シート（ソニーケミカル
製、ＭＪ−９３２ＮＰ）を半導体素子形成領域に置き、
カートリッジヒーターを内蔵した貼り付けツールを温度
８０℃、荷重約１４．７ＭＰａ（１５０ｋｇｆ／ｃ
ｍ ２）の条件で押え付けて貼り付けた。
【０１５７】図１２（ａ）は、スタッドバンプ３を形成
し、絶縁性樹脂シート６を貼り付けたウェハ１をスクラ
イブ装置にて切断し、半導体素子毎に個片化した。
【０１５８】図１２（ｂ）において、インターポーザ５
上の電極９と半導体素子個片をバンプ３が接するように
位置合わせして仮圧着用実装ヘッドにより仮圧着した。
仮圧着時には、仮圧着用実装ヘッドより加熱し、ウェハ
１の温度を８０℃にし、また、仮圧着荷重を約０．６３
７ＭＰａ（６．５ｋｇｆ／ｃｍ２）で仮圧着を行った。
この仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂
シートの反応率（硬化率）は１０％であった。
【０１５９】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ裏面を本圧着荷重約２．４５
ＭＰａ（２５ｋｇｆ／ｃｍ２）で加圧、２００℃に加熱
して本圧着した。このとき、ウェハ１上のバンプ３とイ
ンターポーザ５の電極９間は電気的に接続した。
【０１６０】ＡＣＦのように、インターポーザにＡＣＦ
を貼り付けて、その後に半導体素子を実装するというよ
うに、半導体素子の絶縁性封止樹脂の供給は個片の半導
体素子毎に行われ、生産性が低い。かつ、インターポー
ザの所定の場所に、任意に、ＡＣＦを貼り付けるのは、
量産設備上複雑となる。また、複数の半導体素子を一つ
のインターポーザ上に実装する場合、工程上、複数のサ
イズのＡＣＦを用意する必要があり、コストアップの要
因、また、量産管理上複雑となる。
【０１６１】この第６実施例では、半導体素子を形成し
たウェハの電極上にバンプを形成するバンプ形成工程
と、上記ウェハ上にシート状の絶縁性樹脂層を貼り付け
て加圧加熱により形成する工程と、半導体素子毎に切り
離す工程と、その後に半導体素子のバンプとインターポ
ーザの電極を合せて位置合わせし、加熱、加圧して半導
体素子を実装することにより、複数の半導体素子を一つ
のインターポーザ５に容易に実装することができた。
【０１６２】（第７実施例）本発明の第７実施形態にか
かる半導体素子の実装方法の第７実施例を図１３〜図１
４を用いて説明する。
【０１６３】図１３（ａ）において、ガラスエポキシ製
のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み
６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シー
ト６−１（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半
導体素子形成領域に置き、カートリッジヒーターを内蔵
した貼り付けツールを温度８０℃、荷重約１４．７ＭＰ
ａ（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付
けた。
【０１６４】図１３（ｂ）において、インターポーザ５
上の電極９とウェハ１に形成したバンプ３が接するよう
に位置合わせして仮圧着用実装ヘッドにより仮圧着し
た。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウ
ェハ１の温度を８０℃にし、また、仮圧着荷重を約１
４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行っ
た。この仮圧着条件でウェハを仮圧着したとき、絶縁性
樹脂シートの反応率（硬化率）は１０％であった。
【０１６５】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ裏面を本圧着荷重約４４．１
ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加
熱して本圧着した。
【０１６６】図１３（ｃ）において、第１の半導体素子
にあらかじめ形成した電極と第２の半導体素子１Ａに形
成したバンプ３が接するように位置合わせして仮圧着用
実装ヘッドにより仮圧着した。なお、第１の半導体素子
と第２の半導体素子のバンプ位置は同じ位置に配置し
た。仮圧着時には、仮圧着用実装ヘッドより加熱し、ウ
ェハ温度を８０℃にし、また、仮圧着荷重を約１４．７
ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。こ
の仮圧着条件でウェハを仮圧着したとき、絶縁性樹脂シ
ートの反応率（硬化率）は１０％であった。
【０１６７】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ裏面を本圧着荷重約４４．１
ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加
熱して本圧着した。このときには、ウェハ１上のバンプ
３とインターポーザの電極間は電気的に接続した。
【０１６８】なお、第１の半導体素子と第２の半導体素
子を同時に加熱、加圧により接合しても同様の接続抵抗
を得ることができた。
【０１６９】ウェハレベルにおいて、複数の半導体素子
を積層した半導体装置において、積層工法に、ＡＣＦな
どの加圧加熱による圧接工法を用いたとき、加圧時に下
層側のウェハがたわんで、下層と上層のウェハの電気的
接合が不十分になる問題を解決することができた。
【０１７０】（第８実施例）本発明の第８実施形態にか
かる半導体素子の実装方法の第８実施例を図１４〜図１
５を用いて説明する。
【０１７１】図１４（ａ）において、ガラスエポキシ製
のインターポーザ５（ＮＥＣ製、ＦＲ−５）上に、厚み
６０μｍのエポキシ樹脂を主成分とする絶縁性樹脂シー
ト６（ソニーケミカル製、ＭＪ−９３２ＮＰ）を半導体
素子形成領域に置き、カートリッジヒーターを内蔵した
貼り付けツールを温度８０℃、荷重約１４．７ＭＰａ
（１５０ｋｇｆ／ｃｍ２）の条件で押え付けて貼り付け
た。
【０１７２】図１４（ｂ）において、インターポーザ上
の電極とウェハに形成したバンプ３が接するように位置
合わせして仮圧着用実装ヘッドにより仮圧着した。仮圧
着時には、仮圧着用実装ヘッドより加熱し、ウェハ１の
温度を８０℃にし、また、仮圧着荷重を約１４．７ＭＰ
ａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行った。この仮
圧着条件でウェハを仮圧着したとき、絶縁性樹脂シート
の反応率（硬化率）は１０％であった。
【０１７３】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ裏面を本圧着荷重約４４．１
ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加
熱して本圧着した。
【０１７４】図１５（ａ），（ｂ）において、第１の半
導体素子にあらかじめ形成した電極と第２の半導体素子
に形成したバンプ３が接するように位置合わせして実装
ヘッドにより実装した。このとき、第１のウェハと第２
のウェハの結晶面が揃うようにオリフラを合わせて接合
した。仮圧着時には、仮圧着用実装ヘッドより加熱し、
ウェハ１の温度を８０℃にし、また、仮圧着荷重を約１
４．７ＭＰａ（１５０ｋｇｆ／ｃｍ２）で仮圧着を行っ
た。この仮圧着条件でウェハを仮圧着したとき、絶縁性
樹脂シートの反応率（硬化率）は１０％であった。
【０１７５】その後に、ウェハ１を仮圧着したインター
ポーザ５において、ウェハ裏面を本圧着荷重約４４．１
ＭＰａ（４５０ｋｇｆ／ｃｍ２）で加圧、２００℃に加
熱して本圧着した。このときには、ウェハ１上のバンプ
３とインターポーザ５の電極９間は電気的に接続した。
その後、ダイシングして図１５（ｃ）に示す半導体装置
２６を製造した。
【０１７６】なお、第１の半導体素子と第２の半導体素
子を同時に加熱、加圧により接合しても同様の接続抵抗
を得ることができた。
【０１７７】複数の半導体素子を積層した半導体装置に
おいて、ウェハ積層した後に個片切断を行うと、上層、
下層の半導体結晶面の方向違いにより、半導体素子に欠
けを生じることがあるが、本第８実施例においては、第
１のウェハと第２のウェハの結晶面を揃えて積層してい
るため、個片切断時に欠けを生じることを防ぐことがで
きた。
【０１７８】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
【０１７９】
【発明の効果】本発明によれば、ウェハレベルでウェハ
の電極上にバンプを形成し、上記ウェハとインターポー
ザ間に絶縁性樹脂を介して接するように仮圧着し、加
熱、加圧で絶縁性樹脂を硬化するとともにウェハとイン
ターポーザを圧着して、ウェハ上の電極とインターポー
ザの電極を直接的に接合させ、その後、半導体素子毎に
切り離して半導体装置を製造するので、ウェハレベル
で、一括して複数の半導体装置を製造することができる
ため、生産性を向上させることができる。
【０１８０】すなわち、複数の半導体素子の各バンプを
同時的にインターポーザの各電極に圧着することができ
るので、半導体素子の個片毎にインターポーザに実装す
るときには半導体素子の個片毎の厚みを考慮する必要が
あるのに対して、そのような半導体素子の個片毎の厚み
のバラツキを考慮する必要がなくなる。また、インター
ポーザに複数の半導体素子を樹脂層を介して貼り付ける
ので、レジスト塗布工程、硬化工程、露光工程、現像工
程、又は、メッキ工程などが不要となる。言い換えれ
ば、メッキ工程など半導体工場でしかできないことが不
要となり、半導体素子が絶縁性樹脂層で封止された状態
でインターポーザに実装された半導体装置の状態で所定
の回路基板に実装することができ、半導体工場を持たな
い工場でも容易に取り扱うことができる。
【０１８１】また、レベリング無しに、複数の半導体素
子の各バンプを同時的にインターポーザの各電極に圧着
して接続させることができるので、レベリングが不要と
なり、かつ、ウェハの反り矯正も可能となり、さらに、
ロット毎のウェハの厚みのバラツキも考慮する必要が無
くなり、複数の半導体装置を同時に一括して高い生産性
でもって製造することができる。すなわち、従来の、ウ
ェハレベルでウェハの電極上にバンプを形成し、上記ウ
ェハとインターポーザ間に絶縁性樹脂を介して接するよ
うに仮圧着し、加熱、加圧で絶縁性樹脂を硬化してウェ
ハとインターポーザを本圧着し、ウェハ上の電極とイン
ターポーザの電極を接合させ、その後に、半導体装置毎
に切り離す工程において、ＡＣＦ工法などの圧接工法を
用いて、ウェハとインターポーザを接合した場合には、
ウェハ周辺への絶縁性樹脂の逃げは大きく、中央部では
絶縁性樹脂が逃げられないと行った問題が起こり、ウェ
ハレベルでの均一な接合が困難であった。
【０１８２】一方、本発明では、ウェハ上の個々の半導
体素子の外周あるいはインターポーザ側の半導体素子を
圧着する外周部に溝を設けることにより、ウェハとイン
ターポーザの圧着時の絶縁性樹脂層の絶縁性樹脂の逃げ
場所を設けることができるため、ウェハ内の中央部及び
周辺部の両方で均一に絶縁性樹脂を溝内に逃がすことが
でき、ウェハレベルでのウェハとインターポーザの均一
な接合が可能となる。また、ウェハ上の個々の半導体素
子の外周あるいはインターポーザ側の半導体素子を圧着
する外周部に設ける溝の体積Ｖ１（ｃｍ３／ｍｍ）と、
インターポーザとウェハを圧着した後にできるウェハ周
辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃ
ｍ３／ｍｍ）との関係は、Ｖ２≦Ｖ１となるように溝を
形成すれば、絶縁性樹脂の逃げ体積を十分に確保するこ
とができ、より確実に、ウェハレベルでのウェハとイン
ターポーザの均一な圧着接合が可能となる。
【０１８３】また、本発明によれば、以下のような効果
を奏することができる。すなわち、一般に、ウェハには
片面のみに半導体素子を形成するので反りが生じてい
る。この反りのため、スタッドバンプ形成時において
は、ウェハ内に均一に安定した形状にスタッドバンプを
形成することができない可能性がある。これに対して、
本発明において、ウェハに溝を形成するようにする場合
には、ウェハの片面のみの半導体素子の形成により発生
する応力を溝で解放させることができ、ウェハがステー
ジ上で平坦化し、安定した形状でスタッドバンプを形成
することができる。よって、形状のバラツキを少なくす
ることができて、接合の信頼性をより一層高めることが
できる。
【０１８４】第２に、ウェハレベルでのスタッドバンプ
の形成はウェハへの加熱を伴うが、１番目の半導体素子
形成領域でのバンプ形成と最終の半導体素子形成領域で
のバンプ形成とでは熱履歴が大きく異なり、特に初期の
順番の半導体素子形成領域でのバンプにおいては、加熱
時間が長く、半導体素子とＡｕバンプ間に合金層の形成
が促進され、半導体素子の電極上のバンプの接合強度が
低下するといった問題が従来あった。
【０１８５】これに対して、本発明によれば、バンプ形
成のためにウェハへ加熱するとき、バンプを形成する半
導体素子形成領域毎に加熱するようにし、加熱されてい
る半導体素子形成領域でのバンプ形成が終了すると、次
にバンプ形成する半導体素子形成領域を加熱するという
ように、バンプ形成動作と加熱動作とが同一の半導体素
子形成領域に対して行われるように同期させ、少なくと
もバンプ形成領域のみを加熱する場合には、加熱時間が
一定で短時間となり、合金層の形成を減少させることが
できて、そのバラツキも少なくすることができ、品質の
安定化を図ることができ、安定した接合の信頼性を得る
ことができる。
【０１８６】第３に、半導体素子上のスタッドバンプ形
成においては、半導体素子の電極、例えばＡｌなどが露
出してしまい、半導体装置組立後の吸湿による、半導体
素子電極の腐食が発生することがある問題に対しては、
ウェハの電極上へのスタッドバンプ形成後に、ウェハ上
に絶縁性樹脂層を配置する場合には、半導体素子上の電
極の露出を防止することができる。このときの絶縁性樹
脂層形成方法はペーストによるスピンコート、シートに
よる貼り付けなどいずれでも上記効果が得られる。この
とき、ウェハ上の絶縁性樹脂層は、完全硬化又は半硬化
でもよく、完全硬化の場合は、半導体素子の電極露出部
の保護を強化でき、半硬化のときには、後工程での半導
体素子実装時における絶縁性封止樹脂との密着を上げる
ことができ、半導体装置自体の信頼性品質を向上するこ
とができる。
【０１８７】第４に、現在では半導体装置の個片毎に半
導体素子の半導体素子面の反対面に１番ピンなどのマー
キングを行っているため、生産性向上に問題がある。ま
た、第５に、ウェハレベルでのマーキングにおいては、
半導体素子面と、半導体素子反対面の位置関係が分から
ない。このときに、半導体素子にエッチング等におい
て、貫通孔を設けて、表裏面の位置関係を示すことが可
能であるが、コストアップの要因になる。
【０１８８】本発明では、ウェハへのバンプ形成前にお
いて、ウェハに設けられたオリフラを用いて当て基準と
して位置合わせを行い、ウェハの半導体素子形成面の反
対面に、半導体素子毎の一括マーキングを行う場合に
は、安価にかつ効率よく一括マーキングすることができ
る。
【０１８９】第６に、ＡＣＦのように、インターポーザ
にＡＣＦを貼り付けて、その後に半導体素子を実装する
というように、半導体素子の絶縁性封止樹脂の供給は個
片の半導体素子毎に行われ、生産性が低い。かつ、イン
ターポーザの所定の場所に、任意に、ＡＣＦを貼り付け
るのは、量産設備上複雑となる。また、複数の半導体素
子を一つのインターポーザ上に実装する場合、工程上、
複数のサイズのＡＣＦを用意する必要があり、コストア
ップの要因、また、量産管理上複雑となる。
【０１９０】本発明では、半導体素子を形成したウェハ
の電極上にバンプを形成し、上記ウェハ上にシート状の
絶縁性樹脂層を貼り付けて加圧加熱により形成し、半導
体素子毎に切り離し、その後に半導体素子のバンプとイ
ンターポーザの電極を合せて位置合わせし、加熱、加圧
して半導体素子をインターポーザに実装する場合、すな
わち、各半導体素子毎の絶縁性封止樹脂の供給ではな
く、ウェハ状態で多数の半導体素子に対して絶縁性封止
樹脂を一括して供給する場合には、生産性が高くなると
ともに、実装前に半導体素子に絶縁性樹脂層が形成され
ているので、インターポーザの所定の場所に、任意に、
ＡＣＦを貼り付ける必要も無く、複数のサイズのＡＣＦ
を用意する必要も無くなる。よって、マルチチップモジ
ュールを容易に製造することができる。また、上記絶縁
性樹脂は、熱硬化、あるいは絶縁性熱可塑性樹脂とする
ことができ、特に、絶縁性熱硬化性樹脂のときには、絶
縁性樹脂形成での絶縁性熱硬化樹脂は未硬化又は半硬化
とすることができる。
【０１９１】第７に、ウェハレベルにおいて、複数の半
導体素子を積層した半導体装置において、積層工法に、
ＡＣＦなどの加圧加熱による圧接工法を用いたとき、加
圧時に下層側のウェハが撓んで、下層と上層のウェハの
電気的接合が不十分となる。
【０１９２】これに対して、本発明によれば、ウェハレ
ベルにおいて、複数のウェハ従って複数の半導体素子を
１つのインターポーザ上に積層して構成される半導体装
置を製造するとき、１枚目のウェハとインターポーザ
と、１枚目のウェハと２枚目のウェハとをそれぞれ別々
に電極とバンプとを直接的に接続する場合には、１枚目
のウェハとインターポーザとを接合したのち１枚目のウ
ェハと２枚目のウェハとを接合するとき、１枚目のウェ
ハがたとえ撓んでも、１枚目のウェハと２枚目のウェハ
との接合を十分に行うことができる。
【０１９３】第８に、複数の半導体素子を積層した半導
体装置において、ウェハ積層した後に個片切断を行う
と、上層と下層の半導体結晶面の方向違いにより、半導
体素子に欠けを生じることがある。
【０１９４】これに対して、本発明によれば、オリフラ
を互いに合わせることにより１枚目のウェハと２枚目の
ウェハのウェハ結晶面を揃えて積層する場合には、個片
切断時に欠けを生じることを防ぐことができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）はそれぞれ本発明の第１実施
形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図２】 （ａ），（ｂ）はそれぞれ、図１に続く、本
発明の第１実施形態にかかる半導体素子の実装方法を示
す説明図である。
【図３】 （ａ），（ｂ）はそれぞれ、従来の半導体素
子の実装方法を示す説明図、及び、図１に続く、本発明
の第１実施形態にかかる半導体素子の実装方法を示す説
明図である。
【図４】 （ａ）〜（ｃ）はそれぞれ本発明の第２実施
形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図５】 本発明の第３実施形態にかかる半導体素子の
実装方法を示す説明図である。
【図６】 （ａ）〜（ｃ）はそれぞれ本発明の第４実施
形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図７】 （ａ）〜（ｃ）はそれぞれ、図６（ｃ）に続
く、本発明の第４実施形態にかかる半導体素子の実装方
法を示す説明図である。
【図８】 （ａ），（ｂ）はそれぞれ、図７（ｃ）に続
く、本発明の第４実施形態にかかる半導体素子の実装方
法を示す説明図である。
【図９】 （ａ）〜（ｃ）はそれぞれ本発明の第５実施
形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図１０】 （ａ），（ｂ）はそれぞれ本発明の第５実
施形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図１１】 （ａ）〜（ｃ）はそれぞれ本発明の第６実
施形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図１２】 （ａ），（ｂ）はそれぞれ、図１１（ｃ）
に続く、本発明の第６実施形態にかかる半導体素子の実
装方法を示す説明図である。
【図１３】 （ａ）〜（ｃ）は本発明の第７実施形態に
かかる半導体素子の実装方法を示す説明図である。
【図１４】 （ａ），（ｂ）はそれぞれ本発明の第８実
施形態にかかる半導体素子の実装方法を示す説明図であ
る。
【図１５】 （ａ）〜（ｃ）はそれぞれ、図１４（ｂ）
に続く、本発明の第８実施形態にかかる半導体素子の実
装方法を示す説明図である。
【図１６】 本発明の第９実施形態にかかる半導体素子
の実装方法を示すフロー図である。
【図１７】 （ａ）〜（ｅ）はそれぞれ本発明の第９実
施形態にかかる半導体素子の実装方法で使用するウェハ
を示す説明図である。
【図１８】 本発明の第９実施形態を第６実施形態に適
用する場合の半導体素子の実装方法を示す説明図であ
る。
【図１９】 本発明の第１０実施形態にかかる半導体素
子の実装方法を示す説明図である。
【図２０】 （ａ）〜（ｃ）はそれぞれ従来のインター
ポーザへの半導体素子の実装方法を示す説明図である。
【図２１】 （ａ）〜（ｃ）は、図２０に続く、従来の
インターポーザへの半導体素子の実装方法を示す説明図
である。
【図２２】 図２１に続く、従来のインターポーザへの
半導体素子の実装方法を示す説明図である。
【符号の説明】
１，１−１，１−２…ウェハ、１Ａ…半導体素子、１Ｈ
…分割体、１ａ…パッド電極、２，２Ａ…溝、３…スタ
ッドバンプ、４…キャピラリ、５…インターポーザ、
６，６−１，６−２，６Ｈ…絶縁性樹脂層、６Ｂ…絶縁
性樹脂シート、６Ｃ…絶縁性樹脂シート、７…貼り付け
ツール、８，８ａ…カートリッジヒーター、９…インタ
ーポーザの電極、１０…圧着ツール、１１…ステージ、
１１Ａ…第１ステージ、１２…第２ステージ、１３，１
３Ｂ…貫通孔、１４…パッド、１５…絶縁性樹脂ペース
ト、１６…絶縁性樹脂層、１７…スクリーン版、１８…
スキージ、１９…ステージ、１９ａ…貫通孔、２０…オ
リフラ、２１…位置合わせピン、２６…半導体装置、２
７…マーク、２８…インク、３０…接合体、３１…ディ
スペンサ、４０…真空室、４1…ヒータ、４２…仮圧着
及び本圧着兼用実装ヘッド、４３…内部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07 25/18 (72)発明者 清水 一路 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL13 LL15 PP15 PP17 QQ09

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体素子（１Ａ）を形成したウ
    ェハ（１）の電極上にスタッドバンプ（３）をワイヤボ
    ンディングにより形成し、 上記ウェハの上記複数の半導体素子とインターポーザ
    （５）間に絶縁性樹脂（６）を介して接するように仮圧
    着し、 上記仮圧着よりも高い温度で加熱し、かつ、上記仮圧着
    よりも大きな圧力で加圧することにより、上記絶縁性樹
    脂を硬化して上記ウェハと上記インターポーザを本圧着
    して上記ウェハ上の上記複数の半導体素子の各電極と上
    記インターポーザの各電極（９）とを接合させて接合体
    （３０）を形成し、 その後、上記ウェハの上記半導体素子毎に上記接合体を
    ダイシングにより切り離して個片の半導体装置（２６）
    を製造する半導体装置の製造方法。
  2. 【請求項２】 上記本圧着時において、上記ウェハのダ
    イシングラインと一致して配置された溝（２）内に、上
    記ウェハと上記インターポーザとの間からはみ出した上
    記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流
    動を均一化させる請求項１に記載の半導体素子の実装方
    法。
  3. 【請求項３】 上記本圧着時において、上記ウェハのダ
    イシングラインと一致して配置され、かつ、上記インタ
    ーポーザと上記ウェハを本圧着後にできるウェハ周辺の
    単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ３
    ／ｍｍ）以上の体積Ｖ１（ｃｍ３／ｍｍ）を有する溝
    （２）内に、上記ウェハと上記インターポーザとの間か
    らはみ出した上記絶縁性樹脂が流れ込むことにより上記
    絶縁性樹脂の流動を均一化させる請求項１に記載の半導
    体素子の実装方法。
  4. 【請求項４】 上記スタッドバンプ形成時に加熱すると
    き、上記ウェハ上の半導体素子形成領域毎に加熱する請
    求項１〜３のいずれか１つに記載の半導体素子の実装方
    法。
  5. 【請求項５】 上記本圧着時で加熱するとき、上記ウェ
    ハ上の半導体素子形成領域毎に加熱する請求項１〜３の
    いずれか１つに記載の半導体素子の実装方法。
  6. 【請求項６】 上記ウェハの電極上への上記スタッドバ
    ンプの形成後に、上記ウェハ上に上記絶縁性樹脂層
    （６）を形成する請求項１〜５のいずれか１つに記載の
    半導体素子の実装方法。
  7. 【請求項７】 上記ウェハの電極上への上記スタッドバ
    ンプの形成後、絶縁性樹脂ペースト（１５）をスピンコ
    ート方式で形成し、上記ペーストを硬化することによ
    り、上記ウェハ上に絶縁性樹脂層（１６）を形成する請
    求項６に記載の半導体素子の実装方法。
  8. 【請求項８】 上記ウェハの電極上への上記スタッドバ
    ンプの形成後、絶縁性樹脂ペースト（１５）をスピンコ
    ート方式で形成し、上記ペーストを半硬化することによ
    り、上記ウェハ上に絶縁性樹脂層（１６）を形成する請
    求項６に記載の半導体素子の実装方法。
  9. 【請求項９】 上記ウェハの電極上への上記スタッドバ
    ンプの形成後、絶縁性樹脂フィルムを上記ウェハ上に貼
    り付けたのち、加熱、加圧を行うことにより、上記ウェ
    ハ上に絶縁性樹脂層（６）を形成する請求項６に記載の
    半導体素子の実装方法。
  10. 【請求項１０】 上記バンプ形成前に、上記ウェハの半
    導体素子形成面の反対面に予め半導体素子毎の一括マー
    キングを行う請求項１〜９のいずれか１つに記載の半導
    体素子の実装方法。
  11. 【請求項１１】 上記ウェハの上記半導体素子形成面の
    反対面に予め半導体素子毎の一括マーキングは、上記ウ
    ェハに設けられたオリフラ（２０）を用いて当て基準と
    して位置合わせを行う請求項１０に記載の半導体素子の
    実装方法。
  12. 【請求項１２】 上記スタッドバンプ形成時に加熱する
    とき、上記ウェハを吸着保持する第１ステージ（１１
    Ａ）とは異なる第２ステージ（１２）により、上記スタ
    ッドバンプを形成する半導体素子形成領域のスタッドバ
    ンプ形成面とは反対面を吸着保持しかつ加熱する請求項
    ５に記載の半導体素子の実装方法。
  13. 【請求項１３】 上記スタッドバンプ形成時に加熱する
    とき、上記第２ステージ（１２）は、上記スタッドバン
    プを形成する半導体素子形成領域の移動とともに同期し
    て移動して、常に、上記スタッドバンプを形成する半導
    体素子形成領域のスタッドバンプ形成面とは反対面を吸
    着保持しかつ加熱する請求項１４に記載の半導体素子の
    実装方法。
  14. 【請求項１４】 上記接合体を形成したのち、上記接合
    体の上記ウェハの上にさらに別のウェハ（１−２）を積
    み重ねるように第２の絶縁性樹脂（６−２）を介して圧
    着させ、かつ、上下に積層されたウェハ（１−１，１−
    ２）の上記バンプの位置と別のウェハ（１−２）のバン
    プの位置を揃えかつ上記上下に積層されたウェハ（１−
    １，１−２）の電極間は上記第２の絶縁性樹脂を貫通し
    て接合したのち、上記ウェハの上記半導体素子毎に上記
    接合体をダイシングにより切り離して個片の半導体装置
    （２６）を製造する請求項１に記載の半導体素子の実装
    方法。
  15. 【請求項１５】 上記上下に積層されたウェハ（１−
    １，１−２）は２枚のウェハ（１−１，１−２）の結晶
    構造面を揃えて積層される請求項１４に記載の半導体素
    子の実装方法。
JP2001293686A 2001-09-26 2001-09-26 半導体装置の製造方法 Expired - Fee Related JP4663184B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001293686A JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法
US10/253,604 US7060528B2 (en) 2001-09-26 2002-09-25 Method for mounting a semiconductor element to an interposer by compression bonding
CNB021433704A CN1241244C (zh) 2001-09-26 2002-09-26 半导体元件的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001293686A JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003100943A true JP2003100943A (ja) 2003-04-04
JP2003100943A5 JP2003100943A5 (ja) 2008-05-15
JP4663184B2 JP4663184B2 (ja) 2011-03-30

Family

ID=19115429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293686A Expired - Fee Related JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7060528B2 (ja)
JP (1) JP4663184B2 (ja)
CN (1) CN1241244C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
KR100941656B1 (ko) 2008-05-20 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
US8129201B2 (en) 2004-01-07 2012-03-06 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
JPWO2011136363A1 (ja) * 2010-04-28 2013-07-22 三洋電機株式会社 回路装置の製造方法
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2014504014A (ja) * 2010-12-16 2014-02-13 テッセラ，インコーポレイテッド チャネルを用いたボイドフリーウェハ接合
JPWO2013179766A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
JPWO2013179764A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179765A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
JP4372605B2 (ja) * 2004-04-15 2009-11-25 パナソニック株式会社 電子部品搭載装置および電子部品搭載方法
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
CN101405752B (zh) * 2006-04-21 2012-05-09 松下电器产业株式会社 存储卡
JP5091600B2 (ja) 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5214347B2 (ja) * 2008-06-24 2013-06-19 株式会社東芝 半導体装置の製造方法および半導体装置の製造装置
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
EP2306517B1 (en) 2009-09-30 2016-11-02 STMicroelectronics Srl Indexing of electronic devices using marks distributed on two coupled chips
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US9799625B2 (en) 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10962571B2 (en) * 2017-12-30 2021-03-30 Texas Instruments Incorporated Interposers having cuts through an insulating substrate
CN117737686B (zh) * 2024-01-31 2024-07-12 湖南德智新材料有限公司 石墨产品的膜层制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10178048A (ja) * 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767425B2 (ja) * 1988-05-14 1998-06-18 株式会社リコー 交換素子チップの実装方法
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH10256306A (ja) * 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10178048A (ja) * 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735180B2 (en) 2004-01-07 2014-05-27 Nikon Corporation Multiple-points measurement
US8129201B2 (en) 2004-01-07 2012-03-06 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
JP4935074B2 (ja) * 2004-01-07 2012-05-23 株式会社ニコン 積層装置及び集積回路素子の積層方法
US8440472B2 (en) 2004-01-07 2013-05-14 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
JP2014003342A (ja) * 2004-01-07 2014-01-09 Nikon Corp 積層装置
US9105675B2 (en) 2004-01-07 2015-08-11 Nikon Corporation WH (wafer-holder) process
JP4696115B2 (ja) * 2004-07-21 2011-06-08 インテル・コーポレーション 複数の電子アセンブリの製造方法
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
KR100941656B1 (ko) 2008-05-20 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
JPWO2011136363A1 (ja) * 2010-04-28 2013-07-22 三洋電機株式会社 回路装置の製造方法
JP5830702B2 (ja) * 2010-04-28 2015-12-09 パナソニックＩｐマネジメント株式会社 回路装置の製造方法
KR20140031183A (ko) * 2010-12-16 2014-03-12 테세라, 인코포레이티드 채널을 사용한 보이드 없는 웨이퍼 결합
JP2014504014A (ja) * 2010-12-16 2014-02-13 テッセラ，インコーポレイテッド チャネルを用いたボイドフリーウェハ接合
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JPWO2013179766A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
JPWO2013179764A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179765A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US9282261B2 (en) 2012-05-30 2016-03-08 Olympus Corporation Method for producing image pickup apparatus and method for producing semiconductor apparatus
JP2017103478A (ja) * 2012-05-30 2017-06-08 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
US9698195B2 (en) 2012-05-30 2017-07-04 Olympus Corporation Method for producing image pickup apparatus and method for producing semiconductor apparatus
US10249672B2 (en) 2012-05-30 2019-04-02 Olympus Corporation Image pickup apparatus, semiconductor apparatus, and image pickup unit

Also Published As

Publication number Publication date
JP4663184B2 (ja) 2011-03-30
US7060528B2 (en) 2006-06-13
CN1241244C (zh) 2006-02-08
CN1411043A (zh) 2003-04-16
US20030166313A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
JP2003100943A (ja) 半導体素子の実装方法及びその半導体装置
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
US20100159643A1 (en) Bonding ic die to tsv wafers
JP5064288B2 (ja) 半導体装置の製造方法
JP2003332521A (ja) 半導体装置及びその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
US8377745B2 (en) Method of forming a semiconductor device
US20130228915A1 (en) Semiconductor package and fabrication method thereof
JP2002319647A (ja) 半導体装置の製造方法
JP2002368190A (ja) 半導体装置およびその製造方法
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JPH11274241A (ja) 半導体装置の製造方法
JP6608640B2 (ja) 実装構造体の製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP3914431B2 (ja) 半導体装置の製造方法
JP6727111B2 (ja) 半導体装置及びその製造方法
JP5333056B2 (ja) 半導体装置の製造方法
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP2013171916A (ja) 半導体装置の製造方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
JP2013016577A (ja) 半導体装置の製造方法
JP2003031725A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees