JP2014504014A - チャネルを用いたボイドフリーウェハ接合 - Google Patents

チャネルを用いたボイドフリーウェハ接合 Download PDF

Info

Publication number
JP2014504014A
JP2014504014A JP2013544739A JP2013544739A JP2014504014A JP 2014504014 A JP2014504014 A JP 2014504014A JP 2013544739 A JP2013544739 A JP 2013544739A JP 2013544739 A JP2013544739 A JP 2013544739A JP 2014504014 A JP2014504014 A JP 2014504014A
Authority
JP
Japan
Prior art keywords
channels
substrate
wafer
dielectric material
process unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013544739A
Other languages
English (en)
Inventor
オガネシアン,ヴァーゲ
ハーバ,ベルガセム
モハメッド,イリヤス
サヴァリア,ピーユーシュ
ミッチェル,クレイグ
Original Assignee
テッセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ,インコーポレイテッド filed Critical テッセラ,インコーポレイテッド
Publication of JP2014504014A publication Critical patent/JP2014504014A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00357Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334Bonding interfaces of the layer connector
    • H01L2224/83345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06575Auxiliary carrier between devices, the carrier having no electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1037II-VI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

第1のマイクロ電子素子と第2のマイクロ電子素子とを接合する方法は、内部に能動回路素子108を含む第1の基板100と第2の基板112とを、各基板の対向する面の間にある流動性誘電材料102とともに押圧するステップを含む。第1の基板100及び第2の基板112の各々の熱膨張係数は10ppm/℃未満であり、対向する面のうちの少なくとも一方は、該面の縁から延びている複数のチャネル118A〜118Fを有する。それにより、対向する面によって定められる平面間にある誘電材料102は、少なくとも実質的にボイドフリーでありかつ厚みが1ミクロンを超え、誘電材料102の少なくとも一部はチャネルのうちの少なくともいくつかに流れ込む。
【選択図】図1(f)

Description

本発明は、複数のマイクロ電子素子を有するマイクロ電子アセンブリ又はユニットの製造に関し、より詳細には、マイクロ電子素子を合わせて接合する方法と、複数のチップを含むウェハ等の基板とすることができるマイクロ電子素子と、少なくとも半導体材料の層と、能動デバイス又は受動デバイスの少なくとも一方とを有することができる基板とに関する。
[関連出願の相互参照]
本出願は、2010年12月16日出願の米国特許出願第12/970,529号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
半導体チップの製造においては、2つ以上の基板を合わせて接合することが必要な場合がある。従来の接合方法によれば、ウェハ等の2つの基板の間に接合剤(bonding material)又は接着剤層(adhesive layer)を施し、その後、接合剤を硬化させる必要がある。硬化の際、接合剤の特性により、第1のウェハ及び第2のウェハを合わせて接合しかつ固定することができる。第1のウェハ及び第2のウェハを接合するために接合剤を使用することにより、比較的安価な形態の接合が可能となるが、このような使用により少なくとも1つの主な欠点がもたらされる。接合剤に空気が取り込まれることが多く、それにより、接合剤に空気のポケットすなわちボイドが形成される。これにより、接着剤の厚みが、それぞれのウェハに沿ったある特定の箇所で変化することになる。ウェハ内に存在する空気のボイドにより、ウェハの一部においては、接合剤が存在しない可能性があるウェハの別の部分と比べて、接着材料が厚くなる。その結果、ウェハの全てのチップにわたる接合強度が均一でなく、ボイドが存在する場所において接合強度が低下する。したがって、さらに、接合剤とウェハとの全体的な接合が弱くなる。
これらの欠点を改善するさまざまな方法が考案されている。しかし、接合を改善することに当てられた全ての労力にも関らず、更なる改善に対する必要は満たされていない。
本発明の一態様によれば、第1のマイクロ電子素子と第2のマイクロ電子素子とを接合する方法が提供される。本方法は、内部に能動回路素子を含む第1の基板と第2の基板とを合わせて押圧するステップを含む。流動性誘電材料を前記それぞれの基板の対向する面の間に設けることができる。前記第1の基板及び前記第2の基板の熱膨張係数は10ppm/℃未満とすることができる。前記対向する面のうちの少なくとも一方は、該面の縁から延びている複数のチャネルを有することができる。それにより、前記対向する面によって定められる平面間の誘電材料の厚みが1ミクロンを超えることとなる。前記誘電材料の少なくとも一部は、前記チャネルのうちの少なくともいくつかに流れ込むことができる。
本発明のこの態様の別の実施の形態では、前記押圧するステップの後に、前記第1の基板及び前記第2の基板を、それらの間にある前記流動性誘電材料とともにチャンバ内に配置するステップと、前記チャンバから空気を排出するステップとを更に含む。これにより、前記流動性誘電材料又は前記チャネルのうちの少なくとも一方にある空気を除去することが可能になる。
本発明のこの態様の別の実施の形態では、前記押圧するステップの前に、第1の基板及び第2の基板を、前記対向する面のうちの少なくとも一方に接触している前記流動性誘電材料とともにチャンバ内に配置することができ、前記チャンバから空気を排出することができる。
本発明のこの態様の別の実施の形態では、前記第1の基板は、前記対向する面から離れているコンタクト支持面を有することができる。
本発明のこの態様の別の実施の形態では、前記第1の基板の前記対向する面はそれ自体のコンタクト支持面である。
本発明のこの態様の別の実施の形態では、前記第2の基板は内部に能動回路素子を有することができる。あるいは、前記第2の基板は、前記チャネルを有する面とは反対側を向いているコンタクト支持面を有することができる。前記複数のチャネルは前記第2の基板のダイシングレーンに配置することができる。
本発明のこの態様の別の実施の形態では、前記押圧するステップの後に、前記複数のチャネルのうちの少なくともいくつかが、部分的にのみ前記流動性誘電材料で満たされる。
本発明のこの態様の別の実施の形態では、前記誘電材料は接着剤を含むことができるか又は前記誘電材料は部分的に硬化した誘電材料を含むことができる。代替的には、前記押圧するステップの後に、前記流動性誘電材料を硬化させることができる。
本発明のこの態様の別の実施の形態では、少なくともいくつかのチャネルが第1の端部及び第2の端部を有し、各々が前記第2の基板の少なくとも1つの縁において露出している。代替的には、前記複数のチャネルのうちの少なくとも2つは交差することができる。
本発明のこの態様の別の実施の形態では、前記マイクロ電子素子は、複数の縁を有する矩形形状とすることができ、少なくともいくつかのチャネルは、前記複数の縁のうちの少なくともいくつかにまで延ばすことができる。
本発明のこの態様の別の実施の形態では、前記マイクロ電子素子は、少なくとも実質的に円形状のウェハであり、少なくともいくつかのチャネルが前記ウェハの縁まで延びている。
本発明の別の態様によれば、インプロセスユニット(in-process unit)は、それぞれの平面を定める対向する面と該平面間の空間を満たす誘電材料とを有する第1のマイクロ電子素子及び第2のマイクロ電子素子を具備することができる。前記対向する面のうちの少なくとも一方は、それぞれの面の縁から延びている複数のチャネルを有することができる。前記誘電材料は、前記平面間の空間における厚みが1ミクロンを超えることができ、かつ前記チャネルの全てを満たすことなく前記チャネルのうちの少なくともいくつかに存在しうる。
本発明のこの態様の別の実施の形態では、前記対向する面からの前記チャネルの深さは少なくとも5ミクロンである。
本発明のこの態様の別の実施の形態では、前記第1の基板は、前記対向する面から離れたコンタクト支持面を有することができる。
本発明のこの態様の別の実施の形態では、前記複数のチャネルは前記第2の基板のダイシングレーンに配置することができる。
本発明のこの態様の別の実施の形態では、前記誘電材料は接着剤を含むことができる。
本発明のこの態様の別の実施の形態では、前記誘電材料は部分的に硬化した誘電材料を含む。
本発明のこの態様の別の実施の形態では、少なくともいくつかのチャネルが第1の端部及び第2の端部を有し、前記チャネルの各々が前記第2の基板の少なくとも1つの縁において露出することができる。
本発明のこの態様の別の実施の形態では、前記チャネルのうちの少なくとも1つは誘電材料を含む。
本発明のこの態様の別の実施の形態では、前記複数のチャネルのうちの少なくとも2つが交差している。
本発明のこの態様の別の実施の形態では、前記第1のマイクロ電子素子及び前記第2のマイクロ電子素子が、複数の縁を有する矩形形状であり、少なくともいくつかのチャネルは、前記複数の縁のうちの少なくともいくつかにまで延びている。
本発明のこの態様の別の実施の形態では、前記マイクロ電子素子は、少なくとも実質的に円形状のウェハであり、少なくともいくつかのチャネルは前記ウェハの縁まで延びている。
本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の一実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 本発明の別の実施形態によるウェハを接合する方法を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 図1(c)及び図2(c)に示す基板の代替実施形態を示す図である。 本発明の別の実施形態による基板を接合する方法を示す図である。 本発明の別の実施形態による基板を接合する方法を示す図である。 本発明の別の実施形態による基板を接合する方法を示す図である。 本発明の別の実施形態による基板を接合する方法を示す図である。 図1(d)の代替実施形態を示す図である。 図1(d)の代替実施形態を示す図である。 図1(d)の代替実施形態を示す図である。 図1(d)の代替実施形態を示す図である。
図1は、本発明の例示的な実施形態による基板を合わせて接合する方法を示している。図1(a)を参照すると、基板及び接合剤102が示されている。この実施形態では、基板を、ダイシングレーン110に沿って取り付けられた複数のチップ101からなるウェハ100とすることができる。例示的には、ウェハは、限定されないもののシリコン、シリコンの合金、他のIV族半導体、III−V族半導体及びII−VI族半導体を含む、少なくとも半導体材料の層を含む多くの入手可能なタイプのウェハのうちの1つである。図1(b)、すなわちウェハ100の上面図に示すように、各チップ101には、半導体デバイス層に半導体デバイス領域108が設けられており、この半導体デバイス領域108は、例えばチップの半導体材料に一体的に形成された1つ以上の能動デバイス又は受動デバイスを有する。このようなデバイスの例として、限定はされないが、SAWデバイス、MEMSデバイス、VCO等のマイクロ電子デバイス又は微小電気機械デバイスと、電気光学デバイスとが挙げられる。各チップ101のデバイス領域108は、配線(図示せず)により、各チップ101の能動面104のボンドパッド領域に配置されたボンドパッド106に電気的に接続されている。いくつかのタイプのチップでは、ボンドパッド108は、表面において露出しているはんだ濡れ性(solder-wettable)領域を有している。
再び図1(a)を参照すると、第1のウェハ100の能動面104に、接合剤102の層を設けることができる。接合剤102を、2つの基板の接合をもたらすことのできる任意のタイプの材料とすることができる。例えば、接着材料、誘電材料等を使用することができる。一実施形態では、エポキシ樹脂といった高分子材料等の接着材料を使用することができる。
次に図1(c)及び図1(d)を参照すると、表面114(図1(d))と裏面116(図1(d))とを有する第2のウェハ112が示されている。この実施形態では、第2のウェハ112は、その上に能動デバイスがない丸いブランクウェハである。図示しているように、第2のウェハ112の表面114にチャネル118が設けられているが、チャネル118を、代替的には、第2のウェハ112の表面114と裏面116との一方又は両方に設けることができる。チャネルは、特にレーザエッチング、ウェットエッチング、サンドブラスト加工、のこ引き(sawing)又は機械的フライス加工等による任意の既知の方法を用いて基板に形成することができる。
再び図1(c)及び図1(d)を参照すると、本実施形態として示すように、チャネル118は、第2のウェハ112の表面114上に延びている丸みを帯びた断面(profile)とすることができる。チャネル118はまた、第1の端部118Aと第2の端部118Bとを有することもでき、端部118A、118Bの各々は第2のウェハ112の縁120に隣接している。チャネルを、第2のウェハ112のソーレーン(saw lane)に位置合せすることができ、チャネルは、ウェハの表面114からその最下点まで測定した際に少なくとも5ミクロンの深さX(図1(d))を有することができる。チャネル118の各々を、均一に成形及び離間することができる。チャネル118は、さまざまな形状、サイズ及び/又は設計のうちの任意の1つをとることができることが理解されるべきである。例えば、チャネル118を、ウェハの1つ以上の面にわたって分散させることができ、互いに均一に離間する必要はない。
第1のウェハ100及び第2のウェハ112が用意されると、それらを、図1(e)に示すように互いに位置合せすることができる。第2のウェハ112を、第1のウェハ100及び接合剤102の上に重なるように配置することができる。第2のウェハ112の表面114は、接合剤102の上面122及び第1のウェハ100のコンタクト支持面104と向かい合うようにすることができる。一実施形態では、第1のウェハ100及び第2のウェハ112は、熱膨張係数が10ppm/℃未満である。これは、接合剤102が硬化した後の、第1のウェハ100と第2のウェハ112との間のいかなる反り又は不整合性をも低減するのに役立つ。
次に図1(f)を参照すると、接合剤102が流れるようにするために接合剤102の温度を上昇させることができる。接合剤102は流動性を有する一方で、第1のウェハ100及び第2のウェハ112を互いに接合できるように、矢印A1及びA2に示す方向に沿ってともに押圧することもできる。他の実施形態では、力を一度にウェハの一方のみに加えることができることが理解されるべきである。例えば、第1のウェハ100にのみ力を加えることができ、第2のウェハ112は、押圧中に移動しないか、又は移動が防止されることになる。あるいは、第2のウェハ112にのみ力を加えることができ、第1のウェハ100は、押圧中に移動しないか、又は移動が防止されることになる。同様に、力を第1のウェハ100に加え、その後、第2のウェハ112に加えることができるが、両方に同時に加えることはできない。
第1のウェハ100及び第2のウェハ112を合わせて押圧すると、接合剤102の一部がチャネル118内に流れ込み始める可能性がある。チャネル118は、接合剤102のいかなる過剰な空気又はボイドも逃げ、かつ接合剤102が流れるような通路を提供する。図示しているように、本実施形態では、チャネル118を用いて、過剰な空気及び接合剤を収容することができるため、接合剤102がチャネル118の全体の体積を満たす可能性は低い。内部に接合剤がないいくつかのチャネル118A、118Dが存在する可能性があり、他のチャネル118B、118E、118Fは部分的にチャネルが満たされる。1つ以上のチャネル118Cに関して、他のチャネル118B、118E、118Fよりも接合剤102が少ない可能性もある。チャネル118の各々が、第2のウェハ112の縁120から延びている少なくとも1つの端部を有していることにより、接合剤内に取り込まれた過剰な空気は、第1のウェハ100及び第2のウェハ112の外縁に流れ込み、第1のウェハ100と第2のウェハ112とのボイドフリーな接合をもたらしうる。第1のウェハ100及び第2のウェハ112を合わせて押圧した後、接合剤は、ファンデルワールス力以外の接合力が優勢となる厚みを有することができる。一例では、これを、接合剤が1ミクロンを超える厚みとなることを確実にすることによって達成することができる。
本実施形態では、チャネルは、接合剤102の上面122の上に重なることができるが、接合剤の底面124には重ならない可能性があることが理解されるべきである。これは、接合剤102の底面124に隣接してチャネルを設けると、単に、チャネル118の容積全体が接合剤で充填されることになるためである。この場合、チャネル118がその意図した目的で作用すること、すなわち接合剤に取り込まれた過剰な空気を逃がすための通路を提供することが妨げられる。
チャネル118を設けるステップを含む接合プロセス全体が、システム内の過剰な空気によりもたらされる可能性のある接合剤102のボイドを低減するのに役立つ。それはまた、第2のウェハ112の表面114と接合剤102の上面122との間と、接合剤の底面124と第1のウェハ100のコンタクト支持面104との間とに、より平面状の接触面を提供するのにも役立つ。接合剤102に取り込まれる可能性があるいかなる過剰な空気も、ここでチャネル118内に押し込まれ、接合剤及びシステム全体から排出することができる。
次に図1(g)を参照すると、過剰な空気が押圧ステップ中に排出されると、接合剤が硬化しうる。その後、ウェハは、個々のチップデバイスに切断される用意ができる。一実施形態では、ウェハを、チャネル118及びダイシングレーン110に沿って切断することができ、それにより、ダイシングレーン110に沿った切断プロセスにより全てのチャネル118が除去される。
次に図2に、本発明の代替的な実施形態を示している。図2において、かつ本明細書を通して、同様の参照符号を用いて同様の要素を特定していることを理解されたい。図示しているように、図2(a)〜図2(d)に示すステップは、図1(a)〜図1(d)を参照して説明したステップ及び構造と同一である。図2(a)及び図2(b)に示すように、接合剤202は、ダイシングレーン210に沿って取り付けられた複数のチップ201から構成された第1のウェハ200の上を覆っている。各チップ201は、内部にコンタクトパッド206及び能動デバイス208を有していてもよい。チャネル218(図2(c)及び図2(d))を有する第2のウェハ212も示している。
次にステップ2(e)を参照すると、第1のウェハ200と第2のウェハ212とを接合する代替的な方法によれば、第1のウェハ200及び第2のウェハ212を位置合せすることができる。本実施形態では、スペーサ209が第1のウェハ200及び第2のウェハ212を分離している。図示しているように、第2のウェハ212の底面は、スペーサ209の上面211と向かい合っている。スペーサ209の底面208は、第1のウェハ200の能動面204と向かい合っている。その後、図2(f)に示していように、真空チャンバ226内に、事前に位置合せされた第1のウェハ200及び第2のウェハ212を配置することができる。次に図2(g)を参照すると、チャンバから空気又はガスを排出することができ、スペーサ292を除去することができる。矢印A1又はA2によって示す方向に沿って、第1のウェハ200及び第2のウェハ212に力を加えることができる。図2(h)を参照すると、上述したように、いかなる過剰な空気及び材料もチャネル内にかつチャネルを通じて流れ、第1のウェハ200及び第2のウェハ212上において、場所によって接合剤の厚みが変わってしまう原因となる接合剤のいかなるボイドの存在もなくすのに役立つ。真空を使用し続けることで、チャネルを通って排出されたいかなる過剰な空気も除去することができる。
代替的な実施形態では、第1のウェハ200及び第2のウェハ212を、任意の時点で真空チャンバ内に配置することができることを理解されたい。例えば、第1のウェハ200及び第2のウェハ212を、合わせて押圧する前に又は押圧した後に真空チャンバ226内に配置することができる。さらに、真空チャンバ226を、第1のウェハ200及び第2のウェハ212を合わせて押圧する前か、押圧している間か、押圧した後かに動作可能とすることができる。
第1のウェハ200及び第2のウェハ212が合わせて接合されると、それらを硬化させ、その後、図2(i)に示すように個々のマイクロ電子デバイス228A、228B、228C、228Dに切断することができる。この例では、チャネル218A、218C、218Eといったいくつかのみが除去され、その他のチャネル218B、218D、218Fは、マイクロ電子デバイス228B、228C及び228Dの一部として残ることになる。
本明細書にて示しているように、チャネル118(図1(c))及びチャネル218(図2(c)は、2つ以上のウェハ間のボイドフリーな接合を実現するのに役立つために重要な役割を果たす。本発明によれば、チャネル118の様々な形状、サイズ及びパターンを利用することができる。チャネルを、広く、狭く、又は可変とすることができる。チャネルは、ウェハのある縁から反対側の縁まで直線状に延びるか、又は単にウェハのある縁のみから延びるものとすることができる。必須ではないものの、過剰な空気及び材料が第1のウェハと第2のウェハとの組合せから出て行くことができるように、チャネルの少なくとも一端がウェハの外縁に隣接していることが望ましい。
図3〜図10は、ウェハ上のチャネルの形状及び設計のさまざまな実施形態の小さなサンプリングを提供するものである。まず図3を参照すると、ウェハ300が示されており、そこでは、チャネル318は、ウェハ300の表面314を横切るように水平(x軸)方向及び垂直(y軸)方向の両方に均一に延びている。チャネルの配置により、過剰な空気及び流体が通過する複数の通路がもたらされる。
図4にはウェハ400を示している。この実施形態では、2つのチャネル418A、418Bのみが設けられており、それらの各々は、ウェハ400の中心を通って延びており、ウェハ400の直径となっている。同様に、図5には、3つのチャネル518A、518B、518Cが中心を通って延びている別のウェハ500を示している。当然ながら、任意の数のチャネルを用いることができることを理解されたい。
図6には、代替的なウェハ600を示している。本実施形態では、ウェハ600は、正方形の形状であり、4つの縁、すなわち第1の縁602と第2の縁604と第3の縁606と第4の縁608とを有している。複数のチャネル618が、ウェハのある縁から反対側の縁まで水平(x方向)にかつ垂直(y方向)に延びている。例えば、チャネル618Aは、第2の縁604から反対側にある第4の縁608まで垂直方向に延びている。チャネル618Bは、第3の縁606から反対側にある第1の縁602まで延びている。
図7には、別の代替的なウェハ700を示している。これまでの実施形態とは対照的に、チャネル718は、1つの縁のみが、ウェハ700の外縁720まで延びている。例えば、チャネル718Aは、ウェハ700の外縁720に沿って第1の箇所750において位置合せされている第1の外縁717を有している。チャネル718はまた、ウェハ700の内部のある箇所に第2の内縁719も有している。したがって、チャネル718は、ウェハの外縁720の第1の箇所からウェハの外縁720に沿った第2の箇所まで延びているわけではない。
図8を参照すると、代替的なウェハ800を示しており、そこでは、チャネル818が、ウェハ800の中心部870からウェハ800の縁820まで半径方向外側に延びている。チャネル818を、ウェハ800の中心部870から外縁820まで直線状に延びていないような形状とすることができる。
図9を参照すると、代替的なウェハ900は、放射状チャネル918Bとウェハ900の中心部からウェハ900の縁920まで延びているチャネル918Aとの両方の使用を示したものである。チャネル918A、918Bの配置により、チャネル918A、918B内において空気及びあらゆる接合剤のより大きな移動が可能となる。
次に図10を参照すると、この実施形態では、単一のチャネル1018のみを用いている。チャネル1018は、ウェハ1000の中心を通って延びているわけではなく、ウェハの縁1020の第1の箇所1070から縁1020の第2の箇所1072までしか延びていない弦となっている。
ここで説明した接合の方法は、2つ以上のウェハを接合するのに適用可能であることを理解されたい。図11を参照すると、接合する前のマイクロ電子ユニット1130(図11(a))を示している。マイクロ電子ユニット1130は、第1のウェハ1100と、第2のウェハ1112と、第1のウェハ1100と第2のウェハ1112との間に挿入された第1の接合剤1102とを有している。第2のウェハ1112は表面1114及び裏面1116を有している。
これまでの実施形態とは対照的に、第2のウェハ1112はブランクウェハではなく、代わりに、内部に、裏面1116から離れる方向に延びているコンタクト1106と能動デバイス1108とを有している。図11(b)を参照すると、この実施形態では、第3のウェハ1280をその表面1214を横切るようにチャネル1218が延びているブランクウェハとすることができる。その後、図11(c)に示すように、ユニット1130の上に第3のウェハ1280を配置することができる。第2のウェハ1112の裏面1116に、第2の接合剤1202を堆積させるか又は設けることができる。その後、第2の接合剤1202の上面1222の上に第3のウェハ1280を配置することができる。先行する実施形態のように、最も外側にあるウェハを合わせて押圧することができる。ここで、力を、第3のウェハ1280に対して矢印A1の方向に加えることができる。第1のウェハ1100に対して矢印A2の方向に沿って同様の力を加えることができる。第1のウェハ1100、第2のウェハ1112及び第3のウェハ1280の押圧により、第1の接合剤1102及び第2の接合剤1202内の過剰な空気がチャネル1118及び1218内に押し込まれる。オプショナルではあるが、上述したように、過剰な空気を真空により除去することができる。
図11(d)を参照すると、先行する実施形態のように、その後、第1のウェハ1100、第2のウェハ1112及び第3のウェハ1280を個々のデバイスに切断することができる。
図12〜図13の代替的な実施形態を参照すると、ウェハ自体の中にチャネルを形成するのとは対照的に、ウェハの上にチャネルを形成する代替的方法が示されている。これらの例では、ウェハの上に別個の表面層を堆積させることができ、それは、すでにチャネルを有しているか、又はそこからチャネルを形成することができる。図12に示した例では、第2のウェハ12’の上に連続した表面層1200(図12(a))を堆積させることができる。表面層1200からチャネル1218(図12(b))を選択的に形成することができる。図13に示した別の例では、ウェハ12’’(図13(a))が示されている。スクリーン印刷、リソグラフィ、ディスペンシング等を用いて、ウェハ12’’の上に事前に形成されたチャネル1318(図13(b))を設けることができる。
本発明は特定の実施形態を参照しながら本明細書において説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示しているに過ぎないことを理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。

Claims (27)

  1. 内部に能動回路素子を有する第1の基板と第2の基板とを、前記各基板の対向する面の間にある流動性誘電材料とともに押圧するステップであって、前記第1の基板及び前記第2の基板の各々の熱膨張係数が10ppm/℃未満であり、前記対向する面の少なくとも一方は、該面の縁から延びている複数のチャネルを有し、それにより、前記対向する面によって定められる平面間の前記誘電材料の厚みが1ミクロンを超え、前記誘電材料の少なくとも一部が前記チャネルのうちの少なくともいくつかに流れ込むこととなる、ステップを含む、第1のマイクロ電子素子と第2のマイクロ電子素子とを接合する方法。
  2. 前記押圧するステップの後に、
    前記第1の基板と前記第2の基板とを、それらの間にある前記流動性誘電材料とともにチャンバ内に配置するステップと、
    前記流動性誘電材料と前記チャネルとの少なくとも一方にある空気を除去するために前記チャンバから空気を排出するステップと
    を更に含む請求項1に記載の接合する方法。
  3. 前記押圧するステップの前に、
    前記第1の基板と前記第2の基板とを、前記対向する面の少なくとも一方に接触している前記流動性誘電材料とともにチャンバ内に配置するステップと、
    前記チャンバから空気を排出するステップと
    を更に含む請求項1に記載の接合する方法。
  4. 前記第1の基板が、前記対向する面から離れたコンタクト支持面を有するものである、請求項1に記載の方法。
  5. 前記第1の基板の前記対向する面がそれ自体のコンタクト支持面である、請求項1に記載の方法。
  6. 前記第2の基板が内部に能動回路素子を有するものである、請求項1に記載の方法。
  7. 前記第2の基板が、前記チャネルを有する面とは反対側を向いているコンタクト支持面を有するものである、請求項6に記載の方法。
  8. 前記複数のチャネルが前記第2の基板のダイシングレーンに配置される、請求項6に記載の方法。
  9. 前記押圧するステップの後に、前記複数のチャネルの少なくともいくつかが、部分的にのみ前記流動性誘電材料により満たされる、請求項1に記載の方法。
  10. 前記誘電材料が接着剤を含むものである、請求項1に記載の方法。
  11. 前記誘電材料が部分的に硬化した誘電材料を含むものである、請求項1に記載の方法。
  12. 前記押圧するステップの後に、前記流動性誘電材料を硬化させるステップを更に含む請求項11に記載の方法。
  13. 少なくともいくつかのチャネルが第1の端部及び第2の端部を有し、各々が前記第2の基板の少なくとも1つの縁において露出している、請求項1に記載の方法。
  14. 前記複数のチャネルのうちの少なくとも2つが交差している、請求項13に記載の方法。
  15. 前記マイクロ電子素子が複数の縁を有する矩形形状であり、少なくともいくつかのチャネルが前記複数の縁のうちの少なくともいくつかにまで延びている、請求項1に記載の方法。
  16. 前記マイクロ電子素子が、少なくとも実質的に円形状のウェハであり、少なくともいくつかのチャネルが前記ウェハの縁まで延びている、請求項1に記載の方法。
  17. 各平面を定める対向する面と該平面間の空間を満たす誘電材料とを有する第1のマイクロ電子素子及び第2のマイクロ電子素子であって、前記対向する面のうちの少なくとも一方は、該面の縁から延びている複数のチャネルを有し、前記誘電材料は、前記平面間の空間における厚みが1ミクロンを超え、かつ前記チャネルの全てを満たすことなく前記チャネルのうちの少なくともいくつかに存在する、第1のマイクロ電子素子及び第2のマイクロ電子素子を備えたインプロセスユニット。
  18. 前記チャネルにおける前記対向する面からの深さが少なくとも5ミクロンである、請求項17に記載のインプロセスユニット。
  19. 前記第1の基板が、前記対向する面から離れたコンタクト支持面を有している、請求項17に記載のインプロセスユニット。
  20. 前記複数のチャネルが前記第2の基板のダイシングレーンに設けられている、請求項17に記載のインプロセスユニット。
  21. 前記誘電材料が接着剤を含むものである、請求項17に記載のインプロセスユニット。
  22. 前記誘電材料が部分的に硬化した誘電材料を含むものである、請求項17に記載のインプロセスユニット。
  23. 少なくともいくつかのチャネルが第1の端部及び第2の端部を有し、前記チャネルの各々が前記第2の基板の少なくとも1つの縁において露出している、請求項17に記載のインプロセスユニット。
  24. 前記チャネルのうちの少なくとも1つが誘電材料を含むものである、請求項17に記載のインプロセスユニット。
  25. 前記複数のチャネルのうちの少なくとも2つが交差している、請求項17に記載のインプロセスユニット。
  26. 前記第1のマイクロ電子素子及び前記第2のマイクロ電子素子が、複数の縁を有する矩形形状であり、少なくともいくつかのチャネルが、前記複数の縁のうちの少なくともいくつかにまで延びている、請求項17に記載のインプロセスユニット。
  27. 前記マイクロ電子素子が、少なくとも実質的に円形状のウェハであり、少なくともいくつかのチャネルが前記ウェハの縁まで延びている、請求項17に記載のインプロセスユニット。
JP2013544739A 2010-12-16 2011-12-14 チャネルを用いたボイドフリーウェハ接合 Pending JP2014504014A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/970,529 US8652935B2 (en) 2010-12-16 2010-12-16 Void-free wafer bonding using channels
US12/970,529 2010-12-16
PCT/US2011/064884 WO2012082881A2 (en) 2010-12-16 2011-12-14 Void-free wafer bonding using channels

Publications (1)

Publication Number Publication Date
JP2014504014A true JP2014504014A (ja) 2014-02-13

Family

ID=45446231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013544739A Pending JP2014504014A (ja) 2010-12-16 2011-12-14 チャネルを用いたボイドフリーウェハ接合

Country Status (7)

Country Link
US (1) US8652935B2 (ja)
EP (1) EP2652782A2 (ja)
JP (1) JP2014504014A (ja)
KR (1) KR20140031183A (ja)
CN (1) CN103370783B (ja)
TW (1) TWI479633B (ja)
WO (1) WO2012082881A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501641A (ja) * 2018-09-25 2022-01-06 レイセオン カンパニー 光学材料を結合するロバストな方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
CN106847717B (zh) * 2015-12-04 2020-01-31 上海新微技术研发中心有限公司 一种共晶键合方法和半导体器件
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
US11270963B2 (en) 2020-01-14 2022-03-08 Sandisk Technologies Llc Bonding pads including interfacial electromigration barrier layers and methods of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP2003100943A (ja) * 2001-09-26 2003-04-04 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及びその半導体装置
JP2008153326A (ja) * 2006-12-15 2008-07-03 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JP3556503B2 (ja) 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
JP4361658B2 (ja) 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
KR100909336B1 (ko) 2001-11-07 2009-07-24 제말토 에스에이 조립체들을 제조하기 위한 방법
US6806118B2 (en) * 2002-02-07 2004-10-19 Fujitsu Limited Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6649445B1 (en) 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7705441B2 (en) 2007-03-06 2010-04-27 Infineon Technologies Ag Semiconductor module
US7838336B2 (en) 2007-09-24 2010-11-23 International Business Machines Corporation Method and structure for dispensing chip underfill through an opening in the chip
US8426959B2 (en) 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2015003326A (ja) * 2013-06-19 2015-01-08 株式会社ショーワ 緩衝装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP2003100943A (ja) * 2001-09-26 2003-04-04 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及びその半導体装置
JP2008153326A (ja) * 2006-12-15 2008-07-03 Elpida Memory Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501641A (ja) * 2018-09-25 2022-01-06 レイセオン カンパニー 光学材料を結合するロバストな方法

Also Published As

Publication number Publication date
TWI479633B (zh) 2015-04-01
US8652935B2 (en) 2014-02-18
US20120153426A1 (en) 2012-06-21
CN103370783B (zh) 2016-02-03
CN103370783A (zh) 2013-10-23
KR20140031183A (ko) 2014-03-12
WO2012082881A3 (en) 2012-08-23
WO2012082881A2 (en) 2012-06-21
TW201241986A (en) 2012-10-16
EP2652782A2 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
US9812406B2 (en) Microelectronic assemblies with cavities, and methods of fabrication
KR102275890B1 (ko) 보강 프레임을 가진 집적 회로 조립체 및 제조 방법
US8816495B2 (en) Structures and formation methods of packages with heat sinks
US8053336B2 (en) Method for reducing chip warpage
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
JP2014504014A (ja) チャネルを用いたボイドフリーウェハ接合
US8759150B2 (en) Approach for bonding dies onto interposers
US20170040237A1 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
US11823913B2 (en) Method of manufacturing an electronic device and electronic device manufactured thereby
TW201608646A (zh) 2d及3d ic封裝之整合中介層方法
JP2014523141A (ja) ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ
CN110491853B (zh) 一种硅基三维扇出集成封装方法及结构
CN103681618A (zh) 具有通孔的功能性玻璃处理晶片
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP2011109104A (ja) 電子部品を封入する方法
US8546190B2 (en) Method for positioning chips during the production of a reconstituted wafer
CN112635415A (zh) 一种用于三维封装系统散热的装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160621