CN106847717B - 一种共晶键合方法和半导体器件 - Google Patents

一种共晶键合方法和半导体器件 Download PDF

Info

Publication number
CN106847717B
CN106847717B CN201510885153.3A CN201510885153A CN106847717B CN 106847717 B CN106847717 B CN 106847717B CN 201510885153 A CN201510885153 A CN 201510885153A CN 106847717 B CN106847717 B CN 106847717B
Authority
CN
China
Prior art keywords
substrate
bonding material
material pattern
eutectic
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510885153.3A
Other languages
English (en)
Other versions
CN106847717A (zh
Inventor
邱鹏
张挺
顾佳烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201510885153.3A priority Critical patent/CN106847717B/zh
Publication of CN106847717A publication Critical patent/CN106847717A/zh
Application granted granted Critical
Publication of CN106847717B publication Critical patent/CN106847717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本申请提供一种共晶键合方法，该方法包括：在第一基片表面形成第一键合材料图形；在第二基片表面形成第二键合材料图形；在所述第二键合材料图形中形成朝向所述第二基片表面凹陷的下凹陷部；将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合。根据本申请，在基片键合材料图形中形成凹陷部，以容纳共晶键合过程中形成的部分共晶材料的合金，由此，减少或消除溢流物。

Description

一种共晶键合方法和半导体器件
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种键合方法和半导体器件。
背景技术
微机电系统(Micro-Electronic-Mechanical-System，MEMS)封装技术是MEMS研究领域中的一个重要研究方向，一方面封装可使MEMS产品避免受到灰尘、潮气等对可动结构的影响，另一方面通过真空或气密封装还可改变MEMS产品内部阻尼情况，提高产品的性能。
晶圆级封装技术是实现MEMS产品高性能、低成本和批量化的主要解决途径，晶圆级封装可以采用晶圆级键和技术来实现，例如，在MEMS器件(Device)片上加装盖(Cap)片并对二者进行键合来完成封装，因此具有批量的优点，并且可降低封装成本。
在晶圆级键合技术中，共晶键合又是其中重要的一类。共晶键合不仅可以提供很好的密封性，而且可以进行引线互联，越来越多的应用于MEMS工艺中。
在预定温度和压力下，不同金属通过将表面接触，形成相对低温熔融状的合金，冷却后形成固体密封的方法叫做共晶键合。图1(a)是共晶键合前的基片结构示意图，图1(b)是共晶键合后的基片结构示意图。如图1(a)所示，在共晶键合前，在第一基片1a和第二基片2a的表面分别形成第一键合材料图形11a和第二键合材料图形21a。如图1(b)所示，在共晶键合完成后，一键合材料图形11a和第二键合材料图形21a之间形成了由第一键合材料和第二键合材料形成的共晶材料层3a，同时，由于压力和重力的作用，在共晶键合中，熔融状的液体合金常常从第一键合材料图形和第二键合材料图形所处的区域溢流到芯片各处，冷却后形成溢流物4a，该溢流物4a容易产生漏电等现象，从而影响芯片的可靠性。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请提供一种共晶键合方法和半导体器件，在该共晶键合方法中，在基片键合材料图形中形成凹陷部，以容纳共晶键合过程中形成的部分共晶材料的合金，防止其溢流到键合材料图形所处的区域之外，由此，减少或消除溢流物。
根据本申请实施例的一个方面，提供一种共晶键合方法，该方法包括：
在第一基片表面形成第一键合材料图形；
在第二基片表面形成第二键合材料图形；
在所述第二键合材料图形中形成朝向所述第二基片表面凹陷的下凹陷部；
将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合。
根据本申请实施例的另一个方面，其中，在按压所述第一基片和所述第二基片的步骤中，所述第二基片位于所述第一基片的下方。
根据本申请实施例的另一个方面，其中，所述第一基片表面具有第一电路图形，所述第一电路图形相对于所述第一键合材料图形，靠近所述第一基片的中心；和/或
所述第二基片表面具有第二电路图形，所述第二电路图形相对于所述第二键合材料图形，靠近所述第二基片的中心。
根据本申请实施例的另一个方面，其中，所述下凹陷部的凹陷深度小于或等于所述第二键合材料图形的厚度。
根据本申请实施例的另一个方面，其中，所述下凹陷部的平行于所述第一基片表面的截面形状为圆型、多边形、或由直线段和/或曲线段组成的其他形状。
根据本申请实施例的另一个方面，其中，所述共晶键合方法还包括：
在按压所述第一基片和所述第二基片的步骤之前，在所述第一键合材料图形中形成朝向所述第一基片表面凹陷的上凹陷部。
根据本申请实施例的另一个方面，其中，所述下凹陷部的横向面积与所述第二键合材料图形的横向面积的比例为1：100～1：2。
根据本申请实施例的另一个方面，提供一种半导体器件，该半导体器件包括：
第一基片，其表面形成有第一键合材料图形；
第二基片，其表面形成有第二键合材料图形，其中，该第二键合材料图形中形成有朝向所述第二基片表面凹陷的下凹陷部；以及
共晶材料层，其是由第一键合材料和第二键合材料组成的合金，其中，所述共晶材料层包括位于所述第一键合材料图形和第二键合材料图形之间的第一部分，和填充于所述下凹陷部中的第二部分。
根据本申请实施例的另一个方面，其中，该半导体器件还包括：所述第一键合材料图形中形成有朝向所述第一基片表面凹陷的上凹陷部，并且，所述共晶材料层还包括填充于所述上凹陷部中的第三部分。
本申请的有益效果在于：在基片键合材料图形中形成凹陷部，以容纳共晶键合过程中形成的部分共晶材料的合金，防止其溢流到键合材料图形所处的区域之外，由此，减少或消除溢流物。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1(a)是现有技术中共晶键合前的基片结构示意图；
图1(b)是现有技术中共晶键合后的基片结构示意图；
图2是本申请实施例的共晶键合方法的工艺流程示意图。
图3(a)是本实施例中共晶键合前的基片结构示意图；
图3(b)是本实施例中第二键合材料图形的俯视图；
图3(c)是本实施例中共晶键合后的基片结构示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请中，第一基片和第二基片的可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等；并且，该晶圆可以是没有进行过半导体工艺处理的晶圆，也可以是已经进行过处理的晶圆，例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆，本申请对此并不限制。
在本申请中，为了说明方便，将第二基片的设置有第二键合材料图形的面称为“上表面”，将第二基片的与该“上表面”相对的面称为“下表面”，由此，“上”方向是指从“上表面”指向“下表面”的方向，“下”方向与“上”方向相反；并且，将与该“上表面”平行的方向称为“横向”，将与该“上表面”垂直的方向称为纵向。在本申请中，“上”和“下”的设定是相对而言，仅是为了说明方便，并不代表第二基片在制造和使用时的方位。
实施例1
本申请实施例1提供一种共晶键合方法，用于使第一基片与第二基片键合为一体。
图2是本申请实施例中共晶键合方法的一个流程示意图，如图2所示，该共晶键合方法包括：
S101、在第一基片表面形成第一键合材料图形；
S102、在第二基片表面形成第二键合材料图形；
S103、在所述第二键合材料图形中形成朝向所述第二基片表面凹陷的下凹陷部；
S104、将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合。
根据本实施例，通过在基片键合材料图形中形成凹陷部，以容纳共晶键合过程中形成的部分共晶材料的合金，防止其溢流到键合材料图形所处的区域之外，由此，减少或消除溢流物。
在本实施例中，在按压第一基片和第二基片的步骤(即，S104)中，该第二基片可以位于第一基片的下方，使得第二基片的下凹陷部向上方开口，由此，在键合的过程中，液态的共晶材料的合金能够在重力作用下流入下凹陷部中，从而抑制液态的共晶材料的合金溢流到键合材料图形的区域之外，减少或消除溢流物。
当然，在本实施例中，也可以将具有下凹陷部的第二基片置于第一基片的上方，并进行步骤S104的按压操作，在这种情况下，第二基片的下凹陷部向下方开口，部分液态的共晶材料的合金能够在按压力的作用下，被压入到该下凹陷部中，也能够抑制液态的共晶材料的合金溢流到键合材料图形的区域之外。
在本实施例中，不仅可以在第二键合图形材料上设置下凹陷部，也可以在步骤S104之前，在第一键合材料上设置朝向第一基片的表面凹陷的上凹陷部，由此，在S104的键合过程中，液态的共晶材料能够被下凹陷部和上凹陷部容纳，进一步减少或消除溢流物。
在本实施例中，下凹陷部的凹陷深度可以小于或等于第二键合材料图形的厚度，并且，在具有上凹陷部的情况下，上凹陷部的凹陷深度可以小于或等于第一键合材料图形的厚度。
在本实施例中，下凹陷部的平行于第一基片表面的截面形状可以是由直线段和/或曲线段组成的任意形状，比如，可以是圆型、多边形、或由直线段和/或曲线段组成的其他形状。
在本实施例中，可以综合考虑防溢流的效果和键合强度等因素，来设置下凹陷部和/或上凹陷部的横向面积，例如，如果凹陷部的横向面积过小，对共晶材料的容纳能力有限，无法达到良好的抑制溢流物的效果，如果凹陷部的横向面积过大，可能会使第二材料图形和/或第一材料图形的强度降低，从而影响键合强度。例如，下凹陷部的横向面积与第二键合材料图形的横向面积的比例和/或上凹陷部的横向面积与第一键合材料图形的横向面积的比例可以是1：100～1：2。
在本申请实施例中，该第一基片可以是形成有电路图形的器件片，该电路图形例如可以是微机电器件，其位置可以比第一键合材料图形更靠近第一基片的中心，并且该第二基片可以是盖片；但本实施例并不限于此，第二基片可以是形成有电路图形的器件片，其位置可以比第二键合材料图形更靠近第二基片的中心，并且该第一基片可以是盖片；或者，第一基片和第二基片上都可以形成有电路图形。
在本实施例中，该第一键合材料和第二键合材料可以是共晶键合中常用的金属层，例如可以是铝、金或铜等，本实施例对此不作特别的限制。
在本实施例中，步骤S101、S102以及步骤S104的具体实施方式可以参考现有技术。在步骤S103中，可以采用本领域常用的光刻和刻蚀的方法来形成凹陷部。
在本实施例中，共晶键合完成后，能够形成如下的半导体器件，该半导体器件包括：第一基片，其表面形成有第一键合材料图形；第二基片，其表面形成有第二键合材料图形，其中，该第二键合材料图形中形成有朝向所述第二基片表面凹陷的下凹陷部；共晶材料层，其是由第一键合材料和第二键合材料组成的合金，其中，共晶材料层包括位于所述第一键合材料图形和第二键合材料图形之间的第一部分，和填充于下凹陷部中的第二部分。
此外，该半导体器件还可以具有形成于第一键合材料图形中的上凹陷部，并且，该共晶材料层还可以包括填充于上凹陷部中的第三部分。
根据本实施例，通过在基片键合材料图形中形成凹陷部，以容纳共晶键合过程中形成的部分共晶材料的合金，防止其溢流到键合材料图形所处的区域之外，由此，减少或消除溢流物。
下面结合具体实施方式来说明实施例的共晶键合方法。
图3(a)是共晶键合前的基片结构示意图，图3(b)是第二键合材料图形的俯视图，图3(c)是共晶键合后的基片结构示意图。
如图3(a)所示，在共晶键合前，在第一基片1和第二基片2的表面分别形成第一键合材料图形11和第二键合材料图形21，并且在第二键合材料图形21中形成下凹陷部211。
如图3(b)所示，在第二键合材料图形中可以设置多个下凹陷部211，该多个下凹陷部可以被设置为二位阵列状排列，每个下凹陷部211的截面例如可以是正方形。
如图3(c)所示，在共晶键合完成后，形成了共晶材料层，该共晶材料层具有位于第一键合材料图形和第二键合材料图形之间的第一部分31，和填充于下凹陷部211中的第二部分32，由此，形成的溢流物4的数量被减少甚至被消除。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (8)

1.一种共晶键合方法，其特征在于，该方法包括：
在第一基片表面形成第一键合材料图形；
在第二基片表面形成第二键合材料图形；
在所述第二键合材料图形中形成朝向所述第二基片表面凹陷的下凹陷部，所述下凹陷部在平行于所述第二基片表面的方向上与所述第二键合材料图形的外部不连通；
将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合,
其中，
在按压所述第一基片和所述第二基片的步骤中，所述第二基片位于所述第一基片的下方。
2.根据权利要求1所述的共晶键合方法，其特征在于，
所述第一基片表面具有第一电路图形，所述第一电路图形相对于所述第一键合材料图形，靠近所述第一基片的中心；和/或
所述第二基片表面具有第二电路图形，所述第二电路图形相对于所述第二键合材料图形，靠近所述第二基片的中心。
3.根据权利要求1所述的共晶键合方法，其特征在于，
所述下凹陷部的凹陷深度小于或等于所述第二键合材料图形的厚度。
4.根据权利要求1所述的共晶键合方法，其特征在于，
所述下凹陷部的平行于所述第一基片表面的截面形状为圆型、多边形、或由直线段和/或曲线段组成的其他形状。
5.根据权利要求1所述的共晶键合方法，其特征在于，所述共晶键合方法还包括：
在按压所述第一基片和所述第二基片的步骤之前，在所述第一键合材料图形中形成朝向所述第一基片表面凹陷的上凹陷部。
6.根据权利要求1所述的共晶键合方法，其特征在于，
所述下凹陷部的横向面积与所述第二键合材料图形的横向面积的比例为1：100～1：2。
7.一种半导体器件，其特征在于，该半导体器件包括：
第一基片，其表面形成有第一键合材料图形；
第二基片，其表面形成有第二键合材料图形，其中，该第二键合材料图形中形成有朝向所述第二基片表面凹陷的下凹陷部，所述下凹陷部在平行于所述第二基片表面的方向上与所述第二键合材料图形的外部不连通；以及
共晶材料层，其是由第一键合材料和第二键合材料组成的合金，其中，所述共晶材料层包括位于所述第一键合材料图形和第二键合材料图形之间的第一部分，和填充于所述下凹陷部中的第二部分。
8.如权利要求7所述的半导体器件，其特征在于，该半导体器件还包括：
所述第一键合材料图形中形成有朝向所述第一基片表面凹陷的上凹陷部，并且，所述共晶材料层还包括填充于所述上凹陷部中的第三部分。
CN201510885153.3A 2015-12-04 2015-12-04 一种共晶键合方法和半导体器件 Active CN106847717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510885153.3A CN106847717B (zh) 2015-12-04 2015-12-04 一种共晶键合方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510885153.3A CN106847717B (zh) 2015-12-04 2015-12-04 一种共晶键合方法和半导体器件

Publications (2)

Publication Number Publication Date
CN106847717A CN106847717A (zh) 2017-06-13
CN106847717B true CN106847717B (zh) 2020-01-31

Family

ID=59152096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510885153.3A Active CN106847717B (zh) 2015-12-04 2015-12-04 一种共晶键合方法和半导体器件

Country Status (1)

Country Link
CN (1) CN106847717B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349847B (zh) * 2018-04-08 2022-11-04 上海新微技术研发中心有限公司 一种通过键合材料进行键合的方法和键合结构
CN111223766B (zh) * 2018-11-23 2022-07-05 上海新微技术研发中心有限公司 共晶键合的方法
CN111348617A (zh) * 2018-12-24 2020-06-30 上海新微技术研发中心有限公司 一种基片的清洗方法和共晶键合方法
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
CN111137844B (zh) * 2019-12-31 2023-07-28 绍兴中芯集成电路制造股份有限公司 共晶键合方法和半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
CN103370783A (zh) * 2010-12-16 2013-10-23 德塞拉股份有限公司 利用通道的无空穴晶圆结合

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963912A (ja) * 1995-08-18 1997-03-07 Hoya Corp 貼り合わせ基板製造方法
US8878355B2 (en) * 2012-10-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structure and process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
CN103370783A (zh) * 2010-12-16 2013-10-23 德塞拉股份有限公司 利用通道的无空穴晶圆结合

Also Published As

Publication number Publication date
CN106847717A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847717B (zh) 一种共晶键合方法和半导体器件
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
US7394150B2 (en) Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20130285175A1 (en) Micromechanical component and method for manufacturing a micromechanical component
US9567210B2 (en) Multi-pressure MEMS package
US8614491B2 (en) Package interface plate for package isolation structures
US9355896B2 (en) Package systems
TW200522378A (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
US7238551B2 (en) Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
KR101725598B1 (ko) 웨이퍼 레벨 몰딩 체이스 설계
US9448216B2 (en) Gas sensor device with frame passageways and related methods
TWI550786B (zh) 半導體裝置
US9714166B2 (en) Thin film structure for hermetic sealing
CN104966676B (zh) 共晶键合方法
TWI479633B (zh) 使用通道之無空洞晶圓接合
CN108100986B (zh) 一种共晶键合方法和半导体器件
CN204424242U (zh) 带边缘缓冲的晶片封装结构及晶片级芯片封装结构
KR20120012404A (ko) 캡형 미세-전자-기계 시스템 디바이스의 형성 방법
CN112456436A (zh) 键合方法和键合结构
US7642642B2 (en) Microcap wafer bonding apparatus
CN204424241U (zh) 带边缘应力转移的晶片封装结构及晶片级芯片封装结构
US9302906B2 (en) Capacitive pressure sensor and method
CN108281398B (zh) 半导体封装件及其制造方法
TW201628150A (zh) 半導體裝置
US8080444B2 (en) Method for forming a packaged semiconductor device having a ground plane

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant