CN204424241U - 带边缘应力转移的晶片封装结构及晶片级芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种带边缘应力转移的晶片封装结构及晶片级芯片封装结构，该晶片封装结构中，晶片上表面粘合基板，晶片下表面边缘形成连接晶片下表面与基板的台阶，台阶表面露出部分焊垫；台阶底部的基板上形成有对应晶片预定切割线的条形沟槽；金属布线层沿台阶表面将焊垫电性引到芯片的下表面，且金属布线层未延伸至沟槽的开口位置。该晶片级芯片封装结构由晶片封装结构沿预定切割线切割形成。本实用新型能够将终切进刀位置从基板上金属布线层附近，转移到金属布线层的下方，从而将切割应力转移到半槽底部，使应力产生的缺陷远离金属布线层，进而降低在金属布线层处产生异常的概率，提高芯片的可靠性。

Description

带边缘应力转移的晶片封装结构及晶片级芯片封装结构

技术领域

本实用新型涉及一种半导体的封装结构，尤其涉及一种带边缘应力转移的晶片封装结构及晶片级芯片封装结构。

背景技术

在晶片级芯片TSV(Through Silicon Via，硅通孔)技术封装中，通常在晶片的上表面即功能面粘合一玻璃基板或硅基板，以保护晶片上芯片的功能区不受损伤或污染，再在晶片的下表面即基底的下表面做开口露出焊垫，用金属线路将焊垫电性引到晶片下表面。如图1和图2所示，公知的晶片级芯片封装过程为：首先，提供一具有多个芯片1的晶片和基板2，芯片通常具有元件区10和位于元件区周边的焊垫4，焊垫位于芯片的氧化层11内，且与元件区电性连接，基板2通过粘结层9粘合于晶片的上表面；然后，在晶片的下表面做向上表面延伸的开口，开口暴露出焊垫4；接着，在开口内做绝缘层5、金属布线层6、防护层7、焊料凸点8等，将焊垫的电性引到晶片的下表面，形成晶片封装结构，如图1所示；最后，沿晶片封装结构的预定切割线切割，分立成多个单颗芯片，即形成晶片级芯片封装结构。

上述封装过程中，在最终将晶片封装结构切割形成单颗芯片时，通常采用机械切割的方式，即通过机械切割方式切割晶片的基底材料部分和基板部分，而在切割基板材料如硅和玻璃时，切刀12进刀附近会产生应力，引起崩边；或导致翘曲或者微裂纹13(如图2所示)，该翘曲或微裂纹13在后续热循环试验时，形变程度会加剧，最终将引起金属布线层与基板的分离，导致失效，影响了封装芯片的可靠性。

发明内容

为了解决上述技术问题，本实用新型提出一种带边缘应力转移的晶片封装结构及晶片级芯片封装结构，能够将终切进刀位置从基板上金属布线层附近，转移到金属布线层的下方，从而将切割应力转移到远离金属布线层的地方，即可避免金属布线层在高温环境下与基板分离，提高了芯片的可靠性。

本实用新型的技术方案是这样实现的：

一种带边缘应力转移的晶片封装结构，包括具有若干芯片的晶片，相邻芯片之间形成预定切割线，每个芯片的上表面包含有元件区和位于所述元件区周边的若干焊垫，且所述焊垫电性连接所述元件区；还包括一基板，所述基板粘合于所述晶片的上表面；每个芯片的边缘形成有台阶，所述台阶连接所述芯片的下表面和所述基板，所述台阶的底部进入所述基板，且所述台阶的表面暴露出所述焊垫；所述基板上与所述预定切割线相对的位置形成有条形沟槽，所述沟槽的宽度小于相邻两台阶的宽度之和，且大于用于切割的切刀的宽度，所述台阶上形成有金属布线层，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面。

作为本实用新型的进一步改进，所述台阶包括第一阶台和第二阶台，所述第二阶台低于所述第一阶台，第一阶台包括第一侧壁和第一底部，第二阶台包括第二侧壁和第二底部，所述第一侧壁、所述第一底部、所述第二侧壁、所述第二底部顺次连接，且所述第一侧壁连接所述芯片的下表面，所述第二底部进入所述基板。

作为本实用新型的进一步改进，所述基板为硅基板或玻璃基板。

作为本实用新型的进一步改进，所述沟槽的侧壁或所述台阶与所述芯片的上表面垂直或有一定夹角。

作为本实用新型的进一步改进，所述沟槽的深度为20μm～100μm。

作为本实用新型的进一步改进，所述金属布线层与所述芯片的基底材料之间铺设有绝缘层。

作为本实用新型的进一步改进，所述金属布线层上设置有防护层，所述防护层填入所述沟槽内。

作为本实用新型的进一步改进，所述防护层在金属布线层的预设焊盘位置形成有开口，所述开口内植有焊料凸点。

作为本实用新型的进一步改进，所述台阶底部的金属布线层未延伸到所述沟槽的开口位置。

一种带边缘应力转移的晶片级芯片封装结构，所述晶片级芯片封装结构为所述带边缘缓冲的晶片封装结构沿预定切割线切割后形成的任一单颗芯片的封装结构。

本实用新型的有益效果是：本实用新型提供一种带边缘应力转移的晶片封装结构及晶片级芯片封装结构，该晶片级芯片封装结构是在该晶片封装结构完成封装后，再予以切割成独立的封装体而形成。具体是在基板相对晶片的预定切割线的位置形成条形沟槽(即沟槽沿预定切割线贯穿基板)，在该沟槽的底部进行切割以分离出单颗芯片，形成晶片级芯片封装结构，这样，芯片基板边缘形成用以转移切割应力的半槽结构。通过在晶片封装结构中设置沟槽，在切割分立芯片时，终切进刀位置从基板上金属布线层附近，转移到了金属布线层的下方，从而将切割应力转移到了沟槽底部，由应力产生的边缘翘曲、裂纹或崩裂转移到半槽的边缘，远离了金属布线层，因此，能够避免金属布线层在高温环境下与基板分离，提高了芯片的可靠性。

附图说明

图1为公知的晶片封装结构切割位置示意图；

图2为图1中A处放大结构示意图；

图3为本实用新型封装过程中晶片上表面粘合基板后切割位置示意图；

图4为本实用新型封装过程中晶片形成台阶后切割位置示意图；

图5为本实用新型形成晶片封装结构后切割位置示意图；

图6为图5中B处放大结构示意图；

图7为本实用新型中晶片级芯片封装结构的示意图；

图8为本实用新型中基板上形成的沟槽结构俯视图；

结合附图，作以下说明：

1——芯片                2——基板

3——沟槽                4——焊垫

5——绝缘层              6——金属布线层

7——防护层              8——焊料凸点

9——粘结层              10——元件区

11——氧化层             12——刀片

13——微裂纹             14——台阶

141——第一侧壁          142——第一底部

143——第二侧壁          144——第二底部

15——预定切割线         301——半槽

具体实施方式

为使本实用新型能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。

如图3、图4、图5和图6所示，一种带边缘应力转移的晶片封装结构，包括具有若干芯片1的晶片，相邻芯片之间形成预定切割线15，每个芯片的上表面包含有元件区10和位于所述元件区周边的若干焊垫4，且所述焊垫电性连接所述元件区；还包括一基板2，所述基板粘合于所述晶片的上表面；每个芯片的边缘形成有台阶14，所述台阶连接所述芯片的下表面和所述基板，所述台阶的底部进入所述基板，且所述台阶的表面暴露出所述焊垫；所述基板上与所述预定切割线相对的位置形成有条形沟槽3，所述沟槽的宽度小于相邻两台阶的宽度之和，且大于用于切割的切刀12的宽度，所述台阶上形成有金属布线层6，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面。其中，芯片可以是微机电系统(MicroElectro Mechanical System，MEMS)，物理感测器件(PhysicalSensor)等，但芯片类型不限于此，芯片的基底可以为硅基底、砷化镓基底等；可选的，所述基板为硅基板或玻璃基板。

若为MEMS芯片，基底和基板在元件区位置还会形成有腔体结构，为简化，图中未画出。

上述结构中，通过在晶片封装结构的基板上形成与晶片预定切割线相对的沟槽，在切割分立芯片时，能够将终切进刀位置从基板上金属布线层附近，转移到金属布线层的下方，从而将切割应力转移到沟槽底部，即由应力产生的边缘翘曲、裂纹或崩裂转移到沟槽的边缘，远离了金属布线层，因此，能够避免金属布线层在高温环境下与基板分离，提高了芯片的可靠性。

可选的，基板通过粘结层9粘合于晶片的上表面；即基板的一面与芯片的上表面(氧化层)接触，如图3所示。

优选的，所述台阶包括第一阶台和第二阶台，所述第二阶台低于所述第一阶台，第一阶台包括第一侧壁141和第一底部142，第二阶台包括第二侧壁143和第二底部144，所述第一侧壁、所述第一底部、所述第二侧壁、所述第二底部顺次连接，且所述第一侧壁连接所述芯片的下表面，所述第二底部进入所述基板。如图4所示。晶片封装过程中，形成台阶14的方法为：以干法刻蚀方式在平行切割道的位置形成开口，用机械切割方式暴露出开口底部的焊垫4侧壁及焊垫下方的基板2，后续沿切割线切割，形成芯片边缘的台阶结构。

参见图8，沟槽可以通过机械切割或干法刻蚀方式在台阶第二底部144对应的基板上预定切割线位置形成，优选的，所述沟槽的深度为20μm～100μm，宽度小于上述开口底宽且大于切刀的刀宽。后续沿切割线切割，形成各芯片台阶底部基板边缘的半槽301。

优选的，所述沟槽的侧壁或所述台阶与所述芯片的上表面垂直或有一定夹角。作为一种优选实施例，参见图4，台阶侧壁与基底表面有一定夹角，沟槽侧壁垂直基底上表面。

优选的，所述金属布线层与所述芯片的基底材料之间铺设有绝缘层5，绝缘层5材料包括高分子聚合物、非金属氧化物等。

优选的，所述金属布线层上设置有防护层7，所述防护层填入所述沟槽内，所述防护层在金属布线层的预设焊盘位置形成有开口，所述开口内植有焊料凸点。这样，防护层材料填充沟槽3，并包覆芯片边缘的金属布线层6，避免金属材料裸露在空气中，提高芯片的可靠性。该防护层7在金属布线层6的预设焊盘位置有开口，开口位置植有焊料凸点8，芯片通过焊料凸点8与外电路电连接。

优选的，所述台阶底部的金属布线层未延伸到所述沟槽的开口位置，避免金属布线层末端位于切割或刻蚀区域，在形成半槽301过程中，由于应力或刻蚀作用，导致金属布线层与基板材料的结合强度变弱。

一种带边缘应力转移的晶片级芯片封装结构，其为带边缘应力转移的晶片封装结构沿预定切割线切割后形成的任一单颗芯片的封装结构，即该晶片级芯片封装结构是在该晶片封装结构完成封装后，再予以切割成独立的封装体而形成。具体是在基板相对晶片的预定切割线的位置形成条形沟槽(即沟槽沿预定切割线贯穿基板)，在该沟槽的底部进行切割以分离出单颗芯片，形成晶片级芯片封装结构，这样，芯片基板边缘形成用以转移切割应力的半槽结构。

参见图7，该带边缘应力转移的晶片级芯片封装结构包括芯片，芯片的上表面包含有元件区和位于元件区周边的若干焊垫，且焊垫电性连接元件区；还包括基板(由整块基板切割形成)，基板粘合于芯片的上表面；每个芯片的边缘形成有台阶14，所述台阶连接所述芯片的下表面和所述基板，所述台阶的底部进入所述基板，且所述台阶的表面暴露出所述焊垫；所述基板上与所述预定切割线相对的位置形成有半槽，所述半槽的宽度小于台阶底部的宽度，且大于用于切割的切刀12的宽度的一半，所述台阶上形成有金属布线层6，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面；金属布线层与所述芯片的基底材料之间铺设有绝缘层5，所述金属布线层上设置有防护层7，该防护层填入半槽内，该防护层在金属布线层的预设焊盘位置形成有开口，所述开口内植有焊料凸点；较佳的，台阶底部的金属布线层未延伸到半槽的开口处，边缘处的防护层填入半槽内与基板结合在一起。

由于该晶片级芯片封装结构是在该晶片封装结构完成封装后，再予以切割成独立的封装体而形成。由应力产生的边缘翘曲、裂纹或崩裂转移到了半槽的边缘，远离了金属布线层，因此，能够降低在金属布线层处产生异常的概率，提高了芯片的可靠性。

以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。

Claims (10)

1.一种带边缘应力转移的晶片封装结构，包括具有若干芯片(1)的晶片，相邻芯片之间形成预定切割线(15)，每个芯片的上表面包含有元件区(10)和位于所述元件区周边的若干焊垫(4)，且所述焊垫电性连接所述元件区；其特征在于，还包括一基板(2)，所述基板粘合于所述晶片的上表面；每个芯片的边缘形成有台阶(14)，所述台阶连接所述芯片的下表面和所述基板，所述台阶的底部进入所述基板，且所述台阶的表面暴露出所述焊垫；所述基板上与所述预定切割线相对的位置形成有条形沟槽(3)，所述沟槽的宽度小于相邻两台阶的宽度之和，且大于用于切割的切刀(12)的宽度，所述台阶上形成有金属布线层(6)，该金属布线层沿台阶的表面将焊垫电性引到所述芯片的下表面。

2.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特征在于：所述台阶包括第一阶台和第二阶台，所述第二阶台低于所述第一阶台，第一阶台包括第一侧壁(141)和第一底部(142)，第二阶台包括第二侧壁(143)和第二底部(144)，所述第一侧壁、所述第一底部、所述第二侧壁、所述第二底部顺次连接，且所述第一侧壁连接所述芯片的下表面，所述第二底部进入所述基板。

3.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特征在于：所述基板为硅基板或玻璃基板。

4.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特征在于：所述沟槽的侧壁或所述台阶与所述芯片的上表面垂直或有一定夹角。

5.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特征在于：所述沟槽的深度为20μm～100μm。

6.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特点在于：所述金属布线层与所述芯片的基底材料之间铺设有绝缘层(5)。

7.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特点在于：所述金属布线层上设置有防护层(7)，所述防护层填入所述沟槽内。

8.根据权利要求7所述的带边缘应力转移的晶片封装结构，其特点在于：所述防护层在金属布线层的预设焊盘位置形成有开口，所述开口内植有焊料凸点。

9.根据权利要求1所述的带边缘应力转移的晶片封装结构，其特点在于：所述台阶底部的金属布线层未延伸到所述沟槽的开口位置。

10.一种带边缘应力转移的晶片级芯片封装结构，其特征在于，所述晶片级芯片封装结构为权利要求1至9任一项所述的带边缘缓冲的晶片封装结构沿预定切割线切割后形成的任一单颗芯片的封装结构。