CN210272259U - 半导体封装结构及封装体 - Google Patents

半导体封装结构及封装体 Download PDF

Info

Publication number
CN210272259U
CN210272259U CN201921741057.1U CN201921741057U CN210272259U CN 210272259 U CN210272259 U CN 210272259U CN 201921741057 U CN201921741057 U CN 201921741057U CN 210272259 U CN210272259 U CN 210272259U
Authority
CN
China
Prior art keywords
semiconductor
stack
conductive
wafer
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921741057.1U
Other languages
English (en)
Inventor
刘杰
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201921741057.1U priority Critical patent/CN210272259U/zh
Application granted granted Critical
Publication of CN210272259U publication Critical patent/CN210272259U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种半导体封装结构及封装体，所述半导体封装结构包括：衬底晶圆，所述衬底晶圆具有相对设置的第一表面及第二表面，在所述第一表面具有多个凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；多个半导体裸片堆叠体，放置在所述凹槽内，且所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；盖板晶圆，覆盖在所述衬底晶圆的第一表面，以密封所述凹槽，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充。本实用新型优点在于，形成的半导体结构具有封装高度低、可靠性高及翘曲度低的特点。

Description

半导体封装结构及封装体
技术领域
本实用新型涉及半导体封装领域，尤其涉及一种半导体封装结构及封装体。
背景技术
堆叠式封装技术，也称为3D或三维封装技术，是目前主流的多芯片封装技术之一，能够将至少两个半导体晶片(Die，也称为裸片，即从晶圆上切割出来的一块具有完整功能的块)在垂直方向叠加起来，常用来制造存储器芯片、逻辑芯片、处理器芯片等电子元件。随着电子产业的发展，日益需要电子元件的高容量、高功能、高速和小尺寸，为了满足该需求，需要在单个封装中并入更多晶片，而这会造成电子元件的封装高度变高，可靠性变低，影响封装体结构的性能。
因此，如何降低封装体的封装高度，提高封装体的可靠性成为目前亟需解决的技术问题。
实用新型内容
本实用新型所要解决的技术问题是，提供一种半导体封装结构及封装体，其能够具有封装高度低、可靠性高及翘曲度低的特点。
为了解决上述问题，
本实用新型提供一种半导体封装结构，其包括：衬底晶圆，所述衬底晶圆具有相对设置的第一表面及第二表面，在所述第一表面具有多个凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；多个半导体裸片堆叠体，放置在所述凹槽内，且所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；盖板晶圆，覆盖在所述衬底晶圆的第一表面，以密封所述凹槽，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充。
进一步，在所述衬底晶圆的第二表面具有多个导电块，所述导电块与所述导电柱电连接。
进一步，所述半导体裸片堆叠体由多个半导体裸片堆叠形成，所述半导体裸片之间电连接，并通过所述半导体裸片堆叠体的底部与所述导电柱电连接。
进一步，所述半导体裸片之间通过贯穿各所述半导体裸片的导电柱及相邻所述半导体裸片间的导电块电连接。
进一步，所述半导体裸片堆叠体的底部与贯穿所述凹槽底部的导电柱之间通过导电块电连接。
进一步，所述盖板晶圆朝向所述衬底晶圆的表面具有多个导电柱，所述导电柱与所述半导体裸片堆叠体的上表面电连接。
本实用新型还提供一种封装体，其包括：衬底，所述衬底具有相对设置的第一表面及第二表面，在所述第一表面具有至少一凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；至少一半导体裸片堆叠体，放置在所述凹槽内，所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；盖板，覆盖在所述衬底的第一表面，以密封所述凹槽，所述衬底、所述半导体裸片堆叠体及所述盖板之间的间隙未被填充物填充。
本实用新型的优点在于，在衬底晶圆上形成凹槽来容纳半导体裸片堆叠体，并通过盖板晶圆进行密封，能够在封装相同数量的半导体裸片的同时，大大降低半导体封装结构的高度，实现超薄封装。另外，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充，仅是采用盖板晶圆密封所述凹槽，进而密封所述半导体裸片堆叠体，其能够避免填充物与衬底晶圆、半导体裸片堆叠体及盖板晶圆的膨胀系数不匹配而引起半导体封装结构变形，进而引起的可靠性问题及翘曲度问题，本实用新型半导体封装方法形成的半导体封装结构具有良好的可靠性及较低的翘曲度。
附图说明
图1是本实用新型半导体封装方法的一具体实施方式的步骤示意图；
图2A～图2G是本实用新型半导体封装方法的一具体实施方式的流程示意图；
图3是本实用新型半导体封装结构的一具体实施方式的结构示意图。
图4是本实用新型封装体的一具体实施方式的结构示意图。
具体实施方式
下面结合附图对本实用新型提供的半导体封装结构及封装体的具体实施方式做详细说明。
图1是本实用新型半导体封装方法的一具体实施方式的步骤示意图。请参阅图1，所述半导体封装方法包括如下步骤：步骤S10，提供衬底晶圆，所述衬底晶圆具有相对设置的第一表面及第二表面，在所述第一表面具有多个凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；步骤S11，提供多个半导体裸片堆叠体；步骤S12，将所述半导体裸片堆叠体置于所述凹槽中，所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；步骤S13，将盖板晶圆覆盖在所述衬底晶圆的第一表面，以密封所述凹槽，形成半导体封装结构，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充；步骤S14，沿凹槽之间的间隙切割所述半导体封装结构，形成多个彼此独立的封装体。
图2A～图2G是本实用新型半导体封装方法的一具体实施方式的流程示意图。
请参阅步骤S10及图2C，提供衬底晶圆200，所述衬底晶圆200具有相对设置的第一表面200A及第二表面200B。在所述第一表面200A具有多个凹槽201，在所述凹槽201底部具有多个导电柱202，所述导电柱202贯穿所述凹槽201底部至所述第二表面200B。
下面举例说明形成所述凹槽201的一具体实施方式。
请参阅图2A，所述衬底晶圆200具有相对设置的第一表面200A及第二表面200B。其中，所述第一表面200A为所述衬底晶圆200的背面，所述第二表面200B为所述衬底晶圆200的正面，即在所述第二表面200B，所述衬底晶圆200具有功能层200C。所述导电柱202自所述第二表面200B向所述衬底晶圆200内部延伸，且所述导电柱202的表面暴露于所述第二表面200B。所述导电柱202不仅可起到导电的作用，还可起到导热的作用。
请参阅图2B，对所述衬底晶圆200的第一表面200A进行平坦化处理，以便于后续工艺的进行。进一步，可采用化学机械研磨的方法对所述衬底晶圆200的第一表面200A进行平坦化处理。在该步骤中，所述衬底晶圆200被减薄。需要说明的是，在该步骤执行完毕后，所述衬底晶圆200的第一表面200A至所述第二表面200B的功能层200C的距离H要大于或者等于半导体裸片堆叠体210的高度，以为后续工艺提供足够的操作空间。
请参阅图2C，自所述第一表面200A去除部分所述衬底晶圆200，至暴露出所述导电柱202，形成所述凹槽201。在该步骤中，可采用光刻与刻蚀工艺去除部分所述衬底晶圆200，当在所述凹槽201的底部暴露出所述导电柱202时停止刻蚀。进一步，在临近停止刻蚀时，可以通过调整刻蚀条件，使得凹槽201边缘刻蚀速率小于凹槽201中部刻蚀速率，从而使凹槽201底部边角处呈圆弧状，可以增强凹槽201侧壁的稳定性。
进一步，在该步骤中，所述衬底晶圆200具有切割道203，如图2C所示，切割道203经过相邻的两个凹槽201之间的间隙，则在形成所述凹槽201时，可将所述切割道203作为形成所述凹槽201的对准标记，从而提高形成所述凹槽201的精确度，且不需要额外制作对准标记，节省了工艺步骤，提高生产效率。
上述为在所述衬底晶圆200的第一表面200A形成凹槽201的一具体实施方式，在本实用新型其他具体实施方式中，也可采用其他方法在所述衬底晶圆200的第一表面200A形成凹槽201。
在本具体实施方式中，所述切割道203的宽度与两凹槽201之间的距离相同，在本实用新型其他具体实施方式中，凹槽201可占用部分切割道203的空间，使得两相邻凹槽201之间的距离小于切割道203的宽度，进而便于后续半导体裸片堆叠体210置于所述凹槽201内；另外还能够避免所述半导体裸片堆叠体210的侧面与所述凹槽201的侧壁接触，避免影响所述半导体裸片堆叠体210的性能。
进一步，请继续参阅图2A，在所述衬底晶圆200的第二表面200B具有多个导电块204，所述导电块204与所述导电柱202电连接，以将所述导电柱202电连接至外部器件，例如，印刷电路板。其中，所述导电块204可在形成所述凹槽201之前形成在所述衬底晶圆200的第二表面200B。
请参阅步骤S11及图2D，提供多个半导体裸片堆叠体210。所述半导体裸片堆叠体210的数量可与所述凹槽201的数量相同，或者所述半导体裸片堆叠体210的数量多于所述凹槽201的数量。具体地说，若所述半导体裸片堆叠体210的数量与所述凹槽201的数量相同，则在后续工艺中，在一个凹槽201内放置一个半导体裸片堆叠体210；若所述半导体裸片堆叠体210的数量多于所述凹槽201的数量，则在一个凹槽201内可并行放置两个及两个以上半导体裸片堆叠体210。
所述半导体裸片堆叠体210由多个半导体裸片210A堆叠形成，在本具体实施方式中，示意性地绘示三个半导体裸片210A。三个半导体裸片210A依次叠放，形成所述半导体裸片堆叠体210。在半导体裸片堆叠体210中，所述半导体裸片210A之间电连接，以使得所述半导体裸片210A的电信号能够被传递至外部结构。在本具体实施方式中，所述半导体裸片210A之间通过贯穿各所述半导体裸片的导电柱211及相邻所述半导体裸片间的导电块212电连接。其中，在所述半导体裸片210A上形成导电柱的方法包括但不限于本领域公知的硅通孔(TSV)工艺。
其中，在该步骤实施完毕后，所述半导体裸片堆叠体210的底部暴露有导电柱的表面，所述半导体裸片堆叠体210的顶部也暴露有导电柱的表面。
请参阅步骤S12及图2E，将所述半导体裸片堆叠体210置于所述凹槽201中。在该步骤中，在一个所述凹槽201内可放置一个半导体裸片堆叠体210，也可放置多个半导体裸片堆叠体210。在本具体实施方式中，在一个凹槽201内放置一个半导体裸片堆叠体210。
所述半导体裸片堆叠体210的底部与贯穿所述凹槽201底部的所述导电柱202电连接。也就是说，在所述半导体裸片堆叠体210的底部暴露的导电柱211与所述凹槽201底部暴露的导电柱202电连接。具体地说，两者可通过导电块213电连接。
所述半导体裸片堆叠体210的上表面低于或者平齐于所述凹槽201的上边缘，以便于后续工艺的进行。在本具体实施方式中，所述半导体裸片堆叠体210的上表面低于所述凹槽201的上边缘。
请参阅步骤S13及图2F，将盖板晶圆220覆盖在所述衬底晶圆200的第一表面200A，以密封所述凹槽201，形成半导体封装结构。该步骤执行完毕，所述凹槽201的内部空间为密闭空间。其中，所述盖板晶圆220与所述衬底晶圆200可通过键合工艺结合，以使所述凹槽201被密封。
本实用新型半导体封装方法在衬底晶圆上形成凹槽来容纳半导体裸片堆叠体，并通过盖板晶圆进行密封，能够在封装相同数量的半导体裸片的同时，大大降低半导体封装结构的高度，实现超薄封装。另外，所述衬底晶圆200、所述半导体裸片堆叠体210及所述盖板晶圆220之间的间隙未被填充物填充，仅是采用盖板晶圆220密封所述凹槽201，进而密封所述半导体裸片堆叠体210，其能够避免填充物与衬底晶圆、半导体裸片堆叠体及盖板晶圆的膨胀系数不匹配而引起半导体封装结构变形，进而引起的可靠性问题，本实用新型半导体封装方法形成的半导体封装结构具有良好的可靠性。
进一步，所述盖板晶圆220朝向所述衬底晶圆200的表面具有多个导电柱221，所述导电柱221与所述半导体裸片堆叠体210的上表面电连接，即，所述盖板晶圆220表面的所述导电柱221与所述半导体裸片堆叠体210的上表面暴露的导电柱211电连接。所述盖板晶圆220可通过所述导电柱221向所述半导体裸片堆叠体210提供热传导，并进一步固定所述半导体裸片堆叠体210的位置。另外，在半导体封装中，还可以在所述盖板晶圆220上堆叠其他晶圆，所述导电柱221可起到电连接的作用。
可选地，在本具体实施方式中，在步骤S13之后，还包括一切割步骤。请参阅步骤S14及图2G，沿凹槽201之间的间隙切割所述半导体封装结构，形成多个彼此独立的封装体。具体地说，沿凹槽201之间的切割道203切割，以形成多个彼此独立的封装体。所述切割方法包括但不限于机械切割、激光切割等。
本实用新型还提供一种采用上述半导体封装方法形成的半导体封装结构。图3是本实用新型半导体封装结构的一具体实施方式的结构示意图。请参阅图3，所述半导体封装结构包括衬底晶圆300、多个半导体裸片堆叠体310及盖板晶圆320。
所述衬底晶圆300具有相对设置的第一表面300A及第二表面300B，在所述第一表面300A具有多个凹槽301，在所述凹槽301底部具有多个导电柱302，所述导电柱302贯穿所述凹槽301底部至所述第二表面300B。在所述衬底晶圆300的第二表面300B具有多个导电块304，所述导电块304与所述导电柱302电连接。
所述半导体裸片堆叠体310放置在所述凹槽301内，且所述半导体裸片堆叠体310的上表面低于或者平齐于所述凹槽301的上边缘，在本具体实施方式中，所述半导体裸片堆叠体310的上表面低于所述凹槽301的上边缘。所述半导体裸片堆叠体310的底部与所述导电柱302电连接。所述半导体裸片堆叠体由310由多个半导体裸片310A堆叠形成，所述半导体裸片310A之间可通过贯穿各所述半导体裸片310A的导电柱311及相邻所述半导体裸片310A间的导电块312电连接，并通过所述半导体裸片堆叠体310的底部与所述导电柱302电连接。其中，所述半导体裸片堆叠体310的底部与所述导电柱302之间可通过导电块313电连接。
所述盖板晶圆320覆盖在所述衬底晶圆300的第一表面300A，以密封所述凹槽301。所述衬底晶圆300、所述半导体裸片堆叠体310及所述盖板晶圆320之间的间隙未被填充物填充，则。进一步，所述盖板晶圆320朝向所述衬底晶圆300的表面具有多个导电柱321，所述导电柱321与所述半导体裸片堆叠体310的上表面电连接。具体地说，所述导电柱321与所述半导体裸片堆叠体310的上表面暴露的导电柱311电连接。所述盖板晶圆300可通过所述导电柱321向所述半导体裸片堆叠体310提供热传导，并进一步固定所述半导体裸片堆叠体310的位置。另外，在半导体封装中，还可以在所述盖板晶圆300上堆叠其他晶圆，所述导电柱321可起到电连接的作用。
本实用新型半导体封装结构在衬底晶圆上形成凹槽来容纳半导体裸片堆叠体，并通过盖板晶圆进行密封，大大降低半导体封装结构的高度，实现超薄封装。另外，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充，仅是采用盖板晶圆密封所述凹槽，进而密封所述半导体裸片堆叠体，其能够避免填充物与衬底晶圆、半导体裸片堆叠体及盖板晶圆的膨胀系数不匹配而引起半导体封装结构可靠性问题，本实用新型半导体封装结构具有良好的可靠性。
本实用新型还提供一种封装体。图4是本实用新型封装体的一具体实施方式的结构示意图。请参阅图4，所述封装体为上述的半导体封装结构沿凹槽之间的切割道切割而成。所述封装体包括衬底400、至少一半导体裸片堆叠体410及盖板420。
所述衬底400具有相对设置的第一表面400A及第二表面400B，在所述第一表面400A具有至少一凹槽401，在所述凹槽401底部具有多个导电柱402，所述导电柱402贯穿所述凹槽401底部至所述第二表面400B。
所述半导体裸片堆叠体410放置在所述凹槽401内，所述半导体裸片堆叠体410的上表面低于或者平齐于所述凹槽401的上边缘，所述半导体裸片堆叠体410的底部与所述导电柱402电连接。
所述盖板420覆盖在所述衬底400的第一表面400A，以密封所述凹槽401，所述衬底400、所述半导体裸片堆叠体410及所述盖板420之间的间隙未被填充物填充。本实用新型封装体封装厚度小，满足封装体超薄的需求，且不会犹豫热膨胀系数不同而导致衬底变形，可靠性高。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (7)

1.一种半导体封装结构，其特征在于，包括：
衬底晶圆，所述衬底晶圆具有相对设置的第一表面及第二表面，在所述第一表面具有多个凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；
多个半导体裸片堆叠体，放置在所述凹槽内，且所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；
盖板晶圆，覆盖在所述衬底晶圆的第一表面，以密封所述凹槽，所述衬底晶圆、所述半导体裸片堆叠体及所述盖板晶圆之间的间隙未被填充物填充。
2.根据权利要求1所述的半导体封装结构，其特征在于，在所述衬底晶圆的第二表面具有多个导电块，所述导电块与所述导电柱电连接。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体裸片堆叠体由多个半导体裸片堆叠形成，所述半导体裸片之间电连接，并通过所述半导体裸片堆叠体的底部与所述导电柱电连接。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述半导体裸片之间通过贯穿各所述半导体裸片的导电柱及相邻所述半导体裸片间的导电块电连接。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体裸片堆叠体的底部与贯穿所述凹槽底部的导电柱之间通过导电块电连接。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述盖板晶圆朝向所述衬底晶圆的表面具有多个导电柱，所述导电柱与所述半导体裸片堆叠体的上表面电连接。
7.一种封装体，其特征在于，包括：
衬底，所述衬底具有相对设置的第一表面及第二表面，在所述第一表面具有至少一凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；
至少一半导体裸片堆叠体，放置在所述凹槽内，所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；
盖板，覆盖在所述衬底的第一表面，以密封所述凹槽，所述衬底、所述半导体裸片堆叠体及所述盖板之间的间隙未被填充物填充。
CN201921741057.1U 2019-10-16 2019-10-16 半导体封装结构及封装体 Active CN210272259U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921741057.1U CN210272259U (zh) 2019-10-16 2019-10-16 半导体封装结构及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921741057.1U CN210272259U (zh) 2019-10-16 2019-10-16 半导体封装结构及封装体

Publications (1)

Publication Number Publication Date
CN210272259U true CN210272259U (zh) 2020-04-07

Family

ID=70020473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921741057.1U Active CN210272259U (zh) 2019-10-16 2019-10-16 半导体封装结构及封装体

Country Status (1)

Country Link
CN (1) CN210272259U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021073134A1 (zh) * 2019-10-16 2021-04-22 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021073134A1 (zh) * 2019-10-16 2021-04-22 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
US11854941B2 (en) 2019-10-16 2023-12-26 Changxin Memory Technologies, Inc. Method for packaging semiconductor, semiconductor package structure, and package

Similar Documents

Publication Publication Date Title
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
JP4832782B2 (ja) 段差型ダイを有する半導体パッケージとその製造方法
US8110910B2 (en) Stack package
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI442541B (zh) 具有支撐結構之可堆疊式多晶片封裝件系統
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
US11114401B2 (en) Bonding structure and method for manufacturing the same
US11990451B2 (en) Method for packaging semiconductor, semiconductor package structure, and package
US7732901B2 (en) Integrated circuit package system with isloated leads
CN103311230A (zh) 芯片堆叠结构及其制造方法
US11854941B2 (en) Method for packaging semiconductor, semiconductor package structure, and package
JP2006210402A (ja) 半導体装置
CN210272258U (zh) 半导体封装结构及封装体
CN210607189U (zh) 半导体封装结构及封装体
CN210272259U (zh) 半导体封装结构及封装体
US20220344175A1 (en) Flip chip package unit and associated packaging method
CN217112992U (zh) 一种硅基液晶芯片
CN103377990B (zh) 硅通孔结构
WO2021073135A1 (zh) 半导体封装方法、半导体封装结构及封装体
US10854580B2 (en) Semiconductor structure along with multiple chips bonded through microbump and manufacturing method thereof
CN114256194A (zh) 一种封装结构及其制备方法
CN218385180U (zh) 半导体封装结构
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
KR100900238B1 (ko) 멀티 칩 패키지 및 그의 제조방법
CN117650125A (zh) 一种半导体封装结构及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant