CN217112992U - 一种硅基液晶芯片 - Google Patents
一种硅基液晶芯片 Download PDFInfo
- Publication number
- CN217112992U CN217112992U CN202123177717.8U CN202123177717U CN217112992U CN 217112992 U CN217112992 U CN 217112992U CN 202123177717 U CN202123177717 U CN 202123177717U CN 217112992 U CN217112992 U CN 217112992U
- Authority
- CN
- China
- Prior art keywords
- liquid crystal
- sealant
- wafer substrate
- chip
- cover plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本申请提供一种硅基液晶芯片,包括玻璃盖板、框胶、液晶和晶圆基板,上述晶圆基板上定义有管脚区和切割区;其中,上述框胶置于上述玻璃盖板与上述晶圆基板其中之一之上并形成有液晶空间,上述液晶收容于上述液晶空间内,上述玻璃盖板和上述晶圆基板通过上述框胶贴合,且上述框胶覆盖上述晶圆基板的管脚区和切割区。
Description
技术领域
本申请属于半导体器件领域,具体涉及一种硅基液晶芯片。
背景技术
随着光电、微电制造工艺技术的飞速发展,芯片元件的封装技术也不断得到改进。不同的封装技术在制造工序和工艺方面差异很大,对芯片的生产良率以及芯片性能的发挥也起到至关重要的作用。
现有的封装方法所封装的芯片一般仅采用框胶对液晶进行封装,这样会致使芯片的管脚和切割区域与玻璃基板之间形成有空腔,在后续的工序中易损害芯片上的管脚区,从而导致芯片的封装良率降低。
实用新型内容
为解决上述技术问题,本申请提供一种硅基液晶芯片,能够提高硅基液晶芯片的封装良率。
为解决上述技术问题,本申请提供一种硅基液晶芯片,包括玻璃盖板、框胶、液晶和晶圆基板,上述晶圆基板上定义有管脚区和切割区;其中,上述框胶置于上述玻璃盖板与上述晶圆基板其中之一之上并形成有液晶空间,上述液晶收容于上述液晶空间内,上述玻璃盖板和上述晶圆基板通过上述框胶贴合,且上述框胶覆盖上述晶圆基板的管脚区和切割区。
优选地,上述框胶包括间隔开的第一框胶和第二框胶,上述第二框胶围绕上述液晶,上述第一框胶置于上述第二框胶之外并围绕上述第二框胶,上述第二框胶用于形成上述液晶空间。
优选地,上述第一框胶完全覆盖上述晶圆基板的切割区和管脚区。
优选地,上述晶圆基板远离上述玻璃盖板的一面铺设有线路并通过球状引脚栅格阵列封装。
优选地,上述第一框胶和上述第二框胶涂覆于上述玻璃盖板上,并在上述玻璃盖板与上述晶圆基板贴合时上述第一框胶覆盖上述管脚区和上述切割区,上述第二框胶与上述玻璃盖板形成上述液晶空间。
优选地,上述第一框胶和上述第二框胶涂覆于上述晶圆基板上,上述第一框胶覆盖上述管脚区和上述切割区,上述第二框胶和上述晶圆基板形成上述液晶空间。
优选地,上述玻璃盖板上朝向上述晶圆基板的面上设置有透明的导电层。
优选地,上述导电层为ITO。
优选地,上述玻璃盖板与上述晶圆基板贴合面上的切割区相对应的位置处设置有指示标记。
优选地,上述管脚区上设置有上述液晶芯片的输入输出端子。
本申请的有益效果是:本申请通过将框胶覆盖晶圆基板的管脚区和切割区,从而在晶圆级(WLP)封装中起到对硅基液晶芯片的管脚和切割区支撑保护的作用,避免在后续的封装工艺中对管脚造成损伤;在WLP封装后会用切割工艺将分离出单独的硅基液晶芯片,切割时刀片会在从硅基液晶芯片的切割区进行切割,如果切割区与玻璃盖板之间有间隙,芯片切割区没有支撑,易导致刀片受力不均匀,从而产生左右震动或者摇摆,易使芯片边缘产生隐裂和缺角,本申请在切割区设置框胶,使得刀片在切割分离硅基液晶芯片时切割区有支撑,刀片受到的力较均匀,减少芯片产生破损和隐裂,减少在WLP封装制程中对管脚区和芯片造成的损伤,从而提升产品良率。
附图说明
图1是本申请第一实施例中的硅基液晶芯片的侧面剖视图;
图2是图1中的硅基液晶芯片的正面剖视图;
图3是本申请第二实施例中的硅基液晶芯片的侧面剖视图;
图4是图3中的硅基液晶芯片的正面剖视图;
图5是本申请第一实施例中的晶圆级硅基液晶芯片的封装基板的侧面剖视图;
图6是本申请第二实施例中的晶圆级硅基液晶芯片的封装基板的侧面剖视图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。本申请中所表述的“第一”“第二”并不代表先后顺序,仅起到指向作用,本申请中所表述的“和/或”,仅用于描述关联对象的关联关系,表示可以存在三种关系,并非对关联关系的限制。
现有技术中的液晶芯片封装方式中,框胶仅为对液晶进行密封,如此,当玻璃盖板与晶圆基底贴合后,玻璃盖板与晶圆基底在芯片的管脚区和切割区之间通常会形成有空腔,无法对芯片的管脚区和切割区形成支撑。而在晶圆级封装(WLP)过程中,在玻璃盖板与晶圆基板贴合后,在芯片管脚区未形成有支撑的情况下,后续的一些工艺易导致芯片管脚受损以至于芯片功能失效,在芯片的切割区未形成有支撑的情况下,在后续的晶圆切割分离芯片时也容易造成芯片的崩角和开裂,导致芯片封装良率降低。
为解决上述技术问题,本申请提供一种硅基液晶芯片。请参阅图1,图1是本申请第一实施例中的硅基液晶芯片的侧面剖视图。如图1所示,硅基液晶芯片10包括:玻璃盖板12、晶圆基板11、框胶13和液晶14。晶圆基板11上定义有管脚区111和切割区112。框胶13置于玻璃盖板12和晶圆基板11其中之一之上并形成有液晶空间(图未示),液晶14收容于液晶空间内,玻璃盖板12与晶圆基板11通过框胶13贴合,且框胶13覆盖晶圆基板11的管脚区111和切割区112。管脚区111相对切割区112更靠液晶14。管脚区111上设置有硅基液晶芯片10的输入输出端子(图未示)。
请参阅图2,图2是图1中的硅基液晶芯片的正面剖视图。在硅基液晶芯片10中,框胶13围设于液晶14之外,将液晶14限定在玻璃盖板12或晶圆基板11和框胶13之间形成的液晶空间内。
进一步地,如图1所示,框胶13还覆盖晶圆基板11的管脚区111。如此,管脚区111和玻璃盖板12完全贴合,之间无空隙,在后续的工艺中,框胶13可以为管脚区111提供支撑避免管脚区111受损。换句话说,框胶13覆盖晶圆基板11的管脚区111可提高硅基液晶芯片10的生产良率。
进一步地,液晶14与晶圆基板11和玻璃盖板12之间均无间隙。
如图1所示,液晶14和框胶13在晶圆基板11和玻璃盖板12之间,且可以充满晶圆基板11和玻璃盖板12之间的夹层,避免晶圆基板11和玻璃盖板12之间的液晶14所在的区域留有间隙,进而减少液晶14的流动,增加整体结构的可靠性。
进一步地,在一些具体的应用场景中,框胶13和液晶14涂覆在玻璃盖板12上,玻璃盖板12再和晶圆基板11贴合时,框胶13覆盖晶圆基板11的管脚区111和切割区112。
在一些具体的应用场景中,框胶13和液晶14涂覆在晶圆基板11上,且框胶13覆盖管脚区111和切割区112,框胶13和晶圆基板11形成液晶空间,收容液晶14。
进一步地,可以在玻璃盖板12上设置透明导电层(图未示),导电层具体可以为ITO。具体的,导电层设置在玻璃盖板12朝向晶圆基板11的面上。
请参阅图3,图3是本申请第二实施例中的硅基液晶芯片的侧面剖视图。如图3所示,在硅基液晶芯片20中,框胶23包括间隔开的第一框胶231和第二框胶232,第二框胶232围绕液晶24,第一框胶231置于第二框胶232之外并围绕第二框胶232,第二框胶232用于形成液晶空间。
具体地,请参阅图4,图4是图3中的硅基液晶芯片的正面剖视图。在本实施例中,框胶23分为两部分,第二框胶232围绕形成收容液晶24的液晶空间,液晶空间可以固定液晶24在晶圆基板21和玻璃盖板22间的位置。第一框胶231与第二框胶232之间留有间隔,且第一框胶231可以完全覆盖晶圆基板21的管脚区211和切割区212,在管脚区211和玻璃盖板22间、切割区212和玻璃盖板22间起到支撑的作用,避免在芯片切割过程中导致的管脚区211受损,也可以减少芯片切割过程中芯片边角的崩裂、破损等。
进一步地,第一框胶231和第二框胶232之间留有间隔,可以减小玻璃盖板22与晶圆基板21之间因材料差异而产生的应力,避免应力过大而导致芯片切割过程中芯片产生裂缝、或者应力过大导致芯片变形,减小应力对硅基液晶芯片20性能的影响,提高硅基液晶芯片20封装的可靠性。
进一步地,在本实施例中,晶圆基板21和玻璃盖板22的设置与第一实施例相同,此处不再赘述。进一步地,在本实施例中,晶圆基板21和玻璃盖板22之间的液晶24所在的区域被填满,液晶24与晶圆基板21以及玻璃盖板22之间均无间隙,确保液晶24在晶圆基板21和玻璃盖板22之间的位置保持稳定。
进一步地,与第一实施例相同,在本实施例中,第一框胶231和第二框胶232可以涂覆在玻璃盖板22上,并在玻璃盖板22和晶圆基板21贴合时第一框胶231覆盖管脚区211和切割区212,且第二框胶232与玻璃盖板22形成液晶空间。
与第一实施例相同,在本实施例中,第一框胶231和第二框胶232可以涂覆在晶圆基板21上,第一框胶231覆盖管脚区211和切割区212,且第二框胶232和晶圆基板21形成液晶空间。
进一步地,在上述任一实施例中,在玻璃盖板22和晶圆基板21贴合面上的切割区212对应的位置处设置指示标记,根据指示标记设置框胶23和液晶24的涂覆位置,以达到贴合玻璃盖板22和晶圆基板21时、框胶23能够达到覆盖管脚区211和切割区212的效果。
进一步地,在上述任一实施例中,晶圆基板21远离玻璃盖板22的一面铺设有线路并通过球状引脚栅格阵列封装。球状引脚栅格阵列封装能够使得保证硅基液晶芯片20的内存容量,且能够使得硅基液晶芯片20具备更好的散热性能和电性能。
进一步地,在其他的应用场景中,硅基液晶芯片20也可以采用其他的形式进行封装,例如集成电路封装(SOP)、薄小外形封装(TSOP)、系统级封装(SIP)等等,在不影响硅基液晶芯片20性能的情况下,封装形式可以不做限制。
进一步地,为解决上述技术问题,本申请提供一种晶圆级硅基液晶芯片的封装基板,用于封装上述硅基液晶芯片,其包括能相邻接的多个硅基液晶芯片;沿封装基板的厚度方向在切割区进行切割处理,将相邻接的硅基液晶芯片分割成彼此独立的硅基液晶芯片。
请参阅图5,图5是本申请第一实施例中的晶圆级硅基液晶芯片的封装基板的侧面剖视图。
如图5所示,在本实施例中,框胶33和液晶34均容置于晶圆基板31和玻璃盖板32之间的夹层中,玻璃盖板32和晶圆基板31通过框胶33键合,且框胶33可以覆盖晶圆基板31的切割区311和管脚区312。
进一步地,在本实施方式中,框胶33为单层框胶。
进一步地,请参阅图6,图6是本申请第二实施例中的晶圆级硅基液晶芯片的封装基板的侧面剖视图。
与第一实施例不同的是,在本实施例中,框胶43包括第一框胶431和第二框胶432,第一框胶431围绕第二框胶432并与第二框胶432间隔设置,第二框胶432围绕液晶44并与液晶44相邻设置。
间隔设置的第一框胶431和第二框胶432,且第二框胶432围绕液晶44设置可以减小玻璃盖板42和晶圆基板41之间由于材料的不同而产生的应力,进而降低硅基液晶芯片因应力过大而发声变形的风险,且能够减少硅基液晶芯片因应力过大而产生的裂纹,提高整个硅基液晶芯片封装结构的可靠性。
进一步地,在本实施例中,第二框胶432围绕液晶44设置进而密封液晶44,第一框胶431覆盖切割区411和管脚区412。与第一实施例相同,作为管脚区412、切割区411与玻璃盖板42之间的支撑层,可以避免管脚区412和切割区411与玻璃盖板42之间出现悬空,进而同样可以达到提高芯片封装良率的效果,同时双层框胶也提升了对液晶44的密封效果,减少外界对液晶44造成的污染。
进一步地,在晶圆级硅基液晶芯片的封装基板的上述实施例中,玻璃盖板42可以使用ITO玻璃,晶圆基板41也均是采用球状引脚栅格阵列封装。在其他的应用场景中,晶圆基板41也可以采用其他的封装形式,例如集成电路封装(SOP)、薄小外形封装(TSOP)、系统级封装(SIP)等等,在不影响硅基液晶芯片性能的情况下,封装形式此处不做限制。
进一步,在晶圆级硅基液晶芯片的封装基板中,封装基板中所封装的相邻硅基液晶芯片共用一个切割区412。而框胶43覆盖切割区412,因此可以设置封装基板中相邻硅基液晶芯片的框胶无间隔、一体式铺设,可以降低框胶铺设工艺的难度,提高封装效率。
进一步地,在框胶43包括第一框胶431和第二框胶432的应用场景中,由于第一框胶431覆盖晶圆基板41的切割区412,则在封装基板中,相邻硅基液晶芯片的第一框胶431呈一体式铺设,覆盖相邻硅基液晶芯片的切割区412,减少相邻硅基液晶芯片的第一框胶431的点胶工艺步骤,节约点胶时间,进而提高封装工艺的工作效率。
另外,第一层框胶231还可以切割时防止硅基液晶芯片20切割时产生的硅碎屑以及水对管脚区造成污染。
进一步地,在上述晶圆级硅基液晶芯片的封装基板的任一实施例中,框胶43可以涂覆在晶圆基板41或者玻璃盖板42上,并可以在玻璃盖板42和晶圆基板41贴合面上的切割区412相对应的位置处设置有指示标记,以对框胶43和液晶44在晶圆基板41或玻璃盖板42上的涂覆位置进行定位,使得玻璃盖板42和晶圆基板41贴合后,框胶43能够覆盖切割区412和管脚区411。
综上所述,本申请通过在硅基液晶芯片的管脚区和切割区涂覆上框胶,对芯片的管脚区和切割区起到支撑保护的目的,一方面避免管脚区处于一种悬浮的状态,进而易被外界产生的震动或者应力的作用损坏,同时可以将切割区保护起来,避免在通过切割区切割晶圆级硅基液晶芯片的封装基板时在硅基液晶芯片的切割区位置产生较多的碎屑和破损;进一步地,本申请还设置框胶包括间隔设置的第一框胶和第二框胶,第一框胶覆盖切割区和管脚区,第二框胶围绕液晶设置,在保护管脚区域和芯片切割过程的同时,减少玻璃盖板与晶圆基板之间的应力,提高芯片封装过程的可靠性。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种硅基液晶芯片,其特征在于,包括:
玻璃盖板、框胶、液晶和晶圆基板,所述晶圆基板上定义有管脚区和切割区;
所述框胶置于所述玻璃盖板与所述晶圆基板其中之一之上并形成有液晶空间,所述液晶收容于所述液晶空间内,所述玻璃盖板和所述晶圆基板通过所述框胶贴合,且所述框胶覆盖所述晶圆基板的管脚区和切割区。
2.根据权利要求1所述的硅基液晶芯片,其特征在于,所述框胶包括间隔开的第一框胶和第二框胶,所述第二框胶围绕所述液晶,所述第一框胶置于所述第二框胶之外并围绕所述第二框胶,所述第二框胶用于形成所述液晶空间。
3.根据权利要求2所述的硅基液晶芯片,其特征在于,所述第一框胶完全覆盖所述晶圆基板的切割区和管脚区。
4.根据权利要求3所述的硅基液晶芯片,其特征在于,所述晶圆基板远离所述玻璃盖板的一面铺设有线路并通过球状引脚栅格阵列封装。
5.根据权利要求3所述的液晶芯片,其特征在于,所述第一框胶和所述第二框胶涂覆于所述玻璃盖板上,并在所述玻璃盖板与所述晶圆基板贴合时所述第一框胶覆盖所述管脚区和所述切割区,所述第二框胶与所述玻璃盖板形成所述液晶空间。
6.根据权利要求3所述的液晶芯片,其特征在于,所述第一框胶和所述第二框胶涂覆于所述晶圆基板上,所述第一框胶覆盖所述管脚区和所述切割区,所述第二框胶与所述晶圆基板形成所述液晶空间。
7.根据权利要求1所述的液晶芯片,其特征在于,所述玻璃盖板上朝向所述晶圆基板的面上设置有透明的导电层。
8.根据权利要求7所述的液晶芯片,其特征在于,所述导电层为ITO。
9.根据权利要求1所述的液晶芯片,其特征在于,所述玻璃盖板与所述晶圆基板贴合面上的切割区相对应的位置处设置有指示标记。
10.如权利要求1所述的液晶芯片,其特征在于,所述管脚区上设置有所述液晶芯片的输入输出端子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123177717.8U CN217112992U (zh) | 2021-12-16 | 2021-12-16 | 一种硅基液晶芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123177717.8U CN217112992U (zh) | 2021-12-16 | 2021-12-16 | 一种硅基液晶芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217112992U true CN217112992U (zh) | 2022-08-02 |
Family
ID=82591490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123177717.8U Active CN217112992U (zh) | 2021-12-16 | 2021-12-16 | 一种硅基液晶芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217112992U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024051423A1 (zh) * | 2022-09-05 | 2024-03-14 | 广东越海集成技术有限公司 | 芯片及裸芯片的封装方法 |
-
2021
- 2021-12-16 CN CN202123177717.8U patent/CN217112992U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024051423A1 (zh) * | 2022-09-05 | 2024-03-14 | 广东越海集成技术有限公司 | 芯片及裸芯片的封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7989950B2 (en) | Integrated circuit packaging system having a cavity | |
US7642643B2 (en) | Apparatus for molding a semiconductor die package with enhanced thermal conductivity | |
TWI303870B (en) | Structure and mtehod for packaging a chip | |
US20070166867A1 (en) | Integrated circuit package system with image sensor system | |
US7732901B2 (en) | Integrated circuit package system with isloated leads | |
KR20090033141A (ko) | 리드프레임 어레이를 구비하는 집적회로 패키지 시스템 | |
US9305873B1 (en) | Integrated circuit packaging system with electrical interface and method of manufacture thereof | |
TWI356478B (en) | Substrate package structure | |
US9142481B2 (en) | Integrated circuit packaging system with heatsink cap and method of manufacture thereof | |
US20120205811A1 (en) | Integrated circuit packaging system with terminal locks and method of manufacture thereof | |
US8629567B2 (en) | Integrated circuit packaging system with contacts and method of manufacture thereof | |
US7732252B2 (en) | Multi-chip package system incorporating an internal stacking module with support protrusions | |
CN217112992U (zh) | 一种硅基液晶芯片 | |
KR20090049017A (ko) | 패키지 집적에 의한 집적회로 패키지 시스템 | |
JP2009158835A (ja) | 半導体装置の製造方法。 | |
US20070085184A1 (en) | Stacked die packaging system | |
CN111554622B (zh) | 一种芯片封装方法 | |
CN111554617A (zh) | 一种芯片封装方法 | |
CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
CN111554613A (zh) | 一种芯片封装方法 | |
TWI443785B (zh) | 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 | |
US8642382B2 (en) | Integrated circuit packaging system with support structure and method of manufacture thereof | |
CN210272259U (zh) | 半导体封装结构及封装体 | |
CN101086971A (zh) | 覆晶式集成电路构装方法 | |
TWI795696B (zh) | 半導體元件封裝結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |