CN111554613A - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554613A
CN111554613A CN202010365903.5A CN202010365903A CN111554613A CN 111554613 A CN111554613 A CN 111554613A CN 202010365903 A CN202010365903 A CN 202010365903A CN 111554613 A CN111554613 A CN 111554613A
Authority
CN
China
Prior art keywords
chip
main chip
main
conductive
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010365903.5A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN202010365903.5A priority Critical patent/CN111554613A/zh
Publication of CN111554613A publication Critical patent/CN111554613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本申请公开了一种芯片封装方法，包括：在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，其中，第一导电柱分别位于第一主芯片和第二主芯片的非信号传输区，第二导电柱分别位于第一主芯片和第二主芯片的信号传输区；将连接芯片与水平方向上相邻设置的第一主芯片和第二主芯片的第二导电柱电连接；将第一主芯片和第二主芯片的第一导电柱与表面设置凹槽的封装基板电连接，且连接芯片至少部分位于凹槽内。本申请提供的芯片封装方法，能够降低封装成本，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
现有的基于聚合物的2D封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，其中，所述第一导电柱分别位于所述第一主芯片和所述第二主芯片的非信号传输区，所述第二导电柱分别位于所述第一主芯片和所述第二主芯片的信号传输区；将连接芯片与水平方向上相邻设置的所述第一主芯片和所述第二主芯片的第二导电柱电连接；将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接，且所述连接芯片至少部分位于所述凹槽内。
其中，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，包括：提供圆片，所述圆片包括多个矩阵排列的所述第一主芯片或所述第二主芯片；在所述圆片设置有所述非信号传输区的焊盘位置处形成所述第一导电柱，以及在所述信号传输区的焊盘位置处形成所述第二导电柱；分裂所述圆片，以获得单颗所述第一主芯片或所述第二主芯片。
其中，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，之后，包括：提供可移除的载板；将所述第一主芯片和所述第二主芯片的非功能面黏贴于所述载板上，其中，所述第一主芯片和所述第二主芯片的所述信号传输区相邻设置。
或者，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，包括：提供可移除的载板；将所述第一主芯片和所述第二主芯片的非功能面黏贴于所述载板上，其中，所述第一主芯片和所述第二主芯片的所述信号传输区相邻设置；在所述第一主芯片和所述第二主芯片的功能面上的非信号传输区的焊盘位置处形成所述第一导电柱，以及在所述第一主芯片和所述第二主芯片的功能面上的信号传输区的焊盘位置处形成所述第二导电柱。
其中，所述第一导电柱的高度大于等于所述第二导电柱的高度。
其中，所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接后，所述第一主芯片的功能面与所述凹槽底部之间的距离等于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离，所述连接芯片的所述非功能面与所述凹槽底部直接接触。
或者，所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接后，所述第一主芯片的功能面与所述凹槽底部之间的距离大于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离，所述连接芯片的所述非功能面与所述凹槽底部通过粘结层连接。
其中，所述将连接芯片与水平方向上相邻设置的所述第一主芯片和所述第二主芯片的第二导电柱电连接之后，包括：在所述连接芯片的功能面与所述第一主芯片和所述第二主芯片的功能面之间形成第一底填胶。
其中，所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面平整的封装基板电连接，之后，包括：移除所述载板；在所述第一主芯片和所述第二主芯片的功能面与所述封装基板之间形成第二底填胶。
其中，所述形成第二底填胶之后，包括：在所述第二底填胶上形成塑封层，所述塑封层覆盖所述第一主芯片和所述第二主芯片的侧面。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接两个主芯片，提高主芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用普通的导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2为图1中步骤S101对应的一实施方式的结构示意图；
图3为图1中步骤S101对应的一实施方式的流程示意图；
图4a为图3中步骤S201对应的一实施方式的结构示意图；
图4b为图3中步骤S202对应的一实施方式的结构示意图；
图5为图1中步骤S101之后包括的步骤一实施方式的流程示意图；
图6为图5中步骤S302对应的一实施方式的结构示意图；
图7为图1中步骤S101对应的另一实施方式的流程示意图；
图8为图7中步骤S402对应的一实施方式的结构示意图；
图9为图1中步骤S102对应的一实施方式的结构示意图；
图10为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图；
图11为图1中步骤S103对应的一实施方式的结构示意图；
图12为图1中步骤S103对应的另一实施方式的结构示意图；
图13为图12中步骤S103之后包括的步骤一实施方式的流程示意图；
图14为图13中步骤S502对应的一实施方式的结构示意图；
图15为图13中步骤S502之后包括的步骤对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S101，在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，其中，第一导电柱分别位于第一主芯片和第二主芯片的非信号传输区，第二导电柱分别位于第一主芯片和第二主芯片的信号传输区。
具体地，请参阅图2，图2为图1中步骤S101对应的一实施方式的结构示意图，在第一主芯片200和第二主芯片300的功能面上分别形成第一导电柱21和第二导电柱22，其中，第一导电柱21分别位于第一主芯片200和第二主芯片300的非信号传输区700，第二导电柱22分别位于第一主芯片200和第二主芯片300的信号传输区600，图2中仅示意性画出在第二主芯片300的功能面310上分别形成第一导电柱21和第二导电柱22的情况。
进一步地，请继续参阅图2，在形成第一导电柱21和第二导电柱22之后，可以在第一导电柱21和第二导电柱22远离第一主芯片200和第二主芯片300的一侧表面形成第一焊料23，第一焊料23的材质为导电导热材料,便于后续与封装基板或者连接芯片电连接。
在一个实施方式中，请参阅图3，图3为图1中步骤S101对应的一实施方式的流程示意图，上述步骤S101具体包括：
S201，提供圆片，圆片包括多个矩阵排列的第一主芯片或第二主芯片。
具体地，请参阅图4a，图4a为图3中步骤S201对应的一实施方式的结构示意图。本实施方式提供的圆片为晶圆厂直接加工而成的圆片，包括多个矩阵排列的第一主芯片200或者第二主芯片300，图中示意性地画出圆片中连在一起的相邻两个第二主芯片300的情况，相邻的两个第二主芯片300之间的区域为分裂圆片时的切割道。
S202，在圆片设置有非信号传输区的焊盘位置处形成第一导电柱，以及在信号传输区的焊盘位置处形成第二导电柱。优选地，第一导电柱的高度大于或等于第二导电柱的高度。
具体地，请参阅图4b，图4b为图3中步骤S202对应的一实施方式的结构示意图。继续以第二主芯片300为例，在圆片中第二主芯片300的功能面310的非信号传输区700的焊盘位置处形成第一导电柱21，以及在信号传输区600的焊盘位置处形成第二导电柱22。优选地，第一导电柱21的高度大于或等于第二导电柱22的高度，形成第一导电柱21和第二导电柱22的时间节点无先后限制。第一导电柱21和第二导电柱22的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在晶圆的表面形成图案化的掩膜层，掩膜层上设置有过孔，然后在过孔内形成第一导电柱21或者第二导电柱22，最后去除掩膜层。
S203，分裂圆片，以获得单颗第一主芯片或第二主芯片。
请继续参阅图4b和图2，沿图4b中虚线100所在的切割道分裂圆片之后，获得如图2所示的形成有第一导电柱21和第二导电柱22的单颗第一主芯片200或者第二主芯片300。
进一步地，请参阅图5，图5为图1中步骤S101之后包括的步骤一实施方式的流程示意图，本实施方式中，获得如图2所示的形成有第一导电柱21和第二导电柱22的单颗第一主芯片200或者第二主芯片300之后，还包括如下步骤：
S301，提供可移除的载板。
S302，将第一主芯片和第二主芯片的非功能面黏贴于载板上，其中，第一主芯片和第二主芯片的信号传输区相邻设置。
具体地，请参阅图6，图6为图5中步骤S302对应的一实施方式的结构示意图。将形成有第一导电柱21和第二导电柱22的第一主芯片200和第二主芯片300的非功能面211和311黏贴于载板24上，其中，第一主芯片200和第二主芯片300的信号传输区600相邻设置。具体可采用双面胶等可剥离胶将第一主芯片200和第二主芯片300与载板24黏贴。
在另一实施方式中，请参阅图7，图7为图1中步骤S101对应的另一实施方式的流程示意图，上述步骤S101具体包括：
S401，提供可移除的载板。
S402，将第一主芯片和第二主芯片的非功能面黏贴于载板上，其中，第一主芯片和第二主芯片的信号传输区相邻设置。
具体地，请参阅图8，图8为图7中步骤S402对应的一实施方式的结构示意图。第一主芯片200和第二主芯片300可由对应的晶圆直接分裂获得，将第一主芯片200和第二主芯片300的非功能面211和311黏贴于载板24上，其中，第一主芯片200和第二主芯片300的信号传输区600相邻设置。具体可采用双面胶等可剥离胶将第一主芯片200和第二主芯片300与载板24黏贴。
S403，在第一主芯片和第二主芯片的功能面上的非信号传输区的焊盘位置处形成第一导电柱，以及在第一主芯片和第二主芯片的功能面上的信号传输区的焊盘位置处形成第二导电柱。优选地，第一导电柱的高度大于或等于第二导电柱的高度。
请继续参阅图6，将第一主芯片200和第二主芯片300与载板24黏贴之后，在第一主芯片200和第二主芯片300的功能面210和310上的非信号传输区700的焊盘位置处形成第一导电柱21，以及在第一主芯片200和第二主芯片300的功能面210和310上的信号传输区600的焊盘位置处形成第二导电柱22。优选地，第一导电柱21的高度大于或等于第二导电柱22的高度。形成第一导电柱21和第二导电柱22的时间节点无先后限制。第一导电柱21和第二导电柱22的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在第一主芯片200和第二主芯片300的表面形成图案化的掩膜层，掩膜层上设置有过孔，然后在过孔内形成第一导电柱21或者第二导电柱22，最后去除掩膜层。
进一步地，在形成第一导电柱21和第二导电柱22之后，可以在第一导电柱21和第二导电柱22远离载板24的一侧表面形成第一焊料23，第一焊料23的材质为导电导热材料，便于后续与封装基板或是连接芯片电连接。
S102，将连接芯片与水平方向上相邻设置的第一主芯片和第二主芯片的第二导电柱电连接。
具体地，请参阅图9，图9为图1中步骤S102对应的一实施方式的结构示意图。在步骤S101之后，形成图6所示的结构之后，将连接芯片10与水平方向上相邻设置的第一主芯片200和第二主芯片300的第二导电柱22电连接。
其中，在将连接芯片10与第二导电柱22电连接之前，可以在连接芯片10的功能面110的焊盘位置处形成第三导电柱25，使连接芯片10通过第三导电柱25和第二导电柱22与第一主芯片200和第二主芯片300实现电连接。在其他实施方式中，也可以不形成第三导电柱25，直接使第二导电柱22与连接芯片10的焊盘电连接，同样能够使第一主芯片200通过连接芯片10与第二主芯片300实现信号传输。
此外，上述第一主芯片200可以为CPU等，第二主芯片300可以为GPU等，一个第一主芯片200可以与至少一个第二主芯片300通过连接芯片10电连接。例如，第一主芯200的四个角部均设置有信号传输区焊盘，此时一个第一主芯片200对应的第二主芯片300的个数可以为四个，四个第二主芯片300的芯片类型可以相同或者不同。
进一步地，请参阅图10，图10为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图，在图9所示结构的基础上，在连接芯片10的功能面110与第一主芯片200和第二主芯片300的功能面210和310之间形成第一底填胶26。第一底填胶26可以对第二导电柱22和第三导电柱25起到保护作用，使连接芯片10与第一主芯片200和第二主芯片300之间的连接更加稳固。
S103，将第一主芯片和第二主芯片的第一导电柱与表面设置凹槽的封装基板电连接，且连接芯片至少部分位于凹槽内。
具体地，请参阅图11，图11为图1中步骤S103对应的一实施方式的结构示意图，在将连接芯片10与第二导电柱22电连接之后，将第一主芯片200和第二主芯片300的第一导电柱21与表面设置凹槽的封装基板500电连接，且连接芯片10的至少部分位于凹槽内。其中，第一导电柱21可通过第一焊料23与封装基板500电连接。在执行步骤S103之前，可将上述步骤S102形成的结构整体翻转，便于与封装基板500电连接。
此外，请继续参阅图11，将第一主芯片200和第二主芯片300的第一导电柱21与表面设置凹槽的封装基板500电连接之后，第一主芯片200的功能面210与封装基板500的凹槽底部之间的距离h1等于第一主芯片200的功能面210与连接芯片10的非功能面111之间的距离h2，连接芯片10的非功能面111与封装基板500直接接触。图11中示意性画出连接芯片10全部位于凹槽内的情况，此时第一导电柱21的高度大于第二导电柱22的高度。
另一实施方式中，请参阅图12，图12为图1中步骤S103对应的另一实施方式的结构示意图，将第一主芯片200和第二主芯片300的第一导电柱21与表面设置凹槽的封装基板500电连接之后，第一主芯片200的功能面210与封装基板500的凹槽底部之间的距离h1大于第一主芯片200的功能面210与连接芯片10的非功能面111之间的距离h2，连接芯片10的非功能面111与封装基板500的凹槽底部通过粘结层(图未示)连接。图12中示意性画出连接芯片10部分位于凹槽内的情况，此时第一导电柱21的高度大于第二导电柱22的高度。
此外，在如图12中所示的结构中，当连接芯片10的非功能面111与封装基板500的凹槽底部直接接触时，连接芯片10全部位于凹槽内。此时，如果连接芯片10的功能面110所在水平面低于封装基板500与第一导电柱21电连接的一侧表面所在水平面，则在前述步骤S101中，需要使第二导电柱22的高度大于第一导电柱21的高度，以使第一主芯片200和第二主芯片300的信号传输区600能够通过第二导电柱22与连接芯片10电连接。
进一步，请参阅图13，图13为图12中步骤S103之后包括的步骤一实施方式的流程示意图，本实施方式在上述步骤S103之后还包括如下步骤：
S501，移除载板。
S502，在第一主芯片和第二主芯片的功能面与封装基板之间形成第二底填胶。
具体地，请参阅图14，图14为图13中步骤S502对应的一实施方式的结构示意图，移除载板24，在第一主芯片200和第二主芯片300的功能面210和310与封装基板500之间形成第二底填胶27，第二底填胶27可以对第一导电柱21和连接芯片10起到保护作用，使其与封装基板500之间的连接更加稳固。
进一步，请参阅图15，图15为图13中步骤S502之后包括的步骤对应的一实施方式的结构示意图，在形成第二底填胶27之后，在第二底填胶27上形成塑封层28，塑封层28覆盖第一主芯片200和第二主芯片300的外侧面，塑封层28的材质可以为环氧树脂等，能够进一步保护整个封装器件，使整个封装器件的结构更加稳固。具体可以先在第二底填胶27上形成塑封层28，使其覆盖第一主芯片200和第二主芯片300的非功能面211和311，然后对塑封层28远离第二底填胶27的一侧表面进行研磨处理，使其表面平整。第一主芯片200和第二主芯片300的非功能面可以从塑封层28中露出，也可以不露出，图15中示意性画出第一主芯片200和第二主芯片300的非功能面211和311不从塑封层28中露出的情况。
本实施方式最后形成的封装器件中，两个主芯片的信号传输区采用连接芯片进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能；主芯片的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，其中，所述第一导电柱分别位于所述第一主芯片和所述第二主芯片的非信号传输区，所述第二导电柱分别位于所述第一主芯片和所述第二主芯片的信号传输区；
将连接芯片与水平方向上相邻设置的所述第一主芯片和所述第二主芯片的第二导电柱电连接；
将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接，且所述连接芯片至少部分位于所述凹槽内。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，包括：
提供圆片，所述圆片包括多个矩阵排列的所述第一主芯片或所述第二主芯片；
在所述圆片设置有所述非信号传输区的焊盘位置处形成所述第一导电柱，以及在所述信号传输区的焊盘位置处形成所述第二导电柱；
分裂所述圆片，以获得单颗所述第一主芯片或所述第二主芯片。
3.根据权利要求2所述的芯片封装方法，其特征在于，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，之后，包括：
提供可移除的载板；
将所述第一主芯片和所述第二主芯片的非功能面黏贴于所述载板上，其中，所述第一主芯片和所述第二主芯片的所述信号传输区相邻设置。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述在第一主芯片和第二主芯片的功能面上分别形成第一导电柱和第二导电柱，包括：
提供可移除的载板；
将所述第一主芯片和所述第二主芯片的非功能面黏贴于所述载板上，其中，所述第一主芯片和所述第二主芯片的所述信号传输区相邻设置；
在所述第一主芯片和所述第二主芯片的功能面上的非信号传输区的焊盘位置处形成所述第一导电柱，以及在所述第一主芯片和所述第二主芯片的功能面上的信号传输区的焊盘位置处形成所述第二导电柱。
5.根据权利要求1-4任一项所述的芯片封装方法，其特征在于，
所述第一导电柱的高度大于等于所述第二导电柱的高度。
6.根据权利要求5所述的芯片封装方法，其特征在于，
所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接后，所述第一主芯片的功能面与所述凹槽底部之间的距离等于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离，所述连接芯片的所述非功能面与所述凹槽底部直接接触。
7.根据权利要求5所述的芯片封装方法，其特征在于，
所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面设置凹槽的封装基板电连接后，所述第一主芯片的功能面与所述凹槽底部之间的距离大于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离，所述连接芯片的所述非功能面与所述凹槽底部通过粘结层连接。
8.根据权利要求1-4任一项所述的芯片封装方法，其特征在于，所述将连接芯片与水平方向上相邻设置的所述第一主芯片和所述第二主芯片的第二导电柱电连接之后，包括：
在所述连接芯片的功能面与所述第一主芯片和所述第二主芯片的功能面之间形成第一底填胶。
9.根据权利要求1-4任一项所述的芯片封装方法，其特征在于，所述将所述第一主芯片和所述第二主芯片的所述第一导电柱与表面平整的封装基板电连接，之后，包括：
移除所述载板；
在所述第一主芯片和所述第二主芯片的功能面与所述封装基板之间形成第二底填胶。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述形成第二底填胶之后，包括：
在所述第二底填胶上形成塑封层，所述塑封层覆盖所述第一主芯片和所述第二主芯片的侧面。
CN202010365903.5A 2020-04-30 2020-04-30 一种芯片封装方法 Pending CN111554613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010365903.5A CN111554613A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010365903.5A CN111554613A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (1)

Publication Number Publication Date
CN111554613A true CN111554613A (zh) 2020-08-18

Family

ID=72004274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010365903.5A Pending CN111554613A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554613A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490186A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法
CN112490183A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法
CN112490212A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
US20180005987A1 (en) * 2016-01-27 2018-01-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
US20180005987A1 (en) * 2016-01-27 2018-01-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490186A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法
CN112490183A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装方法
CN112490212A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装器件

Similar Documents

Publication Publication Date Title
US9666513B2 (en) Wafer-level flipped die stacks with leadframes or metal foil interconnects
US20120268899A1 (en) Reinforced fan-out wafer-level package
TWI538123B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
TW201911508A (zh) 電子封裝件
CN111554613A (zh) 一种芯片封装方法
CN111554617A (zh) 一种芯片封装方法
CN111554622B (zh) 一种芯片封装方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN111554625A (zh) 一种芯片封装方法
JPH01258458A (ja) ウェーハ集積型集積回路
CN111554624B (zh) 一种芯片封装方法
CN111554627B (zh) 一种芯片封装方法
CN114464541A (zh) 扇出型封装方法
CN111554620A (zh) 一种芯片封装方法
CN111554616B (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
TW201440184A (zh) 半導體封裝件及其製法
CN112490186A (zh) 多芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN112490209A (zh) 一种半导体封装器件
CN111554631A (zh) 一种芯片封装方法
CN111554626A (zh) 一种芯片封装方法
CN112490185A (zh) 一种芯片封装方法
CN111554632B (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818

RJ01 Rejection of invention patent application after publication