CN111554626A - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554626A
CN111554626A CN202010367765.4A CN202010367765A CN111554626A CN 111554626 A CN111554626 A CN 111554626A CN 202010367765 A CN202010367765 A CN 202010367765A CN 111554626 A CN111554626 A CN 111554626A
Authority
CN
China
Prior art keywords
main chip
chip
packaging
main
information transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010367765.4A
Other languages
English (en)
Inventor
夏鑫
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN202010367765.4A priority Critical patent/CN111554626A/zh
Publication of CN111554626A publication Critical patent/CN111554626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，包括：提供第一封装体，第一封装体中包含至少一个封装单元，每个封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层；其中，第一主芯片和第二主芯片的功能面的信息传输区相邻设置，第一塑封层覆盖第一主芯片和第二主芯片的侧面；将连接芯片的功能面朝向第一主芯片和第二主芯片，且与第一主芯片和第二主芯片的信息传输区电连接；将连接芯片的非功能面朝向表面平整的封装基板，并使第一主芯片和第二主芯片的非信息传输区通过第一导电柱和第一焊料与封装基板电连接。本申请提供的芯片封装方法，能够降低封装成本，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
现有的基于聚合物的2D封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：提供第一封装体，所述第一封装体中包含至少一个封装单元，每个所述封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层；其中，所述第一主芯片和所述第二主芯片的功能面的信息传输区相邻设置，所述第一塑封层覆盖所述第一主芯片和所述第二主芯片的侧面；将连接芯片的功能面朝向所述第一主芯片和所述第二主芯片，且与所述第一主芯片和所述第二主芯片的所述信息传输区电连接；将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一主芯片和所述第二主芯片的非信息传输区通过第一导电柱和第一焊料与所述封装基板电连接。
其中，提供第一封装体，包括：提供可移除的载板，所述载板上定义有至少一个区域；在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的功能面朝向所述载板；在所述载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层；移除所述载板。
或者，提供第一封装体，包括：提供可移除的载板，所述载板上定义有至少一个区域；在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的非功能面朝向所述载板；在所述载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层，所述第一主芯片和所述第二主芯片的所述功能面从所述第一塑封层中露出；移除所述载板。其中，所述第一塑封层的高度小于或等于所述第一主芯片和所述第二主芯片的最小厚度。
其中，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，之前，包括：在所述第一主芯片和所述第二主芯片的位于非信息传输区的焊盘上形成所述第一导电柱，以及在所述第一主芯片和所述第二主芯片的位于信息传输区的焊盘上形成第二导电柱。
其中，所述连接芯片与所述第一主芯片和所述第二主芯片电连接之后，所述第一导电柱的高度大于等于所述连接芯片的非功能面与所述第一主芯片的功能面之间的距离。
其中，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，包括：将所述连接芯片通过所述第二导电柱与所述第一主芯片和所述第二主芯片的信息传输区连接，其中，所述连接芯片的功能面上的焊盘位置处分别设置有第三导电柱。
其中，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，之后，包括：在所述连接芯片的所述功能面面向所述第一塑封层一侧形成底填胶；在所述第一塑封层以及所述第一主芯片和所述第二主芯片的功能面上形成第二塑封层，且所述第一导电柱远离所述第一塑封层的一侧表面从所述第二塑封层中露出。
其中，所述将所述连接芯片的非功能面朝向表面平整的封装基板，并将所述第一主芯片和所述第二主芯片的非信息传输区通过第一导电柱和第一焊料与所述封装基板电连接，之前，包括：在所述第一导电柱远离所述第一塑封层的一侧表面上形成所述第一焊料；或者，在所述封装基板的一侧表面上形成所述第一焊料。
其中，所述第一封装体中包含至少两个所述封装单元，相邻所述封装单元的所述第一塑封层相互连接；所述将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一主芯片和所述第二主芯片的非信息传输区通过所述第一导电柱和所述第一焊料与所述封装基板电连接，之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接两个主芯片，提高主芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用普通的导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2为图1中步骤S101对应的一实施方式的结构示意图；
图3为图1中步骤S101对应的一实施方式的流程示意图；
图4a为图3中步骤S201对应的一实施方式的结构示意图；
图4b为图3中步骤S202对应的一实施方式的结构示意图；
图4c为图3中步骤S203对应的一实施方式的结构示意图；
图5为图1中步骤S101对应的另一实施方式的流程示意图；
图6a为图5中步骤S302对应的一实施方式的结构示意图；
图6b为图5中步骤S303对应的一实施方式的结构示意图；
图6c为图5中步骤S303对应的另一实施方式的结构示意图；
图6d为图5中步骤S304对应的一实施方式的结构示意图；
图7a为图1中步骤S102之前包括的步骤对应的一实施方式的结构示意图；
图7b为在第二导电柱远离第一塑封层的一侧表面形成第二焊料一实施方式的结构示意图；
图8为图1中步骤S102对应的一实施方式的结构示意图；
图9为图1中步骤S102之后包括的步骤的一实施方式的流程示意图；
图10a为图9中步骤S401对应的一实施方式的结构示意图；
图10b为图9中步骤S402对应的一实施方式的结构示意图；
图11为图1中步骤S103对应的一实施方式的结构示意图；
图12为本申请芯片封装方法所获得的封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S101，提供第一封装体，第一封装体中包含至少一个封装单元，每个封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层；其中，第一主芯片和第二主芯片的功能面的信息传输区相邻设置，第一塑封层覆盖第一主芯片和第二主芯片的侧面。
具体地，请参阅图2，图2为图1中步骤S101对应的一实施方式的结构示意图，图2中仅示意性画出第一封装体包含一个封装单元100的情况，封装单元100包括相邻设置的第一主芯片11和第二主芯片12、以及第一塑封层13；其中，第一主芯片11和第二主芯片12的功能面110和120的信息传输区200相邻设置，第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面。在本实施例中，当第一封装体包含至少两个封装单元100时，相邻封装单元100的第一塑封层13之间可以相互连接，即第一封装体中的第一塑封层13为一个整体。
在一个实施方式中，请参阅图3，图3为图1中步骤S101对应的一实施方式的流程示意图，上述步骤S101具体包括：
S201，提供可移除的载板，载板上定义有至少一个区域。
具体地，请参阅图4a，图4a为图3中步骤S201对应的一实施方式的结构示意图。图中示意性地画出载板10上定义有一个区域，其中，载板10由金属、塑料等硬性材质形成。
S202，在每个区域黏贴第一主芯片和第二主芯片，且第一主芯片和第二主芯片的功能面朝向载板。
具体地，请参阅图4b，图4b为图3中步骤S202对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的载板10上黏贴第一主芯片11和第二主芯片12，且第一主芯片11和第二主芯片12的功能面110和120朝向载板10，第一主芯片11和第二主芯片12的信息传输区200相邻设置。具体可以通过双面胶等可剥离胶将第一主芯片11和第二主芯片12黏贴在载板10上。
S203，在载板设置有第一主芯片和第二主芯片的一侧形成第一塑封层。
具体地，请参阅图4c，图4c为图3中步骤S203对应的一实施方式的结构示意图。在载板10设置有第一主芯片11和第二主芯片12的一侧形成第一塑封层13。第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面，第一主芯片11和第二主芯片12的非功能面111和121可以从第一塑封层13中露出，也可以不露出。第一塑封层13的材质可以为环氧树脂等，可对第一主芯片11和第二主芯片12起到保护作用。
在进行上述步骤S203时，可以先在载板10一侧形成第一塑封层13，第一塑封层13覆盖第一主芯片11和第二主芯片12的非功能面111和121；然后对第一塑封层13远离载板10的一侧表面进行研磨处理，以使得第一塑封层13的表面平整，并使第一主芯片11和第二主芯片12的非功能面111和121从第一塑封层13中露出；或者控制研磨处理过程，使第一塑封层13的表面平整，同时第一主芯片11和第二主芯片12的非功能面111和121不从第一塑封层13中露出。
S204，移除载板。
具体可继续参阅图2，移除载板10之后，形成的第一封装体包含一个封装单元100，封装单元100包括相邻设置的第一主芯片11和第二主芯片12、以及第一塑封层13；其中，第一主芯片11和第二主芯片12的信息传输区200相邻设置，第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面。
在另一实施方式中，请参阅图5，图5为图1中步骤S101对应的另一实施方式的流程示意图，上述步骤S101具体包括：
S301，提供可移除的载板，载板上定义有至少一个区域。
S302，在每个区域黏贴第一主芯片和第二主芯片，且第一主芯片和第二主芯片的非功能面朝向载板。
具体地，请参阅图6a，图6a为图5中步骤S302对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的载板20上黏贴第一主芯片21和第二主芯片22，且第一主芯片21和第二主芯片22的非功能面211和221朝向载板20，第一主芯片21和第二主芯片22的信息传输区500相邻设置。具体可以通过双面胶等可剥离胶将第一主芯片21和第二主芯片22黏贴在载板20上。
S303，在载板设置有第一主芯片和第二主芯片的一侧形成第一塑封层，第一主芯片和第二主芯片的功能面从第一塑封层中露出。
具体地，请参阅图6b，图6b为图5中步骤S303对应的一实施方式的结构示意图。在定义有一个区域的载板20上黏贴第一主芯片21和第二主芯片22之后，在载板20设置有第一主芯片21和第二主芯片22的一侧形成第一塑封层23。第一塑封层23覆盖第一主芯片21和第二主芯片22的侧面，第一主芯片21和第二主芯片22的功能面210和220从第一塑封层23中露出。第一塑封层23的材质可以为环氧树脂等，可对第一主芯片21和第二主芯片22起到保护作用。
在另一实施方式中，请参阅图6c，图6c为图5中步骤S303对应的另一实施方式的结构示意图。第一主芯片21’的厚度小于第二主芯片22’的厚度，则第一塑封层23’的高度小于等于第一主芯片21’和第二主芯片22’的最小厚度，即第一塑封层23’的高度小于或等于第一主芯片21’的厚度，第二主芯片22’处于半塑封状态，以保证第一主芯片21’和第二主芯片22’的功能面210’和220’从第一塑封层23’中露出。
S304，移除载板。
具体地，请参阅图6d，图6d为图5中步骤S304对应的一实施方式的结构示意图。移除载板20之后，形成的第一封装体包含一个封装单元400，封装单元400包括相邻设置的第一主芯片21和第二主芯片22、以及第一塑封层23；其中，第一主芯片21和第二主芯片22的信息传输区500相邻设置，第一塑封层23覆盖第一主芯片21和第二主芯片22的侧面，第一主芯片21和第二主芯片22的功能面210和220从第一塑封层23中露出。
S102，将连接芯片的功能面朝向第一主芯片和第二主芯片，且与第一主芯片和第二主芯片的信息传输区电连接。
步骤S102，将连接芯片的功能面朝向第一主芯片11和第二主芯片12，且与第一主芯片11和第二主芯片12的信息传输区电连接之前，还包括如下步骤：在第一主芯片和第二主芯片的位于非信息传输区的焊盘上形成第一导电柱，以及在第一主芯片和第二主芯片的位于信息传输区的焊盘上形成第二导电柱。
具体地，请参阅图7a，图7a为图1中步骤S102之前包括的步骤对应的一实施方式的结构示意图。在第一主芯片11和第二主芯片12的位于非信息传输区300的焊盘上形成第一导电柱14，以及在第一主芯片11和第二主芯片12的位于信息传输区200的焊盘上形成第二导电柱15。在形成第一导电柱14和第二导电柱15之前，可以先将图2所示的包含一个封装单元100的第一封装体整体翻转，使第一主芯片11和第二主芯片12的非功能面111和121朝下，便于后序形成第一导电柱14和第二导电柱15。在另一实施方式中，包含一个封装单元400的第一封装体如图6d所示，则不需要进行翻转。形成第一导电柱14和第二导电柱15的时间点无先后限制，例如可以先形成第一导电柱14，也可以先形成第二导电柱15。第一导电柱14和第二导电柱15的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在第一塑封层13的表面形成图案化的第一掩膜层，第一掩膜层上设置有过孔，然后在过孔内形成第一导电柱14，最后去除第一掩膜层；再在第一塑封层13的表面形成图案化的第二掩膜层，第二掩膜层上设置有过孔，然后在过孔内形成第二导电柱15，最后去除第二掩膜层。本实施方式中，第一导电柱14的高度大于第二导电柱15的高度，两者的高度差大于连接芯片的厚度，以使后续可以将连接芯片通过第二导电柱15与第一主芯片11和第二主芯片12电连接，且连接之后，第一导电柱14远离第一塑封层13的一侧表面能够高于连接芯片，或者与连接芯片齐平。
进一步地，本实施方式还可以在第二导电柱15远离第一塑封层13的一侧表面上形成第二焊料16。具体请参阅图7b，图7b为在第二导电柱远离第一塑封层的一侧表面形成第二焊料一实施方式的结构示意图。第二焊料16能够导电，以实现信息传输。
在另一实施方式中，在步骤S102之前，可以只在第一主芯片11和第二主芯片12的位于非信息传输区300的焊盘上形成第一导电柱14，不需要形成第二导电柱，后续可以直接通过信息传输区200的焊盘与连接芯片电连接。
进一步地，形成第一导电柱14和第二导电柱15之后，执行步骤S102，请参阅图8，图8为图1中步骤S102对应的一实施方式的结构示意图，将连接芯片31与第一主芯片11和第二主芯片12的信息传输区200电连接。具体地，将连接芯片31通过第二导电柱15与第一主芯片11和第二主芯片12的信息传输区200连接，其中，连接芯片31的功能面310上的焊盘位置处分别设置有第三导电柱32。第三导电柱32的材质可以与第一导电柱14类似，例如，为含铜合金等，其形成方式也类似。对于第三导电柱32形成的时间点无限制，例如在形成第一导电柱14或者第二导电柱15之前，预先在连接芯片31的功能面310上形成第三导电柱32；又例如，在形成第一导电柱14和第二导电柱15之后，再在连接芯片31的功能面311上形成第三导电柱32。优选地，连接芯片31与第一主芯片11和第二主芯片12电连接之后，第一导电柱14的高度h1大于等于连接芯片31的非功能面311与第一主芯片11的功能面110之间的距离h2。
在另一实施方式中，在步骤S102之前，形成第一导电柱14和第二导电柱15之后，不在第二导电柱15上形成第二焊料，而是直接执行步骤S102，此时，连接芯片31的功能面310上的焊盘位置处分别设置有第三导电柱32，第三导电柱32远离连接芯片31的一侧表面上设置有第二焊料36。执行步骤S102之后，同样能够实现将连接芯片31通过第二导电柱15与第一主芯片11和第二主芯片12的信息传输区200连接，可继续参阅图8。
此外，上述第一主芯片11可以为CPU等，第二主芯片12可以为GPU等，一个第一主芯片11可以与至少一个第二主芯片12通过连接芯片31电连接。例如第一主芯片11的四个角部均设置有信息传输区焊盘，此时一个第一主芯片11对应的第二主芯片12的个数可以为四个，四个第二主芯片12的芯片类型可以相同或不同。
进一步地，请参阅图9，图9为图1中步骤S102之后包括的步骤的一实施方式的流程示意图。上述步骤S102之后还包括如下步骤：
S401，在连接芯片的功能面面向第一塑封层一侧形成底填胶。
具体地，请参阅图10a，图10a为图9中步骤S401对应的一实施方式的结构示意图，连接芯片31与第一主芯片11和第二主芯片12电连接之后，在连接芯片31的功能面310面向第一塑封层13的一侧形成底填胶33。底填胶33可以对第二导电柱15、第二焊料16和第三导电柱32起保护作用，使第一封装体与连接芯片31的连接更加稳固。
S402，在第一塑封层以及第一主芯片和第二主芯片的功能面上形成第二塑封层，且第一导电柱远离第一塑封层的一侧表面从第二塑封层中露出。
具体地，请参阅图10b，图10b为图9中步骤S402对应的一实施方式的结构示意图，形成底填胶33之后，在第一塑封层13以及第一主芯片11和第二主芯片12的功能面110和120上形成第二塑封层34，且第一导电柱14远离第一塑封层13的一侧表面从第二塑封层34中露出。第二塑封层34对第一导电柱14和连接芯片31起保护作用，且第一导电柱14远离第一塑封层13的一侧表面从第二塑封层34中露出，后续可以与封装基板电连接。
S103，将连接芯片的非功能面朝向表面平整的封装基板，并使第一主芯片和第二主芯片的非信息传输区通过第一导电柱和第一焊料与封装基板电连接。
具体地，请参阅图11，图11为图1中步骤S103对应的一实施方式的结构示意图，在形成第二塑封层34之后，将连接芯片31的非功能面311朝向表面平整的封装基板700，并使第一主芯片11和第二主芯片12的非信息传输区300通过第一导电柱14和第一焊料35与封装基板700电连接。
其中，在步骤S103之前，可以在第一导电柱14远离第一塑封层13的一侧表面上形成第一焊料35；或者，在封装基板700的一侧表面上形成第一焊料35，然后整体翻转，使连接芯片31的非功能面311向下朝向封装基板700，且使第一主芯片11和第二主芯片12能够通过第一导电柱14和第一焊料35与封装基板700电连接。
在另一实施方式中，请结合图11参阅图12，图12为本申请芯片封装方法所获得的封装器件一实施方式的结构示意图，第一封装体中包含至少两个封装单元100，每个封装单元100包括相邻设置的第一主芯片11和第二主芯片12、以及第一塑封层13，相邻封装单元100的第一塑封层13相互连接，即第一塑封层13连续覆盖所有封装单元100；将连接芯片31的非功能面311朝向表面平整的封装基板，并使第一主芯片11和第二主芯片12的非信息传输区300通过第一导电柱14和第一焊料35与封装基板电连接之前，还包括：切割掉相邻封装单元100之间的区域，例如，沿图中虚线800进行切割，以获得包含单个封装单元100的封装器件。图12示意性画出第一封装体包含两个封装单元100的情况，形成第一封装体之后，切割掉相邻封装单元100之间的区域之前，将连接芯片31的功能面310与第一主芯片11和第二主芯片12电连接，然后形成第二塑封层34，第二塑封层34连续覆盖所有第一导电柱14以及所有连接芯片31。切割掉相邻封装单元100之间的区域之后，再执行步骤S103，将封装器件整体翻转，使连接芯片31的非功能面311朝向表面平整的封装基板，并使第一主芯片11和第二主芯片12的非信息传输区300通过第一导电柱14和第一焊料35与封装基板电连接。
本实施方式可以在晶圆级别上获取第一封装体，能够提高封装效率，而且最后形成的封装器件中，两个主芯片的信号传输区采用连接芯片进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能；主芯片的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供第一封装体，所述第一封装体中包含至少一个封装单元，每个所述封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层；其中，所述第一主芯片和所述第二主芯片的功能面的信息传输区相邻设置，所述第一塑封层覆盖所述第一主芯片和所述第二主芯片的侧面；
将连接芯片的功能面朝向所述第一主芯片和所述第二主芯片，且与所述第一主芯片和所述第二主芯片的所述信息传输区电连接；
将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一主芯片和所述第二主芯片的非信息传输区通过第一导电柱和第一焊料与所述封装基板电连接。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第一封装体，包括：
提供可移除的载板，所述载板上定义有至少一个区域；
在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的功能面朝向所述载板；
在所述载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层；
移除所述载板。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第一封装体，包括：
提供可移除的载板，所述载板上定义有至少一个区域；
在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的非功能面朝向所述载板；
在所述载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层，所述第一主芯片和所述第二主芯片的所述功能面从所述第一塑封层中露出；
移除所述载板。
4.根据权利要求3所述的芯片封装方法，其特征在于，
所述第一塑封层的高度小于或等于所述第一主芯片和所述第二主芯片的最小厚度。
5.根据权利要求2-4任一项所述的芯片封装方法，其特征在于，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，之前，包括：
在所述第一主芯片和所述第二主芯片的位于非信息传输区的焊盘上形成所述第一导电柱，以及在所述第一主芯片和所述第二主芯片的位于信息传输区的焊盘上形成第二导电柱。
6.根据权利要求5所述的芯片封装方法，其特征在于，
所述连接芯片与所述第一主芯片和所述第二主芯片电连接之后，所述第一导电柱的高度大于等于所述连接芯片的非功能面与所述第一主芯片的功能面之间的距离。
7.根据权利要求5所述的芯片封装方法，其特征在于，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，包括：
将所述连接芯片通过所述第二导电柱与所述第一主芯片和所述第二主芯片的信息传输区连接，其中，所述连接芯片的功能面上的焊盘位置处分别设置有第三导电柱。
8.根据权利要求6所述的芯片封装方法，其特征在于，所述将连接芯片与所述第一主芯片和所述第二主芯片的信息传输区电连接，之后，包括：
在所述连接芯片的所述功能面面向所述第一塑封层一侧形成底填胶；
在所述第一塑封层以及所述第一主芯片和所述第二主芯片的功能面上形成第二塑封层，且所述第一导电柱远离所述第一塑封层的一侧表面从所述第二塑封层中露出。
9.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述连接芯片的非功能面朝向表面平整的封装基板，并将所述第一主芯片和所述第二主芯片的非信息传输区通过第一导电柱和第一焊料与所述封装基板电连接，之前，包括：
在所述第一导电柱远离所述第一塑封层的一侧表面上形成所述第一焊料；或者，
在所述封装基板的一侧表面上形成所述第一焊料。
10.根据权利要求1所述的芯片封装方法，其特征在于，
所述第一封装体中包含至少两个所述封装单元，相邻所述封装单元的所述第一塑封层相互连接；
所述将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一主芯片和所述第二主芯片的非信息传输区通过所述第一导电柱和所述第一焊料与所述封装基板电连接，之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
CN202010367765.4A 2020-04-30 2020-04-30 一种芯片封装方法 Pending CN111554626A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367765.4A CN111554626A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367765.4A CN111554626A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (1)

Publication Number Publication Date
CN111554626A true CN111554626A (zh) 2020-08-18

Family

ID=72002633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367765.4A Pending CN111554626A (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554626A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN109786266A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN109786266A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Similar Documents

Publication Publication Date Title
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
KR20100109241A (ko) 칩 적층 패키지 및 그 제조방법
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
CN103489802A (zh) 芯片封装结构及形成方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
CN111554622B (zh) 一种芯片封装方法
CN102593023B (zh) 凸块封装结构及凸块封装方法
CN111863791A (zh) 一种半导体封装体和芯片封装体
CN111554617A (zh) 一种芯片封装方法
CN111554613A (zh) 一种芯片封装方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
TWI606525B (zh) 具有鍍覆引線之積體電路封裝系統及其製造方法
CN111554624B (zh) 一种芯片封装方法
CN111554626A (zh) 一种芯片封装方法
CN111554616B (zh) 一种芯片封装方法
CN111554614B (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
CN111554632B (zh) 一种芯片封装方法
CN111554627B (zh) 一种芯片封装方法
CN111554620A (zh) 一种芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN111554625A (zh) 一种芯片封装方法
CN111554631A (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818

RJ01 Rejection of invention patent application after publication