CN101086971A - 覆晶式集成电路构装方法 - Google Patents

覆晶式集成电路构装方法 Download PDF

Info

Publication number
CN101086971A
CN101086971A CNA2006100915701A CN200610091570A CN101086971A CN 101086971 A CN101086971 A CN 101086971A CN A2006100915701 A CNA2006100915701 A CN A2006100915701A CN 200610091570 A CN200610091570 A CN 200610091570A CN 101086971 A CN101086971 A CN 101086971A
Authority
CN
China
Prior art keywords
integrated circuit
crystal
chip
adhesive tape
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100915701A
Other languages
English (en)
Other versions
CN100495666C (zh
Inventor
刘千
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006100915701A priority Critical patent/CN100495666C/zh
Publication of CN101086971A publication Critical patent/CN101086971A/zh
Application granted granted Critical
Publication of CN100495666C publication Critical patent/CN100495666C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种覆晶式集成电路构装方法。该方法包括如下步骤：预先提供一具有一顶面及一底面的载板，再提供若干个集成电路芯片，每一集成电路芯片具有一背面，将每一集成电路芯片以背面朝外的方式覆晶接合至载板顶面，再贴附一第一胶带在集成电路芯片的背面上，续填入封装材料，以包封集成电路芯片及载板顶面至少部分区域；最后执行一切割步骤，以获得若干个集成电路封装结构。本发明的构装方法在封装结构增设散热模块时，可以利用其裸露的集成电路芯片背面来直接接触散热模块，快速地将集成电路芯片运作时产生的热量散发。

Description

覆晶式集成电路构装方法
【技术领域】
本发明涉及一种覆晶式集成电路构装方法，尤其是指一种集成电路芯片背面裸露的构装方法。
【背景技术】
随着集成电路芯片的集成度或电子组件的增加，集成电路运作时产生的热量随即增大，如何有效逸散集成电路芯片在运作时所产生的热量成为半导体封装业者在结构设计上的一大课题。
目前，集成电路封装结构，特别是覆晶式无引脚四方扁平封装结构(FC-QFN，Flip Chip-Quad Flat Packages No-lead)的覆晶封装件p1是以封装材料p30封装整个集成电路芯片p20，连同导线架p10的表面予以包封(请参照图1所示)，而为解决此结构的散热问题，业者大多在覆晶封装件p1上加设一散热模块(未图示)，使该散热模块靠近集成电路芯片p20，以提供集成电路芯片p20产生的热量由散热模块传递而逸散至外界的途径。然而，由于现有的覆晶封装件p1的封装材料p30将其集成电路芯片p20完全包覆，其散热模块仅能安装在集成电路芯片p20的背面上方的封装材料p30上，透过封装材料p30间接地将集成电路芯片p20的热量传导出来，其散热效必然不够理想。
因此本发明提出一种覆晶式集成电路构装方法，以解决现有方法所存在的不足。
【发明内容】
本发明的目的在于提供一种覆晶式集成电路构装方法，其通过将用以形成封装件的集成电路芯片的背面裸露，从而可以直接在其上装设如散热片等散热模块，直接将热量由集成电路芯片的背面传递给散热模块，获得较好的散热效能，避免其散热模块透过封装材料散热，而形成散热效能无谓的损耗。
根据上述目的，本发明提供一种覆晶式集成电路构装方法，其包括下列步骤：首先提供一载板，其具有一顶面及一底面；再提供若干个集成电路芯片，将每一集成电路芯片覆晶接合至载板顶面，而每一集成电路芯片都具有一背面；续再贴附一第一胶带在集成电路芯片的背面；接着填入封装材料，以包封集成电路芯片及该载板的顶面至少部分区域；最后，再执行一切割步骤，以获得若干个集成电路芯片封装结构。
前述切割步骤之前或之后，更包括一去除第一胶带的步骤。
在前述提供载板的步骤中，该载板包括一贴附于载板底面的第二胶带。
其中，载板为覆晶式封装的导线架。
再者，载板也可为覆晶式四边扁平无接脚(quad flat no lead；QFN)封装的导线架。
【附图说明】
图1为现有技术的覆晶封装件剖面示意图；
图2A、2B、2C、2D及2E为本发明覆晶式集成电路构装方法实施例的流程示意图；
图3为图2C的俯视示意图；
图4为图2E的俯视示意图；
图5是本发明覆晶式集成电路构装方法实施例的载板与集成电路芯片接合的俯视示意图；
图6为沿图5中A-A线剖开的部分示意图；以及
图7为本发明覆晶式集成电路构装方法实施例的去除第一胶带步骤的示意图。
【具体实施方式】
首先请参照图2A、2B、2C、2D及2E所示的本发明覆晶式集成电路构装方法实施例的流程示意图。该构装方法包括如下步骤：首先，请参照图2A，提供一载板10，此载板10可以是覆晶接合式的导线架或覆晶式四边扁平无接脚(Quad Flat No-lead，QFN)封装的导线架等形态，且其具有一顶面11以供设置所需的半导体组件如集成电路芯片之用，在相对于顶面11的对面为一底面12。
再请参照图2A，提供若干个集成电路芯片20，并将每一个集成电路芯片20以覆晶接合的技术，焊接至载板10的顶面11预定的位置上，并予以电性导通，而且每一集成电路芯片10皆具有一背面21。
之后，请参阅图2B，利用一较大面积的第一胶带30被覆并贴合在每一个集成电路芯片20的背面21上，此第一胶带30可以是一可承受高热的耐热胶带，以便在后续制程中，当第一胶带30经进入高热环境时，仍可维持贴附固定等功能。
请参阅图2C及图3，接着在第一胶带30与载板10底面12之间填入封装材料50，因集成电路芯片20的背面21贴着第一胶带30，故可形成一挡墙作用，将封装材料50挡于集成电路芯片20的背面21以下，而在载板10的底面12之下，另以模具(未图示)抵住，也可另以一大面积的第二胶带40贴覆于载板10的底面12(如图2B及2C所示)，以使从载板10的底面至集成电路芯片20的背面21之间的区域(包含顶面11的部分区域)皆为封装材料50所包封。在本实施例中，该第二胶带40包括耐热胶带。
上述载板10顶面部分未封入的区域，即可为载板10的四边引脚(未图示)的外露区域。
之后请参照图2D所示，移除第二胶带40之后(如果在前述步骤中使用到第二胶带40)，执行一切割步骤，沿切割道S切割出若干个集成电路芯片封装结构。
再接下来，请参照第2E图及第4图所示，移除第一胶带30。
经上述制程后所获得的覆晶式集成电路构装1(如图5及6所示)，可直接以裸露的集成电路芯片20的背面21来接触一散热模块(未图示)，以获得最佳的散热效益。
当然，上述第一胶带30和/或第二胶带40可在执行割步骤之前，全部予以移除(如图7所示)。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (8)

1.一种覆晶式集成电路构装方法，该方法包括：
提供一载板，其具有一顶面及一底面；
提供若干个集成电路芯片，将每一集成电路芯片覆晶接合至该载板的顶面，且每一集成电路芯片都具有一背面；
将一第一胶带贴附在该些集成电路芯片的背面；
填入封装材料以包封该些集成电路芯片及该载板顶面的至少部分区域；以及
执行一切割步骤，以获得若干个集成电路芯片封装结构。
2.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：执行所述切割步骤之前，还包括一去除该第一胶带的步骤。
3.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：执行所述切割步骤之后还包括一去除该第一胶带的步骤。
4.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：所述提供载板的步骤中，该载板包含有一第二胶带贴附于该载板的底面。
5.如权利要求4所述的覆晶式集成电路构装方法，其特征在于：所述第二胶带包含耐热胶带。
6.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：所述载板为覆晶式(flip chip)封装的导线架。
7.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：所述载板为覆晶式四边扁平无接脚(quad flat no lead；QFN)封装的导线架。
8.如权利要求1所述的覆晶式集成电路构装方法，其特征在于：所述第一胶带包含耐热胶带。
CNB2006100915701A 2006-06-06 2006-06-06 覆晶式集成电路构装方法 Expired - Fee Related CN100495666C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100915701A CN100495666C (zh) 2006-06-06 2006-06-06 覆晶式集成电路构装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100915701A CN100495666C (zh) 2006-06-06 2006-06-06 覆晶式集成电路构装方法

Publications (2)

Publication Number Publication Date
CN101086971A true CN101086971A (zh) 2007-12-12
CN100495666C CN100495666C (zh) 2009-06-03

Family

ID=38937833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100915701A Expired - Fee Related CN100495666C (zh) 2006-06-06 2006-06-06 覆晶式集成电路构装方法

Country Status (1)

Country Link
CN (1) CN100495666C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281875B (zh) * 2008-05-26 2010-06-02 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN101281874B (zh) * 2008-05-26 2010-06-02 日月光半导体制造股份有限公司 封装结构及其制造方法
CN102136459B (zh) * 2010-01-25 2014-02-26 矽品精密工业股份有限公司 封装结构及其制法
CN104392940A (zh) * 2014-10-31 2015-03-04 南通富士通微电子股份有限公司 形成倒装芯片半导体封装的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281875B (zh) * 2008-05-26 2010-06-02 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN101281874B (zh) * 2008-05-26 2010-06-02 日月光半导体制造股份有限公司 封装结构及其制造方法
CN102136459B (zh) * 2010-01-25 2014-02-26 矽品精密工业股份有限公司 封装结构及其制法
CN104392940A (zh) * 2014-10-31 2015-03-04 南通富士通微电子股份有限公司 形成倒装芯片半导体封装的方法

Also Published As

Publication number Publication date
CN100495666C (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US7723146B2 (en) Integrated circuit package system with image sensor system
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
US9099294B1 (en) Molded leadframe substrate semiconductor package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
TW201025464A (en) Shrink package on board
CN100495666C (zh) 覆晶式集成电路构装方法
US20060292741A1 (en) Heat-dissipating semiconductor package and fabrication method thereof
US8039951B2 (en) Thermally enhanced semiconductor package and method of producing the same
US20030197262A1 (en) Dual-chip integrated circuit package and method of manufacturing the same
US7368322B2 (en) Method for mounting a chip on a base and arrangement produced by this method
CN210156364U (zh) 一种大尺寸芯片的分层隔离封装结构
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
CN217112992U (zh) 一种硅基液晶芯片
KR20010025874A (ko) 멀티 칩 반도체 패키지
KR101519080B1 (ko) 양각을 갖는 집적회로 패키징 시스템
CN203026495U (zh) 芯片封装结构
JP2002016193A (ja) パッケージ型半導体装置及びその製造方法
US20060273452A1 (en) Semiconductor package and fabrication method thereof
US20070108626A1 (en) Flip-chip integrated circuit packaging method
JP2012204667A (ja) 半導体装置
CN218039189U (zh) 一种半导体封装用导线架结构
CN216902896U (zh) 一种高强度声表芯片的裸芯片模组封装结构
JP2013012567A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20170606

CF01 Termination of patent right due to non-payment of annual fee