CN106876289A - 一种芯片及其封装方法 - Google Patents
一种芯片及其封装方法 Download PDFInfo
- Publication number
- CN106876289A CN106876289A CN201710137582.1A CN201710137582A CN106876289A CN 106876289 A CN106876289 A CN 106876289A CN 201710137582 A CN201710137582 A CN 201710137582A CN 106876289 A CN106876289 A CN 106876289A
- Authority
- CN
- China
- Prior art keywords
- chip
- functional areas
- device wafers
- lid glass
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000012856 packing Methods 0.000 title claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims abstract description 178
- 239000011521 glass Substances 0.000 claims abstract description 93
- 239000004744 fabric Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 29
- 238000005520 cutting process Methods 0.000 abstract description 11
- 238000012545 processing Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Micromachines (AREA)
Abstract
本发明实施例公开了一种芯片及其封装方法，该芯片的封装方法包括：提提供一器件晶圆，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘；提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将盖玻晶片的正面与器件晶圆上的对应功能区键合；切割器件晶圆以形成至少一个芯片。本发明实施例提供的芯片及其封装方法，盖玻晶片与对应的功能区实现了键合，则布线区的焊盘直接裸露在外，由此实现芯片气密性封装的同时利用晶圆级工艺实现晶圆级焊盘引出，无需采用TSV制程，降低了工艺复杂度和封装成本。
Description
技术领域
本发明实施例涉及芯片封装技术，尤其涉及一种芯片及其封装方法。
背景技术
晶圆级封装(Wafer Level Package，WLP)工艺是以晶圆为加工对象，在晶圆上同时对众多芯片进行封装、老化、测试，最后切割成单个芯片，芯片可以直接贴装到基板或印刷电路板上。采用晶圆级封装工艺可以将封装尺寸减小至芯片的尺寸，大幅降低了封装后的芯片尺寸。
现有的晶圆级封装工艺中，晶圆上众多芯片的焊盘均被覆盖膜层覆盖，多采用硅穿孔(Through Si via，TSV)技术进行焊盘引出。具体的，在覆盖层的对应焊盘的区域形成硅穿孔，硅穿孔露出焊盘表面，在硅穿孔中形成导电材料即可实现将芯片的焊盘引出。
在晶圆级封装工艺中采用硅穿孔技术引出芯片焊盘，工艺复杂且成本较高。
发明内容
本发明实施例提供一种芯片及其封装方法，以解决现有封装工艺中工艺复杂且成本高的问题。
第一方面，本发明实施例提供了一种芯片的封装方法，该封装方法包括：
提供一器件晶圆，所述器件晶圆的正面具有至少一个功能区和围绕所述功能区的至少一个布线区，所述布线区设置有多个焊盘；
提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合；
切割所述器件晶圆以形成至少一个芯片。
进一步地，所述器件晶圆为微机电系统晶圆，所述功能区设置有微机电系统元件和线路。
进一步地，所述器件晶圆的功能区具有第一凹槽，所述第一凹槽内设置有所述微机电系统元件和线路。
进一步地，提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合，包括：
提供一盖玻晶圆，所述盖玻晶圆的正面设置有至少一个第二凹槽；
将所述器件晶圆的正面和所述盖玻晶圆的正面键合，以使所述至少一个第二凹槽在垂直于所述器件晶圆方向上的投影覆盖所述多个焊盘且不与所述功能区交叠；
减薄所述盖玻晶圆的背面至所述第二凹槽的槽底以形成至少一个所述盖玻晶片，使所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合且所述多个焊盘裸露。
第二方面，本发明实施例还提供了一种芯片，该芯片包括：
器件晶圆，所述器件晶圆的正面具有至少一个功能区和围绕所述功能区的至少一个布线区，所述布线区设置有多个焊盘；
位于所述器件晶圆上的至少一个盖玻晶片，所述至少一个盖玻晶片与所述至少一个功能区分别对应设置，以及所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合；
切割所述器件晶圆后形成的至少一个芯片。
本发明实施例提供的芯片及其封装方法，提供一器件晶圆和至少一个盖玻晶片，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘，盖玻晶片与功能区分别对应设置，再将盖玻晶片的正面与对应的功能区键合，最后切割器件晶圆以形成至少一个芯片。本发明实施例提供的芯片封装方法，盖玻晶片与对应的功能区实现了键合，则布线区的焊盘直接裸露在外，由此实现芯片气密性封装的同时利用晶圆级工艺实现晶圆级焊盘引出，无需采用TSV制程，降低了工艺复杂度和封装成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A～图1D为现有技术提供的芯片封装方法的流程图；
图2是本发明实施例一提供的一种芯片封装方法的流程图；
图3A～图3F是本发明实施例一提供的芯片封装方法的示意图，其中，图3B是图3A沿A-A'的剖视图，图3D是图3C沿B-B'的剖视图，图3F是图3E沿D-D'的剖视图；
图4A是本发明其他实施例提供的晶圆键合工艺的示意图，图4B是图4A沿C-C'的剖视图；
图5是本发明实施例二提供的一种芯片封装方法的流程图；
图6A～图6G是本发明实施例二提供的芯片封装方法的示意图，其中，图6B是图6A沿E-E'的剖视图，图6D是图6C沿F-F'的剖视图；
图7是本发明实施例三提供的芯片贴装工艺的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1A～图1D所示为现有芯片的封装方法。如图1A所示，采用现有晶圆级封装工艺进行封装，则晶圆10上芯片20的焊盘21会被覆盖层30覆盖；为了引出焊盘21，如图1B所示，采用TSV制程在覆盖层30的对应焊盘21的区域形成硅穿孔31，硅穿孔31露出焊盘21的表面；如图1C所示，在硅穿孔31中沉积导电材料32即可实现将芯片20的焊盘21引出；如图1D所示，切割形成多个芯片20。现有晶圆级封装工艺中采用硅穿孔技术引出芯片焊盘，工艺复杂且成本较高。
如图2所示为本发明实施例一提供的一种芯片封装方法的流程图，结合图3A～图3F的工艺对芯片封装方法进行详细描述。如图2所示本实施例提供的芯片封装方法，具体包括如下步骤：
步骤110、提供一器件晶圆，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘。
如图3A所示为本实施例中所述的器件晶圆210，该器件晶圆210包括正面和与正面相对的背面，器件晶圆210的正面具有至少一个功能区211和至少一个布线区212，如图3B所示为图3A沿A-A'的剖视图，具体可选图3A所示的器件晶圆210的正面具有两个功能区211和两个布线区212。本实施例提供的器件晶圆210并不是单纯的半导体晶圆，而是功能区211内已经具有芯片所需的晶体管、电阻、电容和电感等元件及线路的晶圆，并且根据芯片所应用产品的不同，器件晶圆210的功能区211内制备的元件及线路也发生变化，在此器件晶圆210的多个功能区211之间相互独立。在本实施例中可选器件晶圆210是以硅晶圆为衬底、在硅晶圆上形成元件及线路而制成。
本实施例中器件晶圆210的正面还具有围绕功能区211的布线区212，每个功能区211具有相应的布线区212，不同功能区211的布线区212相互独立，布线区212设置有多个焊盘213，多个焊盘213呈行状和/或列状分布在对应的功能区211的周围。本领域技术人员可以理解，布线区的结构包括但不限于焊盘且焊盘的数量和排列方式包括但不限于图3A所示结构。
本领域技术人员可以理解，器件晶圆可以为现有已知的任意一种可用于制造芯片的晶圆，在此不再限制；器件晶圆的功能区内制备元件及线路的过程与现有技术类似，在此不再赘述和限制；以及器件晶圆的功能区和布线区的结构分布等参数根据芯片所应用产品的不同而发生变化，在此不再限制。
步骤120、提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将盖玻晶片的正面与器件晶圆上的对应功能区键合。
如图3C所示为本实施例中提供的盖玻晶片220，该盖玻晶片220与器件晶圆210不同，该盖玻晶片220为单纯的半导体晶圆制成，即盖玻晶片220上未设置任何元件和布线，仅作为覆盖器件晶圆210功能区211的半导体盖片应用，其中，盖玻晶片220也具有正面和背面，其中，如图3D所示为图3C沿B-B'的剖视图。本领域技术人员可以理解，盖玻晶片可以由现有已知的任意一种可用于制造芯片的晶圆制成，其制造工艺可以是通过对晶圆切割以形成多个盖玻晶片，也可以是通过在晶圆正面挖槽再研磨晶圆背面至凹槽槽底以形成多个盖玻晶片，在本发明中不限制盖玻晶片的材料及其制造工艺。
在本实施例中可选盖玻晶片220为由硅晶圆制成的小硅片。本实施例中盖玻晶片220与功能区211的数量对应设置，例如图3A中器件晶圆210具有两个功能区211，则如图3C中应提供两个盖玻晶片220；盖玻晶片220与功能区211的尺寸也是对应设置，例如如图3C所示盖玻晶片220的尺寸与功能区211的尺寸相同。
本实施例中将盖玻晶片220的正面与器件晶圆210上的对应功能区211键合，具体是指采用芯片晶圆级键合工艺使盖玻晶片220的正面与对应的功能区211实现键合以使盖玻晶片220直接覆盖在对应的功能区211上，此时器件晶圆210的功能区211被盖玻晶片220覆盖且布线区212未被覆盖，布线区212的焊盘213为裸露状态。
在其他可选实施例中，如图4A～图4B所示盖玻晶片220的尺寸也可以略大于功能区211的尺寸，则盖玻晶片220与对应的功能区211键合时，盖玻晶片220完全覆盖对应的功能区211且覆盖布线区212的局部，但布线区212的焊盘213不会被盖玻晶片220覆盖，其中，图4B为图4A沿C-C'的剖视图。
步骤130、切割器件晶圆以形成至少一个芯片。
如图3A所示器件晶圆210上设置有两个功能区211，相应的器件晶圆210可以分割为两个芯片230。具体的，如图3E所示，在至少一个布线区212进行切割以形成至少一个芯片230，如图3F所示每个芯片230包括一覆盖有盖玻晶片220的功能区211和一布线区212，布线区212包括多个焊盘213。其中图3F为图3E沿D-D'的剖视图。切割形成的芯片230，其焊盘213裸露在外，则可以直接将焊盘213通过引线贴装到基板或印刷电路板上。
本领域技术人员可以理解，切割器件晶圆的方式可以为现有已知的任意一种晶圆切割工艺，例如可以选用激光划片工艺切割器件晶圆，也可以选用传统的刀片划片工艺切割器件晶圆，在本发明中不再对切割工艺进行赘述。
本实施例提供的芯片封装方法，提供一器件晶圆和至少一个盖玻晶片，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘，盖玻晶片与功能区分别对应设置，再将盖玻晶片的正面与对应的功能区键合，最后切割器件晶圆以形成至少一个芯片。本实施例提供的芯片封装方法，盖玻晶片与对应的功能区实现了键合，则布线区的焊盘直接裸露在外，由此实现芯片气密性封装的同时利用晶圆级工艺实现晶圆级焊盘引出，无需采用TSV制程，降低了工艺复杂度和封装成本。
如图5所示为本发明实施例二提供的一种芯片封装方法的流程图，结合图6A～图6G的工艺对芯片封装方法进行详细描述。如图5所示本实施例提供的芯片封装方法，具体包括如下步骤：
步骤310、提供一器件晶圆，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘。该步骤与上述实施例的步骤110类似，在此不再赘述和说明。在本实施例中可选器件晶圆为微机电系统(MEMS)晶圆，功能区设置有微机电系统元件和线路(未示出)。
如图6A所示为本实施例中所述的器件晶圆410，器件晶圆410的正面具有至少一个功能区411和至少一个布线区412，布线区412设置有多个焊盘413，多个焊盘413呈行状和/或列状分布在对应的功能区411的周围，具体可选图6A所示的器件晶圆410的正面具有两个功能区411和两个布线区412，图6B为图6A沿E-E'的剖视图。在本实施例中可选器件晶圆410是以硅晶圆为衬底、在硅晶圆上形成MEMS元件及线路而制成。
可选器件晶圆410的功能区411具有第一凹槽414，第一凹槽414内设置有微机电系统元件和线路(未示出)。需要说明的是，本发明中器件晶圆可以为适应于任意一种MEMS产品的晶圆，对应不同的MEMS产品，器件晶圆的功能区设置结构不同，例如在其他可选实施例中器件晶圆的功能区也可以如图3B所示不设置凹槽，则MEMS元件及线路等结构(未示出)设置在器件晶圆的正面功能区内，在本发明中不限制器件晶圆的结构。
在上述步骤之后，可执行提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将盖玻晶片的正面与器件晶圆上的对应功能区键合的操作，在本实施例中该步骤可通过以下优选方式实现，具体的，该步骤可以包括：
步骤321、提供一盖玻晶圆，盖玻晶圆的正面设置有至少一个第二凹槽。
如图6C所示为本实施例中提供的一个盖玻晶圆420，图6D为图6C沿F-F'的剖视图。该盖玻晶圆420与器件晶圆410的区别在于盖玻晶圆420为单纯的半导体晶圆，即盖玻晶圆420上未设置任何元件和布线，仅作为半导体晶圆应用，其中，盖玻晶圆420也具有正面和背面，需要说明的是盖玻晶圆420和器件晶圆410的其他参数如尺寸等可以相同。本领域技术人员可以理解，盖玻晶圆可以为现有已知的任意一种可用于制造芯片的半导体晶圆，在本实施例中可选盖玻晶圆420为硅晶圆。
本实施例中盖玻晶圆420的正面设置有至少一个第二凹槽421，所述至少一个第二凹槽421与器件晶圆410上的所述多个焊盘213对应设置，即在后续键合工艺完成后，第二凹槽421能够覆盖所述多个焊盘413。多个焊盘413呈行状和/或列状分布在对应的功能区411的周围，因此覆盖多个焊盘413的第二凹槽421可选为方形的条状凹槽，便于后续进行贴装。本领域技术人员可以理解，可以采用现有已知任意一种晶圆蚀刻工艺在盖玻晶圆上设置第二凹槽以及在器件晶圆上设置第一凹槽，在本发明中不进行具体限制和说明。
步骤322、将器件晶圆的正面和盖玻晶圆的正面键合，以使所述至少一个第二凹槽在垂直于器件晶圆方向上的投影覆盖所述多个焊盘且不与功能区交叠。
如图6E所示为本实施例提供的晶圆级键合工艺示意图，将盖玻晶圆420的正面与器件晶圆410的正面进行晶圆级键合。由于第二凹槽421和多个焊盘413对应设置，因此盖玻晶圆420上的第二凹槽421完全覆盖所述多个焊盘413，同时，盖玻晶圆420的正面的凸起平面完全覆盖器件晶圆410上的功能区411，由此实现了气密性封装。
步骤323、减薄盖玻晶圆的背面至第二凹槽的槽底以形成至少一个盖玻晶片，使盖玻晶片的正面与器件晶圆上的对应功能区键合且所述多个焊盘裸露。如图6F所示采用晶圆减薄工艺减薄盖玻晶圆420的背面，直至减薄至第二凹槽421的槽底，此时盖玻晶圆420的第二凹槽421贯通盖玻晶圆420，盖玻晶圆420分为至少一个盖玻晶片且盖玻晶片与对应的功能区411键合，则第二凹槽421覆盖的焊盘413裸露在外。本领域技术人员可以理解，在其他可选实施例中还可以将盖玻晶圆的背面减薄至与焊盘的表面平齐或者略高与焊盘表面，在本发明中不限制减薄厚度和减薄工艺。与现有TSV制程相同，本发明实施例提供的晶圆级焊盘引出步骤简单易操作、良率高。
上述步骤执行完成后，执行步骤330、切割器件晶圆以形成至少一个芯片。该步骤与上述实施例提供的步骤130的过程类似，在此不再赘述。如图6G所示切割后形成至少一个芯片430。每个芯片430包括已被封装的功能区411和一布线区412，布线区412包括多个焊盘413。切割形成的芯片430，其焊盘413裸露在外，则可以直接将焊盘413通过引线贴装到基板或印刷电路板上。
本实施例提供的芯片封装方法，具有第二凹槽的盖玻晶圆与器件晶圆实现了晶圆级键合，再减薄盖玻晶圆后使器件晶圆的布线区的焊盘直接裸露在外，由此实现芯片气密性封装的同时利用晶圆级工艺实现晶圆级焊盘引出，并可将芯片的焊盘通过引线贴装到基板或印刷电路板上，无需采用TSV制程，降低了工艺复杂度和封装成本。
在上述任意实施例的基础上，本发明实施例三还提供一种芯片，该芯片包括：器件晶圆，器件晶圆的正面具有至少一个功能区和围绕功能区的至少一个布线区，布线区设置有多个焊盘；位于器件晶圆上的至少一个盖玻晶片，所述至少一个盖玻晶片与所述至少一个功能区分别对应设置，以及盖玻晶片的正面与器件晶圆上的对应功能区键合；切割器件晶圆后形成的至少一个芯片。
上述芯片的功能区与盖玻晶片键合，芯片的焊盘裸露在外，则利用晶圆级工艺实现晶圆级焊盘引出，并可以将芯片的焊盘通过引线贴装到基板或印刷电路板上，在本实施例中以图6G所示的芯片结构为例进行贴装描述。
如图7所示本实施例中提供了一可贴装芯片的印刷电路板440，该印刷电路板440上设置有基板焊盘441，芯片430可贴装在印刷电路板440上。具体的，将印刷电路板440上的基板焊盘441通过引线与芯片430上的焊盘413电连接，从而印刷电路板440和芯片430之间电连接。
本实施例提供的贴装有芯片430的印刷电路板440可应用于MEMS产品中，如加速器、陀螺仪等MEMS产品。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (5)
1.一种芯片的封装方法，其特征在于，包括：
提供一器件晶圆，所述器件晶圆的正面具有至少一个功能区和围绕所述功能区的至少一个布线区，所述布线区设置有多个焊盘；
提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合；
切割所述器件晶圆以形成至少一个芯片。
2.根据权利要求1所述的封装方法，其特征在于，所述器件晶圆为微机电系统晶圆，所述功能区设置有微机电系统元件和线路。
3.根据权利要求2所述的封装方法，其特征在于，所述器件晶圆的功能区具有第一凹槽，所述第一凹槽内设置有所述微机电系统元件和线路。
4.根据权利要求1所述的封装方法，其特征在于，提供与所述至少一个功能区分别对应设置的至少一个盖玻晶片，将所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合，包括：
提供一盖玻晶圆，所述盖玻晶圆的正面设置有至少一个第二凹槽；
将所述器件晶圆的正面和所述盖玻晶圆的正面键合，以使所述至少一个第二凹槽在垂直于所述器件晶圆方向上的投影覆盖所述多个焊盘且不与所述功能区交叠；
减薄所述盖玻晶圆的背面至所述第二凹槽的槽底以形成至少一个所述盖玻晶片，使所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合且所述多个焊盘裸露。
5.一种芯片，其特征在于，包括：
器件晶圆，所述器件晶圆的正面具有至少一个功能区和围绕所述功能区的至少一个布线区，所述布线区设置有多个焊盘；
位于所述器件晶圆上的至少一个盖玻晶片，所述至少一个盖玻晶片与所述至少一个功能区分别对应设置，以及所述盖玻晶片的正面与所述器件晶圆上的对应所述功能区键合；
切割所述器件晶圆后形成的至少一个芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710137582.1A CN106876289B (zh) | 2017-03-09 | 2017-03-09 | 一种芯片的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710137582.1A CN106876289B (zh) | 2017-03-09 | 2017-03-09 | 一种芯片的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876289A true CN106876289A (zh) | 2017-06-20 |
| CN106876289B CN106876289B (zh) | 2019-05-21 |
Family
ID=59170621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710137582.1A Active CN106876289B (zh) | 2017-03-09 | 2017-03-09 | 一种芯片的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876289B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690869A (zh) * | 2019-10-12 | 2020-01-14 | 杭州见闻录科技有限公司 | 一种芯片封装方法及芯片封装结构 |
| CN111029356A (zh) * | 2019-12-16 | 2020-04-17 | 上海集成电路研发中心有限公司 | 一种芯片的封装方法 |
| CN111162012A (zh) * | 2019-12-31 | 2020-05-15 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及晶圆级封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080166831A1 (en) * | 2005-05-27 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Method for fabricating a sensor semiconductor device with sensor chip |
| CN103237768A (zh) * | 2010-11-30 | 2013-08-07 | 康宁股份有限公司 | 形成玻璃线路板基板的方法 |
| CN204508799U (zh) * | 2014-12-30 | 2015-07-29 | 华天科技（昆山）电子有限公司 | 表面传感芯片封装结构 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
-
2017
- 2017-03-09 CN CN201710137582.1A patent/CN106876289B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080166831A1 (en) * | 2005-05-27 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Method for fabricating a sensor semiconductor device with sensor chip |
| CN103237768A (zh) * | 2010-11-30 | 2013-08-07 | 康宁股份有限公司 | 形成玻璃线路板基板的方法 |
| CN204508799U (zh) * | 2014-12-30 | 2015-07-29 | 华天科技（昆山）电子有限公司 | 表面传感芯片封装结构 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690869A (zh) * | 2019-10-12 | 2020-01-14 | 杭州见闻录科技有限公司 | 一种芯片封装方法及芯片封装结构 |
| CN111029356A (zh) * | 2019-12-16 | 2020-04-17 | 上海集成电路研发中心有限公司 | 一种芯片的封装方法 |
| CN111162012A (zh) * | 2019-12-31 | 2020-05-15 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及晶圆级封装结构 |
| CN111162012B (zh) * | 2019-12-31 | 2022-03-22 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及晶圆级封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876289B (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW484194B (en) | Semiconductor device and method of manufacturing the same | |
| CN103390601B (zh) | 晶片封装体及其形成方法 | |
| CN103367382B (zh) | 一种图像传感器芯片的晶圆级封装方法 | |
| US10050006B2 (en) | Chip package and method for forming the same | |
| US8962389B2 (en) | Microelectronic packages including patterned die attach material and methods for the fabrication thereof | |
| CN103400807B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| CN107275294A (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
| CN106098625B (zh) | 等离子划片的芯片包封结构及制作方法 | |
| CN103545295B (zh) | 晶片封装体及其形成方法 | |
| CN102344110A (zh) | 微机电系统器件的方形扁平无引脚封装结构及方法 | |
| CN106876289B (zh) | 一种芯片的封装方法 | |
| CN106098717A (zh) | 高可靠性芯片封装方法及结构 | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| WO2018196630A1 (zh) | 传感器封装结构的制备方法和传感器封装结构 | |
| JP2002134660A (ja) | 半導体装置およびその製造方法 | |
| CN105529303B (zh) | 键合工艺中去除气泡区域的方法 | |
| CN107078068B (zh) | 晶圆级芯片的封装方法及封装体 | |
| CN104377184B (zh) | 晶片封装体 | |
| US9209047B1 (en) | Method of producing encapsulated IC devices on a wafer | |
| TW201611216A (zh) | 半導體封裝件及其承載結構暨製法 | |
| CN205984988U (zh) | 高可靠性芯片封装结构 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
| CN110233113A (zh) | 一种芯片的封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |