CN111162012A - 晶圆级封装方法及晶圆级封装结构 - Google Patents
晶圆级封装方法及晶圆级封装结构 Download PDFInfo
- Publication number
- CN111162012A CN111162012A CN201911416996.3A CN201911416996A CN111162012A CN 111162012 A CN111162012 A CN 111162012A CN 201911416996 A CN201911416996 A CN 201911416996A CN 111162012 A CN111162012 A CN 111162012A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cap
- area
- layer
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 3
- 238000005520 cutting process Methods 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 16
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000012858 packaging process Methods 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 160
- 238000001020 plasma etching Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本发明提出了的一种晶圆级封装方法及晶圆级封装结构，方法包括：提供器件晶圆，器件晶圆具有器件区，器件区包括有效功能区和包围有效功能区的外围区；在器件晶圆的外围区形成支撑层；提供盖帽晶圆，盖帽晶圆具有有效区和无效区；对盖帽晶圆进行第一处理，在有效区形成盖帽层，使得有效区的表面高于无效区表面；将器件晶圆与盖帽晶圆键合，使得有效区与器件区相对，使得支撑层和盖帽层在有效功能区上形成空腔。能够有效保证盖帽层的强度并改善空腔结构，以及改善封装工艺过程中的晶圆翘曲问题，并降低成本。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种晶圆级封装方法及晶圆级封装结构。
背景技术
在各种半导体器件中，用波作为传播媒介(体声波、超声波等)的各种器件层出不穷，如各种滤波器，指纹传感器等。且随着技术的不断发展，这种器件的运用将愈加广泛。
用波作为传播媒介(体声波、超声波等)的器件封装的一个难点在于为防止波在传播过程中逃逸，在器件的功能区需要构造出空腔结构来对声波进行反射，可有效减少输入信号的损耗，改善输出信号的波形。因此，一直以来，带有空腔结构的封装工艺是半导体封装的一项重大需求。
随着封装工艺的不断发展，目前晶圆级封装(WLP，wafer level package) 由于其良好的重复性，封装周期短等优点成为封装业内的主流趋势。
现有的WLP工艺中，一种方法为采用两层干膜分别制作支撑层和顶盖层形成空腔结构，该工艺方法存在干膜厚度大、成本高和顶盖层强度低的缺陷；另一种方法为分别采用高阻硅和干膜制作顶盖层和支撑层，以形成空腔结构，此方法需要进行硅通孔工艺(TSV)步骤，高阻硅和TSV工艺的成本均较高，且需要重新布线工艺，同时此方法中采用的盖帽晶圆和器件晶圆必须采用相同的材质，不然会导致在工艺过程中由于两个晶圆的热膨胀系数不同导致严重的翘曲问题，而器件晶圆往往采用成本较高的材料制成，例如制作SAW滤波器的晶圆为铌酸锂或钽酸锂材料制成，若采用硅晶圆制作盖帽层会导致非常高的翘曲率，因此，为避免翘曲，此工艺中必须采用同样为铌酸锂或钽酸锂材质的晶圆作为盖帽晶圆，因此该方法存在成本高且工艺复杂的缺点。同时此种方法在后续完成重布线层(RDL)工艺后需要采用切割工艺去除芯片之间的盖帽层的无用区域，容易造成电镀 (plating)表面异常等工艺缺陷。
因此需要提出一种新的晶圆级封装方法，能够改善盖帽层塌陷问题、晶圆翘曲问题以及电镀表面异常问题，并降低工艺成本。
发明内容
本发明的目的在于提供一种晶圆级封装方法及晶圆级封装结构。有效避免封装过程导致盖帽层塌陷问题，改善空腔结构，同时能有效的降低盖帽晶圆和器件晶圆之间键合后的应力，改善晶圆级封装工艺过程中的晶圆翘曲问题。
为了实现上述目的，本发明提供一种晶圆级封装方法，包括：
提供器件晶圆，所述器件晶圆具有器件区，所述器件区包括有效功能区和包围所述有效功能区的外围区；
在所述器件晶圆的所述外围区形成支撑层；
提供盖帽晶圆，所述盖帽晶圆具有有效区和无效区；
对所述盖帽晶圆进行第一处理，在所述有效区形成盖帽层，使得所述有效区的表面高于无效区表面；
将所述器件晶圆与所述盖帽晶圆键合，使得所述有效区与所述器件区相对，使得所述支撑层和盖帽层在有效功能区上形成空腔。
可选地，在所述器件晶圆的所述外围区形成支撑层包括：
在所述器件晶圆的上表面涂覆一层干膜并使所述干膜固化成型，以形成初始支撑层；
对所述初始支撑层进行图形化工艺，去除所述器件晶圆的所述有效功能区上的初始支撑层以及部分外围区的初始支撑层，以形成所述支撑层。
可选地，所述第一处理的方法包括：
在所述盖帽晶圆上形成掩模层，所述掩模层覆盖所述有效区表面；
以所述掩模层为掩模，对所述盖帽晶圆进行刻蚀，去除部分无效区的盖帽晶圆，以形成盖帽层；
形成盖帽层后，去除所述掩模层；
或者，
通过机械切割工艺对所述盖帽晶圆的一面进行切割，形成预设深度的网格状切割道，所述网格状切割道之间形成所述盖帽层，所述预设深度小于所述盖帽晶圆的厚度，所述盖帽层的厚度小于等于所述预设深度。
可选地，所述器件晶圆的外围区具有焊垫；所述封装方法还包括：在所述支撑层内形成第一通孔，所述第一通孔暴露出所述焊垫。
可选地，所述支撑层包括多个支撑墙，所述盖帽层包括多个盖帽层，将所述器件晶圆与所述盖帽晶圆键合包括：
通过对准操作将所述盖帽层中的所述多个盖帽层与所述支撑层中的所述多个盖帽层一一对准，通过热压键合将所述盖帽层与所述支撑层键合。
可选地，在将所述器件晶圆与所述盖帽晶圆键合之后包括：
对所述盖帽晶圆背向所述器件晶圆的一面进行减薄处理，去除所述盖帽层以外的盖帽晶圆。
可选地，在去除所述盖帽层以外的所述盖帽晶圆之后包括：
通过硅通孔工艺在所述盖帽层中形成第二通孔，使所述第二通孔与所述第一通孔连通，以暴露所述焊垫。
可选地，在通过硅通孔工艺在所述盖帽层中形成第二通孔之后，还包括：
通过重布线层工艺和电镀工艺，在所述盖帽层上形成与所述焊垫电连接的电连接结构。
可选地，所述盖帽晶圆包括硅、铌酸锂和钽酸锂中的至少一种，所述器件晶圆的材料包括铌酸锂和钽酸锂中的至少一种。
可选地，所述器件晶圆中形成有有源器件和无源器件，所述有源器件包括二极管和MOS管，所述无源器件包括电阻、电容和电感。
本发明还提出一种晶圆级封装结构，包括：
器件晶圆，所述器件晶圆具有器件区，所述器件区包括有效功能区和包围所述有效功能区的外围区，所述外围区形成有支撑层；
盖帽晶圆，所述盖帽晶圆具有有效区和无效区，所述有效区形成有盖帽层，且所述有效区的表面高于无效区表面；
所述盖帽层与所述支撑层键合连接，所述有效区与所述器件区相对，且所述支撑层和盖帽层在有效功能区上形成空腔。
可选地，所述盖帽晶圆的材料包括硅、铌酸锂和钽酸锂中的至少一种，所述器件晶圆的材料包括铌酸锂和钽酸锂中的至少一种。
综上所述，本发明采用半切工艺在盖帽晶圆的一面形成多个盖帽层，保证最后形成的盖帽层具有较高的强度，有效避免传统工艺采用干膜作为盖帽层导致盖帽层塌陷的问题，改善空腔结构；同时形成的盖帽层结构能有效的降低盖帽晶圆和器件晶圆的应力，改善传统封装工艺过程中的晶圆翘曲问题。
进一步地，相较于传统工艺，本发明在重布线层工艺之后无需对芯片之间无用盖帽层进行切割，能够有效避免切割工艺造成的电镀表面异常等工艺缺陷。
进一步地，本发明的盖帽层可以使用普通的硅晶圆形成，可以有效降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图1D为现有的一种晶圆级封装方法的相应步骤对应的结构示意图；
图2A至图2F为现有的另一种晶圆级封装方法的相应步骤对应的结构示意图；
图3为本发明的一种晶圆级封装方法的步骤图；
图4A至图4H为本实施例提供的一种晶圆级封装方法的相应步骤对应的结构示意图；
附图标记说明：
图1A～1D中：
101、器件晶圆；102、支撑层；102’、支撑墙；103、盖帽层；103’、盖帽层。
图2A～2F中：
201、器件晶圆；202、支撑墙；203、盖帽层；203’、盖帽层；204、电连接结构。
图4A～4H中：
301、器件晶圆；302、初始支撑层；302’、支撑层；304、盖帽晶圆； 305、盖帽层；306、空腔；307、电连接结构；308、第一通孔；309、第二通孔。
具体实施方式
参考图1A至图1D，现有的晶圆级封装通常采用两层干膜封盖的方式来形成空腔。工艺过程为：首先在器件晶圆101上涂覆第一层干膜作为支撑层102，图形化并热固成型后形成支撑墙102’，然后在支撑层102上涂覆第二层干膜作为盖帽层103，对第二层干膜图形化并热固成型后形成盖帽层103’，盖帽层103’和支撑墙102’形成封装的空腔结构。此种工艺因干膜的特性极易在光刻工艺中及后续塑模工艺时造成顶部干膜塌陷的工艺缺陷，并且干膜的成本偏高。
参考图2A至图2F，现有的另一种晶圆级封装工艺中，首先在器件晶圆201正面采用干膜作为支撑层形成支撑墙202结构，支撑墙形成有暴露焊垫的第一通孔(焊垫与器件晶圆上的电子器件电连接)，并采用盖帽晶圆 203与支撑墙202键合，然后对盖帽晶圆203进行背面减薄至一定厚度形成盖帽层，之后刻蚀掉支撑墙的外围区域的盖帽层，形成盖帽层203’，盖帽层203’支撑墙202形成覆盖电子器件的空腔结构，然后采用硅通孔工艺在盖帽层203’中形成与第一通孔连通的第二通孔，以暴露焊垫，最后采用重布线层(RDL)工艺和电镀工艺(plating)，实现器件晶圆上电子器件的电连接结构204。此种方法采用的盖帽晶圆和器件晶圆必须采用相同的材质，若采用其他材质的盖帽晶圆(如硅晶圆)会导致在工艺过程中由于两个晶圆的热膨胀系数不同导致严重的翘曲问题，而器件晶圆往往采用成本较高的材料制成，例如制作SAW滤波器的晶圆为铌酸锂或钽酸锂材料制成，成本较高，为避免翘曲，此工艺中必须采用同样为铌酸锂或钽酸锂材质的晶圆作为盖帽晶圆，造成成本较高；同时此种方法在后续完成重布线层(RDL)工艺后需要采用切割工艺去除芯片之间盖帽层的无用区域，容易造成电镀(plating)表面异常等工艺缺陷。
为解决上述问题，本发明提供一种晶圆级封装方法及结构。有效避免传统工艺采用干膜作为盖帽层导致盖帽层塌陷的问题，改善空腔结构；同时有效的降低盖帽晶圆和器件晶圆的应力，改善现有封装工艺过程中的晶圆翘曲问题。
以下结合附图和具体实施例对本发明的晶圆级封装方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图3为本发明提供的一种晶圆级封装方法的步骤图。
根据本发明的一种晶圆级封装方法，包括：
提供器件晶圆301，器件晶圆301具有器件区，器件区包括有效功能区和包围有效功能区的外围区；
在器件晶圆301的外围区形成支撑层302’；
提供盖帽晶圆304，盖帽晶圆304具有有效区和无效区；
对盖帽晶圆304进行第一处理，在有效区形成盖帽层305，使得有效区的表面高于无效区表面；
将器件晶圆301与盖帽晶圆304键合，使得有效区与器件区相对，使得支撑层302’和盖帽层305在有效功能区上形成空腔306。
图4A至4H为本实施例提供的一种晶圆级封装方法的相应步骤对应的结构示意图，以下将参考图4A至4H详细说明本实施例提供的晶圆级封装方法。
参考图4A，提供器件晶圆301，器件晶圆301具有器件区，器件区包括有效功能区和包围有效功能区的外围区。本实施例的器件晶圆301的材质包括铌酸锂和钽酸锂中的至少一种。器件区中的器件包括有源器件和无源器件，有源器件包括二极管和MOS管，无源器件包括电阻、电容和电感。其中，所述外围区用于所述器件的电连接。本实施例中，所述外围区的器件晶圆表面具有焊垫。
本实施例中，所述器件晶圆301还具有切割区，所述切割区为切割道的区域。在器件晶圆301的上表面涂覆一层干膜并通过加热使干膜固化成型，以形成初始支撑层302。初始支撑层302覆盖器件晶圆301的有效功能区、外围区和切割区。所述初始支撑层302为后续形成支撑层提供材料层。参考图4B，对初始支撑层302(干膜)进行图形化工艺，去除器件晶圆301的有效功能区上的初始支撑层302，在所述器件晶圆301的外围区形成支撑层302’。
本实施例中，还包括：去除部分外围区的初始支撑层302，在所述支撑层302’内形成第一通孔308，所述第一通孔308暴露出所述器件晶圆的焊垫。图形化初始支撑层302的工艺和第一通孔可以在同一工艺步骤中形成，也可以图形化初始支撑层302后，再形成第一通孔。去除部分初始支撑层 302的工艺为刻蚀工艺，所述刻蚀工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。
支撑层302’支撑层302’参考图4C，提供一个盖帽晶圆304，盖帽晶圆304可以为可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：钽酸锂(LiTaO3)、铌酸锂(LiNbO3)、硅 (Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗 (GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。为降低成本，本一实施例中的盖帽晶圆304为普通硅晶圆。
在另一实施例中，为了提高平整度，盖帽晶圆304为钽酸锂(LiTaO3) 或铌酸锂(LiNbO3)。
参考图4D，对盖帽晶圆304进行第一处理。在一个示例中，第一处理的方法为：在盖帽晶圆304上形成掩模层，掩模层覆盖有效区表面，以掩模层为掩模，对盖帽晶圆304进行刻蚀，去除部分无效区的盖帽晶圆304，以形成盖帽层305；形成盖帽层305后，去除掩模层。其中，刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，其中较佳地使用干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀 (RIE)等。
在另一个实施例中，第一处理的方法为：对盖帽晶圆304的一面进行半切工艺处理。具体地，通过机械切割工艺对盖帽晶圆304的一面进行半切处理(不切穿盖帽晶圆304)，切割至预设深度，形成网格状切割道，由于半切后的盖帽晶圆304的一面被去除了部分盖帽晶圆304，因此在盖帽晶圆304的一面形成了多个凸起，多个凸起形成盖帽层305，即在网格状切割道之间能够形成盖帽层305。其中，盖帽层305的厚度小于等于切割的深度，切割深度根据具体地工艺设计决定。具体实施过程中，切割工艺采用的刀片为金刚石切割片，切割速度10mm/s，轴转速35000rpm。
参考图4E，通过对准操作将盖帽晶圆304上的盖帽层305与支撑层302’支撑层302’对准后，通过热压键合方式将盖帽层305与支撑层302’支撑层302’的顶部键合，使盖帽层305完全覆盖支撑层302’支撑层302’内的第一通孔，形成空腔结构。具体实施过程中，需要严格控制对准精度，精度范围在±5μm之间，保证盖帽晶圆304上盖帽层305与干膜形成的支撑层 302’的对准精准度。采用半切工艺形成盖帽层305能有效的降低盖帽晶圆 304和器件晶圆301键合之后整体结构的应力，避免工艺过程中的晶圆翘曲问题。
参考图4F，在将多个盖帽层305’与多个支撑层302’一一相对键合步骤之后，对盖帽晶圆304背向器件晶圆301的一面进行减薄处理，去除多个盖帽层305以外的盖帽晶圆304，只保留盖帽层305所在部分的盖帽晶圆 304，以此形成与支撑层302’键合在一起的完整的盖帽层305。其中，背面减薄工艺可以采用研磨或刻蚀工艺，刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，其中较佳地使用干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。干法刻蚀例如可以为感应耦合等离子体(ICP)刻蚀、反应离子刻蚀(RIE)等。
参考图4G，在去除盖帽层305层以外的盖帽晶圆304之后，通过硅通孔工艺在盖帽层305与支撑层302’键合区域形成第二通孔309，使第二通孔309与第一通孔308连通，以暴露焊垫。
参考图4H，最后通过重布线层工艺和电镀工艺(RDL)和电镀(plating) 工艺，在盖帽层305上形成与焊垫电连接的电连接结构307。
本发明的晶圆键合方法，能够有效避免传统工艺采用干膜作为盖帽层 305层导致盖帽层305层塌陷的问题，改善空腔结构；同时有效的降低盖帽晶圆304和器件晶圆301的应力，改善封装工艺过程中的晶圆翘曲问题，因此可以采用普通硅晶圆作为盖帽晶圆304，能有效节约成本；并且，相较于传统DSSP工艺，将普通切割方式变成半切模式，并将切割工艺步骤提前到RDL前，还能够有效地避免因切割导致的电镀(plating)表面异常等工艺缺陷。
参考图4E，本发明实施例还提出一种晶圆级封装结构，包括：
器件晶圆301，器件晶圆301具有器件区，器件区包括有效功能区和包围有效功能区的外围区，外围区形成有支撑层302’；
盖帽晶圆304，盖帽晶圆304具有有效区和无效区，有效区形成有盖帽层305，且有效区的表面高于无效区表面；
盖帽层305与支撑层302’键合连接，有效区与器件区相对，且支撑层 302’和盖帽层305在有效功能区上形成空腔306。
本实施例中，盖帽晶圆304包括硅晶圆，器件晶圆301的材料包括铌酸锂或钽酸锂。
本发明实施例的晶圆级封装结构中采用半切工艺对盖帽晶圆304进行切割形成空腔306的盖帽层305，能够有效避免传统工艺采用干膜作为盖帽层305层导致盖帽层305层塌陷的问题，改善空腔结构；同时采用半切工艺还能够有效的降低盖帽晶圆304和器件晶圆301的应力，改善封装工艺过程中的晶圆翘曲问题，因此可以采用普通硅晶圆作为盖帽晶圆304，能够有效节约成本。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种晶圆级封装方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆具有器件区，所述器件区包括有效功能区和包围所述有效功能区的外围区；
在所述器件晶圆的所述外围区形成支撑层；
提供盖帽晶圆，所述盖帽晶圆具有有效区和无效区；
对所述盖帽晶圆进行第一处理，在所述有效区形成盖帽层，使得所述有效区的表面高于无效区表面；
将所述器件晶圆与所述盖帽晶圆键合，使得所述有效区与所述器件区相对，使得所述支撑层和盖帽层在有效功能区上形成空腔。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，在所述器件晶圆的所述外围区形成支撑层包括：
在所述器件晶圆的上表面涂覆一层干膜并使所述干膜固化成型，以形成初始支撑层；
对所述初始支撑层进行图形化工艺，去除所述器件晶圆的所述有效功能区上的初始支撑层以及部分外围区的初始支撑层，以形成所述支撑层。
3.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第一处理的方法包括：
在所述盖帽晶圆上形成掩模层，所述掩模层覆盖所述有效区表面；
以所述掩模层为掩模，对所述盖帽晶圆进行刻蚀，去除部分无效区的盖帽晶圆，以形成盖帽层；
形成盖帽层后，去除所述掩模层；
或者，
通过机械切割工艺对所述盖帽晶圆的一面进行切割，形成预设深度的网格状切割道，所述网格状切割道之间形成所述盖帽层，所述预设深度小于所述盖帽晶圆的厚度，所述盖帽层的厚度小于等于所述预设深度。
4.根据权利要求1所述的晶圆级封装方法，其特征在于，所述器件晶圆的外围区具有焊垫；所述封装方法还包括：在所述支撑层内形成第一通孔，所述第一通孔暴露出所述焊垫。
5.根据权利要求1所述的晶圆级封装方法，其特征在于，将所述器件晶圆与所述盖帽晶圆键合包括：通过热压键合将所述盖帽层与所述支撑层键合。
6.根据权利要求1所述的晶圆级封装方法，其特征在于，在将所述器件晶圆与所述盖帽晶圆键合之后包括：
对所述盖帽晶圆背向所述器件晶圆的一面进行减薄处理，去除所述盖帽层以外的盖帽晶圆。
7.根据权利要求4所述的晶圆级封装方法，其特征在于，在去除所述盖帽层以外的所述盖帽晶圆之后包括：
通过硅通孔工艺在所述盖帽层中形成第二通孔，使所述第二通孔与所述第一通孔连通，以暴露所述焊垫。
8.根据权利要求7所述的晶圆级封装方法，其特征在于，在通过硅通孔工艺在所述盖帽层中形成第二通孔之后，还包括：
通过重布线层工艺和电镀工艺，在所述盖帽层上形成与所述焊垫电连接的电连接结构。
9.根据权利要求1所述的晶圆级封装方法，其特征在于，所述盖帽晶圆的材料包括硅、铌酸锂和钽酸锂中的至少一种，所述器件晶圆的材料包括铌酸锂和钽酸锂中的至少一种。
10.根据权利要求1所述的键合晶圆结构的减薄方法，其特征在于，所述器件晶圆中形成有有源器件和无源器件，所述有源器件包括二极管和MOS管，所述无源器件包括电阻、电容和电感。
11.一种晶圆级封装结构，其特征在于，包括：
器件晶圆，所述器件晶圆具有器件区，所述器件区包括有效功能区和包围所述有效功能区的外围区，所述外围区形成有支撑层；
盖帽晶圆，所述盖帽晶圆具有有效区和无效区，所述有效区形成有盖帽层，且所述有效区的表面高于无效区表面；
所述盖帽层与所述支撑层键合连接，所述有效区与所述器件区相对，且所述支撑层和盖帽层在有效功能区上形成空腔。
12.根据权利要求11所述的晶圆级封装结构，其特征在于，所述盖帽晶圆的材料包括硅、铌酸锂和钽酸锂中的至少一种，所述器件晶圆的材料包括铌酸锂和钽酸锂中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911416996.3A CN111162012B (zh) | 2019-12-31 | 2019-12-31 | 晶圆级封装方法及晶圆级封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911416996.3A CN111162012B (zh) | 2019-12-31 | 2019-12-31 | 晶圆级封装方法及晶圆级封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111162012A true CN111162012A (zh) | 2020-05-15 |
| CN111162012B CN111162012B (zh) | 2022-03-22 |
Family
ID=70560231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911416996.3A Active CN111162012B (zh) | 2019-12-31 | 2019-12-31 | 晶圆级封装方法及晶圆级封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162012B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111559734A (zh) * | 2020-05-20 | 2020-08-21 | 内江师范学院 | 一种多频cmut器件的制造方法及多频cmut器件 |
| CN112820655A (zh) * | 2020-12-31 | 2021-05-18 | 中芯集成电路（宁波）有限公司 | 半导体器件的封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060290238A1 (en) * | 2005-06-22 | 2006-12-28 | Alps Electric Co., Ltd. | Electronic part having high sealing performance and method of manufacturing the same |
| CN102655189A (zh) * | 2011-03-02 | 2012-09-05 | 东和株式会社 | 光电部件制造方法、光电部件制造系统和光电部件 |
| CN105742255A (zh) * | 2016-04-01 | 2016-07-06 | 江苏长电科技股份有限公司 | 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法 |
| CN105897210A (zh) * | 2016-04-01 | 2016-08-24 | 江苏长电科技股份有限公司 | 凹槽型表面声滤波芯片封装结构及其制造方法 |
| CN106876289A (zh) * | 2017-03-09 | 2017-06-20 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片及其封装方法 |
| CN109728790A (zh) * | 2019-01-16 | 2019-05-07 | 厦门云天半导体科技有限公司 | 一种滤波器的晶圆级封装结构及其工艺 |
-
2019
- 2019-12-31 CN CN201911416996.3A patent/CN111162012B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060290238A1 (en) * | 2005-06-22 | 2006-12-28 | Alps Electric Co., Ltd. | Electronic part having high sealing performance and method of manufacturing the same |
| CN102655189A (zh) * | 2011-03-02 | 2012-09-05 | 东和株式会社 | 光电部件制造方法、光电部件制造系统和光电部件 |
| CN105742255A (zh) * | 2016-04-01 | 2016-07-06 | 江苏长电科技股份有限公司 | 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法 |
| CN105897210A (zh) * | 2016-04-01 | 2016-08-24 | 江苏长电科技股份有限公司 | 凹槽型表面声滤波芯片封装结构及其制造方法 |
| CN106876289A (zh) * | 2017-03-09 | 2017-06-20 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片及其封装方法 |
| CN109728790A (zh) * | 2019-01-16 | 2019-05-07 | 厦门云天半导体科技有限公司 | 一种滤波器的晶圆级封装结构及其工艺 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111559734A (zh) * | 2020-05-20 | 2020-08-21 | 内江师范学院 | 一种多频cmut器件的制造方法及多频cmut器件 |
| CN111559734B (zh) * | 2020-05-20 | 2023-07-21 | 内江师范学院 | 一种多频cmut器件的制造方法及多频cmut器件 |
| CN112820655A (zh) * | 2020-12-31 | 2021-05-18 | 中芯集成电路（宁波）有限公司 | 半导体器件的封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111162012B (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4638530B2 (ja) | 圧電部品及びその製造方法 | |
| US7635606B2 (en) | Wafer level package with cavities for active devices | |
| CN111162012B (zh) | 晶圆级封装方法及晶圆级封装结构 | |
| JP6147250B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
| US11688639B2 (en) | Semiconductor device and method | |
| JPH09106968A (ja) | 集積回路チップのエッジを正確に画定する方法 | |
| CN112117982B (zh) | 封装结构及其制作方法 | |
| JP2002025948A (ja) | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 | |
| WO2020094095A1 (zh) | 超薄来料封装方法及封装结构 | |
| JP6453796B2 (ja) | 半導体装置およびその製造方法 | |
| KR20200091337A (ko) | 캐리어판의 제거 방법 | |
| TWI826692B (zh) | 晶圓之製造方法以及層積元件晶片之製造方法 | |
| US11979136B2 (en) | Air gap type semiconductor device package structure | |
| CN111180438B (zh) | 晶圆级封装方法及晶圆级封装结构 | |
| JP5252007B2 (ja) | 電子部品の製造方法 | |
| TW202242976A (zh) | 層積元件晶片的製造方法 | |
| CN113054938A (zh) | 封装结构及其制造方法 | |
| CN113131890A (zh) | 封装结构的制造方法 | |
| WO2020228152A1 (zh) | 空气隙型半导体器件封装结构及其制作方法 | |
| CN111180324B (zh) | 键合晶圆结构的减薄方法及晶圆级封装结构 | |
| KR102670600B1 (ko) | 박리 방법 | |
| JP5671606B2 (ja) | 半導体装置の製造方法 | |
| JP5446338B2 (ja) | 弾性表面波素子の製造方法及び弾性表面波素子 | |
| CN115296641A (zh) | 滤波器封装结构及制备方法 | |
| KR20210024960A (ko) | 캐리어판의 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |