CN104966676B - 共晶键合方法 - Google Patents
共晶键合方法 Download PDFInfo
- Publication number
- CN104966676B CN104966676B CN201510397140.1A CN201510397140A CN104966676B CN 104966676 B CN104966676 B CN 104966676B CN 201510397140 A CN201510397140 A CN 201510397140A CN 104966676 B CN104966676 B CN 104966676B
- Authority
- CN
- China
- Prior art keywords
- connecting portion
- substrate
- bonding material
- bonding
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000005496 eutectics Effects 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 244000126211 Hericium coralloides Species 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本申请提供一种共晶键合方法，该方法包括：在第一基片表面形成第一突起部和第一键合材料图形；在第二基片表面形成第二突起部和第二键合材料图形；将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合；其中，在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下，所述第一突起部的位置相对于所述第二突起部的位置具有偏移。根据本申请，能够使两个基片的突起部在键合时形成彼此交叉的梳齿结构，能够达到防止溢流的效果，并且不会影响到键合的效果。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种键合方法和半导体器件的制造方法。
背景技术
微机电系统(Micro-Electronic-Mechanical-System，MEMS)封装技术是MEMS研究领域中的一个重要研究方向，一方面封装可使MEMS产品避免受到灰尘、潮气等对可动结构的影响，另一方面通过真空或气密封装还可改变MEMS产品内部阻尼情况，提高产品的性能。
晶圆级封装技术是实现MEMS产品高性能、低成本和批量化的主要解决途径，晶圆级封装可以采用晶圆级键和技术来实现，例如，在MEMS器件(Device)片上加装盖(Cap)片并对二者进行键合来完成封装，因此具有批量的优点，并且可降低封装成本。
在晶圆级键合技术中，共晶键合又是其中重要的一类。共晶键合不仅可以提供很好的密封性，而且可以进行引线互联，越来越多的应用于MEMS工艺中。
在一定稳定温度压力下，不同金属通过将表面接触，形成相对低温熔融状的合金，冷却后形成固体密封的方法叫做共晶键合。在共晶键合中，熔融状的液体合金常常溢流到芯片各处，严重的影响了芯片的性能，通常的方法是在键合区域附件设计一道或者多道沟槽保护，或者，设置一道或者多道阻挡梁保护，从而防止键合区域的液体溢流到芯片各处。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，现有的设置沟槽防止溢流的方法防止溢流的效果有限，而设置阻挡梁的方法中，阻挡梁对压力键合本身的效果有影响。
本申请提供一种共晶键合方法，在基片的表面设置突起部，使两个基片的突起部的位置彼此偏移，由此，两个基片的突起部在键合时形成彼此交叉的梳齿结构，能够达到防止溢流的效果，并且不会影响到键合的效果。
根据本申请实施例的一个方面，提供一种共晶键合方法，该方法包括：
在第一基片表面形成第一突起部和第一键合材料图形；
在第二基片表面形成第二突起部和第二键合材料图形；
将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合；
其中，在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下，所述第一突起部的位置相对于所述第二突起部的位置具有偏移。
根据本申请实施例的另一个方面，其中，所述第一突起部相对于所述第一键合材料，靠近所述第一基片的中心；并且，所述第二突起部相对于所述第二键合材料，靠近所述第二基片的中心。
根据本申请实施例的另一个方面，其中，所述第一基片表面具有第一电路图形，所述第一电路图形相对于所述第一突起部，靠近所述第一基片的中心；和/或，所述第二基片表面具有第二电路图形，所述第二电路图形相对于所述第二突起部，靠近所述第二基片的中心。
根据本申请实施例的另一个方面，其中，所述第一突起部的厚度与所述第一键合材料图形的厚度相同或不同；并且，所述第二突起部的厚度与所述第二键合材料图形的厚度相同或不同。
根据本申请实施例的另一个方面，其中，所述第一突起部被设置为沿所述第一基片的周向延伸；并且，所述第二突起部被设置为沿所述第二基片的周向延伸。
根据本申请实施例的另一个方面，其中，所述第一突起部在所述第一基片的径向被周期性设置；所述第二突起部在所述第二基片的径向被周期性设置；并且，所述第一突起部的周期与所述第二突起部的周期相同。
根据本申请实施例的另一个方面，其中，所述第一突起部的位置相对于所述第二突起部的位置的偏移量为所述周期的一半。
根据本申请实施例的另一个方面，其中，所述第一突起部和所述第二突起部分别为多晶硅、氧化硅或氮化硅。
本申请的有益效果在于：在基片的表面设置突起部，使两个基片的突起部的位置彼此偏移，由此，两个基片的突起部在键合时形成彼此交叉的梳齿结构，能够达到防止溢流的效果，并且不会影响到键合的效果。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请实施例的共晶键合方法的一个流程示意图；
图2是本申请实施例的共晶键合方法的工艺流程示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
实施例1
本申请实施例1提供一种共晶键合方法，用于使第一基片与第二基片键合为一体。
图1是本申请实施例中共晶键合方法的一个流程示意图，如图1所示，该共晶键合方法包括：
S101、在第一基片表面形成第一突起部和第一键合材料图形；
S102、在第二基片表面形成第二突起部和第二键合材料图形；
S103、将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合。
在本实施例中，在将第一键合材料图形和所述第二键合材料图形对齐的情况下，第一突起部的位置相对于第二突起部的位置具有偏移。
根据本实施例的共晶键合的方法，在基片的表面设置突起部，使两个基片的突起部的位置彼此偏移，由此，两个基片的突起部在键合时形成彼此交叉的梳齿结构，能够达到防止溢流的效果，并且不会影响到键合的效果。
在本实施例中，该第一基片和第二基片的可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等；并且，该晶圆可以是没有进行过半导体工艺处理的晶圆，也可以是已经进行过处理的晶圆，例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆，本实施例对此并不限制。
在本申请实施例中，该第一基片可以是形成有电路图形的器件片，该电路图形例如可以是微机电器件，并且该第二基片可以是盖片；但本实施例并不限于此，第二基片可以是形成有电路图形的器件片，而该第一基片可以是盖片，或者，第一基片和第二基片上都可以形成有电路图形。
在本实施例中，该第一键合材料和第二键合材料可以是共晶键合中常用的金属层，例如可以是铝、金或铜等，本实施例对此不作特别的限制。
在本实施例中，该第一突起部和第二突起部可以分别是多晶硅、氧化硅或氮化硅等，并且，该第一突起部和第二突起部的材料可以相同，也可以不相同。
在本实施例中，该第一突起部相对于第一键合材料，可以被设置为靠近第一基片的中心，并且，该第二突起部相对于该第二键合材料，可以被设置为靠近该第二基片的中心。由此，第一突起部和第二突起部可以防止键合过程中熔融状的液体合金从第一基片和第二基片的外周区域流动到中心区域。
在本实施例中，在第一基片和/或第二基片上形成有电路图形的情况下，该电路图形可以相对于该第一突起部和/或第二突起部，靠近该第一基片和/或第二基片的中心。由此，第一突起部和第二突起部可以对键合过程中熔融状的液体合金形成阻挡，防止液体合金流动到位于基片中心区域的电路图形中。
在本实施例中，该第一突起部可以被设置为沿第一基片的周向延伸，该第二突起部可以被设置为沿该第二基片的周向延伸，例如，该第一突起部和第二突起部可以被分别设置为沿第一基片的周向和第二基片的周向延伸的具有一定厚度和宽度的环形。由此，该第一突起部和第二突起部能够在基片的径向方向上对液体合金形成阻挡。
在本实施例中，该第一突起部在该第一基片的径向可以被周期性设置，该第二突起部在该第二基片的径向可以被周期性设置，例如，该第一突起部和第二突起部可以被分别设置为由多个具有一定厚度和宽度的同心圆环构成。
在本实施例中，该第一突起部的周期与该第二突起部的周期可以相同，也可以不相同。当二者的周期相同时，第一突起部的位置相对于第二突起部的位置的偏移量可以为该周期的一半，由此，保证第一突起部的位置与第二突起部的位置彼此偏移；当二者的周期不相同时，第一突起部和第二突起部的各部分都需要保持彼此偏离，即，第一突起部的任何一部分都不与第二突起部相对设置，由此，防止由于第一突起部和第二突起部存在相对设置的部分而影响键合的效果。
在本实施例中，第一突起部的厚度与第一键合材料图形的厚度可以相同，并且，第二突起部的厚度与第二键合材料图形的厚度也可以相同，由此，键合过程中第一基片与第二基片的间隙厚度大于第一突起部和第二突起部中任一者的厚度，所以，不会影响键合的效果。
在本实施例中，第一突起部和/或第二突起部的厚度可以与第一键合材料图形和/或第二键合材料图形的厚度不相同，并且，第一突起部和第二突起部中任一者的厚度都不能大于在键合过程中的第一键合材料图形和第二键合材料图形的厚度之和。
在本实施例的步骤S103中，可以采用与现有技术相同的压力和温度来进行键合，本实施例不再赘述。
下面，结合具体实例，说明本实施例的共晶键合方法。
图2是本申请实施例的共晶键合方法的工艺流程示意图。
如图2(A)所示，在第一基片2011和第二基片2021表面沉积氧化层，并利用光刻刻蚀技术形成第一突起部2012和第二突起部2022，其中，第一突起部2012和第二突起部2022可以在径向上以相同周期设置，并且，第一突起部2012和第二突起部2022可以在径向上形成偏移，偏移大小可为上述周期的一半，第一突起部2012和第二突起部2022厚度可以分别与键合前的第一键合材料图形和第二键合材料图形厚度相同。
如图2(A)所示，可以按照正常工序，形成第一键合材料图形2013和第二键合材料图形2023。
如图2(B)所示，可以按照正常工序，在预定压力和预定温度下进行键合，键和过程中形成合金区203。由于键合后，金属总厚度会减少，第一突起部2012和第二突起部2022形成相护交错的保护区域，从而防止合金溢流。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。
Claims (7)
1.一种共晶键合方法，其特征在于，该方法包括：
在第一基片表面形成第一突起部和第一键合材料图形；
在第二基片表面形成第二突起部和第二键合材料图形；
将所述第一键合材料图形和所述第二键合材料图形对齐，并在预定压力和预定温度下按压所述第一基片和所述第二基片，以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合；
其中，在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下，所述第一突起部的位置相对于所述第二突起部的位置具有偏移，
所述第一突起部相对于所述第一键合材料，靠近所述第一基片的中心；并且
所述第二突起部相对于所述第二键合材料，靠近所述第二基片的中心。
2.根据权利要求1所述的共晶键合方法，其中，
所述第一基片表面具有第一电路图形，所述第一电路图形相对于所述第一突起部，靠近所述第一基片的中心；和/或
所述第二基片表面具有第二电路图形，所述第二电路图形相对于所述第二突起部，靠近所述第二基片的中心。
3.根据权利要求1所述的共晶键合方法，其中，
所述第一突起部的厚度与所述第一键合材料图形的厚度相同或不同；并且，
所述第二突起部的厚度与所述第二键合材料图形的厚度相同或不同。
4.根据权利要求1所述的共晶键合方法，其中，
所述第一突起部被设置为沿所述第一基片的周向延伸；并且
所述第二突起部被设置为沿所述第二基片的周向延伸。
5.根据权利要求1所述的共晶键合方法，其中，
所述第一突起部在所述第一基片的径向被周期性设置；
所述第二突起部在所述第二基片的径向被周期性设置；并且
所述第一突起部的周期与所述第二突起部的周期相同。
6.根据权利要求5所述的共晶键合方法，其中，
所述第一突起部的位置相对于所述第二突起部的位置的偏移量为所述周期的一半。
7.根据权利要求1所述的共晶键合方法，其中，
所述第一突起部和所述第二突起部分别为多晶硅、氧化硅或氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510397140.1A CN104966676B (zh) | 2015-07-08 | 2015-07-08 | 共晶键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510397140.1A CN104966676B (zh) | 2015-07-08 | 2015-07-08 | 共晶键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966676A CN104966676A (zh) | 2015-10-07 |
| CN104966676B true CN104966676B (zh) | 2018-04-27 |
Family
ID=54220698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510397140.1A Active CN104966676B (zh) | 2015-07-08 | 2015-07-08 | 共晶键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966676B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630559B (zh) * | 2017-03-16 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| CN110092348B (zh) * | 2018-01-30 | 2021-12-24 | 上海新微技术研发中心有限公司 | 一种共晶键合结构及共晶键合方法 |
| CN109346533A (zh) * | 2018-08-24 | 2019-02-15 | 西安赛恒电子科技有限公司 | 芯片的晶圆级封装结构及其制备方法 |
| CN110911293B (zh) * | 2018-09-17 | 2021-08-17 | 上海新微技术研发中心有限公司 | 一种键合结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921095A (zh) * | 2005-08-24 | 2007-02-28 | 三星电子株式会社 | 半导体芯片、显示屏板及其制造方法 |
| CN104517921A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196332A (ja) * | 1990-11-28 | 1992-07-16 | Hitachi Ltd | 電子回路装置 |
| JPH05218503A (ja) * | 1992-01-31 | 1993-08-27 | Toshiba Lighting & Technol Corp | 回路基板 |
| JP2943764B2 (ja) * | 1997-05-16 | 1999-08-30 | 日本電気株式会社 | フリップチップ実装型半導体素子の樹脂封止構造 |
| JP2011142185A (ja) * | 2010-01-06 | 2011-07-21 | Renesas Electronics Corp | 半導体装置 |
| US8377798B2 (en) * | 2010-11-10 | 2013-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and structure for wafer to wafer bonding in semiconductor packaging |
| CN102157459B (zh) * | 2011-03-16 | 2012-08-22 | 北京大学 | 一种tsv芯片键合结构 |
-
2015
- 2015-07-08 CN CN201510397140.1A patent/CN104966676B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921095A (zh) * | 2005-08-24 | 2007-02-28 | 三星电子株式会社 | 半导体芯片、显示屏板及其制造方法 |
| CN104517921A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966676A (zh) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
| US9656852B2 (en) | CMOS-MEMS device structure, bonding mesa structure and associated method | |
| CN104966676B (zh) | 共晶键合方法 | |
| TWI419832B (zh) | 微機電系統裝置及其之製造方法 | |
| US8962389B2 (en) | Microelectronic packages including patterned die attach material and methods for the fabrication thereof | |
| US20100055841A1 (en) | Semiconductor device and method of producing the same | |
| US9112001B2 (en) | Package systems and manufacturing methods thereof | |
| CN103420323A (zh) | 微机械元件和微机械元件的制造方法 | |
| TWI667190B (zh) | 封裝方法及相關的封裝結構 | |
| JP2006351591A (ja) | マイクロデバイスのパッケージング方法及びマイクロデバイス | |
| CN104900540B (zh) | 一种晶圆级真空封装的mems晶振及其制备方法 | |
| US10308507B2 (en) | MEMS gap control structures | |
| CN106847717B (zh) | 一种共晶键合方法和半导体器件 | |
| CN110745773B (zh) | 用于气密密封的薄膜结构 | |
| US10811361B2 (en) | Seal ring bonding structures | |
| US20150056733A1 (en) | Manufacturing method of mirco-electro-mechanical system device and mirco-electro-mechanical system device made thereby | |
| CN106800273A (zh) | 一种在基片背面形成标记的方法 | |
| US9613904B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN108100986B (zh) | 一种共晶键合方法和半导体器件 | |
| TWI430404B (zh) | 緊密半導體封裝的製造 | |
| KR100721625B1 (ko) | Ｍｅｍｓ 패키지 및 그 제조방법 | |
| US20150166328A1 (en) | Wafer level package of mems sensor and method for manufacturing the same | |
| TWI578697B (zh) | 一種用於半導體元件封裝之保護結構 | |
| TW201628150A (zh) | 半導體裝置 | |
| US20060084238A1 (en) | Method for bonding wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |