CN110911293B - 一种键合结构及其制造方法 - Google Patents

一种键合结构及其制造方法 Download PDF

Info

Publication number
CN110911293B
CN110911293B CN201811080921.8A CN201811080921A CN110911293B CN 110911293 B CN110911293 B CN 110911293B CN 201811080921 A CN201811080921 A CN 201811080921A CN 110911293 B CN110911293 B CN 110911293B
Authority
CN
China
Prior art keywords
pattern
substrate
bonding
protective
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811080921.8A
Other languages
English (en)
Other versions
CN110911293A (zh
Inventor
丁刘胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201811080921.8A priority Critical patent/CN110911293B/zh
Publication of CN110911293A publication Critical patent/CN110911293A/zh
Application granted granted Critical
Publication of CN110911293B publication Critical patent/CN110911293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

本申请提供一种键合结构及其制造方法，该键合方法包括：在第一基板的主表面和/或第二基板的主表面形成由键合材料形成的键合图案和保护图案，所述保护图案位于所述键合图案的外周；以及在预定温度下，对所述第一基板和所述第二基板施加预定压力，使所述第一基板的主表面和所述第二基板的主表面通过所述键合图案和所述保护图案而键合，其中，键合后的所述保护图案形在周向上封闭。根据本申请，在键合图案外周形成保护图案，能够防止对键合结构的键合质量进行检测时水进入到键合结构中。

Description

一种键合结构及其制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种键合结构及其制造方法。
背景技术
在半导体器件的制造过程中，为了实现器件的小型化、多功能化、高性能化，常常需要把两个基板键合起来。特别是具有可动微结构的微机电系统(MEMS)器件，为了防止可动微结构的损伤，或者维持其环境气体压力稳定来保障器件功能的稳定，常常需要将微结构进行气密性封装，而且，这种封装的气密性需要长时间的稳定性。比如MEMS加速度传感器、陀螺仪以及压力计等器件，对封装的气密性有很高的要求。这种气密性封装常用基板键合技术来实现。
在各种基板键合技术之中，共晶键合可以实现较高的气密度和较好的气密度稳定性。同时，共晶键合往往具有键合温度较低、键合强度大的特点。比如，专利文献WO2006/101769提供了一种用AlGe共晶键合将MEMS器件和CMOS基板键合密封的技术。这种技术提供的铝(Al)和锗(Ge)的共晶键合不仅温度低(约450℃)，而且材料也是和CMOS兼容的。同时，AlGe共晶还具有较好的导电性从而可以实现键合基板间的电连接。在AlGe共晶键合中，一般先在两基板上分别形成Al或Ge的单层薄膜、或形成Al和Ge交替叠加的多层膜、再把薄膜加工成所设计的图形。然后把两个基板对准，加热到略高于AlGe共晶熔点(约424℃)的温度，比如430℃。同时，在两基板间加上一定的压力，使两基板紧密接触。虽然这时的基板温度远远低于纯Ge的熔点938℃或纯Al的熔点660℃，但是由于温度超过了AlGe的共晶熔点，Al和Ge就会在二者的界面处液化并互相扩散。互相扩散后，再把温度降到AlGe共晶熔点以下时，二者就会形成稳定的固态共晶。
在键合完成后，为了确认基板键合质量，用不同的方法对基板进行检测十分重要。在键合质量的检测不同方法中，超声检测显微镜(SAM：scanning acoustic microscope)是一种常用的方法。SAM检测时，一般需要将检测基板整体放置在水中，利用超声波在水中的传输特性而生成键合面的影像，从而检测键合质量。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在一般的基板级键合中，基板表面通常形成有用于进行基板分割的切割道，切割道是现代归于基板主表面的凹陷图形，不被键合，因此会在键合的基板之间形成缝隙，并且，在有些情况下，切割道可以在横向上贯穿整个基板，并到达基板边缘。图1是键合界面的切割道的一个示意图，图2是图1的截面图。如图1和图2所示，基板1的主表面具有键合面2以及切割道3，切割道3是凹陷图形，从基板内部延伸到基板边缘4。
在键合结构中，由于切割道3的存在，在SAM检测过程中，水就会通过切割道3渗透进键合结构中间，产生水迹图像，影响对基板键合质量的判断。同时，由于进入基板内部的水不容易除去，长时间放置后对芯片本身的性能和稳定性有一定影响。
本申请提供一种键合结构及其制造方法，在键合图案外周形成保护图案，由此，防止对键合结构的键合质量进行检测时水进入到键合结构中。
根据本申请实施例的一个方面，提供一种键合方法，包括：
在第一基板的主表面和/或第二基板的主表面形成由键合材料形成的键合图案和保护图案，所述保护图案位于所述键合图案的外周；以及
在预定温度下，对所述第一基板和所述第二基板施加预定压力，使所述第一基板的主表面和所述第二基板的主表面通过所述键合图案和所述保护图案而键合，其中，键合后的所述保护图案形在周向上封闭。
根据本申请实施例的另一个方面，其中，所述第一基板的主表面和/或所述第二基板的主表面具有凹陷部，所述凹陷部位于所述键合后的保护图案所围合的区域的内部或外部，或者，所述凹陷部与所述保护图案至少部分重叠。
根据本申请实施例的另一个方面，其中，在所述凹陷部与所述保护图案至少部分重叠的情况下，所述保护图案填充所述凹陷部与所述保护图案重叠的部分。
根据本申请实施例的另一个方面，其中，所述保护图案在周向上具有缺口，并且，在键合后的所述保护图案中，所述缺口被封闭。
根据本申请实施例的另一个方面，其中，所述保护图案具有在径向互相分离的至少2个。
根据本申请实施例的另一个方面，其中，在径向互相分离的至少2个保护图案中，至少2个保护图案在周向上具有缺口，其中，在径向相邻的各保护图案中，所述缺口的位置在周向上不同。
根据本申请实施例的另一个方面，其中，使用对准式(aligner)等倍光刻机进行曝光以形成在径向互相分离的至少2个保护图案。
根据本申请实施例的另一个方面，提供一种键合结构，包括：
第一基板；第二基板；以及对所述第一基板的主表面和所述第二基板的主表面进行键合的键合图案和保护图案，其中，保护图案位于所述键合图案的外周，并且，所述保护图案在周向上封闭。
本申请的有益效果在于：在键合图案外周形成保护图案，能够防止对键合结构的键合质量进行检测时水进入到键合结构中。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是键合界面的切割道的一个示意图；
图2是图1的截面图；
图3是步骤301中在第一基板的主表面形成的键合图案和保护图案的一个示意图；
图4是步骤301中在第二基板的主表面形成的键合图案和保护图案的一个示意图；
图5是Ge的保护图案的一个示意图；
图6是第一基板上的保护图案的一个示意图；
图7是第二基板上的保护图案的一个示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请各实施例的说明中，为描述方便，将平行于第一基板的主表面或第二基板的主表面的方向称为“横向”；将从第一基板的主表面或第二基板的主表面中心指向周缘的方向称为“径向”，将周缘方向称为“周向”。
实施例1
本申请实施例1提供一种键合方法。
在本申请的实施例1中，该键合方法包括：
步骤301、在第一基板的主表面和/或第二基板的主表面形成由键合材料形成的键合图案和保护图案，所述保护图案位于所述键合图案的外周；
步骤302、在预定温度下，对所述第一基板和所述第二基板施加预定压力，使所述第一基板的主表面和所述第二基板的主表面通过所述键合图案和所述保护图案而键合，其中，键合后的所述保护图案形在周向上封闭。
根据本实施例，在键合图案外周形成保护图案，能够防止对键合结构的键合质量进行检测时水进入到键合结构中。
在本实施例中，第一基板和第二基板可以是半导体制造领域中常用的衬底，例如硅晶圆、绝缘体上的硅(SOI:Silicon On Insulator)晶圆、锗硅晶圆、锗晶圆或氮化镓晶圆、SiC晶圆等，也可以是石英、蓝宝石、玻璃、氧化硅等绝缘性晶圆。本实施例对此并不限制。
在本实施例中，第一基板和第二基板之间可以通过键合图案和保护图案进行键合，该键合可以是金属键合、共晶键合、或其他的以键合材料作为中间介质的键合。在本实施例中，可以仅在第一板或第二基板形成该键合图案和保护图案；或者，可以在第一基板和第二基板上都形成键合图案和保护图案，其中，第一基板和第二基板上的键合图案与保护图案可以相同或不同。
保护图案的形状可以是圆环状、长方形的框状或其他多边形的框状，本实施例不限于此，只要能围绕该键合图案即可。
本实施例下面的说明中，以第一基板和第二基板是共晶键合为例进行说明，例如，铝(Al)和锗(Ge)的共晶键合，其中，第一基板形成有由铝形成的键合图案和保护图案，第二基板形成有由锗形成的键合图案和保护图案。保护图案例如为圆环状。
在本实施例中，第一基板的主表面和第二基板的主表面都可以具有凹陷部，在一个具体的实施方式中，该凹陷部可以是切割道，在该第一基板和第二基板中，该切割道可以延伸到基板的周缘。此外，也可以仅在第一基板和第二基板的一者中具有该凹陷部。
在本实施例中，该凹陷部可以位于键合后的保护图案所围合的区域的内部或外部，由此，防止键合结构外部的水通过该凹陷部沿横向进入该键合结构内部。
在本实施例中，凹陷部也可以与保护图案至少部分重叠。其中，在凹陷部与保护图案至少部分重叠的情况下，保护图案填充凹陷部与所述保护图案重叠的部分，由此，该保护图案能够阻断切割道，避免外界的水等液体通过切割道进入到键合结构内部。
在本实施例中，在步骤301中，保护图案在周向上具有缺口，并且，在步骤302完成，在键合后的保护图案中，该缺口被封闭。其中，该缺口的作用之一是，防止键合时保护图案过度变形而发生倒塌等现象。在步骤302的键合过程中，由于保护图案具有一定的流动性，在缺口附近的保护图案的键合材料发生流动，从而封闭该缺口，使缺口称为在周向上封闭的形状，从而阻挡测量时水向基板内部的渗透。
在本实施例中，保护图案具有在径向互相分离的至少2个，由此，在键合图案的外周有至少2个保护图案进行保护，提高了防水效果。
在本实施例中，在径向互相分离的至少2个保护图案中，可以有至少1个保护图案在周向上具有缺口。在至少2个保护图案在周向上具有缺口，其中，在径向相邻的各保护图案中，该缺口的位置在周向上不同。
图3是步骤301中在第一基板的主表面形成的键合图案和保护图案的一个示意图，如图3所示，第一基板5的主表面具有凹陷部7，键合图案8和保护图案9，其中，凹陷部7延伸到基板边缘6。
如图3所示，对于第一基板5，可以在步骤301中，在第一基板5的基板边缘一圈形成封闭的Al的薄膜，构成Al的保护图案。Al的保护图案9以及Al的键合图案8可以利用光刻胶定义。然后以光刻胶图形为保护膜，通过刻蚀形成包括Al的保护环9和键合图案8。Al刻蚀后，可以去掉光刻胶。
图4是步骤301中在第二基板的主表面形成的键合图案和保护图案的一个示意图，如图4所示，第二基板10的主表面具有凹陷部12，键合图案13和保护图案14，其中，凹陷部12可以延伸到基板边缘11。
对于第二基板，在基板边缘11形成环状的Ge的图形作为保护图案。Ge的保护图案可以是单一的圆环，也可以是至少2个圆环。每个圆环的径向宽度根据需要设定，比如，每圈的宽度为10-1000微米。当然，当Ge的保护图案是至少2个圆环时，各个圆环的宽度可以相同，也可以不同；相邻圆环间的间距可以相同，也可以不同。
当Ge的保护图案是至少2个圆环时，其中可以有1个或者至少2个圆环是非封闭型的：即，当Ge的保护图案是多个圆环时，其中可以有一个圆环或者多个圆环可以是有2个以上圆弧组成的。此外，当Ge的保护图案是至少2个非封闭的圆环时，非封闭型的圆环的缺口在周向错开，由此，能够保证对液体的阻挡效果。其中，缺口的大小和数量可以根据键合状态设计。
图5是Ge的保护图案的一个示意图，如图5所示，保护图案包括圆环15和17，并且，圆环15和17分别具有缺口16和18，缺口16与缺口18的位置在周向错开。
在本实施例中，通过设置缺口16、18，能够防止键合时保护图案过度变形而倒塌等现象。在键合时，例如，在共晶键合时，由于共晶的流动性，在缺口处，同一圆环的相邻的圆弧可以互相连接形成封闭的圆环，从而阻挡测量时水向基板内部的渗透。
在本实施例中，Ge的保护图案可以在步骤301中使用光刻胶图形来定义，然后以该光刻胶图形为保护膜，通过刻蚀形成包括Ge的保护圈的Ge的薄膜图形。Ge刻蚀后，可以去掉光刻胶。根据实际需求，Ge的保护图案可以形成在第二基板的距离基板最边缘10毫米(mm)以内的范围内(即，Ge的保护图案距离第二基板的边缘11的距离小于10毫米)，由此，能够使得在键合后，Ge的保护图案与Al的保护图案至少部分重合，从而形成一个封闭的保护图案。
在本实施例的步骤301中，在不增加光刻层次的情况下，可以利用步进式(Stepper)光刻机，在第一基板5边缘区域形成大块图形区域作为Al的保护图案。
在本实施例的步骤301中，在不增加光刻层次的情况下，可以利用对准式(aligner)等倍光刻机，在第二基板10的键合图案外周形成Ge的保护图案。其中，Ge的保护图案可以具有1个或2个以上圆环，每个圆环径向宽度为10-1000微米，所有圆环在基板距离基板最边缘10mm以内。
下面结合一个实例来说明本申请的键合方法。该键合方法包括：
在步骤301中，在第一基板的主表面和第二基板的主表面形成由键合材料形成的键合图案和保护图案，保护图案位于键合图案的外周。其中，第一基板上的键合材料是铝(Al)，第二基板上的键合材料是锗(Ge)，此外，第一基板和第二基板上的键合材料可以互换或者可以是其它材料。
图6是第一基板上的保护图案的一个示意图，该保护图案61形成在第一基板的外周区域。在本实施例中，可以通过Stepper光刻机曝光从而在第一基板的外周区域形成光刻胶图形，其中，在设置曝光区域时，第一基板的边缘一圈可以选择不曝光，由此，能够形成图6的保护图案61。
图7是第二基板上的保护图案的一个示意图，该保护图案71形成在第二基板的外周区域。在本实施例中，可以通过等倍的对准式(Aligner)光刻机和1X光刻板进行曝光形成光刻胶图形，由于使用了1X光刻板，在光刻板上形成的具有1个或2个以上圆环的图案能够投射到光刻胶上，进而形成如图7所示的保护图案71。
在本实施例中，根据实际需求，可以设置1个或多个圆环，每个圆环径向宽度10-1000微米，所有圆环在第二基板的距离基板最边缘10mm以内的范围内。
在步骤302中，在预定的温度条件下，对第一基板和第一基板加压进行共晶键合，保护图案71和保护图案61形成密封键合，从而防止水的渗透。
根据本实施例，在键合图案外周形成保护图案，能够防止对键合结构的键合质量进行检测时水进入到键合结构中。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (8)

1.一种键合方法，包括：
在第一基板的主表面和/或第二基板的主表面形成由键合材料形成的键合图案和保护图案，所述保护图案位于所述键合图案的外周；以及
在预定温度下，对所述第一基板和所述第二基板施加预定压力，使所述第一基板的主表面和所述第二基板的主表面通过所述键合图案和所述保护图案而键合，其中，键合后的所述保护图案形在周向上封闭，
其中，
所述第一基板的主表面和/或所述第二基板的主表面具有凹陷部，
所述凹陷部位于所述键合后的保护图案所围合的区域的内部或外部，或者，所述凹陷部与所述保护图案至少部分重叠。
2.如权利要求1所述的键合方法，其中，
在所述凹陷部与所述保护图案至少部分重叠的情况下，所述保护图案填充所述凹陷部与所述保护图案重叠的部分。
3.如权利要求1所述的键合方法，其中，
所述保护图案在周向上具有缺口，并且，在键合后的所述保护图案中，所述缺口被封闭。
4.如权利要求1所述的键合方法，其中，
所述保护图案具有在径向互相分离的至少2个。
5.如权利要求1所述的键合方法，其中，
在径向互相分离的至少2个保护图案中，
至少2个保护图案在周向上具有缺口，其中，在径向相邻的各保护图案中，所述缺口的位置在周向上不同。
6.如权利要求4所述的键合方法，其中，
使用对准式(aligner)等倍光刻机进行曝光以形成在径向互相分离的至少2个保护图案。
7.一种键合结构，包括：
第一基板；
第二基板；以及
对所述第一基板的主表面和所述第二基板的主表面进行键合的键合图案和保护图案，
其中，所述保护图案位于所述键合图案的外周，并且，所述保护图案在周向上封闭，
其中，
所述第一基板的主表面和/或所述第二基板的主表面具有凹陷部，
所述凹陷部位于所述保护图案所围合的区域的内部或外部，或者，所述凹陷部与所述保护图案至少部分重叠。
8.如权利要求7所述的键合结构，其中，
在所述凹陷部与所述保护图案至少部分重叠的情况下，所述保护图案填充所述凹陷部与所述保护图案重叠的部分。
CN201811080921.8A 2018-09-17 2018-09-17 一种键合结构及其制造方法 Active CN110911293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811080921.8A CN110911293B (zh) 2018-09-17 2018-09-17 一种键合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811080921.8A CN110911293B (zh) 2018-09-17 2018-09-17 一种键合结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110911293A CN110911293A (zh) 2020-03-24
CN110911293B true CN110911293B (zh) 2021-08-17

Family

ID=69812469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811080921.8A Active CN110911293B (zh) 2018-09-17 2018-09-17 一种键合结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110911293B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104108139A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mems晶圆的切割方法
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法
CN105036066A (zh) * 2015-07-14 2015-11-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装的保护封盖的表面处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228286B (en) * 2003-11-24 2005-02-21 Ind Tech Res Inst Bonding structure with buffer layer and method of forming the same
CN105347288B (zh) * 2015-10-09 2017-07-28 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的多器件密闭结构及其制造方法
CN105600738B (zh) * 2015-10-09 2018-02-02 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的密闭结构及其制造方法
CN106006547B (zh) * 2016-07-18 2017-11-21 瑞声声学科技(深圳)有限公司 Mems晶圆的切割方法
CN108117042B (zh) * 2016-11-28 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104108139A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mems晶圆的切割方法
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法
CN105036066A (zh) * 2015-07-14 2015-11-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装的保护封盖的表面处理方法

Also Published As

Publication number Publication date
CN110911293A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
JP3613838B2 (ja) 半導体装置の製造方法
US9738516B2 (en) Structure to reduce backside silicon damage
US6979597B2 (en) Wafer-level package with silicon gasket
JP6487032B2 (ja) 応力低減レイヤを有する密封されたパッケージ
US7622334B2 (en) Wafer-level packaging cutting method capable of protecting contact pads
US20080248600A1 (en) Method and device for wafer backside alignment overlay accuracy
US20160141320A1 (en) Wafer-Level Encapsulated Semiconductor Device, And Method For Fabricating Same
TWI709183B (zh) 半導體測試結構及其形成方法
US20060138657A1 (en) Semiconductor device and fabrication method thereof
TW201717376A (zh) 具有黑色遮罩的晶片尺寸封裝之影像感測器封裝及相關封裝方法
TWI284966B (en) Method for wafer level package and fabricating cap structures
US20130316499A1 (en) Chip package and fabrication method thereof
US8030180B2 (en) Method of manufacturing a semiconductor device
US9425382B2 (en) Sensor protective coating
US11192778B2 (en) MEMS package with roughend interface
JP5639985B2 (ja) 半導体圧力センサおよび半導体圧力センサの製造方法
CN110911293B (zh) 一种键合结构及其制造方法
US20080233714A1 (en) Method for fabricating semiconductor device
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
CN110349847B (zh) 一种通过键合材料进行键合的方法和键合结构
CN108100986B (zh) 一种共晶键合方法和半导体器件
US9443807B2 (en) Semiconductor device and method for manufacturing a semiconductor device
TW201722073A (zh) 一種用於半導體元件封裝之保護結構
CN104347381A (zh) 半导体装置的制造方法
JP3543471B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant