CN109346533A - 芯片的晶圆级封装结构及其制备方法 - Google Patents

芯片的晶圆级封装结构及其制备方法 Download PDF

Info

Publication number
CN109346533A
CN109346533A CN201810970143.3A CN201810970143A CN109346533A CN 109346533 A CN109346533 A CN 109346533A CN 201810970143 A CN201810970143 A CN 201810970143A CN 109346533 A CN109346533 A CN 109346533A
Authority
CN
China
Prior art keywords
chip
solder ring
reflection film
silicon wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810970143.3A
Other languages
English (en)
Inventor
杨健雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Transeternal Electronics Co Ltd
Original Assignee
Xi'an Transeternal Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Transeternal Electronics Co Ltd filed Critical Xi'an Transeternal Electronics Co Ltd
Priority to CN201810970143.3A priority Critical patent/CN109346533A/zh
Publication of CN109346533A publication Critical patent/CN109346533A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种芯片的晶圆级封装结构,包括芯片,还包括真空腔结构,所述真空腔结构将芯片封装在其内部;所述真空腔结构包括硅片支撑外壳,所述硅片支撑外壳的上表面设有第一增透膜,在硅片支撑外壳的内表面且与第一增透膜相对的位置设有第二增透膜,所述第二增透膜的旁边设有吸气剂膜;芯片的周边设有第一焊料环,硅片支撑外壳的底部设有第二焊料环和第三焊料环,第一焊料环和第三焊料环在真空环境下通过键合密封形成真空腔结构。

Description

芯片的晶圆级封装结构及其制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种芯片的晶圆级封装结构及其制备方法。
背景技术
红外探测器是热成像系统的核心部件,是探测、识别和分析物体红外信息的关键,在军事、工业、交通、安防监控、气象、医学等各行业具有广泛的应用。传统的红外探测器主要是芯片级封装,采用金属或陶瓷管壳,总体质量重、体积大、成本高,封装成本占到了整个探测器成本的90%,不利于产品的市场应用和推广。
晶圆级封装是在整片晶圆生产完成后,直接在晶圆上加上一个盖帽硅片,通过图形化的焊料环对单个芯片进行统一封装,完成之后切割制成单颗芯片,经与设计的PCB板压焊后与外部电路连接。晶圆级封装具有封装尺寸小、质量轻和生产周期短的优点,简化晶圆制造到产品出货的过程,降低整体生产成本。然而,盖帽硅片封装过程中由于成型的金锡焊料片一般较厚,不利于图形化和键合过程,易导致溢流致使芯片短路,现有蒸镀工艺所制备的金锡焊料偏薄,且比例控制难度大,无法形成良好的金锡共晶,导致密封效果不理想。
发明内容
针对现有技术存在的不足,本发明的目的在于,提供一种芯片的晶圆级封装结构及其制备方法,解决现有技术中小型化、低价红外探测器的焊接封装问题。
为了解决上述技术问题,本发明采用如下技术方案予以实现:
一种芯片的晶圆级封装结构,该结构用于封装芯片,包括真空腔结构,所述真空腔结构将芯片封装在其内部;所述真空腔结构包括硅片支撑外壳,所述硅片支撑外壳的上表面设有第一增透膜,在硅片支撑外壳的内表面且与第一增透膜相对的位置设有第二增透膜,所述第二增透膜的旁边设有吸气剂膜;
所述芯片的周边设有第一焊料环,所述硅片支撑外壳的底部设有第二焊料环和第三焊料环,所述第一焊料环和第三焊料环通过键合密封。
进一步地,所述第一焊料环从下至上依次为第一钛层、第一铂层和第一金层;
所述第二焊料环从上至下依次为第二钛层、第二铂层和第二金层;
所述第三焊料环包含n层金属,n≥3,所述n层金属为金层和锡层交替设置,且第三焊料环的上顶面和下底面均为金层。
进一步地,所述第一焊料环和第二焊料环的两侧均设有防溢流条。
进一步地,所述第一焊料环、第二焊料环和第三焊料环中金和锡整体质量比为80:20。
进一步地,所述吸气剂膜为锆钴铼薄膜,所述吸气剂膜的厚度为3-6μm,所述吸气剂膜的激活条件为350℃温度条件下持续20min。
进一步地,所述第一增透膜和第二增透膜均包括锗层和硫化锌层,所述锗层和硫化锌层的厚度比为0.7~1.2,所述第一增透膜和第二增透膜的厚度均为1.5~3μm。
进一步地,所述芯片包括像素阵列,所述第二增透膜设置在像素阵列的正上方。
进一步地,所述真空腔结构的腔体深度为80-115μm。
本发明还提供了一种芯片的晶圆级封装结构的制备方法,包括以下步骤:
步骤1,硅片支撑外壳的一面先通过光刻和刻蚀制作划片道;硅片支撑外壳的另一面再通过光刻和刻蚀制作出一个深腔;
步骤2,在深腔的底部分区蒸镀上第二增透膜和吸气剂膜;
步骤3,在深腔的台阶上面蒸镀上第二焊料环和第三焊料环;
步骤4,在芯片的硅片背面通过光刻和刻蚀制作划片道;在芯片的硅片正面蒸镀上第一焊料环;
步骤5,将硅片支撑外壳和芯片的硅片在键合机里抽高真空,并分别加热,实现除气和吸气剂的激活;
步骤6,在键合机里通过加热、加压以实现金锡焊料的互熔,完成真空封装;
步骤7,真空封装后通过温控缓慢降温以释放键合片的内部应力;
步骤8,键合片表面再蒸镀上第一增透膜;
步骤9,键合片通过双面分别切割、裂片、扩膜,形成单个真空封装的芯片。
本发明与现有技术相比,具有如下技术效果:
本发明将整个芯片封装在硅片支撑外壳中,实现了芯片的晶圆级封装,并且通过设置焊料环和防溢流条,克服焊接过程中溢流导致的芯片短路,提升焊接强度和密封效果。
附图说明
图1是本发明的整体结构示意图;
图2是本发明中焊料环及防溢流条的结构示意图;
图中各个标号的含义为:1-芯片,2-硅片支撑外壳,3-吸气剂膜,4-第二增透膜,5-第一增透膜,6-防溢流条,7-第一焊料环,8-第二焊料环,9-第三焊料环,601-第一防溢流条,602-第二防溢流条。
以下结合附图对本发明的具体内容作进一步详细解释说明。
具体实施方式
需要说明的是如图1所示,本申请中的上和下分别指的是图1中的上和下。
以下给出本发明的具体实施例,需要说明的是本发明并不局限于以下具体实施例,凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。
实施例1:
本实施例提供了一种芯片的晶圆级封装结构,包括芯片1,还包括真空腔结构,真空腔结构将芯片1封装在其内部;其中,真空腔结构包括硅片支撑外壳2,硅片支撑外壳2的上表面设有第一增透膜5,在硅片支撑外壳2的内表面且与第一增透膜5相对的位置设有第二增透膜4,第二增透膜4的旁边设有吸气剂膜3;芯片1的周边设有第一焊料环7,硅片支撑外壳2的底部设有第二焊料环8和第三焊料环,第一焊料环7和第二焊料环8、第三焊料环9在真空环境下通过键合密封。
本实施例通过硅片支撑外壳2将整个芯片1都封装在内,实现了芯片1的晶圆级封装。在封装过程中,通过焊料环和防溢流条结构的设计,克服焊接过程中溢流导致的芯片短路,提升了焊接强度和密封效果。
其中,外部的入射光依次通过第一增透膜5、硅片支撑外壳2和第二增透膜4进入真空腔结构,在芯片1上转化为电荷,吸气剂膜3用于保持硅片支撑外壳2与芯片1形成的封闭真空腔的真空度。
本实施例中硅片支撑外壳2与芯片1通过焊接进行密封,可采用键合机台上抽真空、加热加压的方式进行衔接处的焊接密封,本实施例在芯片1上设置第一焊料环7,在硅片支撑外壳2上设置第二焊料环8和第三焊料环9,其中第一焊料环7从下至上依次为第一钛层、第一铂层和第一金层,宽度为200-300μm,第二焊料环8从上至下依次为第二钛层、第二铂层和第二金层,宽度为200-300μm,其中,所述钛层、铂层和金层分别起粘附、隔离和键合密封的作用。第三焊料环在第二焊料环的基础上交替生长了多层金/锡焊料,厚度为2.8-3.5μm,宽度为150-250μm,小于第二焊料环的宽度,第三焊料环9的上下两面均为金层,可生长为金/锡/金,或金/锡/金/锡/金。第一焊料环7、第二焊料环8和第三焊料环9中金和锡整体质量比为80:20。克服了常规成型焊料片受工艺限制一般都较厚,约为10μm左右,容易导致溢流致使芯片短路。也通过多层金/锡交替生长的方式克服了普通蒸镀焊料的厚度偏薄,不能很好地保证焊接效果,同时多层的交替生长也有利于金/锡焊料的充分互融,形成共晶,提高焊接强度,保证密封效果。
由于硅片支撑外壳2与芯片1的衔接处在焊接时,焊料容易外溢流入像素阵列,造成短路,故本实施例中的第一焊料环7和第二焊料环的两侧均设有防溢流条6,所述防溢流条与相应的焊料环之间的距离为5-15μm,第一焊料环两侧设有高度和材料与其相同的第一防溢流条601,宽度为20-45μm,第二焊料环两侧设有高度和材料与其相同的第二防溢流条602,宽度为20-45μm。
本实施例中的吸气剂膜3可以为鋯铁钒,也可以为锆钴铼,本实施例采用的是锆钴铼薄膜,其中吸气剂膜3的厚度为3-6μm,所述吸气剂膜3的激活条件为350℃温度条件下持续20min。
本实施例中的第一增透膜5和第二增透膜4可以采用硫化锌、硒化锌、氟化锶、氟化钡、氟化钙等材料,本实施例中的第一增透膜5和第二增透膜4均包括锗层和硫化锌层,其中锗层和硫化锌层的膜厚比为0.7~1.2,第一增透膜5和第二增透膜4的厚度均为1.5~3μm。
芯片1包括像素阵列,为了使得入射光能够直接透射到像素阵列上,本实施例中的第二增透膜4设置在像素阵列的正上方。
实施例2:
一种芯片的晶圆级封装结构的制备方法,包括以下步骤:
步骤1,硅片支撑外壳2的一面先通过光刻和刻蚀制作划片道;硅片支撑外壳2的另一面通过光刻和刻蚀制作出一个100μm的深腔;
步骤2,在深腔的底部分区蒸镀上第二增透膜4和吸气剂膜3;
步骤3,在深腔的台阶上面蒸镀上第二焊料环8、第二防溢流条602和第三焊料环9;
步骤4,在芯片1的硅片背面通过光刻和刻蚀制作划片道;在芯片1的硅片正面蒸镀上第一焊料环7和第一防溢流条601;
步骤5,将硅片支撑外壳2和芯片1的硅片在键合机里抽高真空,并分别加热,实现吸气剂的激活;
步骤6,在键合机里通过短时的加热、加压实现金锡焊料的互熔,完成真空封装;
步骤7,真空封装后通过温控、缓慢降温以释放键合片的内部应力;
步骤8,键合片表面再蒸镀上第一增透膜5;
步骤9,键合片通过双面分别切割、裂片、扩膜,形成单个真空封装的芯片。
根据美国军标MIL-STD-883G及华中科技大学微系统研究中心编制的《MEMS圆片级气密封装工艺规范(试行)》的要求可知,对于芯片面积大于4.13mm2时,最小芯片强度为25N,且键合面积占芯片面积小于10%时,芯片与底座脱离时施加的力大于最小强度的2倍;当键合面积占芯片面积的10%-50%时,芯片与底座脱离时施加的力大于最小强度的1.25倍。本发明所述键合面积占芯片面积的11%,所以脱离时的强度最小为25*1.25=31.25N。
采用本发明的技术方案所封装的芯片,对位于晶圆不同位置的单个芯片进行了焊接强度的测试,其平均强度为如表1所示:
表1
表1中合格率达到100%,平均最大拉力为177.7N,远大于所规定的的31.25N,平均剪切力为339.9N。

Claims (9)

1.一种芯片的晶圆级封装结构,该结构用于封装芯片(1),其特征在于,包括真空腔结构,所述真空腔结构将芯片(1)封装在其内部;所述真空腔结构包括硅片支撑外壳(2),所述硅片支撑外壳(2)的上表面设有第一增透膜(5),在硅片支撑外壳(2)的内表面且与第一增透膜(5)相对的位置设有第二增透膜(4),所述第二增透膜(4)的旁边设有吸气剂膜(3);
所述芯片(1)的周边设有第一焊料环(7),所述硅片支撑外壳(2)的底部设有第二焊料环(8)和第三焊料环(9),所述第一焊料环(7)和第三焊料环(9)通过键合密封。
2.根据权利要求1所述的芯片的晶圆级封装结构,其特征在于,所述第一焊料环(7)从下至上依次为第一钛层、第一铂层和第一金层;
所述第二焊料环(8)从上至下依次为第二钛层、第二铂层和第二金层;
所述第三焊料环(9)包含n层金属,n≥3,所述n层金属为金层和锡层交替设置,且第三焊料环(9)的上顶面和下底面均为金层。
3.根据权利要求1或2所述的芯片的晶圆级封装结构,其特征在于,所述第一焊料环(7)和第二焊料环(8)的两侧均设有防溢流条(6)。
4.根据权利要求2所述的芯片的晶圆级封装结构,其特征在于,所述第一焊料环(7)、第二焊料环(8)和第三焊料环(9)中金和锡整体质量比为80:20。
5.根据权利要求1所述的芯片的晶圆级封装结构,其特征在于,所述吸气剂膜(3)为锆钴铼薄膜,所述吸气剂膜(3)的厚度为3-6μm,所述吸气剂膜(3)的激活条件为350℃温度条件下持续20min。
6.根据权利要求1所述的芯片的晶圆级封装结构,其特征在于,所述第一增透膜(5)和第二增透膜(4)均包括锗层和硫化锌层,所述锗层和硫化锌层的厚度比为0.7~1.2,所述第一增透膜(5)和第二增透膜(4)的厚度均为1.5~3μm。
7.根据权利要求1所述的芯片的晶圆级封装结构,其特征在于,所述芯片(1)包括像素阵列,所述第二增透膜(4)设置在像素阵列的正上方。
8.根据权利要求1所述的芯片的晶圆级封装结构,其特征在于,所述真空腔结构的腔体深度为80-115μm。
9.一种芯片的晶圆级封装结构的制备方法,其特征在于,包括以下步骤:
步骤1,硅片支撑外壳(2)的一面先通过光刻和刻蚀制作划片道;硅片支撑外壳(2)的另一面再通过光刻和刻蚀制作出一个深腔;
步骤2,在深腔的底部分区蒸镀上第二增透膜(4)和吸气剂膜(3);
步骤3,在深腔的台阶上面蒸镀上第二焊料环(8)和第三焊料环(9);
步骤4,在芯片(1)的硅片背面通过光刻和刻蚀制作划片道;在芯片(1)的硅片正面蒸镀上第一焊料环(7);
步骤5,将硅片支撑外壳(2)和芯片(1)的硅片在键合机里抽高真空,并分别加热,实现除气和吸气剂的激活;
步骤6,在键合机里通过加热、加压以实现金锡焊料的互熔,完成真空封装;
步骤7,真空封装后通过温控缓慢降温以释放键合片的内部应力;
步骤8,键合片表面再蒸镀上第一增透膜(5);
步骤9,键合片通过双面分别切割、裂片、扩膜,形成单个真空封装的芯片。
CN201810970143.3A 2018-08-24 2018-08-24 芯片的晶圆级封装结构及其制备方法 Pending CN109346533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810970143.3A CN109346533A (zh) 2018-08-24 2018-08-24 芯片的晶圆级封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810970143.3A CN109346533A (zh) 2018-08-24 2018-08-24 芯片的晶圆级封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN109346533A true CN109346533A (zh) 2019-02-15

Family

ID=65292076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810970143.3A Pending CN109346533A (zh) 2018-08-24 2018-08-24 芯片的晶圆级封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109346533A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192148A1 (zh) * 2019-03-25 2020-10-01 江苏鼎茂半导体有限公司 一种晶圆级红外探测芯片的封装方法
CN113140474A (zh) * 2021-04-13 2021-07-20 安徽光智科技有限公司 一种晶圆级封装用盖帽晶圆的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060057818A1 (en) * 2004-09-10 2006-03-16 Advanced Semiconductor Engineering, Inc. Package structure and method for optoelectric products
CN101798054A (zh) * 2010-05-10 2010-08-11 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
CN102275863A (zh) * 2010-06-08 2011-12-14 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060057818A1 (en) * 2004-09-10 2006-03-16 Advanced Semiconductor Engineering, Inc. Package structure and method for optoelectric products
CN101798054A (zh) * 2010-05-10 2010-08-11 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
CN102275863A (zh) * 2010-06-08 2011-12-14 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
CN104649218A (zh) * 2015-02-12 2015-05-27 上海集成电路研发中心有限公司 一种晶圆级真空封装方法
CN104966676A (zh) * 2015-07-08 2015-10-07 上海新微技术研发中心有限公司 共晶键合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN J. CALLAHAN 等: "Alignable Lift-Off Transfer of Device Arrays via a Single Polymeric Carrier Membrane", 《IEEE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192148A1 (zh) * 2019-03-25 2020-10-01 江苏鼎茂半导体有限公司 一种晶圆级红外探测芯片的封装方法
CN113140474A (zh) * 2021-04-13 2021-07-20 安徽光智科技有限公司 一种晶圆级封装用盖帽晶圆的制备方法

Similar Documents

Publication Publication Date Title
CN101798054B (zh) 微机电器件的晶圆级真空封装方法
CN104022046B (zh) 基于带状吸气剂的混合晶圆级真空封装方法及结构
CN109346533A (zh) 芯片的晶圆级封装结构及其制备方法
US6512219B1 (en) Fabrication method for integrally connected image sensor packages having a window support in contact with the window and active area
CN104986720B (zh) Mems圆片级真空封装结构及方法
CN104003352B (zh) 基于吸气剂薄膜的混合晶圆级真空封装方法及结构
CN206095436U (zh) 非制冷焦平面红外探测器芯片真空封装结构
CN102275863A (zh) 微机电器件的晶圆级真空封装方法
CN105304505B (zh) 混合晶圆级真空封装方法及结构
CN102745642A (zh) 一种集成吸气剂的mems薄膜封装结构及其制造方法
JP2017523602A (ja) オプトエレクトロニクス半導体装置、オプトエレクトロニクス半導体装置の製造方法、およびオプトエレクトロニクス半導体装置を備えた光源
US6515269B1 (en) Integrally connected image sensor packages having a window support in contact with a window and the active area
US10636777B2 (en) Infra-red device
CN102633228A (zh) 新型cmos-mems兼容的非制冷红外传感器晶圆级封装方法
CN111157304B (zh) 芯片封装装置及其对位压合方法
CN109553062A (zh) 一种薄型芯片真空封装结构
CN102815657A (zh) 一种封装结构及其封装方法
CN107963607A (zh) 一种全覆盖吸气剂晶圆级电子元件及其封装方法
CN109761188A (zh) 一种晶圆级真空封装方法
CN211404527U (zh) 一种无机灯珠
CN205723615U (zh) 一种基于ncsp封装技术的封装装置
CN114242796A (zh) 一种光传感器结构及其制造方法
CN107256911A (zh) 芯片尺寸级深紫外发光二极管共晶封装方法
CN112289876A (zh) 一种封装光窗金属管壳结构
JPH04164841A (ja) 陽極接合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215

RJ01 Rejection of invention patent application after publication