CN112635415A - 一种用于三维封装系统散热的装置 - Google Patents
一种用于三维封装系统散热的装置 Download PDFInfo
- Publication number
- CN112635415A CN112635415A CN202011502056.9A CN202011502056A CN112635415A CN 112635415 A CN112635415 A CN 112635415A CN 202011502056 A CN202011502056 A CN 202011502056A CN 112635415 A CN112635415 A CN 112635415A
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- micro
- chip
- layer
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 73
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 25
- 239000007787 solid Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
本发明涉及电子元器件的散热技术领域，公开了一种用于三维封装系统散热的装置，本发明用于三维封装系统散热的装置，包括若干个热源件，每一热源件包括盖板、基层、固体球、填充层、以及散热件，其中，盖板与基层的第一表面连接，固体球与基层的第二表面连接，固体求的数量包括至少两个，相邻两个固体球之间填充有填充层，散热件设于基层上，通过将散热件设于基层上，可以及时对三维封装系统进行散热。
Description
技术领域
本发明涉及电子元器件的散热技术，尤其涉及一种用于三维封装系统散热的装置。
背景技术
近年来，随着信息技术数字化及网络资讯化的发展，电子信息器件不断向高精度高可靠性小型化方向发展，把不同功能芯片集成到一个封装体内，成为一种趋势。但是，混合的三维封装系统中芯片热流密度较大，例如，三维封装系统中芯片的热流密度高处已经超过了200w/cm2，如果不能及时散热，将会影响三维封装系统的可靠性，面临如此高的热流密度，如何进行散热成为一个急需解决的问题。
发明内容
本发明提供了一种用于三维封装系统散热的装置，以解决现有技术中三维封装系统不能及时散热的问题。
为了实现上述目的，本发明通过如下的技术方案来实现：
本发明提供一种用于三维封装系统散热的装置，包括若干个热源件，每一所述热源件包括盖板、基层、固体球、填充层、以及散热件，所述盖板与所述基层的第一表面连接，所述固体球与所述基层的第二表面连接，所述固体求的数量包括至少两个，相邻两个所述固体球之间填充有所述填充层，所述散热件设于所述基层上。
可选地，所述散热件为微流散热通道。
可选地，所述微流散热通道的数量包括至少一个，所述微流散热通道设于所述基层的第一表面，且所述微流散热通道与所述盖板抵接，和/或；
所述微流散热通道设于所述填充层上。
可选地，当所述微流散热通道设于所述基层的第一表面，且所述微流散热通道与所述盖板抵接时，通过光刻法设置所述微流散热通道。
可选地，当所述微流散热通道设于所述填充层上时，通过牺牲层法设置所述微流散热通道。
可选地，所述热源件为芯片，所述若干个热源件包括第一芯片、第二芯片以及底层芯片，所述第二芯片的第一表面与所述第一芯片的第二表面相对，所述第二芯片的第二表面与所述底层芯片的第一表面相对。
可选地，还包括基底，所述基底设于所述底层芯片的第二表面，且与所述底层芯片的固体球抵接，所述散热件设于所述基底上。
可选地，所述填充层通过树脂填充，所述基层的第一表面设有硅胶层，所述微流散热通道设置在所述硅胶层上，和/或；
所述微流散热通道设置在所述树脂中。
可选地，所述微流散热通道的形状包括等腰三角形洞穴结构、等腰三角形突出结构、圆弧形突出结构、圆弧形洞穴结构、等腰梯形洞穴结构、等腰梯形突出结构、第一锯齿形洞穴结构、第二锯齿形洞穴结构、第一锯齿形突出结构或第二锯齿形突出结构中的一种或者任意几种的组合。
有益效果：
本发明提供了一种用于三维封装系统散热的装置，包括若干个热源件，每一热源件包括盖板、基层、固体球、填充层、以及散热件，其中，盖板与基层的第一表面连接，固体球与基层的第二表面连接，固体求的数量包括至少两个，相邻两个固体球之间填充有填充层，散热件设于基层上，通过将散热件设于基层上，可以及时对三维封装系统进行散热。
附图说明
图1为本发明优选实施例的三维封装系统散热的装置的结构示意图；
图2为本发明优选实施例采用光刻法刻蚀微流散热通道的情况示意图；
图3为本发明优选实施例采用牺牲层法制作微流散热通道的情况示意图；
图4为本发明优选实施例的微流散热通道的形状结构示意图。
附图标记：
1、盖板；2、基层；3、固体球；4、填充层；5、散热件；6、沉积底层；7、牺牲层；8、覆盖层。
具体实施方式
下面对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提供了一种用于三维封装系统散热的装置，包括若干个热源件，每一热源件包括盖板1、基层2、固体球3、填充层4、以及散热件5，盖板1与基层2的第一表面连接，固体球3与基层2的第二表面连接，固体求的数量包括至少两个，相邻两个固体球3之间填充有填充层4，散热件5设于基层2上。
本申请实施例以si基芯片作为热源件进行说明，芯片为基层2，需要指出的是，本发明并不对热源件的类型做具体限定，作为可变换的实施方式，在其他可行的实施方式中，还可以变换热源件的类型，例如，热源件还可以为sic、GaN等高功率芯片，但不论其作何变换，都在本申请实施例保护的范围之内。
本发明提供了一种用于三维封装系统散热的装置，包括若干个热源件，每一热源件包括盖板1、基层2、固体球3、填充层4(underfill层)、以及散热件5，其中，盖板1与基层2的第一表面连接，固体球3与基层2的第二表面连接，固体求的数量包括至少两个，相邻两个固体球3之间填充有填充层4，散热件5设于基层2上，通过将散热件5设于基层2上，可以及时对三维封装系统进行散热。
可选地，热源件为芯片，若干个热源件包括第一芯片、第二芯片以及底层芯片，第二芯片的第一表面与第一芯片的第二表面相对，第二芯片的第二表面与底层芯片的第一表面相对。
也就是说，在该实施方式中，三维封装系统包括三层芯片，各芯片分层布置。可变换地，在其他可行的实施方式中，还可以包括其他层数的芯片，但不论其作何变换，都在本申请实施例保护的范围之内。
可选地，散热件5为微流散热通道。
可选地，微流散热通道的数量包括至少一个，微流散热通道设于基层2的第一表面，且微流散热通道与盖板1抵接，和/或；
微流散热通道设于填充层4上。
也就是说，在一个可行的实施方式中，可以在基层2的第一表面设置微流散热通道，在另一个可行的实施方式中，也可以在填充层4上设置微流散热通道，在又一个可行的实施方式中，还可以在基层2的第一表面和填充层4同时设置微流散热通道。这样，可以在基层2和填充层4上同时设置微流散热通道，提升芯片的散热能力。
具体地，填充层4通过树脂填充，基层2的第一表面设有硅胶层，在一个可行的实施方式中，微流散热通道设置在硅胶层上，在另一个可行的实施方式中，微流散热通道设置在树脂中。
在一个可行的实施方式中，当微流散热通道设于基层2的第一表面，且微流散热通道与盖板1抵接时，通过光刻法设置微流散热通道。
在实施时，如图2所示，利用光刻法直接在Si芯片的基层2上刻蚀出微流散热通道，可以快捷简单地刻蚀出微流散热通道，进一步地，刻蚀出微流散热通道之后，将盖板1盖合即可，此时，盖板1与微流散热通道抵接键合。具体地，还可以采用激光刻蚀法直接在Si芯片的基层2上刻蚀出微流散热通道。可变换地，在其他可行的实施方式中，还可以采用其他类型的刻蚀法刻蚀微流散热通道，但不论其作何变换，都在本申请实施例保护的范围之内。
在另一个可行的实施方式中，当微流散热通道设于填充层4上时，通过牺牲层7法设置微流散热通道。
在该实施方式中，牺牲层法是指通过沉积一层牺牲层7直接在闭合的芯片上制作出微通道的方法，例如，以三维封装系统中的某一层芯片为例，制作过程如附图3所示，以芯片上的聚酰亚胺等绝缘层为沉积底层6，首先在其表面沉积牺牲层7，牺牲层7的厚度就是通道的高度，然后采用光刻或其他方法在牺牲层7上形成微通道的凸起图形，再在图形上沉积一层连续的覆盖层8作为盖片，最后通过刻蚀把牺牲层7凸起图形去除，就得到了封闭的通道。这种方法省去了对齐和键合的过程，同时和填充层4接触面积大，有利于散热。
需要说明的是，微流散热通道的深宽比,以及通道内部的粗糙元结构对微流散热通道的整体散热性能影响较大。突起结构或洞穴结构对流体形成的热边界层起到终止与再生成作用,从而提高传热努赛尔数。刻蚀的突起结构或洞穴结构能够起到扰流作用,打破热边界层。在该实施方式中，如图4所示，图4(a)为等腰三角形洞穴结构和等腰三角形突出结构，图4(b)为圆弧形突出结构和圆弧形洞穴结构，图4(c)为等腰梯形洞穴结构和等腰梯形突出结构，图4(d)为第一锯齿形洞穴结构和第二锯齿形洞穴结构，图4(e)为第一锯齿形突出结构或第二锯齿形突出结构。在该实施方式中，微流散热通道为上述的一种或者任意几种的组合。此处仅作示例不做限定，可变换地，在其他可行的实施方式中，微流散热通道还可以是其他的形状，但不论其作何变换，都在本申请实施例保护的范围之内。
在制作时，将完成微通道加工的芯片或晶元通过硅通孔技术以及微凸点互联封装起来，最终实现混合三维封装系统的微流道成型布置方案，实现芯片的均匀散热，提高封装系统的可靠性。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (9)
1.一种用于三维封装系统散热的装置，包括若干个热源件，其特征在于，每一所述热源件包括盖板、基层、固体球、填充层、以及散热件，所述盖板与所述基层的第一表面连接，所述固体球与所述基层的第二表面连接，所述固体求的数量包括至少两个，相邻两个所述固体球之间填充有所述填充层，所述散热件设于所述基层上。
2.根据权利要求1所述的用于三维封装系统散热的装置，其特征在于，所述散热件为微流散热通道。
3.根据权利要求2所述的用于三维封装系统散热的装置，其特征在于，所述微流散热通道的数量包括至少一个，所述微流散热通道设于所述基层的第一表面，且所述微流散热通道与所述盖板抵接，和/或；
所述微流散热通道设于所述填充层上。
4.根据权利要求3所述的用于三维封装系统散热的装置，其特征在于，当所述微流散热通道设于所述基层的第一表面，且所述微流散热通道与所述盖板抵接时，通过光刻法设置所述微流散热通道。
5.根据权利要求3所述的用于三维封装系统散热的装置，其特征在于，当所述微流散热通道设于所述填充层上时，通过牺牲层法设置所述微流散热通道。
6.根据权利要求1所述的用于三维封装系统散热的装置，其特征在于，所述热源件为芯片，所述若干个热源件包括第一芯片、第二芯片以及底层芯片，所述第二芯片的第一表面与所述第一芯片的第二表面相对，所述第二芯片的第二表面与所述底层芯片的第一表面相对。
7.根据权利要求6所述的用于三维封装系统散热的装置，其特征在于，还包括基底，所述基底设于所述底层芯片的第二表面，且与所述底层芯片的固体球抵接，所述散热件设于所述基底上。
8.根据权利要求1所述的用于三维封装系统散热的装置，其特征在于，所述填充层通过树脂填充，所述基层的第一表面设有硅胶层，所述微流散热通道设置在所述硅胶层上，和/或；
所述微流散热通道设置在所述树脂中。
9.根据权利要求2所述的用于三维封装系统散热的装置，其特征在于，所述微流散热通道的形状包括等腰三角形洞穴结构、等腰三角形突出结构、圆弧形突出结构、圆弧形洞穴结构、等腰梯形洞穴结构、等腰梯形突出结构、第一锯齿形洞穴结构、第二锯齿形洞穴结构、第一锯齿形突出结构或第二锯齿形突出结构中的一种或者任意几种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011502056.9A CN112635415B (zh) | 2020-12-17 | 2020-12-17 | 一种用于三维封装系统散热的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011502056.9A CN112635415B (zh) | 2020-12-17 | 2020-12-17 | 一种用于三维封装系统散热的装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635415A true CN112635415A (zh) | 2021-04-09 |
| CN112635415B CN112635415B (zh) | 2024-04-09 |
Family
ID=75317569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011502056.9A Active CN112635415B (zh) | 2020-12-17 | 2020-12-17 | 一种用于三维封装系统散热的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635415B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040190251A1 (en) * | 2003-03-31 | 2004-09-30 | Ravi Prasher | Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink |
| US20100187683A1 (en) * | 2008-05-28 | 2010-07-29 | Georgia Tech Research Corporation | 3-D ICs EQUIPPED WITH DOUBLE SIDED POWER, COOLANT, AND DATA FEATURES |
| US20130308278A1 (en) * | 2012-05-21 | 2013-11-21 | International Business Machines Corporation | Achieving power supply and heat dissipation (cooling) in three-dimensional multilayer package |
| CN111081665A (zh) * | 2019-10-31 | 2020-04-28 | 中南大学 | 一种用于多热源器件散热的装置 |
| CN111403348A (zh) * | 2020-03-27 | 2020-07-10 | 华中科技大学 | 一种含微通道的陶瓷基板及其制备方法 |
-
2020
- 2020-12-17 CN CN202011502056.9A patent/CN112635415B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040190251A1 (en) * | 2003-03-31 | 2004-09-30 | Ravi Prasher | Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink |
| US20100187683A1 (en) * | 2008-05-28 | 2010-07-29 | Georgia Tech Research Corporation | 3-D ICs EQUIPPED WITH DOUBLE SIDED POWER, COOLANT, AND DATA FEATURES |
| US20130308278A1 (en) * | 2012-05-21 | 2013-11-21 | International Business Machines Corporation | Achieving power supply and heat dissipation (cooling) in three-dimensional multilayer package |
| CN111081665A (zh) * | 2019-10-31 | 2020-04-28 | 中南大学 | 一种用于多热源器件散热的装置 |
| CN111403348A (zh) * | 2020-03-27 | 2020-07-10 | 华中科技大学 | 一种含微通道的陶瓷基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635415B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108987358B (zh) | 封装件中具有不同厚度的热界面材料 | |
| CN103077933B (zh) | 三维的芯片到晶圆级集成 | |
| KR102239259B1 (ko) | 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체 | |
| JP4688526B2 (ja) | 半導体装置及びその製造方法 | |
| TWI466245B (zh) | 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法 | |
| US7928565B2 (en) | Semiconductor device with a high thermal dissipation efficiency | |
| CN106876356B (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
| US11282763B2 (en) | Semiconductor device having a lid with through-holes | |
| CN110544687B (zh) | 半导体封装结构及用于形成半导体封装结构的方法 | |
| CN103165531B (zh) | 管芯结构及其制造方法 | |
| CN111244045A (zh) | 半导体器件及其制造方法 | |
| KR20040047902A (ko) | 반도체 장치 및 그 제조방법 | |
| CN111192858B (zh) | 半导体封装件及其制造方法 | |
| CN103380496A (zh) | 中介层、电子模块及其形成方法 | |
| JP3844467B2 (ja) | 半導体装置及びその製造方法 | |
| CN114446907A (zh) | 一种三维集成tsv针肋微流道主动散热封装方法及结构 | |
| TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
| JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2014504014A (ja) | チャネルを用いたボイドフリーウェハ接合 | |
| US8546190B2 (en) | Method for positioning chips during the production of a reconstituted wafer | |
| CN112928028A (zh) | 一种具有嵌入式线路的板级芯片封装方法及其封装结构 | |
| CN112635415A (zh) | 一种用于三维封装系统散热的装置 | |
| CN108987293B (zh) | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 | |
| CN115332187A (zh) | 一种基于中介层的封装 | |
| CN213546307U (zh) | 一种分区式散热的芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240129 Address after: East, 2nd floor, building C, Lugu high level Talents Innovation and entrepreneurship Park, 1698 Yuelu West Avenue, Changsha hi tech Development Zone, Hunan 410000 Applicant after: Changsha Anmuquan Intelligent Technology Co.,Ltd. Country or region after: China Address before: East, 2nd floor, building C, Lugu high level Talents Innovation and entrepreneurship Park, 1698 Yuelu West Avenue, Changsha hi tech Development Zone, Hunan 410000 Applicant before: Changsha Anmuquan Intelligent Technology Co.,Ltd. Country or region before: China Applicant before: CENTRAL SOUTH University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |