CN111244045A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111244045A
CN111244045A CN201911192367.7A CN201911192367A CN111244045A CN 111244045 A CN111244045 A CN 111244045A CN 201911192367 A CN201911192367 A CN 201911192367A CN 111244045 A CN111244045 A CN 111244045A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor package
microstructures
die
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911192367.7A
Other languages
English (en)
Inventor
余振华
余俊辉
洪政男
余国宠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111244045A publication Critical patent/CN111244045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明实施例公开一种半导体器件及其制造方法。在一实例中，公开一种半导体器件。半导体器件包括半导体封装、顶盖、密封件及微结构。半导体封装包括至少一个半导体管芯。顶盖设置在半导体封装的上表面上。密封件位于半导体封装上以及顶盖与半导体封装之间。顶盖包括流入通道及流出通道。所述至少一个半导体管芯的有源表面背对顶盖。顶盖与半导体封装的上表面界定循环凹槽，循环凹槽在流入通道与流出通道之间提供流体连通。密封件围绕循环凹槽设置。微结构位于循环凹槽内，且微结构连接到顶盖及所述至少一个半导体管芯中的至少一者。

Description

半导体器件及其制造方法
技术领域
本发明实施例涉及一种半导体器件及其制造方法。
背景技术
随着电子产品不断小型化，封装半导体管芯的散热已成为封装技术的重要问题。另外，对于多管芯封装来说，管芯及对应的连接元件的排列会影响半导体管芯之间的数据传输速度及封装产品的可靠性。
发明内容
本发明实施例提供一种半导体器件，其包括：半导体封装、顶盖、密封件及微结构。半导体封装包括至少一个半导体管芯。顶盖设置在所述半导体封装的上表面之上。密封件位于所述半导体封装上且位于所述顶盖与所述半导体封装之间。微结构位于所述半导体封装的所述上表面上。所述顶盖包括流入通道及流出通道。所述至少一个半导体管芯的有源表面背对所述顶盖。所述顶盖与所述半导体封装的所述上表面界定循环凹槽，所述循环凹槽与所述流入通道及所述流出通道流体连通。所述密封件围绕所述循环凹槽设置。所述微结构位于所述循环凹槽内，且所述微结构连接到所述顶盖及所述至少一个半导体管芯中的至少一者。
本发明实施例提供一种半导体器件，其包括：半导体封装、顶盖及微结构。半导体封装具有彼此电连接的第一半导体管芯与第二半导体管芯。顶盖设置在所述半导体封装上且包括流入孔及流出孔。界定在所述顶盖与所述半导体封装之间且与所述流入孔及所述流出孔连通的循环凹槽提供流体路径。微结构设置在所述循环凹槽内及所述流体路径上。所述微结构包括从所述第一半导体管芯的后表面及所述第二半导体管芯的后表面突出的半导体微结构。
本发明实施例提供一种半导体器件的制造方法，其包括：提供包括经横向包封的半导体管芯的半导体封装；通过对所述半导体管芯的后侧表面进行刻蚀来形成微结构；将所述半导体管芯连接到衬底，以使所述半导体管芯的有源表面面向所述衬底；将结合材料设置在所述半导体封装的上表面上，其中所述半导体封装的所述上表面远离所述衬底；以及通过所述结合材料将盖固定到所述半导体封装的所述上表面，以在所述盖与所述半导体管芯的所述后侧表面之间界定循环凹槽，以使所述微结构设置在所述循环凹槽内，其中所述盖包括流入通道及流出通道，且所述循环凹槽在所述流入通道与所述流出通道之间建立流体连通。
附图说明
将附图包括在内以提供对本发明的进一步理解且将附图并入本说明书中并构成本说明书的一部分。图式示出本发明的示例性实施例，且与说明一起用于解释本发明的原理。
图1A到图1H是说明根据本发明的一些实施例的半导体器件的制造方法的各个阶段所形成的中间结构的示意性剖视图。
图1I是说明根据本发明的一些实施例的电子器件的示意性剖视图。
图2A到图2B是根据本发明的一些实施例的一些半导体器件的示意性俯视图。
图2C是示出根据本发明的一些实施例的半导体器件的示意性俯视图。
图3A到图3F是说明根据本发明的一些实施例的一些半导体器件的一些部分的示意性剖视图。
图4A到图4D是说明根据本发明的一些实施例的一些半导体器件的一些部分的示意性俯视图。
图5A到图5C是说明根据本发明的一些实施例的半导体器件的制造方法的各个阶段所形成的中间结构的示意性剖视图。
图6A及图6B是说明根据本发明的一些实施例的电子器件的示意性剖视图。
图7A到图7G是说明根据本发明的一些实施例的半导体器件的制造方法的各个阶段所形成的中间结构的示意性剖视图。
图7H是说明根据本发明的一些实施例的电子器件的示意性剖视图。
图8A到图8D是根据本发明的一些实施例的半导体器件的一些部分的示意性俯视图。
图9A到图9D是说明根据本发明的一些实施例的半导体器件的制造方法的各个阶段所形成的中间结构的示意性剖视图。
图9E是根据本发明的一些实施例的电子器件的示意性剖视图。
图10是根据本发明的一些实施例的半导体器件的示意性俯视图。
图11A及图11B是根据本发明的一些实施例的半导体器件的一些部分的示意性剖视图。
图12A是根据本发明的一些实施例的电子器件的示意性剖视图。
图12B及图12C是根据本发明的一些实施例的半导体器件的示意性俯视图。
具体实施方式
以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以使本发明简明。当然，这些仅是实例并不旨在进行限制。例如，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且还可包括额外特征可形成在第一特征与第二特征之间以使第一特征与第二特征不可直接接触的实施例。另外，本发明可在各种实例中重复使用参考编号及/或字母。此重复使用是出于简明及清晰目的，本质上并不规定所论述的各种实施例及/或配置之间的关系。
此外，为便于说明，本文中可使用例如“在…下边(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相对用语来阐述一个元件或特征与另外的元件或特征的关系，如图中所说明。除图中所绘示的定向之外，所述空间相对用语还旨在囊括装置在使用或运作中的不同定向。可以其他方式对设备进行定向(旋转90度或处于其他定向)，且同样地可对本文中所使用的空间相对描述符加以相应地阐释。
还可包括其他的特征及工艺。例如，可包括测试结构来辅助对三维(threedimensional，3D)封装或三维集成电路(three dimensional integrated circuit，3DIC)器件进行验证测试。所述测试结构可包括例如形成在重布线层中或形成在衬底上的测试接垫，所述测试接垫允许对三维封装或三维集成电路进行测试，使用探针及/或探针卡等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可与测试方法结合使用，所述测试方法包括在中间阶段验证出已知良好的管芯以提高良率且降低成本。
图1A到图1H是说明在半导体器件SD1(在图1H中示出)的制造方法期间产生的中间结构的示意性剖视图。根据本发明的一些实施例，通过图1A到图1C中所说明的步骤来提供半导体封装100A(在图1D中示出)。
参考图1A，在一些实施例中，将半导体管芯110、120、130结合到中介层140。在一些实施例中，半导体管芯110包括半导体衬底112、多个接触垫114及钝化层116。接触垫114可形成在半导体衬底112的被钝化层116覆盖的表面上，且通过钝化层116的多个开口暴露出来。在一些实施例中，管芯连接件118可通过钝化层116的开口连接到接触垫114，且可用于将半导体管芯110连接到其他器件或组件。在一些实施例中，半导体管芯110的暴露出接触垫114或管芯连接件118的表面被称为有源表面110a。在一些实施例中，半导体衬底112可由例如周期表第三族到第五族的半导体材料等半导体材料制成。在一些实施例中，半导体衬底112包含：元素半导体材料，例如硅或锗；化合物半导体材料，例如碳化硅、砷化镓、砷化铟或磷化铟；或合金半导体材料，例如硅锗、碳化硅锗、磷砷化镓或磷化镓铟。在一些实施例中，半导体衬底112可包含绝缘体上硅(silicon on insulator，SOI)或绝缘体上硅锗(silicon-germanium on insulator，SGOI)。在一些实施例中，半导体衬底112包括形成在其中的有源组件(例如，晶体管等)且可选地包括无源组件(例如，电阻器、电容器、电感器等)。在某些实施例中，接触垫114包括铝接垫、铜接垫或其他适合的金属接垫。在一些实施例中，钝化层116可以是单层结构或多层结构，其包括氧化硅层、氮化硅层、氮氧化硅层、由其他适合的介电材料形成的介电层或其组合。在一些实施例中，管芯连接件118包含铜、铜合金或其他导电材料，且可通过沉积、镀覆或其他适合的技术形成。在一些实施例中，管芯连接件118是贴合在接触垫114之上的预制结构。在一些实施例中，管芯连接件118是焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、通过无电镀镍钯浸金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技术形成的凸块、其组合(例如，贴合有焊球的金属柱)等。在一些实施例中，在正在形成的半导体封装100A的其他半导体管芯中(例如，在图1A中所示的半导体管芯120、130中)可存在与刚刚针对半导体管芯110所论述的类似的结构特征。
半导体管芯110、120、130中的每一者可独立地作为逻辑管芯或者包括逻辑管芯，例如中央处理单元(central processing unit，CPU)管芯、图形处理单元(graphicprocessing unit，GPU)管芯、微控制单元(micro control unit，MCU)管芯、输入/输出(input-output，I/O)管芯、基带(baseband，BB)管芯或应用处理器(applicationprocessor，AP)管芯。在一些实施例中，半导体管芯110、120、130中的一者或多者包括存储器管芯，例如高带宽存储器管芯。在一些实施例中，半导体管芯110、120、130可以是相同类型的管芯或者执行相同的功能。在一些实施例中，半导体管芯110、120、130可以是不同类型的管芯或者执行不同的功能。在一些实施例中，半导体管芯110包括逻辑管芯，且半导体管芯120及130包括存储器管芯。在一些实施例中，半导体管芯120及130是存储器堆叠，所述存储器堆叠包括彼此堆叠且通过连接件124、134电连接的多个芯片122、132。当存储器管芯120、130包括多个芯片122、132时，芯片122、132中的每一者可具有与先前针对半导体管芯110所述的类似的结构。可在邻近的芯片122、132之间设置绝缘层126、136以保护芯片122、132及连接件124、134。在一些实施例中，绝缘层126、136的材料可包括模塑化合物、模塑底部填充材料、环氧树脂或树脂。在一些实施例中，半导体管芯120、130包括用以与其他组件或器件进行电连接的连接件128、138。在一些实施例中，中介层140是由与先前参考半导体衬底112所论述的类似的半导体材料制成。在一个实施例中，中介层140包括硅晶片。
在一些实施例中，通过连接件118、128、138将半导体管芯110、120、130结合到形成在中介层140内的穿孔142。根据一些实施例，半导体管芯110、120、130被设置成有源表面110a、120a、130a面向中介层140。在一些实施例中，如图1A中所说明，穿孔142可形成在中介层140中，且在中介层140的厚度方向T上在顶表面140t上延伸到中介层140中，但不出现在底表面140b上。换句话说，根据一些实施例，在图1A中所说明的制造阶段处，导电通孔142可暴露在中介层140的顶表面140t上，且仅在中介层140的厚度T的一部分中嵌置在中介层140中。在一些实施例中，穿孔142的材料包括一种或多种金属。在一些实施例中，穿孔142的金属材料可以是铜、钛、钨、铝、合金、组合等。在一些实施例中，钝化层(未示出)可形成在中介层140的顶表面140t及底表面140b中的一者或两者上。当存在钝化层(未示出)时，所述钝化层包括暴露出穿孔142的多个开口。
在一些实施例中，在将半导体管芯110、120、130结合到穿孔142之后，可在半导体管芯110、120、130与中介层140之间设置底部填充料150、152、154，以保护连接件118、128、138免受热应力或物理应力的影响且对半导体管芯110、120、130与穿孔142的电连接进行固定。在一些实施例中，通过毛细管底部填充料填充(capillary underfill filling，CUF)来形成底部填充料150、152、154。施配器(未示出)可沿着半导体管芯110、120、130的周界施加填充材料(未示出)。在一些实施例中，可应用加热法以通过毛细作用使填充材料渗透到半导体管芯110、120、130与中介层140之间的由连接件118、128、138界定的空隙中。在一些实施例中，执行固化工艺以使底部填充料150、152、154凝固。在一些实施例中，如图1A中所示，形成多个底部填充部分150、152、154，每一部分150、152、154固定半导体管芯110、120、130的连接件118、128、138。在一些替代实施例中，可根据位于中介层140之上的半导体管芯110、120、130的间隔及相对位置使单个底部填充料(未示出)在半导体管芯110、120、130下方延伸。
在图1A中，为简明起见，示出在中介层140上仅存在三个半导体管芯110、120、130，但本发明并不限于此。在一些实施例中，正在形成的半导体封装可包括比图1A所说明的多或少的半导体管芯且包括其他组件(例如，虚设管芯、应力释放层、内连结构、支撑柱等)。此外，虽然当前针对衬底上晶片上芯片(Chip-on-Wafer-on-Substrate，CoWoS)封装对工艺加以说明，但本发明并不仅限于图式中所示的封装结构，且本发明还意在涵盖其他类型的封装(例如，集成扇出型(integrated fan-out，InFO)封装、叠层封装(package-on-package，PoP)等)，且这些其他类型的封装在随附权利要求书的范围内。
参考图1B，在包绕半导体管芯110、120、130的中介层140之上形成包封体160。在一些实施例中，通过用包封材料(未示出)完全覆盖半导体管芯110、120、130，且然后执行平坦化工艺(例如，机械研磨工艺及/或化学机械抛光步骤)直到暴露出半导体管芯110、120、130的后侧表面110b、120b、130b为止来形成包封体160。在一些实施例中，包封材料可以是模塑化合物、模塑底部填充料、树脂(例如，环氧树脂)等。在一些实施例中，通过包覆模塑工艺形成所述包封材料。在一些实施例中，通过压缩模塑工艺形成所述包封材料。在一些实施例中，可能需要对所述包封材料进行固化步骤。
在一些实施例中，在包封体160的顶表面160t上及半导体管芯110、120、130的后侧表面110b、120b、130b上设置临时载体TC，且在所述临时载体TC上形成剥离层DB。在一些实施例中，后侧表面110b、120b、130b与有源表面110a、120a、130a相对。在一些实施例中，临时载体TC是玻璃衬底、金属板材、塑料支撑板等，但也可使用其他适合的衬底材料，只要这些材料能够耐受工艺的后续步骤即可。在一些实施例中，剥离层DB包括光热转换(light-to-heat conversion，LTHC)释放层，所述光热转换释放层便于在需要时通过制造工艺将临时载体TC从半导体封装剥除。在一些实施例中，可在剥离层DB之上形成管芯贴合膜(未示出)，且将所述管芯贴合膜插入在剥离层DB与半导体管芯110、120、130之间以及剥离层DB与包封体160之间。
在图1B及图1C中，为简明起见，仅示出单个封装单元，然而本发明并不仅限于此。在一些实施例中，多个封装单元同时形成在中介层140上。换句话说，可在重构晶片级上执行示例性工艺，以使得以重构晶片RW的形式处理多个封装单元。在一些实施例中，封装结构呈重构晶片RW的形式，且重构晶片RW包括多个封装单元。在一些替代实施例中，封装结构呈重构面板的形式，所述重构面板包括排列成阵列的多个封装单元。
参考图1C，可将重构晶片RW翻转在临时托架TC上以从中介层140的底表面140b处置中介层140。在一些实施例中，通过从底表面140b移除半导体材料来对中介层140执行研磨工艺以将中介层140薄化，直到从底表面140b暴露出穿孔142为止。可选地，可执行硅刻蚀工艺以进一步暴露出穿孔142。在薄化工艺之后，可以可选地在底表面140b上形成钝化层(未示出)，所述钝化层包括暴露出穿孔142的开口。在暴露的穿孔142上形成连接件170以提供与其他组件的电连接。连接件170可以是先前针对连接件118所公开的结构中的任一者或其任何组合。在一些实施例中，在提供连接件170之前，在暴露的穿孔142上形成凸块下金属(未示出)。
在一些实施例中，如图1C中所示，例如通过沿着排列在各个封装单元100A之间的切割道SC割断重构晶片RW来执行单体化步骤，以分离各个封装单元100A。在一些实施例中，可通过穿过重构晶片RW的切割道SC进行锯割来分离邻近的封装100A。在一些实施例中，单体化工艺通常涉及用旋转刀片及/或激光束执行晶片切割工艺。在一些实施例中，用紫外线(UV)激光照射剥离层DB(例如，光热转换释放层)，以使得容易从半导体封装100A剥离载体TC及剥离层DB。然而，剥离工艺并不仅限于此，且在一些替代实施例中可使用其他适合的剥离方法。
在一些实施例中，如图1D中所说明，通过连接件170将半导体封装100A结合到衬底200的顶表面200t。在一些实施例中，从上文所列出的用于中介层140的相同半导体材料中选择衬底200的材料。在一些实施例中，衬底200可以是封装衬底或者是包括一个或多个有源组件、无源组件或其组合的球栅阵列(ball grid array，BGA)衬底。可使用任何适合的方法来形成所述有源组件及无源组件。衬底200还可包括用以连接其中的各种组件以形成功能电路系统的内连结构及/或重布线层(未示出)。在一些实施例中，可提供用于双侧电连接的衬底200。
在一些实施例中，底部填充料180可填充由连接件170形成的半导体封装100A与衬底200之间的空隙。在一些实施例中，底部填充料180的材料及制造方法类似于参考图1A针对底部填充料150、152、154所述的材料及制造方法，且本文中不再对其加以赘述。
在一些实施例中，参考图1E，在衬底200上设置辅助掩模M1，从而覆盖环绕半导体封装100A的顶表面200t的一部分且可选地覆盖底表面200b。在一些实施例中，辅助掩模M1是包括开口O1的预制掩模，开口O1环绕衬底200设置有封装100A的区域。在一些替代实施例中，辅助掩模M1是设置在衬底200之上的保护带。在一些替代实施例中，辅助掩模M1是图案化的光刻胶。在一些实施例中，将保护夹具用作辅助掩模M1。
在一些实施例中，在衬底200的顶表面200t上共形地形成金属化前驱物层300a。金属化前驱物层300a可覆盖半导体封装100A、底部填充料180且至少覆盖掩模M1形成在顶表面200t之上的部分。可通过例如溅射工艺、物理气相沉积(physical vapor deposition，PVD)工艺、镀覆工艺等来形成金属化前驱物层300a。在一些实施例中，金属化前驱物层300a包含例如铜、钽、钛铜合金或其他适合的金属材料。在一些实施例中，金属化前驱物层300a包含例如聚合物、混合材料或其他适合的材料。在一些实施例中，金属化前驱物层300a的形成是可选的且可跳过。同时参考图1E及图1F，随着辅助掩模M1被移除，金属化前驱物层300a中沉积在辅助掩模M1之上的部分也被移除，从而留下金属化层300，金属化层300在半导体封装100A、底部填充料180上延伸且可选地在衬底200的紧邻且环绕半导体封装100A的区域上延伸。如图1F中所示，金属化层300至少覆盖半导体封装100A的顶表面100t。
在一些实施例中，参考图1G，可分别在衬底200及半导体封装100A之上设置第一结合材料410及第二结合材料420。在一些实施例中，第一结合材料410可在形成金属化前驱物层300a(在图1E中示出)期间辅助掩模M1(在图1E中示出)所在的衬底的顶表面200t的部分之上延伸。即，第一结合材料410可到达金属化层300在围绕半导体封装100A的衬底200之上延伸的部分。在一些替代实施例中，如图1G中所示，金属化层300与第一结合材料410之间可存在间隙G。间隙G可暴露出衬底200的顶表面200t的一部分。第一结合材料410的材料没有特别限制，且可根据用于衬底200及散热系统500A(在图1H中示出)的盖510A(在图1H中示出)的材料来选择，第一结合材料410必须将衬底200与散热系统500A的盖510A固定在一起。在一些实施例中，第一结合材料410的材料包括可热固化粘合剂、可光固化粘合剂、导热粘合剂、热固性树脂、防水粘合剂、层压粘合剂或其组合。在一些实施例中，第一结合材料410的材料包括导热粘合剂。在一些实施例中，第一结合材料410包括上方沉积有焊膏(未示出)的金属层(未示出)。根据所使用的材料类型，可通过沉积、层压、印刷、镀覆或任何其他适合的技术形成第一结合材料410。在一些实施例中，第二结合材料420的一些部分设置在半导体封装100A之上、金属化层300(如果存在)上。与上文所论述的用于第一结合材料410的材料类似，第二结合材料420的材料可根据将粘附的表面的性质来选择，且针对第一结合材料410所列出的相同材料也可用于第二结合材料420。在一些实施例中，第二结合材料420的材料与第一结合材料410的材料不同。在一些替代实施例中，第一结合材料410的材料与第二结合材料420的材料相同。在一些实施例中，第二结合材料420的材料包括焊膏或结合用粘合剂层。在一些实施例中，通过印刷步骤(例如，通过模版印刷)提供第二结合材料420。
参考图1H，在衬底200之上提供散热系统500A，且产生半导体封装100A及半导体器件SD1。在一些实施例中，散热系统500A包括盖510A及密封件520。在一些实施例中，盖510A包括顶盖512A及位于顶盖512A外围的凸缘514A。在一些实施例中，顶盖512A设置在半导体封装100A之上且与衬底200实质上平行地延伸。凸缘514A可位于顶盖512A的边缘处且朝衬底200凸出。在一些实施例中，凸缘514A在与由顶盖512A界定的平面垂直的方向上延伸。在一些实施例中，凸缘514A与顶盖512A在其接头处形成直角，但本发明并不仅限于此。在一些实施例中，凸缘514A以不同于90度的角度结合到顶盖512A。在一些实施例中，凸缘514A朝衬底200延伸且环绕半导体封装100A。在一些实施例中，凸缘514A、顶盖512A及衬底200界定在所有侧面上环绕半导体封装100A的罩壳E1。在一些替代实施例中，凸缘514A不完全封闭半导体封装100A。在一些实施例中，如图2C的示意性俯视图中所示，在两个相对侧处顶盖512A的跨度延伸超出半导体封装100A的跨度，而在另外两个相对侧处顶盖512A的跨度位于半导体封装100A的跨度内。即，凸缘514A可仅面向半导体封装100A的两个相对侧，而暴露出另外两侧。在一些实施例中，凸缘514A到达衬底200上设置有第一结合材料410之处，且第一结合材料410将盖510A固定在半导体器件SD1内。在一些实施例中，仅在衬底200上的预期凸缘514A与衬底200接触之处设置第一结合材料410。
在一些实施例中，顶盖512A的跨度可超过半导体封装100A的跨度。在一些实施例中，半导体封装100A的跨度可完全处于顶盖512A的跨度内。在一些实施例中，顶盖可呈现界定一个或多个凹槽的不同厚度的区域。例如，如图1H中所示，当顶盖512A在衬底200之上延伸时在无半导体封装100A插入其之间的情况下可呈现第一厚度T1；当顶盖512A在半导体封装100A之上延伸时可呈现不同厚度(例如，T2及T3)的一个或多个区域。在一些实施例中，具有比厚度T1小的厚度T2的第一区在半导体封装100A的中心部分之上界定循环凹槽R1，且具有比厚度T1小的厚度T3的第二区朝半导体封装100A的顶表面100t的边缘界定环形凹槽R2。在一些实施例中，盖510A可构成循环凹槽R1的顶板及壁，且半导体封装100A的上表面100t(或是金属化层300，当包括金属化层300时)可构成循环凹槽R1的底板。
在一些实施例中，循环凹槽R1在半导体管芯110、120、130之上延伸。在一些实施例中，循环凹槽R1在半导体封装110A中所包括的一些但非全部的半导体管芯110、120、130之上延伸。在一些实施例中，循环凹槽R1至少在半导体管芯110、120或130的在半导体器件SD1运作期间产生最大量的热量的一部分之上延伸。在一些实施例中，顶盖512A包括与循环凹槽R1流体连通的一个或多个流入通道/流出通道(例如，图1H中的CH1、CH2及CH3)。在一些实施例中，流入通道/流出通道CH1、CH2、CH3在上覆在半导体管芯110、120、130上的区域中打开。在一些实施例中，一个或多个流入通道/流出通道CH1、CH2及CH3的另一端可在顶盖512A的顶表面512t上打开。在一些实施例中，流入通道/流出通道CH1、CH2、CH3可以是在顶盖512A的厚度方向上具有实质上垂直轮廓的开孔，但本发明并不仅限于此。在一些实施例中，流入通道/流出通道CH1、CH2或CH3中的一者的至少一部分在顶盖512A内沿着倾斜方向而非垂直方向伸展。在一些实施例中，流入通道/流出通道CH1、CH2、CH3的一些部分与衬底200平行地伸展。如下文更详细地解释，流入通道/流出通道CH1、CH2、CH3可由流过循环凹槽R1的冷却剂CL(在图1I中示出)填充。
在一些实施例中，密封件520容纳在环形凹槽R2内，且与顶盖512A及半导体封装100A(或者金属化层300，如果包括金属化层300的话)实体接触(或轻微压缩)。在一些实施例中，密封件520是由聚合材料(例如，有机树脂或橡胶)制成的密封环，且实现封闭及隔离以避免流体从循环凹槽R1泄漏。在一些实施例中，密封件520可包括硅酮填充物。
在一些实施例中，微结构516的形成是为了从循环凹槽R1内的顶盖512A朝半导体封装100A突出。在一些实施例中，微结构516界定流体连通的空隙网。在一些实施例中，微结构516是从顶盖512A延伸到半导体封装100A(或者金属化层300，如果包括金属化层300的话)的微柱。在一些实施例中，微结构516是平行的鳍，其界定蛇形路径的。在一些实施例中，邻近的鳍之间界定微沟槽。在一些实施例中，微结构516在第二结合材料420之上放置在半导体封装100A上。即，第二结合材料420可被设置成或图案化成在盖510A上与微结构516的位置匹配。在一些实施例中，微结构516散布在循环凹槽R1内，而不中断流入通道及流出通道CH1、CH2、CH3之间的流体连通。
在一些实施例中，顶盖512A的材料包括导热材料。在一些实施例中，顶盖512A的材料包括金属或金属合金，例如铜、铝、其合金、其组合等。在一些实施例中，顶盖512A的材料包括半导体材料，例如硅。在一些实施例中，顶盖512A的材料包括聚酰亚胺、环氧树脂、丙烯酸树脂(例如，聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA))、酚醛树脂(phenolresin)、苯环丁烷(benzocyclobutene，BCB)、聚苯并恶唑(polybenzooxazole，PBO)或任何其他适合的聚合物系材料。在一些实施例中，凸缘514A的材料可从上文所列出的用于顶盖512A的相同材料中选出。在一些实施例中，将顶盖512A与凸缘514A制作为单件(形成为一个整体)。即，凸缘514A与顶盖512A可由相同的材料制作而成，且在凸缘514A与顶盖512A之间看不到界面或清晰的边界。在一些实施例中，微结构516的材料可从上文所列出的用于顶盖512A的相同材料中选出。在一些实施例中，将顶盖512A与微结构516制作为单件材料(形成为一个整体)。即，顶盖512A与微结构516可由相同的材料制作在一起，且在顶盖512A与微结构516之间看不到界面或清晰的边界。
在一些实施例中，微结构516及顶盖512A由金属材料制成，且第二结合材料420包括焊膏。如此，可将微结构516及顶盖512A焊接在半导体封装100A或金属化层300(如果包括的话)之上。在此种情形中，形成接头(在图1H的放大示意图中示出)，且所述接头包括夹在两个层4202及4203之间的焊料芯4201(例如，SnAg焊料)，所述两个层4202及4203包括金属间化合物(例如，Ni3Sn4)及两个外部金属层(例如，金属化层300及微结构516或者金属化层300及顶盖512A)。即，包含金属间化合物4202的第一层可设置在金属化层300(或半导体封装100A)与焊料芯4201之间，且包含金属间化合物4203的第二层可设置在微结构516或顶盖512A与焊料芯4201之间。当凸缘514A由金属材料形成且第一结合材料410包括焊膏时，可形成类似的焊料接头(未示出)。然而本发明并不仅限于此，且可设想用于顶盖512A、凸缘514A及第一结合材料410或者微结构516及第二结合材料420的材料的不同组合。所有这些组合皆意味着在本发明及随附权利要求书的范围内。
可根据针对顶盖512A、凸缘514A及微结构516所选择的材料来选出形成盖510A的方法。在一些实施例中，对盖510A进行模塑、锻造、3D印刷、生成，或根据任何其他适合的技术制作盖510A。在一些实施例中，顶盖512A、凸缘514A及微结构516单独制作且然后进行组装以产生盖510A。
应注意，在图1D到图1H中，为简洁起见，示出单个半导体器件SD1的制造，但本发明并不仅限于此。在一些实施例中，多个半导体封装100A同时设置在衬底200上，衬底200可呈晶片或面板形式。换句话说，可在重构晶片/面板级上执行示例性工艺，以使得以重构晶片/面板的形式同时处理多个半导体器件SD1。在一些实施例中，可执行单体化步骤(与上文参考图1D所述的单体化步骤相似)。
图1I是说明根据本发明的一些实施例的电子器件的示意性剖视图。在图1I的电子器件中，根据本发明的一些实施例，图1H的半导体器件SD1进一步连接到电路衬底600及流体循环系统。电路衬底600可以是母板、印刷电路板等。半导体器件SD1可通过设置在衬底200的底表面200b上的连接件610连接到电路衬底600。
在一些实施例中，如图1I中所示，流体循环系统包括连接到散热系统500A的盖510A的管道710，且可选地包括垫圈720，垫圈720对管道710与盖510A的贴合进行固定。在其他实施例中，可将盖510A与配接到流入通道/流出通道CH1、CH2、CH3中的垫圈制作在一起，以随后与管道或导管进行连接。在一些实施例中，管道710及流入通道/流出通道CH1、CH2、CH3呈现匹配的花纹(未示出)，以使得可将管道710直接地或通过中介管道连接件(未示出)牢固地紧固到流入通道/流出通道CH1、CH2、CH3中。在一些实施例中，管道连接件可包括单向阀，所述单向阀引导冷却剂CL流过循环凹槽R1。管道710可与形成在盖510A中的流入通道/流出通道CH1、CH2、CH3连接以允许冷却剂CL流动到半导体器件SD1的循环凹槽R1中且移除半导体封装100A在使用期间产生的热量。在由图1I的箭头F指示流动方向时，流入通道/流出通道CH1、CH2、CH3中的一些可用作流出通道(CH1)，其余通道可用作流入通道(CH2、CH3)。在一些实施例中，流出通道可至少与流入通道一样大。在一些实施例中，流出通道可比流入通道大(具有更宽的开口)。在一些实施例中，冷却剂CL从流入通道CH2、CH3流动到循环凹槽R1中，流过微结构516，并从流出通道CH1流出。在一些实施例中，如果流体循环系统的设计需要，则可使用停止件(未示出)来密封流入通道/流出通道CH1、CH2、CH3中的任一者。在一些实施例中，将形成在使用期间产生更多热量的半导体封装100A的组件之上的通道用作流出通道。例如，如果半导体封装100A包括逻辑芯片及存储器芯片，且逻辑芯片的功耗通常高于存储器芯片的功耗，则可将形成为上覆在逻辑芯片上的通道用作流出通道。然而本发明并不仅限于此。在一些替代实施例中，将形成在存储器芯片之上的通道用作流出通道。在一些实施例中，冷却剂CL是液体。在一些实施例中，冷却剂CL是水。在一些实施例中，将添加剂添加到水中以产生冷却液体。添加剂的实例包括表面活性剂、缓蚀剂、杀菌剂、防冻剂等。
图2A中示出根据本发明的一些实施例的图1H所示半导体器件SD1的示意性俯视图。为清晰起见，仅示意性地表示一些组件(或所述组件的一些部分)。参考图1H及图2A，在一些实施例中，盖510A的跨度与衬底200的跨度匹配以使得凸缘514A实质上处在衬底200的边缘上。在一些替代实施例中，衬底200的跨度可大于盖510A的跨度，以使得在俯视时衬底200可从盖510A的下方突出。在一些实施例中，密封件520具有环形形状且靠近半导体封装100A的边缘设置。在一些实施例中，顶盖512A的突出部在密封件520与半导体封装100A的边缘之间延伸，从而将密封件520保持在适当位置。在图2A中通过虚线示意性说明半导体管芯110、120、130的位置。在一些实施例中，每一流入通道/流出通道CH1、CH2、CH3在不同的半导体管芯110、120、130上打开，但本发明并不仅限于此。盖510A包括形成在由密封件520环绕的区域内的微结构516。在一些实施例中，没有微结构516的形成与流入通道/流出通道CH1、CH2、CH3相对应。在一个实施例中，微结构516包括排列成阵列从而环绕流入通道/流出通道CH1、CH2、CH3的圆形柱，且位于密封件520的跨度内。
图2B中示出根据本发明的一些实施例的半导体器件SD2的示意性俯视图。在一些实施例中，半导体器件SD2可与图1I的半导体器件SD1类似，且为简洁起见将省略对相同或类似部分的说明。图2B的半导体器件SD2与图2A及图1H的半导体器件SD1之间的差异在于半导体器件SD2的半导体封装100B包括两个虚设管芯190A及190B，所述两个虚设管芯190A及190B设置在两个半导体管芯120及130旁边。在一些实施例中，虚设管芯190A及190B用作应力消散结构，其作用是避免由单一包封体160填充的延伸区域出现在半导体封装100B中(图1B中示出)。在一些实施例中，虚设管芯190A、190B是不同于包封体160的材料块。在一些实施例中，虚设管芯190A、190B的材料包括与上文参考图1A针对半导体衬底112所论述的类似的半导体材料。在一些实施例中，在虚设管芯190A、190B内既不会形成源器件也不会形成无源器件。在一些实施例中，虚设管芯190A、190B的材料包括导电材料，例如金属。在一些实施例中，虚设管芯190A、190B还可包括一个或多个介电层。
在一些实施例中，如图2B中所示，盖510B比图2A的盖510A包括更多的通道CH。在一些实施例中，流入通道/流出通道CH形成在半导体管芯120及130以及虚设管芯190A、190B中的每一者之上，且其他两个流入通道/流出通道CH形成在半导体管芯110之上。在一些实施例中，形成在半导体管芯110之上的流入通道/流出通道CH用作冷却剂CL的流出通道(图1I中示出)，而其余流入通道/流出通道CH用作流入通道。在一些替代实施例中，不同的通道用于冷却剂CL的流入及流出通道。在一些实施例中，可省略图2B中所说明的流入通道/流出通道CH中的一者或多者。例如，在虚设管芯190A、190B的顶部上或者在半导体管芯110、120及130中的一些的顶部上可不形成流入通道/流出通道CH。在一些替代实施例中，可针对半导体器件SD2中所包括的每一半导体管芯110形成一个以上的流入通道/流出通道CH。
在一些实施例中，如图2B中所说明，次级微结构530可与流入通道/流出通道CH对应地形成在半导体封装100B上。在一些实施例中，次级微结构530形成在与盖510B中形成的所有流入通道/流出通道CH对应的位置中。在一些替代实施例中，次级微结构530形成在仅与盖510B的流入通道/流出通道CH中的一些对应的位置中。例如，次级微结构530可形成为仅与在半导体器件110上打开的流入通道/流出通道CH对应。将参考图3A到图3C说明次级微结构530的非限制性实例。应注意，虽然参考半导体器件SD2或盖510B论述次级微结构530，但次级微结构530可形成在所有其他所公开的半导体器件中。例如，当半导体器件SD1包括盖510A时，次级微结构530可形成在顶部封装100A(在图1H中示出)的上表面100t上。
图3A到图3C是说明根据本发明的一些实施例的一些半导体器件的一些部分的示意性剖视图。图3A到图3C的视图对应于图1I中所示的区域A1。在一些实施例中，次级微结构530包括通过额外结合材料422贴合到半导体管芯110(或者金属化层300，如果包括的话)的柱531。次级微结构530(柱531)的材料可从上文所列出的用于盖510A的相同材料中选出，且关于选择额外结合材料422的考量也同样适用。在一些实施例中，次级微结构530的材料包括金属或金属合金，且额外结合材料422包括用以形成焊料接头的焊膏。在一些实施例中，如图3B中所示，次级微结构530包括金属接垫532，可将所述金属接垫532直接设置在半导体管芯110(或半导体管芯120或130)或金属化层300(如果包括的话)上，而不使用中介结合材料。在一些实施例中，次级微结构530包括直接从半导体管芯110突出的柱(或鳍)533。在一些实施例中，次级微结构530是预制结构，在放置盖510B之前，通过结合材料422将次级微结构530设置在下面的半导体管芯110或金属化层300上。在一些替代实施例中，例如通过沉积或镀覆步骤使次级微结构530直接生成在半导体管芯110或金属化层300上。在一些实施例中，在生成次级微结构530时使用辅助掩模(未示出)来界定次级微结构530的图案。
图3D到图3F是说明根据本发明的一些实施例的一些半导体器件的一些部分的示意性剖视图。图3D到图3F的视图对应于图1I中所示的区域A2。在一些实施例中，第二结合材料420可包括多个部分420G、420S、420E。在一些实施例中，第二结合材料420的这些部分可包含不同的材料。例如，如图3D中所示，第二结合材料420可包括：设置在顶盖512A与金属化层300之间的部分420S(或者如果不包括金属化层300，则设置到下面的半导体封装)；以及设置在第二凹槽R2内、密封环520与金属化层300(或者下面的半导体封装)之间的部分420G。在一些实施例中，部分420S可包含焊膏，且部分420G可包含一个或多个石墨烯薄膜。一个或多个微结构516可从顶盖512A的第二凹槽R2与流入通道/流出通道CH之间延伸的部分中突出。即，循环凹槽R1可在顶盖512A下方朝第二凹槽R2延伸，但不与第二凹槽R2流体连通。焊料部分420S可设置在微结构516与金属化层300之间，而石墨烯部分420G可设置在第二凹槽R2内。如图3D中所示，在一些实施例中，焊料部分420S沿着顶盖512A的突出部设置在石墨烯部分420G与循环凹槽R1之间，顶盖512A的突出部将第二凹槽R2与循环凹槽R1分离。如图3E中所示，在一些实施例中，焊料部分420S全部沿着顶盖512A界定第二凹槽R2的突出部设置。石墨烯部分420G可被焊料部分420S环绕。在一些实施例中，如图3D中所示，石墨烯部分420G直接设置在金属化层300上。在一些替代实施例中，粘合剂部分420E可设置在石墨烯部分420G与金属化层300之间。在一些实施例中，粘合剂部分420E与上覆的石墨烯部分420G可被统称为石墨烯带。在一些实施例中，粘合剂部分420E包含环氧树脂。即，粘合剂部分420E、石墨烯部分420G及密封环520可在第二凹槽R2内按照此次序堆叠在金属化层300上。在一些替代实施例中，如图3F中所示，顶盖512A’中可不包括第二凹槽R2。即，顶盖512A’可界定循环凹槽R1，但不界定第二凹槽R2。在这些实施例中，还省略密封环520(在图3D及3E中示出)。焊料部分420S可设置在顶盖512A’与金属化层300(或下面的半导体封装)之间。即，第二结合材料420可包括焊料部分420S，而不包括石墨烯部分420G或粘合剂部分420E。在一些实施例中，焊料部分420S在顶盖512A’与金属化层300(或下面的半导体封装)之间的接触区域中实质上不间断地延伸。
在一些实施例中，通过丝网印刷提供焊料部分420S，且随后在焊料部分上设置顶盖(例如，512A)。在一些实施例中，在丝网印刷焊料部分420S之前，将石墨烯部分420G或石墨烯带(420G与420E)设置在金属化层300上，但本发明并不仅限于此。在一些实施例中，在设置石墨烯部分420G或石墨烯带420G与420E之前，将焊料部分420S丝网印刷在金属化层300上。在一些实施例中，在将顶盖(例如，512A)放置在金属化层300上之前，将密封环520设置在石墨烯部分420G上。在一些替代实施例中，密封环520嵌置在顶盖(例如，512A)的第二凹槽R2中，且将顶盖与密封环520同时设置在金属化层300上。
图4A到图4D是说明根据本发明的一些实施例的一些半导体器件的一些部分的示意性俯视图。图4A到图4D中示出包括微结构516的循环凹槽R1的一些部分，然而，类似的考量可适用于本发明的所有微结构。在图4A到图4D的视图中，由箭头F表示冷却剂CL(在图1I中示出)的入射流。在一些实施例中，箭头F沿着第一方向X定向。在图4A到图4D中相对于第一方向X及与第一方向X垂直的第二方向Y来阐述微结构516的结构。由方向X及Y界定的平面XY与金属化层300的平面或半导体封装100A的顶表面100t实质上平行。应注意，虽然图4A到图4D中所示的大多数微结构516在平面XY内以特定定向示出，但本发明并不仅限于此。在一些实施例中，可包括相对于图4A到图4D中所示的方向而呈倾斜定向的微结构516。
在一些实施例中，如图4A中所示，微结构516A在平面XY中具有椭圆形剖面。在一些实施例中，微结构516A的第一轴Lx平行于第一方向X，且第二轴Ly平行于第二方向Y。在一些实施例中，在第一方向X上的节距Px可被定义为具有沿着第一直线的第一轴Lx的两个微结构516A的对应点之间的距离，且第二方向Y上的节距Py可被定义为具有沿着第二直线的第二轴Ly的两个微结构516A的对应点之间的距离。在一些实施例中，可根据轴Lx及轴Ly的尺寸来将节距Px及节距Py最佳化以对在半导体封装100A之上的冷却剂CL(在图1I中示出)的流量F进行微调。在一些实施例中，可选择节距Px、节距Py且选择轴Lx、轴Ly的尺寸以确保与冷却剂CL进行最佳的热量交换。
在一些实施例中，如图4B中所示，微结构516B在平面XY中具有实质上圆形的剖面。在一些实施例中，节距Px界定在中心C位于与第一方向X平行的第一直线上的微结构516B之间，且节距Py界定在中心C位于与第二方向Y平行的第二直线上的微结构516B之间。在一些实施例中，可将节距Px、Py以及微结构516B的剖面的直径D选择成确保半导体封装与冷却剂CL(图1I中示出)之间具有最佳的热量交换。
在一些实施例中，如图4C中所示，微结构516C在平面XY中具有矩形剖面。在一些实施例中，微结构516C的第一侧Lx平行于第一方向X，且第二侧Ly平行于第二方向Y。在一些实施例中，第一侧Lx与第二侧Ly可具有相等的长度，且微结构516C可具有正方形剖面。在一些实施例中，在第一方向X上的节距Px被界定为位于具有沿着第一直线的第一侧Lx的两个微结构516C之间，而在第二方向Y上的节距Py被界定为位于具有沿着第二直线的第二侧Ly的两个微结构516C之间。在一些实施例中，可将节距Px、Py及侧面Lx、Ly的尺寸选择成确保半导体封装与冷却剂CL(在图1I中示出)之间具有最佳的热量交换。
在一些实施例中，如图4D中所示，微结构516D在平面XY中具有菱形剖面或长菱形剖面。在一些实施例中，微结构516D的第一轴Lx平行于第一方向X，且第二轴Ly平行于第二方向Y。在一些实施例中，第一轴Lx与第二轴Ly可具有相等的长度，且微结构516D可具有菱形剖面。在一些实施例中，在第一方向X上的节距Px界定在具有沿着第一直线的第一轴Lx的两个微结构516D之间，且在第二方向Y上的节距Py界定在具有沿着第二直线的第二轴Ly的两个微结构516D之间。在一些实施例中，可将节距Px、Py及轴Lx、Ly的尺寸选择成确保半导体封装与冷却剂CL(在图1I中示出)之间具有最佳的热量交换。
图5A到图5C是说明根据本发明的一些实施例的半导体器件SD3(在图5C中示出)的制造方法的各个阶段所形成的中间结构的示意性剖视图。在一些实施例中，可通过以下操作从图1D中所示的中间结构获得图5A中所示的中间结构：将第一结合材料410B设置在衬底200上，并将散热系统500C的支撑件540设置在第一结合材料410B之上。在一些实施例中，支撑件540环绕半导体封装100A。在一些实施例中，支撑件540呈现朝半导体封装100A定向的内凹凹槽E2。即，在平行于衬底200的延伸方向进行测量时，支撑件540的部分距衬底200越远，支撑件540的宽度W可增大。在一些实施例中，如图5A中所示，支撑件的宽度W可在较靠近衬底200处实质上恒定，然后随着距衬底200的距离增大而逐渐增大，然后保持实质上恒定，从而形成凹面形状及面向半导体封装100A的斜面540S。在一些替代实施例中，宽度W可不连续地增大，且支撑件540可呈现面向半导体封装100A的一个或多个台阶(未示出)。在一些实施例中，支撑件540具有环形形状且在所有侧面上皆环绕半导体封装100A。在一些替代实施例中，支撑件540并不面向半导体封装100A的所有侧面。例如，如果半导体封装100A具有矩形形状，则支撑件540可面向半导体封装100A的三个侧面而非四个侧面。在一些实施例中，支撑件540可包括围绕半导体封装100A设置的多个分离件(未示出)。例如，支撑件540可包括面向半导体封装100A的第一侧的第一件(未示出)及面向半导体封装100A的第二侧的第二件(未示出)。在一些实施例中，第一侧与第二侧是半导体封装100A的相对侧，但本发明并不仅限于此。在一些替代实施例中，第一侧与第二侧是半导体封装100A的邻接侧。在一些实施例中，凹槽R3在支撑件540的顶表面540t上打开。在一些实施例中，凹槽R3被配置成容纳紧固件(例如，螺杆、钉子等)。在一些实施例中，凹槽R3带有螺纹。本发明并不仅限于形成在支撑件的顶表面540t上的凹槽R3的数目。在一些实施例中，在顶表面540t上形成有单个凹槽R3。在一些替代实施例中，形成多个凹槽R3。
参考图5B，在一些实施例中，在支撑件540之上且可选地在衬底200的底表面200b(未示出)上设置辅助掩模M2。在一些实施例中，辅助掩模M2包括开口O2，所述开口O2暴露出半导体封装100A。在一些实施例中，开口O2还暴露出底部填充料180的至少一部分。在一些实施例中，与先前参考图1E针对辅助掩模M1所论述的类似选项可用于辅助掩模M2，且本文中省略对辅助掩模M2的详细说明。在一些实施例中，金属化层300B形成在辅助掩模M2的开口O2内，从而覆盖半导体封装100A的顶表面100t。在一些实施例中，金属化层300B可在底部填充料180的顶部部分之上延伸，不断靠近半导体封装100A的顶表面100t。在一些实施例中，金属化层300B不会延伸成与衬底200直接接触。
参考图5C，将密封件520及盖510C定位在支撑件540及半导体封装100A之上来完成半导体器件SD3。在一些实施例中，盖510C包括顶盖512C及微结构516。与先前参考盖510A所论述的类似，盖510C可界定位于半导体封装100A的中心部分之上的循环凹槽R1以及朝半导体封装100A的顶表面100t的边缘的环形凹槽R2。密封件520可设置在环形凹槽R2内。微结构516可位于循环凹槽R1内。用于使冷却剂CL(在图1I中示出)循环的通道CH可在顶盖512C内与半导体封装100A对应地打开。在一些实施例中，紧固孔FH在顶盖512C内与支撑件540的凹槽R3对应地打开，且可使用紧固件920(例如螺杆，可选地由垫圈910、912固定)将盖510C固定到支撑件540。在一些实施例中，可使用其他类型的紧固件(例如钉子、夹子、带等)来将盖510C固定到支撑件540。在一些实施例中，可根据所使用的紧固件的类型来调适支撑件540内的凹槽R3位置(或内含物)以及盖510C内紧固孔FH的位置(或内含物)。在一些实施例中，根据所使用的紧固件920的类型，可在盖510C及支撑件540与图5C中所说明的不同的表面上形成紧固孔FH或凹槽R3。
图6A是说明根据本发明的一些实施例的电子器件的示意性剖视图。在图6A的电子器件中，根据本发明的一些实施例，半导体器件SD4连接到电路衬底600及流体循环系统。在一些实施例中，如图6A中所说明，半导体封装100C与上文所论述的半导体封装100A、100B可包括不同的组件。例如，半导体封装100C还可包括虚设管芯190A、190B，可选地通过结合用粘合剂192A、192B来固定所述虚设管芯190A、190B。在一些实施例中，金属化层310可选地形成在半导体封装100C的顶表面100t上，且不会延伸超出顶表面100t的周界。
根据一些实施例，在半导体器件SD4中，散热系统500D的盖510D包括顶盖512D及凸缘514D。半导体器件SD4与图1H的半导体器件SD1之间的结构差异在于半导体器件SD4的凸缘514D位于半导体封装100C的顶表面100t上，而非位于衬底200上。即，盖510D是由朝半导体封装100C的外围设置的结合材料430固定。在一些实施例中，将虚设管芯190A、190B设在有放置凸缘514D的半导体封装100C的至少一些部分中以提供结构支撑。
在一些实施例中，盖510D与半导体封装100C一起界定循环凹槽R1。在一些实施例中，盖内不形成环形凹槽R2且不设置密封件。在一些实施例中，结合材料430执行将盖510D固定到半导体封装100C及作为密封件来密封循环凹槽R1这两种功能，以防止冷却剂CL渗入或溢出衬底200或电路衬底600。在一些替代实施例中，形成环形凹槽R2，且密封件设置在环形凹槽R2中，如上文在先前实施例中所论述。
在一些实施例中，形成在盖510D中至少一些的流入通道/流出通道CH到达对应于包封体160而不是半导体管芯110、120、130的循环凹槽R1。例如，在图6A中所说明的半导体器件SD4中，流入通道CH设置在半导体管芯110之上，且两个流出通道CH设置在包封体160的包括在半导体管芯120、130及虚设管芯190A、190B之间的部分之上。然而本发明并不仅限于此。在一些实施例中，流入通道/流出通道CH的数量可基于设计要求来加以调整。
在一些实施例中，在盖510D之上固定或生成微结构550。在一些实施例中，微结构550是预先形成的柱，通过结合材料440将所述微结构550与循环凹槽R1对应地固定到顶盖512D。在一些实施例中，微结构550包含生成在金属化层310上或贴合到金属化层310的碳纳米管。在一些实施例中，可在生成衬底(未示出)上生成碳纳米管，且然后将所述碳纳米管转移到金属化层310。生成基底可包含氧化铝及铁。在一些实施例中，有机烃气体(例如，乙炔)可用作生成碳纳米管的前驱物。可通过调节生成时间来调整碳纳米管的高度。在一些实施例中，可在将碳纳米管转移到金属化层310之前，在所述碳纳米管上溅射钛及金。在一些实施例中，金属化层310包括堆叠金属层，碳纳米管被转移到所述堆叠金属层。在一些实施例中，金属化层310可包括钛、金及铟的堆叠层。可在碳纳米管被定向成朝金属化层310的情况下通过将生成衬底按压在半导体封装100D上来进行所述转移。在一些实施例中，在加热及压力作用下进行转移。在一些实施例中，微结构550包括柱、鳍或其组合。在一些实施例中，微结构550可涂布有导热材料。在一些实施例中，涂层材料包括石墨烯。在一些实施例中，涂层材料包括例如铜或铝等金属。
图6B是说明根据本发明的一些实施例的电子器件的示意性剖视图。在图6B的电子器件中，根据本发明的一些实施例，半导体器件SD5连接到电路衬底600及流体循环系统。与图6A的半导体器件SD4相比，图6B的半导体器件SD5包括不同类型的半导体封装。在一些实施例中，半导体器件SD5中所包括的半导体封装100D可以是InFO封装，而图6A的半导体封装100C中可包括CoWoS封装。例如，半导体封装100D可包括用于进行重布及/或将管芯内连的重布线结构144。重布线结构144可包括散布在一个或多个介电层内的一个或多个导电层。在一些实施例中，重布线结构144可直接连接到电路衬底600(例如，不存在中间衬底200)。然而本发明并不仅限于此。在一些替代实施例中，半导体封装100D可通过中间衬底(与图1I中所示的衬底200类似)连接到电路衬底600。参考图6B，在一些实施例中，盖510D的凸缘部分514D搁置在半导体封装100D上。
应理解，本申请的公开内容并仅不限于本文中所述的实施例。在一些替代实施例中，盖510D的占用面积可大于半导体封装100D的占用面积，且凸缘部分514D可处在下面的电路衬底600(或者中间衬底200，如果包括的话)上。所属领域的技术人员应明了，本发明不受半导体器件中所使用的封装类型的限制。就本发明的所有半导体器件来说，可根据生产及设计要求使用不同的封装(CoWoS、InFO、PoP等)。
图7A到图7G是说明根据本发明的一些实施例的半导体器件SD6(被示出为集成在图7H中的电子器件中)的制造方法的各个阶段所形成的中间结构的示意性剖视图。可遵循与先前针对图1C中所示的中间结构所述的类似的工艺来获得图7A中所示的制造中间体的前驱物(未示出)，可选地对所述前驱物加以修改以在半导体封装中包括其他组件(例如，虚设管芯190A、190B及管芯贴合膜192A、192B)。可通过以下操作从所述前驱物获得图7A中所示的制造中间体：将连接件170保护在保护层PL中，将第二临时载体TC2连结在保护层PL之上，翻转重构晶片RW、剥离第一临时载体TC(在图1C中示出)，并在在移除临时载体TC时暴露出的重构晶片RW的表面上提供辅助掩模M3。辅助掩模M3可与上文所论述的辅助掩模M1及M2类似，且本文中省略对辅助掩模M3的详细说明。在一些实施例中，辅助掩模M3包括开口O3，开口O3形成在重构晶片RW中所包括的半导体管芯1110、1120、1130中的一者的跨度内。为更清晰地说明本发明的某些方面，在本发明实施例中，半导体管芯1110包括系统芯片(Systemon Chip，SoC)型管芯，且半导体管芯1120、1130是存储器立方体。然而，本发明不受半导体管芯1110、1120、1130所使用的管芯类型的限制。开口O3可暴露出半导体管芯1110的顶表面1110t的一些部分。可根据将形成在半导体管芯1110内的微结构560的类型(在图7H中示出)来图案化出开口O3。当半导体管芯1120、1130是存储器立方体时，辅助掩模M3可完全覆盖对应的顶表面1120t、1130t。
参考图7B，可在第三辅助掩模M3的顶部上提供辅助掩模M4。辅助掩模M4的可能材料范围没有特殊限制，只要可将辅助掩模M4选择性地刻蚀在辅助掩模M3之上即可(除非将预制刚性掩模用作辅助掩模M4)。在一些实施例中，辅助掩模M4可共形地设置在辅助掩模M3之上，从而填充开口O3。根据所使用的辅助掩模M4的类型，在一些实施例中，辅助掩模M4包括与下面的开口O3对齐的开口O4。在一些替代实施例中，在整个重构晶片RW上，辅助掩模M4的轮廓是实质上平坦的。
在一些实施例中，如图7C中所示，将辅助掩模M4图案化以通过对齐的开口O3与开口O4显露出半导体管芯1110的顶表面1110t。在图案化步骤期间，可在半导体管芯1120、1130之上产生开口O5，从而暴露出下面的辅助掩模M3。同时参考图7C及图7D，可执行第一刻蚀步骤，在所述第一刻蚀步骤期间，移除半导体管芯1110的一些部分以形成微结构560的第一部分5601。微结构560的第一部分5601的图案可与开口O3的图案一致。在一些实施例中，在刻蚀步骤期间，移除由辅助掩模M4的开口O5所暴露出的辅助掩模M3的部分，以在辅助掩模M3内形成开口O6。在一些实施例中，开口O6暴露出半导体管芯1120、1130的顶表面1120t、1130t。如图7D中所示，可移除辅助掩模M4，从而暴露出辅助掩模M3。参考图7E，在一些实施例中，可执行第二刻蚀步骤。在第二刻蚀步骤期间，可从由辅助掩模M3暴露出的半导体管芯1110、1120、1130的部分移除材料。在第二刻蚀步骤期间，先前形成在半导体管芯1110中界定微结构560的第一部分5601的凹槽被进一步加深。在一些实施例中，可在第二刻蚀步骤期间在半导体管芯1120、1130中形成微结构560的第二部分5602。在一些实施例中，微结构560的第一部分5601的产生比微结构560的第二部分5602多出一个刻蚀步骤，从而使得第一部分5601的微结构560与第二部分5602的微结构560之间存在高度差。在一些实施例中，形成在半导体管芯1110中的微结构560稍高于形成在半导体管芯1120、1130中的微结构560。在一些实施例中，根据半导体管芯1110、1120或1130的厚度及微结构560的所期望高度来调整对每一半导体管芯1110、1120或1130执行的刻蚀步骤的数目。例如，如果半导体管芯1110、1120或1130包括堆叠芯片(在一些存储器立方体中通常就是如此)，则刻蚀深度可比其他半导体系统(例如，系统芯片)可达到的刻蚀深度浅。
在一些实施例中，如图7F中所示，移除辅助掩模M3，并在重构晶片RW的暴露表面之上共形地形成金属化层320。如图7F中所示，半导体管芯1110、1120、1130之上的金属化层320的轮廓可由形成在半导体管芯1110、1120、1130中的微结构560界定。在一些实施例中，邻近的微结构560之间的距离使得金属化层320不会完全填充微结构560之间的空隙。在一些替代实施例中，可省略金属化层320，且微结构560可涂布有高导热材料(例如石墨烯)。参考图7G，可将重构晶片RW翻转在支撑框架SF1之上，可移除临时载体TC2(在图7F中示出)及保护层PL(在图7F中示出)，并且可沿着切割道SC执行单体化步骤以形成各个半导体封装100E。与先前针对半导体器件SD1到SD5所论述的类似的步骤可形成图7H中所示的半导体器件SD6。即，可将半导体封装100E连接到衬底200(在图7H中示出)，且可将散热系统500E(在图7H中示出)贴合在半导体封装100E之上。
图7H是说明根据本发明的一些实施例连接到电路衬底600及流体循环系统的半导体器件SD6的示意性剖视图。在半导体器件SD6中，散热系统500E的盖510E包括顶盖512E及微结构516E，所述微结构516E从顶盖512E朝半导体封装100E突出。在一些实施例中，顶盖512E通过结合材料450直接固定在半导体封装100E上，且与半导体封装100E一起形成循环凹槽R1，顶盖512E的流入通道及流出通道CH在所述循环凹槽中打开。在一些实施例中，结合材料430执行将顶盖512E固定到半导体封装100E及作为密封件来密封循环凹槽R1这两种功能。在一些实施例中，当将盖510E组装在半导体封装100E之上时，盖510E的微结构516E可设置在由半导体封装100E的微结构560界定的空隙内。在一些实施例中，盖510E的部分与半导体封装100E的下面部分可具有几乎互补的轮廓，以使得相应的微结构516E及560可产生交错的图案，所述交错的图案促使冷却剂CL流过循环凹槽R1。
图8A到图8D是根据本发明的一些实施例的半导体器件SD6的循环凹槽R1的部分的示意性俯视图，所述俯视图说明冷却剂CL(在图7H中示出)流过循环凹槽R1的非限制性实例。图8A到图8D的视图可与形成在半导体管芯1110、1120及1130中的任一者之上的循环凹槽R1的部分对应。仅出于说明的方便，在图8A到图8D中，假设冷却剂从图式的右侧朝图式的左端行进(沿着方向x1)。
参考图7H及图8A，在一些实施例中，鳍562及柱564作为微结构560形成在半导体管芯1110、1120或1130上，且鳍517作为微结构516E存在于盖510E上。在一些实施例中，柱564成列地对齐。在一些实施例中，柱还沿着行(在与列垂直的方向上)对齐。在一些实施例中，鳍562仅到达循环凹槽R1的特定高度，但不与顶盖512E接触。在一些实施例中，鳍562在循环凹槽R1内沿着给定的方向连续延伸，从而在循环凹槽R1内形成微腔室(未示出)，所述微腔室通过鳍562顶部上的空间流体连通。在一些实施例中，鳍562沿着第二方向y1彼此平行地延伸，所述第二方向y1相对于冷却剂CL的入射流的方向倾斜。在一些实施例中，方向y1垂直于方向x1。类似地，在一些实施例中，鳍517朝半导体封装100E突出，但不与半导体封装100E接触。在一些实施例中，鳍517可沿着方向y1与鳍562平行地延伸。在一些实施例中，鳍517的延伸方向相对于鳍562的延伸方向倾斜。
在一些实施例中，如图8A中所示，盖510E的沿着方向y1延伸的鳍517可设置在第一列柱564与邻近的第二列柱564之间，且半导体封装100E的鳍562可进一步插入在第二列柱564与后续的第三列柱564之间。即，半导体封装100E的鳍562与盖510E的鳍517可交替地设置在半导体封装100E的柱564的连续列之间。当以这种方式构造循环凹槽时，柱564的列(图8A中的箭头F1)可使冷却剂CL的流动出现偏离，并迫使冷却剂CL在鳍517下方(图8A中的箭头F2)且在鳍562上方(图8A中的箭头F3)穿过。
在一些实施例中，如图8B中所示，在半导体封装100E上形成柱564，但不形成鳍562(在图8A中示出)。在一些实施例中，如图8C中所示，在半导体封装100E上形成鳍562，但不形成柱564(图8A中示出)。在一些实施例中，半导体封装100E的柱564的多个列设置在盖510E的邻近的鳍517之间。在一些实施例中，设置在邻近的鳍517之间的柱564的列数目在整个循环凹槽R1中有所不同。在一些实施例中，盖510E的鳍517设置在半导体封装100E的邻近的鳍562之间。在一些替代实施例中，如图8C中所示，半导体封装100E的多个鳍562设置在盖510E的邻近的鳍517之间。在一些实施例中(未示出)，盖510E的多个鳍517设置在半导体封装100E的邻近的鳍562之间。在一些实施例中，鳍517与鳍562是相对于流动方向x1横向延伸的平行鳍。在一些实施例中，如图8D中所示，在盖510E及半导体封装100E上仅分别形成柱518及564，但不形成鳍。在一些实施例中，柱564与柱518沿着在方向y1上延伸的列对齐，其中柱564的列与柱518的列交替。
图9A到图9D是说明根据本发明的一些实施例的半导体器件SD7(示出为集成在图9E中的电子器件中)的制造方法的各个阶段所形成的中间结构的示意性剖视图。在一些实施例中，参考图9A，提供半导体晶片1100，半导体晶片1100中形成有多个半导体管芯1110。半导体管芯1110可包括有源组件或无源组件，且可根据已知的管芯制造技术在半导体晶片1100内产生所述半导体管芯1110。在一些实施例中，半导体管芯1110的连接件1117可嵌置在保护层PL中，且半导体晶片1100可设置在临时载体TC3上。可选地，可在临时载体TC3与保护层之间设置剥离层DB。可在半导体晶片1100的由临时载体TC3暴露出的顶表面1100t上形成辅助掩模M5。辅助掩模M5可包括多个开口O7，所述多个开口O7暴露出每一半导体管芯1110的顶表面1100t的一些部分。参考图9A及图9B，在一些实施例中，根据辅助掩模M5的开口O7的图案执行刻蚀步骤以形成微结构560。在一些实施例中，如果微结构560包括鳍，则在邻近的鳍之间形成微沟槽。在一些实施例中，移除辅助掩模M5，并在半导体晶片1100的顶表面1100t上形成金属化层330。在一些实施例中，设置填充材料1200来填充微结构560的空隙。在一些实施例中，填充材料1200在工艺的后续步骤期间保护或稳定微结构560。参考图9C，可将半导体晶片1100翻转在支撑框架SF2上，并可执行单体化步骤以产生各个半导体管芯1110。在一些实施例中，遵循与刚刚针对半导体管芯1110所述的类似的工艺来产生包括微结构560的半导体管芯1120及1130，为简洁起见，省略对所述工艺的详细说明。在一些实施例中，使用具有形成在对应上表面上的微结构560的半导体管芯1110、1120、1130来产生半导体封装100F(图9D中示出)。在一些实施例中，半导体封装100F是遵循与先前参考图1A到图1D所论述的类似的步骤而形成。在一些实施例中，如果执行平坦化步骤来形成包封体160(图1B中示出)，则会移除半导体管芯1110、1120、1130的一些部分。然而，在此种情形中，执行平坦化步骤以仍保留形成在半导体管芯1110、1120、1130上的微结构560的形态(例如，以维持图11B中所示的柱564与鳍562之间的特定高度差)。在一些实施例中，将半导体封装100F结合到半导体衬底200(图9D中示出)，且遵循与先前针对半导体器件SD1至SD6所论述的类似的工艺步骤来形成半导体器件SD7(图9E中示出)。
图9E是说明根据本发明的一些实施例的电子器件的示意性剖视图。在图9E的电子器件中，根据本发明的一些实施例，半导体器件SD7连接到电路衬底600及流体循环系统。图10是根据本发明的一些实施例的半导体器件SD7的示意性俯视图。图11A及图11B是根据本发明的一些实施例的半导体器件SD7的与图9E的区域B对应的部分的示意性剖视图。同时参考图9E、图10及图11A，在一些实施例中，盖510F包括设置在半导体封装100F之上的顶盖512F。在一些实施例中，通过结合材料460将顶盖512F直接固定在半导体封装100F上，且顶盖512F与半导体封装100E一起形成循环凹槽R1，所述循环凹槽R1包括循环通道CCH1、CCH2的系统。在一些实施例中，结合材料460设置在盖510F的外边缘与半导体封装100F的外边缘之间。在一些实施例中，结合材料460也设置在循环凹槽R1内的几个点处，其中盖510F接触位于半导体管芯1110、1120、1130之间的半导体封装100F。在一些实施例中，循环凹槽R1内的顶盖512F的一些部分直接接触半导体封装1110、1120、1130或形成在所述半导体封装上的金属化层330。顶盖512F的这些部分可接触形成在半导体管芯1110、1120、1130中的微结构560，从而在每一半导体管芯1110、1120、1130的上表面上形成循环腔室(图11A及图11B中示出循环腔室的一些部分)。在一些实施例中，每一循环腔室在单个半导体管芯1110、1120、1130之上延伸，且具有由循环通道CCH1及CCH2形成的一个入口IN及一个出口OUT。每一循环腔室可由下面的半导体管芯1110、1120、1130的上表面(用作腔室的底板及壁)与位于微结构560之上的盖510F的一部分(用作顶面)定界。微结构560设置在循环腔室内，以促使冷却剂CL在半导体管芯1110、1120、1130的顶部流动。
在一些实施例中，盖510F包括循环通道CCH1、CCH2，循环通道CCH1、CCH2中的每一者与使冷却剂CL进出半导体器件SD7的流入通道CH1或流出通道CH2连接。在一些实施例中，单个循环通道CCH1或CCH2仅与一个流入通道CH1或流出通道CH2连接。在一些替代实施例中，多个流入通道CH1汇聚在同一流入循环通道CCH1内。在一些实施例中，流出循环通道CCH2可朝多个流出通道CH2分支。在一些实施例中，循环通道CCH1、CCH2穿过位于半导体管芯1110、1120、1130之上的盖510F在相对于流入通道CH1及流出通道CH2实质上垂直的方向上平行地伸展。在一些实施例中，如图10中所示，流入循环通道CCH1呈现与每一半导体管芯1110、1120、1130对应的分支点。流入循环通道CCH1的每一分支点可形成入口IN中的一者，冷却剂CL穿过所述入口IN进入半导体管芯1110、1120、1130的循环腔室中的一者。类似地，流出循环通道CCH2可呈现与每一半导体管芯1110、1120、1130对应的分支点，且这些分支点可用作出口OUT中的一者，冷却剂CL穿过所述出口OUT离开半导体管芯1110、1120、1130的循环腔室中的一者。在一些实施例中，入口IN、出口OUT及循环腔室被构造成使得冷却剂CL接触半导体管芯1110、1120或1130的上表面的大部分。在一些实施例中，如图10中所示，给定量的冷却剂CL仅在循环腔室中的一者内流动。例如，参考图10，盖510F内的循环凹槽R1可被设计成使得离开位于半导体管芯1130上的循环腔室的冷却剂CL可从流出通道CH2流出而不进入其他循环腔室(例如，位于半导体管芯1110或1120上的循环腔室)。在图10中所示的实施例中，在每一半导体管芯1110、1120、1130上仅形成一个循环腔室，但本发明并不仅限于此。在一些实施例中，盖510F及微结构560可被设计成使得多个循环腔室形成在同一半导体管芯1110、1120、1130之上。在一些实施例中，流入通道CH1、流入循环通道CCH1及入口IN在垂直方向上对齐，而非如图10中所示地分布。
应注意，图9E的剖视图示出盖510F的特征，沿着图10中所示结构的单个剖面无法观察到这些特征。例如，流入通道CH1、流出通道CH2、流入循环通道CCH1、入口IN及出口OUT将无法出现在图10中所示结构的单个剖面中。图9E中同时示出这些元件以提供盖510F的不同结构方面的一般概念，而不是如实地呈现半导体器件SD7中的流体循环。
图11A及图11B示出根据本发明的一些实施例形成在半导体器件1110之上的循环腔室的一部分的剖视图。在图11A中所说明的实施例中，仅柱564作为微结构560形成在半导体管芯1110上，柱564延伸直到实体接触顶盖512F为止。在图11B中所说明的实施例中，柱564及鳍562形成在半导体管芯1110上，柱518形成在盖510F上。在一个实施例中，柱564及鳍562是从半导体管芯1110图案化而成，且由与半导体管芯1110相同的半导体材料制成。在一些实施例中，柱564可较高且接触顶盖512F，而鳍562可比柱564短(在厚度方向上)，从而允许冷却剂CL(在图9E中示出)在上方流动。类似地，形成在所述盖之上的柱518可不到达半导体管芯1110，从而允许冷却剂CL在下方流动。
图12A示出根据本发明的一些实施例的电子器件的示意性剖视图。在图12A的电子器件中，半导体器件SD8连接到流体循环系统及电路衬底600。图12B示出根据本发明的一些实施例的半导体器件SD8的示意性俯视图。同时参考图12A及图12B，在一些实施例中，半导体器件SD8包括晶片大小的半导体封装100G及晶片大小的散热系统500G。在一些实施例中，晶片大小的半导体封装100G具有大约4英寸或大于4英寸的直径。例如，晶片大小的半导体封装100G可具有大约6英寸的直径。在一些情形中，晶片大小的半导体封装100G可具有大约8英寸的直径。在一些情形中，晶片大小的半导体封装100G可具有大约12英寸的直径。半导体封装100G可包括重构晶片结构，其中多个半导体管芯110以晶片形式被包封且通过重布线结构144内连。图12B中示出半导体封装100G的半导体管芯110相对于盖510G的占用面积。可通过用模塑化合物包封半导体管芯110并在半导体管芯110的有源表面上形成重布线结构144来形成晶片大小的半导体封装100G。在一些实施例中，可根据设计要求在晶片大小的半导体封装100G中包括额外组件(例如，TIV、虚设管芯或无源器件等)。在一些实施例中，晶片大小的半导体封装100G可具有实质上圆形的占用面积。在一些实施例中，晶片大小的半导体封装100G中所包括的每一半导体管芯110可独立地作为逻辑管芯或者包括逻辑管芯，例如中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、微控制单元(MCU)管芯、输入/输出(I/O)管芯、基带(BB)管芯或应用处理器(AP)管芯。在一些实施例中，半导体管芯110中的一者或多者包括存储器管芯，例如高带宽存储器管芯、存储器芯片堆叠等。在一些实施例中，半导体管芯110可以是相同类型的管芯或者执行相同的功能。在一些实施例中，半导体管芯110可以是不同类型的管芯或者执行不同的功能。在一些实施例中，半导体管芯110的后侧表面可被金属化层310覆盖。在一些实施例中，金属化层310可在晶片大小的半导体封装110上延伸，且设置在晶片大小的封装100G与晶片大小的散热系统500G之间。
在一些实施例中，散热系统500G包括盖510G及微结构550，所述微结构550固定到盖510G及半导体封装100G。在一些实施例中，盖510G包括顶盖部分512G及凸缘部分514G。凸缘部分514G可位于顶盖部分512G的外围处且处在晶片大小的半导体封装100G(或者金属化层310，如果包括的话)上。在一些实施例中，盖510G的占用面积可小于晶片大小的封装100G的占用面积，且所述盖可暴露出封装100G的外围部分或金属化层310的外围部分。在一些替代实施例(未示出)中，晶片大小的半导体封装100G的边缘与盖510G的边缘可对齐，且在俯视时，盖510G可实质上掩藏半导体封装100G。在一些实施例中，凸缘部分514G沿着半导体封装100G的外缘。在一些实施例中，凸缘部分514G接触位于模塑化合物之上的半导体封装100G或金属化层310而非接触半导体管芯110。
在一些实施例中，晶片大小的盖510G及晶片大小的封装100G界定晶片大小的循环凹槽R1。盖510G包括在循环凹槽R1中打开的流入通道/流出通道CH，以允许冷却剂CL流过循环凹槽R1。在一些实施例中，流入通道/流出通道CH在半导体管芯110中的一些之上打开。在一些实施例中，半导体封装100G中的半导体管芯110多于盖510G中的流入通道/流出通道CH。在一些实施例中，可根据设计要求相对于半导体管芯110的数目来调整流入通道/流出通道CH的数目。
在一些实施例中，微结构550设置在晶片大小的循环凹槽R1中，以使得促使冷却剂CL流过循环凹槽R1。在一些实施例中，晶片大小的循环凹槽R1在晶片大小的半导体封装100G中所包括的半导体管芯110之上延伸。在一些实施例中，循环凹槽R1在晶片大小的半导体封装100G中所包括的所有半导体管芯110之上延伸。在一些实施例中，通过结合材料420将微结构550固定到晶片大小的半导体封装100G(或金属化层310)，且通过结合材料440将微结构550固定到盖510G。在一些实施例中，微结构550也被定位成与流入通道/流出通道CH对应，由结合材料420的一些部分固定。然而本发明并不仅限于此。在一些实施例中，本发明中之前所论述的其他类型的微结构可与晶片大小的半导体封装100G搭配使用。
在一些实施例中，将晶片大小的半导体封装100G结合到晶片大小的衬底202，其中半导体管芯110的后侧表面背对晶片大小的衬底202。底部填充料179可保护晶片大小的封装100G与晶片大小的衬底202之间的连接。在一些实施例中，通过连接件610将晶片大小的衬底202结合到电路衬底600。在一些实施例中，晶片大小的衬底202是可选的，且晶片大小的封装100G可直接结合到电路衬底600。
图12C示出根据本发明的一些实施例的半导体器件SD9的示意性俯视图。半导体器件SD9可包括形成散热系统的面板大小的半导体封装100H及盖510H。在一些实施例中，面板大小的的半导体封装100H可具有多边形形状(例如，矩形、正方形、五边形、六边形等)。面板大小的半导体封装100H可包括多组半导体管芯110A到110E，图12C中相对于盖510H示出半导体管芯110A到110E的占用面积。在一些实施例中，每一组半导体管芯110A到110E可构成面板大小的半导体封装100H内的功能单元。面板大小的半导体封装100H的每一功能单元可独立于其他功能单元而执行不同的功能且包括不同类型的半导体管芯100A到100E。流入通道/流出通道CH在盖510H中打开，以允许冷却剂在形成在盖510H与面板大小的半导体封装100H之间的循环凹槽(未示出)中流动。在一些实施例中，流入通道/流出通道CH可在功能单元的多个半导体管芯100A到100E之上延伸，或者甚至横跨属于不同功能单元的半导体管芯100A到100E。在一些实施例中，面板大小的半导体封装100H可以是300毫米×300毫米或大于300毫米×300毫米。
在一些实施例中，例如晶片大小的半导体封装100G或面板大小的半导体封装100H等半导体封装被称为大规模半导体封装。
本文中所公开的散热系统是相当多功能的，且只需微小的调整即可应用于不同类型的半导体封装。此外，上文所说明的具体实施例的特征可以多种方式进行组合，且所有这些方式皆意味着在本发明及随附权利要求书的范围内。举非限制性实例来说，在本发明的一些实施例中，连接到盖的微结构可与盖形成为一个整体。根据本发明的一些其他实施例，微结构可以是预制的并固定到盖或半导体封装。根据本发明的不同实施例，本文中所公开的所有微结构皆可涂布有导热材料(例如，石墨烯)。此外，根据一些实施例，被说明为不具有凸缘的盖也可包括凸缘。在一些实施例中，所述凸缘可处在半导体封装上。在一些替代实施例中，凸缘可处在衬底上。根据一些实施例，所有的盖可通过支撑件固定到衬底。
基于以上内容，根据本发明的半导体器件可包括半导体封装及设置在所述半导体封装上的顶盖。在一些实施例中，散热系统允许冷却剂与半导体封装直接接触地流动，冷却剂与半导体封装之间不设置任何热界面材料。在一些实施例中，冷却剂与半导体封装直接接触确保高效的热交换，从而为半导体封装提供冷却效果。在一些实施例中，顶盖及半导体封装界定冷却剂流过的循环凹槽。设置在循环凹槽内的微结构可促使冷却剂流动。在一些实施例中，微结构可涂布有导热材料以进一步促进半导体封装与冷却剂之间进行热交换。
在本发明的一些实施例中，提供一种半导体器件。所述半导体器件包括半导体封装、顶盖、密封件及微结构。所述半导体封装包括至少一个半导体管芯。所述顶盖设置在所述半导体封装的上表面之上。所述密封件位于半导体封装上以及所述顶盖与所述半导体封装之间。所述顶盖包括流入通道及流出通道。所述至少一个半导体管芯的有源表面背对所述顶盖。所述顶盖与所述半导体封装的上表面界定循环凹槽，所述循环凹槽提供流入通道与流出通道之间的流体连通。所述密封件围绕所述循环凹槽设置。所述微结构位于所述循环凹槽内，且所述微结构连接到所述顶盖及所述至少一个半导体管芯中的至少一者。
在上述的半导体器件中，其中所述微结构的一部分从所述至少一个半导体管芯的后侧表面突出。
在上述的半导体器件中，其中所述微结构的所述一部分包括柱，且所述顶盖与所述柱实体接触。
在上述的半导体器件中，其中所述微结构是相对于将所述流入通道与所述流出通道结合的方向横向延伸的平行的鳍。
在上述的半导体器件中，其中所述鳍从所述顶盖朝所述半导体封装延伸。
在上述的半导体器件中，还包括将所述顶盖在实体上支撑在所述半导体封装之上的至少一个凸缘。
在上述的半导体器件中，其中所述半导体封装是大规模半导体封装。
在上述的半导体器件中，其中所述半导体封装包括多个半导体管芯，且所述顶盖包括流入循环通道，所述流入循环通道连接到所述流入通道且朝所述半导体管芯分支。
在本发明的一些实施例中，提供一种半导体器件。所述半导体器件包括半导体封装、顶盖及微结构。所述半导体封装包括彼此电连接的第一管芯与第二管芯。顶盖设置在半导体封装上且包括流入孔及流出孔。界定在顶盖与半导体封装之间且与所述流入孔及所述流出孔连通的循环凹槽提供流体路径。所述微结构设置在循环凹槽内及流体路径上。所述微结构包括从第一半导体管芯的后表面及第二半导体管芯的后表面突出的半导体微结构。
在上述的半导体器件中，还包括金属化层，所述金属化层设置在所述半导体封装上且覆盖所述循环凹槽并且设置在所述半导体封装与所述顶盖之间。
在上述的半导体器件中，其中所述微结构的表面涂布有石墨烯。
在上述的半导体器件中，其中所述第一管芯具有比所述第二管芯的功耗高的功耗且所述流出孔上覆在所述第一管芯上。
在上述的半导体器件中，其中所述微结构的材料包括碳纳米管。
在上述的半导体器件中，其中连接到所述顶盖的所述微结构的群组延伸到由突出的所述半导体微结构界定的空隙中。
在本发明的一些实施例中，提供一种半导体器件的制造方法。所述制造方法包括以下步骤。提供包括经横向包封的半导体管芯的半导体封装。通过对所述半导体管芯的后侧表面进行刻蚀来形成微结构。将所述半导体管芯连接到衬底，以使所述半导体管芯的有源表面面向所述衬底。将结合材料设置在所述半导体封装的上表面上。所述半导体封装的所述上表面远离所述衬底。通过所述结合材料将盖固定到所述半导体封装的所述上表面，以在所述盖与所述半导体管芯的所述后侧表面之间界定循环凹槽。微结构设置在所述循环凹槽内。所述盖包括流入通道及流出通道。所述循环凹槽在所述流入通道与所述流出通道之间建立流体连通。
在上述的制造方法中，其中所述半导体管芯中的一个半导体管芯的所述后侧表面被刻蚀两次以形成所述微结构。
在上述的制造方法中，其中在将所述半导体管芯连接到所述衬底之前对所述半导体管芯的所述后侧表面进行刻蚀。
在上述的制造方法中，其中形成所述微结构包括对所述半导体管芯的所述后侧表面中的微沟槽进行刻蚀，且将所述盖固定包括对所述盖进行贴合且将所述盖上的微突出部嵌置到所述微沟槽中。
在上述的制造方法中，，还包括使用填充材料填充所述微结构之间的空隙。
在上述的制造方法中，还包括使用导热材料涂布所述微结构。
所属领域的技术人员应明了，可对所公开的实施例进行各种润饰及变化，而这不背离本发明的范围或精神。鉴于前述内容，本发明旨在涵盖诸多润饰及变化，只要所述润饰及变化处在随附权利要求书及其等效内容的范围内即可。

Claims (1)

1.一种半导体器件，包括：
半导体封装，包括至少一个半导体管芯；
顶盖，设置在所述半导体封装的上表面之上；
密封件，位于所述半导体封装上且位于所述顶盖与所述半导体封装之间；以及
微结构，位于所述半导体封装的所述上表面上，
其中所述顶盖包括流入通道及流出通道，
所述至少一个半导体管芯的有源表面背对所述顶盖，
所述顶盖与所述半导体封装的所述上表面界定循环凹槽，所述循环凹槽与所述流入通道及所述流出通道流体连通，
所述密封件围绕所述循环凹槽设置，且
所述微结构位于所述循环凹槽内，且所述微结构连接到所述顶盖及所述至少一个半导体管芯中的至少一者。
CN201911192367.7A 2018-11-29 2019-11-28 半导体器件及其制造方法 Pending CN111244045A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773136P 2018-11-29 2018-11-29
US62/773,136 2018-11-29
US16/655,257 US11139223B2 (en) 2018-11-29 2019-10-17 Semiconductor device and manufacturing method thereof
US16/655,257 2019-10-17

Publications (1)

Publication Number Publication Date
CN111244045A true CN111244045A (zh) 2020-06-05

Family

ID=70848751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192367.7A Pending CN111244045A (zh) 2018-11-29 2019-11-28 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11139223B2 (zh)
CN (1) CN111244045A (zh)
TW (1) TW202038398A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US11482471B2 (en) * 2019-02-27 2022-10-25 Intel Corporation Thermal management solutions for integrated circuit packages
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US11355418B2 (en) * 2019-09-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20210202345A1 (en) * 2019-12-31 2021-07-01 Texas Instruments Incorporated Packages with separate communication and heat dissipation paths
US11348874B2 (en) * 2020-07-08 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and forming methods thereof
US11410910B2 (en) * 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same
TWI762068B (zh) * 2020-12-07 2022-04-21 創意電子股份有限公司 測試設備、其元件搬運裝置及測試設備之測試方法
KR102553024B1 (ko) * 2021-07-26 2023-07-11 한국과학기술원 반도체 패키지
US20230057025A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package including lid with integrated heat pipe for thermal management and methods for forming the same
US20230063542A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11749575B2 (en) * 2021-08-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure having ring portion with recess for adhesive and method for forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4964458A (en) * 1986-04-30 1990-10-23 International Business Machines Corporation Flexible finned heat exchanger
EP0341950B1 (en) * 1988-05-09 1994-09-14 Nec Corporation Flat cooling structure of integrated circuit
US5345107A (en) * 1989-09-25 1994-09-06 Hitachi, Ltd. Cooling apparatus for electronic device
US5239200A (en) * 1991-08-21 1993-08-24 International Business Machines Corporation Apparatus for cooling integrated circuit chips
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置
US5880524A (en) * 1997-05-05 1999-03-09 Intel Corporation Heat pipe lid for electronic packages
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof

Also Published As

Publication number Publication date
US11139223B2 (en) 2021-10-05
TW202038398A (zh) 2020-10-16
US20200176357A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
CN111244045A (zh) 半导体器件及其制造方法
TWI669785B (zh) 半導體封裝體及其形成方法
US11694943B2 (en) Semiconductor device including heat dissipation structure and fabricating method of the same
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
KR101730691B1 (ko) 패키지 구조물 및 이의 형성 방법
KR102592548B1 (ko) 반도체 디바이스 및 그 제조 방법
CN109786266A (zh) 半导体封装件及其形成方法
TW201830598A (zh) 具有虛設連接器的半導體封裝及其形成方法
CN107689333A (zh) 半导体封装件及其形成方法
US11830866B2 (en) Semiconductor package with thermal relaxation block and manufacturing method thereof
CN107665852B (zh) 形成半导体器件的方法
US11282791B2 (en) Semiconductor device having a heat dissipation structure connected chip package
US9870975B1 (en) Chip package with thermal dissipation structure and method for forming the same
US11355418B2 (en) Package structure and manufacturing method thereof
CN109786360A (zh) 半导体封装件和方法
CN114446907A (zh) 一种三维集成tsv针肋微流道主动散热封装方法及结构
US20200251397A1 (en) Integrated Fan-Out Device, 3D-IC System, and Method
US11776879B1 (en) Three-dimensional stacked package structure with micro-channel heat dissipation structure and packaging method thereof
CN114429938A (zh) 一种三维集成嵌入式微流道主动散热封装方法及结构
US20190057931A1 (en) Package method for generating package structure with fan-out interfaces
CN112736065A (zh) 用于集成电路封装的面板状金属墙格阵列及其制造方法
US20210193544A1 (en) Three-dimensional integrated circuit structures and methods of forming the same
US20220359360A1 (en) Multi-chip system-in-package
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
CN114038842A (zh) 半导体器件和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200605