TW202038398A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW202038398A
TW202038398A TW108142860A TW108142860A TW202038398A TW 202038398 A TW202038398 A TW 202038398A TW 108142860 A TW108142860 A TW 108142860A TW 108142860 A TW108142860 A TW 108142860A TW 202038398 A TW202038398 A TW 202038398A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor package
die
cover
microstructure
Prior art date
Application number
TW108142860A
Other languages
English (en)
Inventor
余振華
余俊輝
洪政男
余國寵
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202038398A publication Critical patent/TW202038398A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體元件包括半導體封裝、頂蓋、密封件及微結構。半導體封裝包括至少一個半導體晶粒。頂蓋設置在半導體封裝的上表面上。密封件位於半導體封裝上以及頂蓋與半導體封裝之間。頂蓋包括流入通道及流出通道。所述至少一個半導體晶粒的主動表面背對頂蓋。頂蓋與半導體封裝的上表面界定循環凹槽，循環凹槽在流入通道與流出通道之間提供流體連通。密封件圍繞循環凹槽設置。微結構位於循環凹槽內，且微結構連接到頂蓋及所述至少一個半導體晶粒中的至少一者。

Description

半導體元件及其製造方法
本發明實施例是有關於一種半導體元件及其製造方法。
隨著電子產品不斷小型化，封裝半導體晶粒的散熱已成為封裝技術的重要問題。另外，對於多晶粒封裝來說，晶粒及對應的連接組件的排列會影響半導體晶粒之間的資料傳輸速度及封裝產品的可靠性。
本發明實施例提供一種半導體元件，其包括：半導體封裝、頂蓋、密封件及微結構。半導體封裝包括至少一個半導體晶粒。頂蓋設置在所述半導體封裝的上表面之上。密封件位於所述半導體封裝上且位於所述頂蓋與所述半導體封裝之間。微結構位於所述半導體封裝的所述上表面上。所述頂蓋包括流入通道及流出通道。所述至少一個半導體晶粒的有效表面背對所述頂蓋。所述頂蓋與所述半導體封裝的所述上表面界定循環凹槽，所述循環凹槽與所述流入通道及所述流出通道流體連通。所述密封件圍繞所述循環凹槽設置。所述微結構位於所述循環凹槽內，且所述微結構連接到所述頂蓋及所述至少一個半導體晶粒中的至少一者。
本發明實施例提供一種半導體元件，其包括：半導體封裝、頂蓋及微結構。半導體封裝具有彼此電連接的第一半導體晶粒與第二半導體晶粒。頂蓋設置在所述半導體封裝上且包括流入孔及流出孔。界定在所述頂蓋與所述半導體封裝之間且與所述流入孔及所述流出孔連通的循環凹槽提供流體路徑。微結構設置在所述循環凹槽內及所述流體路徑上。所述微結構包括從所述第一半導體晶粒的後表面及所述第二半導體晶粒的後表面突出的半導體微結構。
本發明實施例提供一種半導體元件的製造方法，其包括：提供包括經橫向包封的半導體晶粒的半導體封裝；通過對所述半導體晶粒的後側表面進行蝕刻來形成微結構；將所述半導體晶粒連接到基底，以使所述半導體晶粒的主動表面面向所述基底；將結合材料設置在所述半導體封裝的上表面上，其中所述半導體封裝的所述上表面遠離所述基底；以及通過所述結合材料將蓋固定到所述半導體封裝的所述上表面，以在所述蓋與所述半導體晶粒的所述後側表面之間界定循環凹槽，以使所述微結構設置在所述循環凹槽內，其中所述蓋包括流入通道及流出通道，且所述循環凹槽在所述流入通道與所述流出通道之間建立流體連通。
以下公開內容提供諸多不同的實施例或實例以實施所提供主題的不同特徵。下文闡述組件及排列的具體實例以使本發明簡明。當然，這些僅是實例並不旨在進行限制。例如，在以下說明中，第一特徵形成在第二特徵之上或形成在第二特徵上可包括第一特徵與第二特徵形成為直接接觸的實施例，且還可包括額外特徵可形成在第一特徵與第二特徵之間以使第一特徵與第二特徵不可直接接觸的實施例。另外，本發明可在各種實例中重複使用參考編號及/或字母。此重複使用是出於簡明及清晰目的，本質上並不規定所論述的各種實施例及/或配置之間的關係。
此外，為便於說明，本文中可使用例如“在…下邊（beneath）”、“在…下方（below）”、“下部（lower）”、“在…上方（above）”、“上部（upper）”等空間相對用語來闡述一個組件或特徵與另外的組件或特徵的關係，如圖中所說明。除圖中所繪示的定向之外，所述空間相對用語還旨在囊括裝置在使用或運作中的不同定向。可以其他方式對設備進行定向（旋轉90度或處於其他定向），且同樣地可對本文中所使用的空間相對描述符加以相應地闡釋。
還可包括其他的特徵及製程。例如，可包括測試結構來輔助對三維（three dimensional，3D）封裝或三維積體電路（three dimensional integrated circuit，3DIC）元件進行驗證測試。所述測試結構可包括例如形成在重佈線層中或形成在基底上的測試接墊，所述測試接墊允許對三維封裝或三維積體電路進行測試，使用探針及/或探針卡等。可對中間結構及最終結構進行驗證測試。另外，本文中所公開的結構及方法可與測試方法結合使用，所述測試方法包括在中間階段驗證出已知良好的晶粒以提高良率且降低成本。
圖1A到圖1H是說明在半導體元件SD1（在圖1H中示出）的製造方法期間產生的中間結構的示意性剖視圖。根據本發明的一些實施例，通過圖1A到圖1C中所說明的步驟來提供半導體封裝100A（在圖1D中示出）。
參考圖1A，在一些實施例中，將半導體晶粒110、120、130結合到中介層140。在一些實施例中，半導體晶粒110包括半導體基底112、多個接觸墊114及鈍化層116。接觸墊114可形成在半導體基底112的被鈍化層116覆蓋的表面上，且通過鈍化層116的多個開口暴露出來。在一些實施例中，晶粒連接件118可通過鈍化層116的開口連接到接觸墊114，且可用於將半導體晶粒110連接到其他元件或元件。在一些實施例中，半導體晶粒110的暴露出接觸墊114或晶粒連接件118的表面被稱為主動表面110a。在一些實施例中，半導體基底112可由例如周期表第三族到第五族的半導體材料等半導體材料製成。在一些實施例中，半導體基底112包含：元素半導體材料，例如矽或鍺；化合物半導體材料，例如碳化矽、砷化鎵、砷化銦或磷化銦；或合金半導體材料，例如矽鍺、碳化矽鍺、磷砷化鎵或磷化鎵銦。在一些實施例中，半導體基底112可包含絕緣層覆矽（silicon on insulator，SOI）或絕緣層覆矽鍺（silicon-germanium on insulator，SGOI）。在一些實施例中，半導體基底112包括形成在其中的主動組件（例如，電晶體等）且可選地包括被動組件（例如，電阻器、電容器、電感器等）。在某些實施例中，接觸墊114包括鋁接墊、銅接墊或其他適合的金屬接墊。在一些實施例中，鈍化層116可以是單層結構或多層結構，其包括氧化矽層、氮化矽層、氮氧化矽層、由其他適合的介電材料形成的介電層或其組合。在一些實施例中，晶粒連接件118包含銅、銅合金或其他導電材料，且可通過沈積、鍍覆或其他適合的技術形成。在一些實施例中，晶粒連接件118是貼合在接觸墊114之上的預製結構。在一些實施例中，晶粒連接件118是焊球、金屬柱、受控塌陷晶片連接（C4）凸塊、微凸塊、通過化學鍍鎳鈀浸金（electroless nickel-electroless palladium-immersion gold，ENEPIG）技術形成的凸塊、其組合（例如，貼合有焊球的金屬柱）等。在一些實施例中，在正在形成的半導體封裝100A的其他半導體晶粒中（例如，在圖1A中所示的半導體晶粒120、130中）可存在與剛剛針對半導體晶粒110所論述的類似的結構特徵。
半導體晶粒110、120、130中的每一者可獨立地作為邏輯晶粒或者包括邏輯晶粒，例如中央處理單元（central processing unit，CPU）晶粒、圖形處理單元（graphic processing unit，GPU）晶粒、微控制單元（micro control unit，MCU）晶粒、輸入/輸出（input-output，I/O）晶粒、基帶（baseband，BB）晶粒或應用處理器（application processor，AP）晶粒。在一些實施例中，半導體晶粒110、120、130中的一者或多者包括記憶體晶粒，例如高頻寬記憶體晶粒。在一些實施例中，半導體晶粒110、120、130可以是相同類型的晶粒或者進行相同的功能。在一些實施例中，半導體晶粒110、120、130可以是不同類型的晶粒或者進行不同的功能。在一些實施例中，半導體晶粒110包括邏輯晶粒，且半導體晶粒120及130包括記憶體晶粒。在一些實施例中，半導體晶粒120及130是記憶體堆疊，所述記憶體堆疊包括彼此堆疊且通過連接件124、134電連接的多個晶片122、132。當記憶體晶粒120、130包括多個晶片122、132時，晶片122、132中的每一者可具有與先前針對半導體晶粒110所述的類似的結構。可在鄰近的晶片122、132之間設置絕緣層126、136以保護晶片122、132及連接件124、134。在一些實施例中，絕緣層126、136的材料可包括模塑化合物、模塑底部填充材料、環氧樹脂或樹脂。在一些實施例中，半導體晶粒120、130包括用以與其他組件或元件進行電連接的連接件128、138。在一些實施例中，中介層140是由與先前參考半導體基底112所論述的類似的半導體材料製成。在一個實施例中，中介層140包括矽晶圓。
在一些實施例中，通過連接件118、128、138將半導體晶粒110、120、130結合到形成在中介層140內的穿孔142。根據一些實施例，半導體晶粒110、120、130被設置成主動表面110a、120a、130a面向中介層140。在一些實施例中，如圖1A中所說明，穿孔142可形成在中介層140中，且在中介層140的厚度方向T上在頂表面140t上延伸到中介層140中，但不出現在底表面140b上。換句話說，根據一些實施例，在圖1A中所說明的製造階段處，導電通孔142可暴露在中介層140的頂表面140t上，且僅在中介層140的厚度T的一部分中嵌置在中介層140中。在一些實施例中，穿孔142的材料包括一種或多種金屬。在一些實施例中，穿孔142的金屬材料可以是銅、鈦、鎢、鋁、合金、或其組合等。在一些實施例中，鈍化層（未示出）可形成在中介層140的頂表面140t及底表面140b中的一者或兩者上。當存在鈍化層（未示出）時，所述鈍化層包括暴露出穿孔142的多個開口。
在一些實施例中，在將半導體晶粒110、120、130結合到穿孔142之後，可在半導體晶粒110、120、130與中介層140之間設置底部填充料150、152、154，以保護連接件118、128、138免受熱應力或物理應力的影響且對半導體晶粒110、120、130與穿孔142的電連接進行固定。在一些實施例中，通過毛細管底部填充料填充（capillary underfill filling，CUF）來形成底部填充料150、152、154。分配器（未示出）可沿著半導體晶粒110、120、130的周界施加填充材料（未示出）。在一些實施例中，可應用加熱法以通過毛細作用使填充材料滲透到半導體晶粒110、120、130與中介層140之間的由連接件118、128、138界定的空隙中。在一些實施例中，進行固化製程以使底部填充料150、152、154凝固。在一些實施例中，如圖1A中所示，形成多個底部填充部分150、152、154，每一部分150、152、154固定半導體晶粒110、120、130的連接件118、128、138。在一些替代實施例中，可根據位於中介層140之上的半導體晶粒110、120、130的間隔及相對位置使單個底部填充料（未示出）在半導體晶粒110、120、130下方延伸。
在圖1A中，為簡明起見，示出在中介層140上僅存在三個半導體晶粒110、120、130，但本發明並不限於此。在一些實施例中，正在形成的半導體封裝可包括比圖1A所說明的多或少的半導體晶粒且包括其他組件（例如，虛擬晶粒、應力釋放層、內連結構、支撐柱等）。此外，雖然當前針對基底上晶圓上晶片（Chip-on-Wafer-on-Substrate，CoWoS）封裝對製程加以說明，但本發明並不僅限於圖式中所示的封裝結構，且本發明還意在涵蓋其他類型的封裝（例如，積體扇出型（integrated fan-out，InFO）封裝、層疊封裝（package-on-package，PoP）等），且這些其他類型的封裝在隨附申請專利範圍內。
參考圖1B，在包繞半導體晶粒110、120、130的中介層140之上形成包封體160。在一些實施例中，通過用包封材料（未示出）完全覆蓋半導體晶粒110、120、130，且然後進行平坦化製程（例如，機械研磨製程及/或化學機械拋光步驟）直到暴露出半導體晶粒110、120、130的後側表面110b、120b、130b為止來形成包封體160。在一些實施例中，包封材料可以是模塑化合物、模塑底部填充料、樹脂（例如，環氧樹脂）等。在一些實施例中，通過包覆模塑製程形成所述包封材料。在一些實施例中，通過壓縮模塑製程形成所述包封材料。在一些實施例中，可能需要對所述包封材料進行固化步驟。
在一些實施例中，在包封體160的頂表面160t上及半導體晶粒110、120、130的後側表面110b、120b、130b上設置臨時載體TC，且在所述臨時載體TC上形成剝離層DB。在一些實施例中，後側表面110b、120b、130b與主動表面110a、120a、130a相對。在一些實施例中，臨時載體TC是玻璃基底、金屬板材、塑膠支撐板等，但也可使用其他適合的基底材料，只要這些材料能夠耐受製程的後續步驟即可。在一些實施例中，剝離層DB包括光熱轉換（light-to-heat conversion，LTHC）釋放層，所述光熱轉換釋放層便於在需要時通過製造製程將臨時載體TC從半導體封裝剝除。在一些實施例中，可在剝離層DB之上形成晶粒貼合膜（未示出），且將所述晶粒貼合膜插入在剝離層DB與半導體晶粒110、120、130之間以及剝離層DB與包封體160之間。
在圖1B及圖1C中，為簡明起見，僅示出單個封裝單元，然而本發明並不僅限於此。在一些實施例中，多個封裝單元同時形成在中介層140上。換句話說，可在重構晶圓級上進行示例性製程，以使得以重構晶圓RW的形式處理多個封裝單元。在一些實施例中，封裝結構呈重構晶圓RW的形式，且重構晶圓RW包括多個封裝單元。在一些替代實施例中，封裝結構呈重構面板的形式，所述重構面板包括排列成陣列的多個封裝單元。
參考圖1C，可將重構晶圓RW翻轉在臨時托架TC上以從中介層140的底表面140b處置中介層140。在一些實施例中，通過從底表面140b移除半導體材料來對中介層140進行研磨製程以將中介層140薄化，直到從底表面140b暴露出穿孔142為止。可選地，可進行矽蝕刻製程以進一步暴露出穿孔142。在薄化製程之後，可以可選地在底表面140b上形成鈍化層（未示出），所述鈍化層包括暴露出穿孔142的開口。在暴露的穿孔142上形成連接件170以提供與其他組件的電連接。連接件170可以是先前針對連接件118所公開的結構中的任一者或其任何組合。在一些實施例中，在提供連接件170之前，在暴露的穿孔142上形成凸塊下金屬（未示出）。
在一些實施例中，如圖1C中所示，例如通過沿著排列在各個封裝單元100A之間的切割道SC割斷重構晶圓RW來進行單體化步驟，以分離各個封裝單元100A。在一些實施例中，可通過穿過重構晶圓RW的切割道SC進行鋸割來分離鄰近的封裝100A。在一些實施例中，單體化製程通常涉及用旋轉刀片及/或雷射光束進行晶圓切割製程。在一些實施例中，用紫外線（UV）鐳射照射剝離層DB（例如，光熱轉換釋放層），以使得容易從半導體封裝100A剝離載體TC及剝離層DB。然而，剝離製程並不僅限於此，且在一些替代實施例中可使用其他適合的剝離方法。
在一些實施例中，如圖1D中所說明，通過連接件170將半導體封裝100A結合到基底200的頂表面200t。在一些實施例中，從上文所列出的用於中介層140的相同半導體材料中選擇基底200的材料。在一些實施例中，基底200可以是封裝基底或者是包括一個或多個主動組件、被動組件或其組合的球柵陣列（ball grid array，BGA）基底。可使用任何適合的方法來形成所述主動組件及被動組件。基底200還可包括用以連接其中的各種組件以形成功能電路系統的內連結構及/或重佈線層（未示出）。在一些實施例中，可提供用於雙側電連接的基底200。
在一些實施例中，底部填充料180可填充由連接件170形成的半導體封裝100A與基底200之間的空隙。在一些實施例中，底部填充料180的材料及製造方法類似於參考圖1A針對底部填充料150、152、154所述的材料及製造方法，且本文中不再對其加以贅述。
在一些實施例中，參考圖1E，在基底200上設置輔助罩幕M1，從而覆蓋環繞半導體封裝100A的頂表面200t的一部分且可選地覆蓋底表面200b。在一些實施例中，輔助罩幕M1是包括開口O1的預製罩幕，開口O1環繞基底200具有設置封裝100A的區域。在一些替代實施例中，輔助罩幕M1是設置在基底200之上的保護帶。在一些替代實施例中，輔助罩幕M1是圖案化的光阻。在一些實施例中，將保護夾具用作輔助罩幕M1。
在一些實施例中，在基底200的頂表面200t上共形地形成金屬化前驅物層300a。金屬化前驅物層300a可覆蓋半導體封裝100A、底部填充料180且至少覆蓋罩幕M1形成在頂表面200t之上的部分。可通過例如濺射製程、物理氣相沈積（physical vapor deposition，PVD）製程、鍍覆製程等來形成金屬化前驅物層300a。在一些實施例中，金屬化前驅物層300a包含例如銅、鉭、鈦銅合金或其他適合的金屬材料。在一些實施例中，金屬化前驅物層300a包含例如聚合物、混合材料或其他適合的材料。在一些實施例中，金屬化前驅物層300a的形成是可選的且可跳過。同時參考圖1E及圖1F，隨著輔助罩幕M1被移除，金屬化前驅物層300a中沈積在輔助罩幕M1之上的部分也被移除，從而留下金屬化層300，金屬化層300在半導體封裝100A、底部填充料180上延伸且可選地在基底200的緊鄰且環繞半導體封裝100A的區域上延伸。如圖1F中所示，金屬化層300至少覆蓋半導體封裝100A的頂表面100t。
在一些實施例中，參考圖1G，可分別在基底200及半導體封裝100A之上設置第一結合材料410及第二結合材料420。在一些實施例中，第一結合材料410可在形成金屬化前驅物層300a（在圖1E中示出）期間輔助罩幕M1（在圖1E中示出）所在的基底的頂表面200t的部分之上延伸。即，第一結合材料410可到達金屬化層300在圍繞半導體封裝100A的基底200之上延伸的部分。在一些替代實施例中，如圖1G中所示，金屬化層300與第一結合材料410之間可存在間隙G。間隙G可暴露出基底200的頂表面200t的一部分。第一結合材料410的材料沒有特別限制，且可根據用於基底200及散熱系統500A（在圖1H中示出）的蓋510A（在圖1H中示出）的材料來選擇，第一結合材料410必須將基底200與散熱系統500A的蓋510A固定在一起。在一些實施例中，第一結合材料410的材料包括可熱固化黏合劑、可光固化黏合劑、導熱黏合劑、熱固性樹脂、防水黏合劑、層壓黏合劑或其組合。在一些實施例中，第一結合材料410的材料包括導熱黏合劑。在一些實施例中，第一結合材料410包括上方沈積有焊膏（未示出）的金屬層（未示出）。根據所使用的材料類型，可通過沈積、層壓、印刷、鍍覆或任何其他適合的技術形成第一結合材料410。在一些實施例中，第二結合材料420的一些部分設置在半導體封裝100A之上、金屬化層300（如果存在）上。與上文所論述的用於第一結合材料410的材料類似，第二結合材料420的材料可根據將黏附的表面的性質來選擇，且針對第一結合材料410所列出的相同材料也可用於第二結合材料420。在一些實施例中，第二結合材料420的材料與第一結合材料410的材料不同。在一些替代實施例中，第一結合材料410的材料與第二結合材料420的材料相同。在一些實施例中，第二結合材料420的材料包括焊膏或結合用黏合劑層。在一些實施例中，通過印刷步驟（例如，通過模版印刷）提供第二結合材料420。
參考圖1H，在基底200之上提供散熱系統500A，且產生半導體封裝100A及半導體元件SD1。在一些實施例中，散熱系統500A包括蓋510A及密封件520。在一些實施例中，蓋510A包括頂蓋512A及位於頂蓋512A周邊的凸緣514A。在一些實施例中，頂蓋512A設置在半導體封裝100A之上且與基底200實質上平行地延伸。凸緣514A可位於頂蓋512A的邊緣處且朝基底200凸出。在一些實施例中，凸緣514A在與由頂蓋512A界定的平面垂直的方向上延伸。在一些實施例中，凸緣514A與頂蓋512A在其接頭處形成直角，但本發明並不僅限於此。在一些實施例中，凸緣514A以不同於90度的角度結合到頂蓋512A。在一些實施例中，凸緣514A朝基底200延伸且環繞半導體封裝100A。在一些實施例中，凸緣514A、頂蓋512A及基底200界定在所有側面上環繞半導體封裝100A的罩殼E1。在一些替代實施例中，凸緣514A不完全封閉半導體封裝100A。在一些實施例中，如圖2C的示意性俯視圖中所示，在兩個相對側處頂蓋512A的跨度延伸超出半導體封裝100A的跨度，而在另外兩個相對側處頂蓋512A的跨度位於半導體封裝100A的跨度內。即，凸緣514A可僅面向半導體封裝100A的兩個相對側，而暴露出另外兩側。在一些實施例中，凸緣514A到達基底200上設置有第一結合材料410之處，且第一結合材料410將蓋510A固定在半導體元件SD1內。在一些實施例中，僅在基底200上的預期凸緣514A與基底200接觸之處設置第一結合材料410。
在一些實施例中，頂蓋512A的跨度可超過半導體封裝100A的跨度。在一些實施例中，半導體封裝100A的跨度可完全處於頂蓋512A的跨度內。在一些實施例中，頂蓋可呈現界定一個或多個凹槽的不同厚度的區域。例如，如圖1H中所示，當頂蓋512A在基底200之上延伸時在無半導體封裝100A插入其之間的情況下可呈現第一厚度T1；當頂蓋512A在半導體封裝100A之上延伸時可呈現不同厚度（例如，T2及T3）的一個或多個區域。在一些實施例中，具有比厚度T1小的厚度T2的第一區在半導體封裝100A的中心部分之上界定循環凹槽R1，且具有比厚度T1小的厚度T3的第二區朝半導體封裝100A的頂表面100t的邊緣界定環形凹槽R2。在一些實施例中，蓋510A可構成循環凹槽R1的頂板及壁，且半導體封裝100A的上表面100t（或者金屬化層300，當包括金屬化層300時）可構成循環凹槽R1的底板。
在一些實施例中，循環凹槽R1在半導體晶粒110、120、130之上延伸。在一些實施例中，循環凹槽R1在半導體封裝110A中所包括的一些但非全部的半導體晶粒110、120、130之上延伸。在一些實施例中，循環凹槽R1至少在半導體晶粒110、120或130的在半導體元件SD1運作期間產生最大量的熱量的一部分之上延伸。在一些實施例中，頂蓋512A包括與循環凹槽R1流體連通的一個或多個流入通道/流出通道（例如，圖1H中的CH1、CH2及CH3）。在一些實施例中，流入通道/流出通道CH1、CH2、CH3在上覆在半導體晶粒110、120、130上的區域中打開。在一些實施例中，一個或多個流入通道/流出通道CH1、CH2及CH3的另一端可在頂蓋512A的頂表面512t上打開。在一些實施例中，流入通道/流出通道CH1、CH2、CH3可以是在頂蓋512A的厚度方向上具有實質上垂直輪廓的開孔，但本發明並不僅限於此。在一些實施例中，流入通道/流出通道CH1、CH2或CH3中的一者的至少一部分在頂蓋512A內沿著傾斜方向而非垂直方向伸展。在一些實施例中，流入通道/流出通道CH1、CH2、CH3的一些部分與基底200平行地伸展。如下文更詳細地解釋，流入通道/流出通道CH1、CH2、CH3可由流過循環凹槽R1的冷卻劑CL（在圖1I中示出）填充。
在一些實施例中，密封件520容納在環形凹槽R2內，且與頂蓋512A及半導體封裝100A（或者金屬化層300，如果包括金屬化層300的話）實體接觸（或輕微壓縮）。在一些實施例中，密封件520是由聚合材料（例如，有機樹脂或橡膠）製成的密封環，且實現封閉及隔離以避免流體從循環凹槽R1洩漏。在一些實施例中，密封件520可包括矽酮填充物。
在一些實施例中，微結構516的形成是為了從循環凹槽R1內的頂蓋512A朝半導體封裝100A突出。在一些實施例中，微結構516界定流體連通的空隙網。在一些實施例中，微結構516是從頂蓋512A延伸到半導體封裝100A（或者金屬化層300，如果包括金屬化層300的話）的微柱。在一些實施例中，微結構516是平行的鰭，其界定蛇形路徑。在一些實施例中，鄰近的鰭之間界定微溝槽。在一些實施例中，微結構516在第二結合材料420之上放置在半導體封裝100A上。即，第二結合材料420可被設置成或圖案化成在蓋510A上與微結構516的位置匹配。在一些實施例中，微結構516散佈在循環凹槽R1內，而不中斷流入通道及流出通道CH1、CH2、CH3之間的流體連通。
在一些實施例中，頂蓋512A的材料包括導熱材料。在一些實施例中，頂蓋512A的材料包括金屬或金屬合金，例如銅、鋁、其合金、其組合等。在一些實施例中，頂蓋512A的材料包括半導體材料，例如矽。在一些實施例中，頂蓋512A的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂（例如，聚甲基丙烯酸甲酯（polymethylmethacrylate，PMMA））、酚醛樹脂（phenol resin）、苯環丁烷（benzocyclobutene，BCB）、聚苯並惡唑（polybenzooxazole，PBO）或任何其他適合的聚合物系材料。在一些實施例中，凸緣514A的材料可從上文所列出的用於頂蓋512A的相同材料中選出。在一些實施例中，將頂蓋512A與凸緣514A製作為單件（形成為一個整體）。即，凸緣514A與頂蓋512A可由相同的材料製作而成，且在凸緣514A與頂蓋512A之間看不到介面或清晰的邊界。在一些實施例中，微結構516的材料可從上文所列出的用於頂蓋512A的相同材料中選出。在一些實施例中，將頂蓋512A與微結構516製作為單件材料（形成為一個整體）。即，頂蓋512A與微結構516可由相同的材料製作在一起，且在頂蓋512A與微結構516之間看不到介面或清晰的邊界。
在一些實施例中，微結構516及頂蓋512A由金屬材料製成，且第二結合材料420包括焊膏。如此，可將微結構516及頂蓋512A焊接在半導體封裝100A或金屬化層300（如果包括的話）之上。在此種情形中，形成接頭（在圖1H的放大示意圖中示出），且所述接頭包括夾在兩個層4202及4203之間的焊料芯4201（例如，SnAg焊料），所述兩個層4202及4203包括金屬間化合物（例如，Ni3 Sn4 ）及兩個外部金屬層（例如，金屬化層300及微結構516或者金屬化層300及頂蓋512A）。即，包含金屬間化合物4202的第一層可設置在金屬化層300（或半導體封裝100A）與焊料芯4201之間，且包含金屬間化合物4203的第二層可設置在微結構516或頂蓋512A與焊料芯4201之間。當凸緣514A由金屬材料形成且第一結合材料410包括焊膏時，可形成類似的焊料接頭（未示出）。然而本發明並不僅限於此，且可設想用於頂蓋512A、凸緣514A及第一結合材料410或者微結構516及第二結合材料420的材料的不同組合。所有這些組合皆意味著在本發明及隨附申請專利範圍內。
可根據針對頂蓋512A、凸緣514A及微結構516所選擇的材料來選出形成蓋510A的方法。在一些實施例中，對蓋510A進行模塑、鍛造、3D印刷、形成，或根據任何其他適合的技術製作蓋510A。在一些實施例中，頂蓋512A、凸緣514A及微結構516單獨製作且然後進行組裝以產生蓋510A。
應注意，在圖1D到圖1H中，為簡潔起見，示出單個半導體元件SD1的製造，但本發明並不僅限於此。在一些實施例中，多個半導體封裝100A同時設置在基底200上，基底200可呈晶圓或面板形式。換句話說，可在重構晶圓/面板級上進行示例性製程，以使得以重構晶圓/面板的形式同時處理多個半導體元件SD1。在一些實施例中，可進行單體化步驟（與上文參考圖1D所述的單體化步驟相似）。
圖1I是說明根據本發明的一些實施例的電子元件的示意性剖視圖。在圖1I的電子元件中，根據本發明的一些實施例，圖1H的半導體元件SD1進一步連接到電路基底600及流體循環系統。電路基底600可以是主機板、印刷電路板等。半導體元件SD1可通過設置在基底200的底表面200b上的連接件610連接到電路基底600。
在一些實施例中，如圖1I中所示，流體循環系統包括連接到散熱系統500A的蓋510A的管道710，且可選地包括墊圈720，墊圈720對管道710與蓋510A的貼合進行固定。在其他實施例中，可將蓋510A與配接到流入通道/流出通道CH1、CH2、CH3中的墊圈製作在一起，以隨後與管道或導管進行連接。在一些實施例中，管道710及流入通道/流出通道CH1、CH2、CH3呈現匹配的花紋（未示出），以使得可將管道710直接地或通過中介管道連接件（未示出）牢固地緊固到流入通道/流出通道CH1、CH2、CH3中。在一些實施例中，管道連接件可包括單向閥，所述單向閥引導冷卻劑CL流過循環凹槽R1。管道710可與形成在蓋510A中的流入通道/流出通道CH1、CH2、CH3連接以允許冷卻劑CL流動到半導體元件SD1的循環凹槽R1中且移除半導體封裝100A在使用期間產生的熱量。在由圖1I的箭頭F指示流動方向時，流入通道/流出通道CH1、CH2、CH3中的一些可用作流出通道（CH1），其餘通道可用作流入通道（CH2、CH3）。在一些實施例中，流出通道可至少與流入通道一樣大。在一些實施例中，流出通道可比流入通道大（具有更寬的開口）。在一些實施例中，冷卻劑CL從流入通道CH2、CH3流動到循環凹槽R1中，流過微結構516，並從流出通道CH1流出。在一些實施例中，如果流體循環系統的設計需要，則可使用停止件（未示出）來密封流入通道/流出通道CH1、CH2、CH3中的任一者。在一些實施例中，將形成在使用期間產生更多熱量的半導體封裝100A的組件之上的通道用作流出通道。例如，如果半導體封裝100A包括邏輯晶片及記憶體晶片，且邏輯晶片的功耗通常高於記憶體晶片的功耗，則可將形成為上覆在邏輯晶片上的通道用作流出通道。然而本發明並不僅限於此。在一些替代實施例中，將形成在記憶體晶片之上的通道用作流出通道。在一些實施例中，冷卻劑CL是液體。在一些實施例中，冷卻劑CL是水。在一些實施例中，將添加劑添加到水中以產生冷卻液體。添加劑的實例包括表面活性劑、緩蝕劑、殺菌劑、防凍劑等。
圖2A中示出根據本發明的一些實施例的圖1H所示半導體元件SD1的示意性俯視圖。為清晰起見，僅示意性地表示一些組件（或所述組件的一些部分）。參考圖1H及圖2A，在一些實施例中，蓋510A的跨度與基底200的跨度匹配以使得凸緣514A實質上處在基底200的邊緣上。在一些替代實施例中，基底200的跨度可大於蓋510A的跨度，以使得在俯視時基底200可從蓋510A的下方突出。在一些實施例中，密封件520具有環形形狀且靠近半導體封裝100A的邊緣設置。在一些實施例中，頂蓋512A的突出部在密封件520與半導體封裝100A的邊緣之間延伸，從而將密封件520保持在適當位置。在圖2A中通過虛線示意性說明半導體晶粒110、120、130的位置。在一些實施例中，每一流入通道/流出通道CH1、CH2、CH3在不同的半導體晶粒110、120、130上打開，但本發明並不僅限於此。蓋510A包括形成在由密封件520環繞的區域內的微結構516。在一些實施例中，沒有微結構516的形成與流入通道/流出通道CH1、CH2、CH3相對應。在一個實施例中，微結構516包括排列成陣列從而環繞流入通道/流出通道CH1、CH2、CH3的圓形柱，且位於密封件520的跨度內。
圖2B中示出根據本發明的一些實施例的半導體元件SD2的示意性俯視圖。在一些實施例中，半導體元件SD2可與圖1I的半導體元件SD1類似，且為簡潔起見將省略對相同或類似部分的說明。圖2B的半導體元件SD2與圖2A及圖1H的半導體元件SD1之間的差異在於半導體元件SD2的半導體封裝100B包括兩個虛擬晶粒190A及190B，所述兩個虛擬晶粒190A及190B設置在兩個半導體晶粒120及130旁邊。在一些實施例中，虛擬晶粒190A及190B用作應力消散結構，其作用是避免由單一包封體160所填充的延伸區域出現在半導體封裝100B中（圖1B中示出）。在一些實施例中，虛擬晶粒190A、190B是不同於包封體160的材料塊。在一些實施例中，虛擬晶粒190A、190B的材料包括與上文參考圖1A針對半導體基底112所論述的類似的半導體材料。在一些實施例中，在虛擬晶粒190A、190B內既不會形成源元件也不會形成被動元件。在一些實施例中，虛擬晶粒190A、190B的材料包括導電材料，例如金屬。在一些實施例中，虛擬晶粒190A、190B還可包括一個或多個介電層。
在一些實施例中，如圖2B中所示，蓋510B比圖2A的蓋510A包括更多的通道CH。在一些實施例中，流入通道/流出通道CH形成在半導體晶粒120及130以及虛擬晶粒190A、190B中的每一者之上，且其他兩個流入通道/流出通道CH形成在半導體晶粒110之上。在一些實施例中，形成在半導體晶粒110之上的流入通道/流出通道CH用作冷卻劑CL的流出通道（圖1I中示出），而其餘流入通道/流出通道CH用作流入通道。在一些替代實施例中，不同的通道用於冷卻劑CL的流入及流出通道。在一些實施例中，可省略圖2B中所說明的流入通道/流出通道CH中的一者或多者。例如，在虛擬晶粒190A、190B的頂部上或者在半導體晶粒110、120及130中的一些的頂部上可不形成流入通道/流出通道CH。在一些替代實施例中，可針對半導體元件SD2中所包括的每一半導體晶粒110形成一個以上的流入通道/流出通道CH。
在一些實施例中，如圖2B中所說明，次級微結構530可與流入通道/流出通道CH對應地形成在半導體封裝100B上。在一些實施例中，次級微結構530形成在與蓋510B中形成的所有流入通道/流出通道CH對應的位置中。在一些替代實施例中，次級微結構530形成在僅與蓋510B的流入通道/流出通道CH中的一些對應的位置中。例如，次級微結構530可形成為僅與在半導體元件110上打開的流入通道/流出通道CH對應。將參考圖3A到圖3C說明次級微結構530的非限制性實例。應注意，雖然參考半導體元件SD2或蓋510B論述次級微結構530，但次級微結構530可形成在所有其他所公開的半導體元件中。例如，當半導體元件SD1包括蓋510A時，次級微結構530可形成在頂部封裝100A（在圖1H中示出）的上表面100t上。
圖3A到圖3C是說明根據本發明的一些實施例的一些半導體元件的一些部分的示意性剖視圖。圖3A到圖3C的視圖對應於圖1I中所示的區域A1。在一些實施例中，次級微結構530包括通過額外結合材料422貼合到半導體晶粒110（或者金屬化層300，如果包括的話）的柱531。次級微結構530（柱531）的材料可從上文所列出的用於蓋510A的相同材料中選出，且關於選擇額外結合材料422的考量也同樣適用。在一些實施例中，次級微結構530的材料包括金屬或金屬合金，且額外結合材料422包括用以形成焊料接頭的焊膏。在一些實施例中，如圖3B中所示，次級微結構530包括金屬接墊532，可將所述金屬接墊532直接設置在半導體晶粒110（或半導體晶粒120或130）或金屬化層300（如果包括的話）上，而不使用中介結合材料。在一些實施例中，次級微結構530包括直接從半導體晶粒110突出的柱（或鰭）533。在一些實施例中，次級微結構530是預製結構，在放置蓋510B之前，通過結合材料422將次級微結構530設置在下面的半導體晶粒110或金屬化層300上。在一些替代實施例中，例如通過沈積或鍍覆步驟使次級微結構530直接形成在半導體晶粒110或金屬化層300上。在一些實施例中，在形成次級微結構530時使用輔助罩幕（未示出）來界定次級微結構530的圖案。
圖3D到圖3F是說明根據本發明的一些實施例的一些半導體元件的一些部分的示意性剖視圖。圖3D到圖3F的視圖對應於圖1I中所示的區域A2。在一些實施例中，第二結合材料420可包括多個部分420G、420S、420E。在一些實施例中，第二結合材料420的這些部分可包含不同的材料。例如，如圖3D中所示，第二結合材料420可包括：設置在頂蓋512A與金屬化層300之間的部分420S（或者如果不包括金屬化層300，則設置到下面的半導體封裝）；以及設置在第二凹槽R2內、密封環520與金屬化層300（或者下面的半導體封裝）之間的部分420G。在一些實施例中，部分420S可包含焊膏，且部分420G可包含一個或多個石墨烯薄膜。一個或多個微結構516可在頂蓋512A的在第二凹槽R2與流入通道/流出通道CH之間延伸的部分中從頂蓋512A突出。即，循環凹槽R1可在頂蓋512A下方朝第二凹槽R2延伸，但不與第二凹槽R2流體連通。焊料部分420S可設置在微結構516與金屬化層300之間，而石墨烯部分420G可設置在第二凹槽R2內。如圖3D中所示，在一些實施例中，焊料部分420S沿著頂蓋512A的突出部設置在石墨烯部分420G與循環凹槽R1之間，頂蓋512A的突出部將第二凹槽R2與循環凹槽R1分離。如圖3E中所示，在一些實施例中，焊料部分420S全部沿著頂蓋512A的界定第二凹槽R2的突出部設置。石墨烯部分420G可被焊料部分420S環繞。在一些實施例中，如圖3D中所示，石墨烯部分420G直接設置在金屬化層300上。在一些替代實施例中，黏合劑部分420E可設置在石墨烯部分420G與金屬化層300之間。在一些實施例中，黏合劑部分420E與上覆的石墨烯部分420G可被統稱為石墨烯帶。在一些實施例中，黏合劑部分420E包含環氧樹脂。即，黏合劑部分420E、石墨烯部分420G及密封環520可在第二凹槽R2內按照此次序堆疊在金屬化層300上。在一些替代實施例中，如圖3F中所示，頂蓋512A’中可不包括第二凹槽R2。即，頂蓋512A’可界定循環凹槽R1，但不界定第二凹槽R2。在這些實施例中，還省略密封環520（在圖3D及3E中示出）。焊料部分420S可設置在頂蓋512A’與金屬化層300（或下面的半導體封裝）之間。即，第二結合材料420可包括焊料部分420S，而不包括石墨烯部分420G或黏合劑部分420E。在一些實施例中，焊料部分420S在頂蓋512A’與金屬化層300（或下面的半導體封裝）之間的接觸區域中實質上不間斷地延伸。
在一些實施例中，通過絲網印刷提供焊料部分420S，且隨後在焊料部分上設置頂蓋（例如，512A）。在一些實施例中，在絲網印刷焊料部分420S之前將石墨烯部分420G或石墨烯帶（420G與420E）設置在金屬化層300上，但本發明並不僅限於此。在一些實施例中，在設置石墨烯部分420G或石墨烯帶420G與420E之前，將焊料部分420S絲網印刷在金屬化層300上。在一些實施例中，在將頂蓋（例如，512A）放置在金屬化層300上之前，將密封環520設置在石墨烯部分420G上。在一些替代實施例中，密封環520嵌置在頂蓋（例如，512A）的第二凹槽R2中，且將頂蓋與密封環520同時設置在金屬化層300上。
圖4A到圖4D是說明根據本發明的一些實施例的一些半導體元件的一些部分的示意性俯視圖。圖4A到圖4D中示出包括微結構516的循環凹槽R1的一些部分，然而，類似的考量可適用於本發明的所有微結構。在圖4A到圖4D的視圖中，由箭頭F表示冷卻劑CL（在圖1I中示出）的入射流。在一些實施例中，箭頭F沿著第一方向X定向。在圖4A到圖4D中相對於第一方向X及與第一方向X垂直的第二方向Y來闡述微結構516的結構。由方向X及Y界定的平面XY與金屬化層300的平面或半導體封裝100A的頂表面100t實質上平行。應注意，雖然圖4A到圖4D中所示的大多數微結構516在平面XY內以特定定向示出，但本發明並不僅限於此。在一些實施例中，可包括相對於圖4A到圖4D中所示的方向而呈傾斜定向的微結構516。
在一些實施例中，如圖4A中所示，微結構516A在平面XY中具有橢圓形剖面。在一些實施例中，微結構516A的第一軸Lx平行於第一方向X，且第二軸Ly平行於第二方向Y。在一些實施例中，在第一方向X上的節距Px可被定義為具有沿著第一直線的第一軸Lx的兩個微結構516A的對應點之間的距離，且第二方向Y上的節距Py可被定義為具有沿著第二直線的第二軸Ly的兩個微結構516A的對應點之間的距離。在一些實施例中，可根據軸Lx及軸Ly的尺寸來將節距Px及節距Py最佳化以對在半導體封裝100A之上的冷卻劑CL（在圖1I中示出）的流量F進行微調。在一些實施例中，可選擇節距Px、節距Py且選擇軸Lx、軸Ly的尺寸以確保與冷卻劑CL進行最佳的熱量交換。
在一些實施例中，如圖4B中所示，微結構516B在平面XY中具有實質上圓形的剖面。在一些實施例中，節距Px界定在中心C位於與第一方向X平行的第一直線上的微結構516B之間，且節距Py界定在中心C位於與第二方向Y平行的第二直線上的微結構516B之間。在一些實施例中，可將節距Px、Py以及微結構516B的剖面的直徑D選擇成確保半導體封裝與冷卻劑CL（圖1I中示出）之間具有最佳的熱量交換。
在一些實施例中，如圖4C中所示，微結構516C在平面XY中具有矩形剖面。在一些實施例中，微結構516C的第一側Lx平行於第一方向X，且第二側Ly平行於第二方向Y。在一些實施例中，第一側Lx與第二側Ly可具有相等的長度，且微結構516C可具有正方形剖面。在一些實施例中，在第一方向X上的節距Px被界定為位於具有沿著第一直線的第一側Lx的兩個微結構516C之間，而在第二方向Y上的節距Py被界定為位於具有沿著第二直線的第二側Ly的兩個微結構516C之間。在一些實施例中，可將節距Px、Py及側面Lx、Ly的尺寸選擇成確保半導體封裝與冷卻劑CL（在圖1I中示出）之間具有最佳的熱量交換。
在一些實施例中，如圖4D中所示，微結構516D在平面XY中具有菱形剖面或長菱形剖面。在一些實施例中，微結構516D的第一軸Lx平行於第一方向X，且第二軸Ly平行於第二方向Y。在一些實施例中，第一軸Lx與第二軸Ly可具有相等的長度，且微結構516D可具有菱形剖面。在一些實施例中，在第一方向X上的節距Px界定在具有沿著第一直線的第一軸Lx的兩個微結構516D之間，且在第二方向Y上的節距Py界定在具有沿著第二直線的第二軸Ly的兩個微結構516D之間。在一些實施例中，可將節距Px、Py及軸Lx、Ly的尺寸選擇成確保半導體封裝與冷卻劑CL（在圖1I中示出）之間具有最佳的熱量交換。
圖5A到圖5C是說明根據本發明的一些實施例的半導體元件SD3（在圖5C中示出）的製造方法的各個階段所形成的中間結構的示意性剖視圖。在一些實施例中，可通過以下操作從圖1D中所示的中間結構獲得圖5A中所示的中間結構：將第一結合材料410B設置在基底200上，並將散熱系統500C的支撐件540設置在第一結合材料410B之上。在一些實施例中，支撐件540環繞半導體封裝100A。在一些實施例中，支撐件540呈現朝半導體封裝100A定向的內凹凹槽E2。即，在平行於基底200的延伸方向進行測量時，支撐件540的部分距基底200越遠，支撐件540的寬度W可增大。在一些實施例中，如圖5A中所示，支撐件的寬度W可在較靠近基底200處實質上恒定，然後隨著距基底200的距離增大而逐漸增大，然後保持實質上恒定，從而形成凹面形狀及面向半導體封裝100A的斜面540S。在一些替代實施例中，寬度W可不連續地增大，且支撐件540可呈現面向半導體封裝100A的一個或多個臺階（未示出）。在一些實施例中，支撐件540具有環形形狀且在所有側面上皆環繞半導體封裝100A。在一些替代實施例中，支撐件540並不面向半導體封裝100A的所有側面。例如，如果半導體封裝100A具有矩形形狀，則支撐件540可面向半導體封裝100A的三個側面而非四個側面。在一些實施例中，支撐件540可包括圍繞半導體封裝100A設置的多個分離件（未示出）。例如，支撐件540可包括面向半導體封裝100A的第一側的第一件（未示出）及面向半導體封裝100A的第二側的第二件（未示出）。在一些實施例中，第一側與第二側是半導體封裝100A的相對側，但本發明並不僅限於此。在一些替代實施例中，第一側與第二側是半導體封裝100A的鄰接側。在一些實施例中，凹槽R3在支撐件540的頂表面540t上打開。在一些實施例中，凹槽R3被配置成容納緊固件（例如，螺杆、釘子等）。在一些實施例中，凹槽R3帶有螺紋。本發明並不僅限於形成在支撐件的頂表面540t上的凹槽R3的數目。在一些實施例中，在頂表面540t上形成有單個凹槽R3。在一些替代實施例中，形成多個凹槽R3。
參考圖5B，在一些實施例中，在支撐件540之上且可選地在基底200的底表面200b（未示出）上設置輔助罩幕M2。在一些實施例中，輔助罩幕M2包括開口O2，所述開口O2暴露出半導體封裝100A。在一些實施例中，開口O2還暴露出底部填充料180的至少一部分。在一些實施例中，與先前參考圖1E針對輔助罩幕M1所論述的類似選項可用於輔助罩幕M2，且本文中省略對輔助罩幕M2的詳細說明。在一些實施例中，金屬化層300B形成在輔助罩幕M2的開口O2內，從而覆蓋半導體封裝100A的頂表面100t。在一些實施例中，金屬化層300B可在底部填充料180的頂部部分之上延伸，不斷靠近半導體封裝100A的頂表面100t。在一些實施例中，金屬化層300B不會延伸成與基底200直接接觸。
參考圖5C，將密封件520及蓋510C定位在支撐件540及半導體封裝100A之上來完成半導體元件SD3。在一些實施例中，蓋510C包括頂蓋512C及微結構516。與先前參考蓋510A所論述的類似，蓋510C可界定位於半導體封裝100A的中心部分之上的循環凹槽R1以及朝半導體封裝100A的頂表面100t的邊緣的環形凹槽R2。密封件520可設置在環形凹槽R2內。微結構516可位於循環凹槽R1內。用於使冷卻劑CL（在圖1I中示出）循環的通道CH可在頂蓋512C內與半導體封裝100A對應地打開。在一些實施例中，緊固孔FH在頂蓋512C內與支撐件540的凹槽R3對應地打開，且可使用緊固件920（例如螺杆，可選地由墊圈910、912固定）將蓋510C固定到支撐件540。在一些實施例中，可使用其他類型的緊固件（例如釘子、夾子、帶等）來將蓋510C固定到支撐件540。在一些實施例中，可根據所使用的緊固件的類型來調適支撐件540內的凹槽R3位置（或內含物）以及蓋510C內的緊固孔FH的位置（或內含物）。在一些實施例中，根據所使用的緊固件920的類型，可在蓋510C及支撐件540與圖5C中所說明的不同的表面上形成緊固孔FH或凹槽R3。
圖6A是說明根據本發明的一些實施例的電子元件的示意性剖視圖。在圖6A的電子元件中，根據本發明的一些實施例，半導體元件SD4連接到電路基底600及流體循環系統。在一些實施例中，如圖6A中所說明，半導體封裝100C與上文所論述的半導體封裝100A、100B可包括不同的組件。例如，半導體封裝100C還可包括虛擬晶粒190A、190B，可選地通過結合用黏合劑192A、192B來固定所述虛擬晶粒190A、190B。在一些實施例中，金屬化層310可選地形成在半導體封裝100C的頂表面100t上，且不會延伸超出頂表面100t的周界。
根據一些實施例，在半導體元件SD4中，散熱系統500D的蓋510D包括頂蓋512D及凸緣514D。半導體元件SD4與圖1H的半導體元件SD1之間的結構差異在於半導體元件SD4的凸緣514D位於半導體封裝100C的頂表面100t上，而非位於基底200上。即，蓋510D是由朝半導體封裝100C的周邊設置的結合材料430固定。在一些實施例中，將虛擬晶粒190A、190B設置在有放置凸緣514D的半導體封裝100C的的至少一些部分中以提供結構支撐。
在一些實施例中，蓋510D與半導體封裝100C一起界定循環凹槽R1。在一些實施例中，蓋內不形成環形凹槽R2且不設置密封件。在一些實施例中，結合材料430進行將蓋510D固定到半導體封裝100C及作為密封件來密封循環凹槽R1這兩種功能，以防止冷卻劑CL滲入或溢出基底200或電路基底600。在一些替代實施例中，形成環形凹槽R2，且密封件設置在環形凹槽R2中，如上文在先前實施例中所論述。
在一些實施例中，形成在蓋510D中至少一些的流入通道/流出通道CH到達對應於包封體160而不是半導體晶粒110、120、130的循環凹槽R1。例如，在圖6A中所說明的半導體元件SD4中，流入通道CH設置在半導體晶粒110之上，且兩個流出通道CH設置在包封體160的包括在半導體晶粒120、130及虛擬晶粒190A、190B之間的部分之上。然而本發明並不僅限於此。在一些實施例中，流入通道/流出通道CH的數量可基於設計要求來加以調整。
在一些實施例中，在蓋510D之上固定或形成微結構550。在一些實施例中，微結構550是預先形成的柱，通過結合材料440將所述微結構550與循環凹槽R1對應地固定到頂蓋512D。在一些實施例中，微結構550包含形成在金屬化層310上或貼合到金屬化層310的碳奈米管。在一些實施例中，可在形成基底（未示出）上形成碳奈米管，且然後將所述碳奈米管轉移到金屬化層310。形成基底可包含氧化鋁及鐵。在一些實施例中，有機烴氣體（例如，乙炔）可用作形成碳奈米管的前驅物。可通過調節形成時間來調整碳奈米管的高度。在一些實施例中，可在將碳奈米管轉移到金屬化層310之前，在所述碳奈米管上濺射鈦及金。在一些實施例中，金屬化層310包括堆疊金屬層，碳奈米管被轉移到所述堆疊金屬層。在一些實施例中，金屬化層310可包括鈦、金及銦的堆疊層。可在碳奈米管被定向成朝金屬化層310的情況下通過將形成基底按壓在半導體封裝100D上來進行所述轉移。在一些實施例中，在加熱及壓力作用下進行轉移。在一些實施例中，微結構550包括柱、鰭或其組合。在一些實施例中，微結構550可塗布有導熱材料。在一些實施例中，塗層材料包括石墨烯。在一些實施例中，塗層材料包括例如銅或鋁等金屬。
圖6B是說明根據本發明的一些實施例的電子元件的示意性剖視圖。在圖6B的電子元件中，根據本發明的一些實施例，半導體元件SD5連接到電路基底600及流體循環系統。與圖6A的半導體元件SD4相比，圖6B的半導體元件SD5包括不同類型的半導體封裝。在一些實施例中，半導體元件SD5中所包括的半導體封裝100D可以是InFO封裝，而圖6A的半導體封裝100C中可包括CoWoS封裝。例如，半導體封裝100D可包括用於進行重布及/或將晶粒內連的重佈線結構144。重佈線結構144可包括散佈在一個或多個介電層內的一個或多個導電層。在一些實施例中，重佈線結構144可直接連接到電路基底600（例如，不存在中間基底200）。然而本發明並不僅限於此。在一些替代實施例中，半導體封裝100D可通過中間基底（與圖1I中所示的基底200類似）連接到電路基底600。參考圖6B，在一些實施例中，蓋510D的凸緣部分514D擱置在半導體封裝100D上。
應理解，本申請的公開內容並僅不限於本文中所述的實施例。在一些替代實施例中，蓋510D的佔用面積可大於半導體封裝100D的佔用面積，且凸緣部分514D可處在下面的電路基底600（或者中間基底200，如果包括的話）上。所屬領域的技術人員應明瞭，本發明不受半導體元件中所使用的封裝類型的限制。就本發明的所有半導體元件來說，可根據生產及設計要求使用不同的封裝（CoWoS、InFO、PoP等）。
圖7A到圖7G是說明根據本發明的一些實施例的半導體元件SD6（被示出為積體在圖7H中的電子元件中）的製造方法的各個階段所形成的中間結構的示意性剖視圖。可遵循與先前針對圖1C中所示的中間結構所述的類似的製程來獲得圖7A中所示的製造中間體的前驅物（未示出），可選地對所述前驅物加以修改以在半導體封裝中包括其他組件（例如，虛擬晶粒190A、190B及晶粒貼合膜192A、192B）。可通過以下操作從所述前驅物獲得圖7A中所示的製造中間體：將連接件170保護在保護層PL中，將第二臨時載體TC2連結在保護層PL之上，翻轉重構晶圓RW、剝離第一臨時載體TC（在圖1C中示出），並在在移除臨時載體TC時暴露出的重構晶圓RW的表面上提供輔助罩幕M3。輔助罩幕M3可與上文所論述的輔助罩幕M1及M2類似，且本文中省略對輔助罩幕M3的詳細說明。在一些實施例中，輔助罩幕M3包括開口O3，開口O3形成在重構晶圓RW中所包括的半導體晶粒1110、1120、1130中的一者的跨度內。為更清晰地說明本發明的某些方面，在本發明實施例中，半導體晶粒1110包括系統晶片（System on Chip，SoC）型晶粒，且半導體晶粒1120、1130是記憶體立方體。然而，本發明不受半導體晶粒1110、1120、1130所使用的晶粒類型的限制。開口O3可暴露出半導體晶粒1110的頂表面1110t的一些部分。可根據將形成在半導體晶粒1110內的微結構560的類型（在圖7H中示出）來圖案化出開口O3。當半導體晶粒1120、1130是記憶體立方體時，輔助罩幕M3可完全覆蓋對應的頂表面1120t、1130t。
參考圖7B，可在第三輔助罩幕M3的頂部上提供輔助罩幕M4。輔助罩幕M4的可能材料範圍沒有特殊限制，只要可將輔助罩幕M4選擇性地蝕刻在輔助罩幕M3之上即可（除非將預製剛性掩模用作輔助罩幕M4）。在一些實施例中，輔助罩幕M4可共形地設置在輔助罩幕M3之上，從而填充開口O3。根據所使用的輔助罩幕M4的類型，在一些實施例中，輔助罩幕M4包括與下面的開口O3對齊的開口O4。在一些替代實施例中，在整個重構晶圓RW上，輔助罩幕M4的輪廓是實質上平坦的。
在一些實施例中，如圖7C中所示，將輔助罩幕M4圖案化以通過對齊的開口O3與開口O4顯露出半導體晶粒1110的頂表面1110t。在圖案化步驟期間，可在半導體晶粒1120、1130之上產生開口O5，從而暴露出下面的輔助罩幕M3。同時參考圖7C及圖7D，可進行第一蝕刻步驟，在所述第一蝕刻步驟期間，移除半導體晶粒1110的一些部分以形成微結構560的第一部分5601。微結構560的第一部分5601的圖案可與開口O3的圖案一致。在一些實施例中，在蝕刻步驟期間，移除由輔助罩幕M4的開口O5所暴露出的輔助罩幕M3的部分，以在輔助罩幕M3內形成開口O6。在一些實施例中，開口O6暴露出半導體晶粒1120、1130的頂表面1120t、1130t。如圖7D中所示，可移除輔助罩幕M4，從而暴露出輔助罩幕M3。參考圖7E，在一些實施例中，可進行第二蝕刻步驟。在第二蝕刻步驟期間，可從由輔助罩幕M3暴露出的半導體晶粒1110、1120、1130的部分移除材料。在第二蝕刻步驟期間，先前形成在半導體晶粒1110中界定微結構560的第一部分5601的凹槽被進一步加深。在一些實施例中，可在第二蝕刻步驟期間在半導體晶粒1120、1130中形成微結構560的第二部分5602。在一些實施例中，微結構560的第一部分5601的產生比微結構560的第二部分5602多出一個蝕刻步驟，從而使得第一部分5601的微結構560與第二部分5602的微結構560之間存在高度差。在一些實施例中，形成在半導體晶粒1110中的微結構560稍高於形成在半導體晶粒1120、1130中的微結構560。在一些實施例中，根據半導體晶粒1110、1120或1130的厚度及微結構560的所期望高度來調整對每一半導體晶粒1110、1120或1130進行的蝕刻步驟的數目。例如，如果半導體晶粒1110、1120或1130包括堆疊晶片（在一些記憶體立方體中通常就是如此），則蝕刻深度可比其他半導體系統（例如，系統晶片）可達到的蝕刻深度淺。
在一些實施例中，如圖7F中所示，移除輔助罩幕M3，並在重構晶圓RW的暴露表面之上共形地形成金屬化層320。如圖7F中所示，半導體晶粒1110、1120、1130之上的金屬化層320的輪廓可由形成在半導體晶粒1110、1120、1130中的微結構560界定。在一些實施例中，鄰近的微結構560之間的距離使得金屬化層320不會完全填充微結構560之間的空隙。在一些替代實施例中，可省略金屬化層320，且微結構560可塗布有高導熱材料（例如石墨烯）。參考圖7G，可將重構晶圓RW翻轉在支撐框架SF1之上，可移除臨時載體TC2（在圖7F中示出）及保護層PL（在圖7F中示出），並且可沿著切割道SC進行單體化步驟以形成各個半導體封裝100E。與先前針對半導體元件SD1到SD5所論述的類似的步驟可形成圖7H中所示的半導體元件SD6。即，可將半導體封裝100E連接到基底200（在圖7H中示出），且可將散熱系統500E（在圖7H中示出）貼合在半導體封裝100E之上。
圖7H是說明根據本發明的一些實施例連接到電路基底600及流體循環系統的半導體元件SD6的示意性剖視圖。在半導體元件SD6中，散熱系統500E的蓋510E包括頂蓋512E及微結構516E，所述微結構516E從頂蓋512E朝半導體封裝100E突出。在一些實施例中，頂蓋512E通過結合材料450直接固定在半導體封裝100E上，且與半導體封裝100E一起形成循環凹槽R1，頂蓋512E的流入通道及流出通道CH在所述循環凹槽中打開。在一些實施例中，結合材料430進行將頂蓋512E固定到半導體封裝100E及作為密封件來密封循環凹槽R1這兩種功能。在一些實施例中，當將蓋510E組裝在半導體封裝100E之上時，蓋510E的微結構516E可設置在由半導體封裝100E的微結構560界定的空隙內。在一些實施例中，蓋510E的部分與半導體封裝100E的下面部分可具有幾乎互補的輪廓，以使得相應的微結構516E及560可產生交錯的圖案，所述交錯的圖案促使冷卻劑CL流過循環凹槽R1。
圖8A到圖8D是根據本發明的一些實施例的半導體元件SD6的循環凹槽R1的部分的示意性俯視圖，所述俯視圖說明冷卻劑CL（在圖7H中示出）流過循環凹槽R1的非限制性實例。圖8A到圖8D的視圖可與形成在半導體晶粒1110、1120及1130中的任一者之上的循環凹槽R1的部分對應。僅出於說明的方便，在圖8A到圖8D中，假設冷卻劑從圖式的右側朝圖式的左端行進（沿著方向x1）。
參考圖7H及圖8A，在一些實施例中，鰭562及柱564作為微結構560形成在半導體晶粒1110、1120或1130上，且鰭517作為微結構516E存在於蓋510E上。在一些實施例中，柱564成列地對齊。在一些實施例中，柱還沿著行（在與列垂直的方向上）對齊。在一些實施例中，鰭562僅到達循環凹槽R1的特定高度，但不與頂蓋512E接觸。在一些實施例中，鰭562在循環凹槽R1內沿著給定的方向連續延伸，從而在循環凹槽R1內形成微腔室（未示出），所述微腔室通過鰭562頂部上的空間流體連通。在一些實施例中，鰭562沿著第二方向y1彼此平行地延伸，所述第二方向y1相對於冷卻劑CL的入射流的方向傾斜。在一些實施例中，方向y1垂直於方向x1。類似地，在一些實施例中，鰭517朝半導體封裝100E突出，但不與半導體封裝100E接觸。在一些實施例中，鰭517可沿著方向y1與鰭562平行地延伸。在一些實施例中，鰭517的延伸方向相對於鰭562的延伸方向傾斜。
在一些實施例中，如圖8A中所示，蓋510E的沿著方向y1延伸的鰭517可設置在第一列柱564與鄰近的第二列柱564之間，且半導體封裝100E的鰭562可進一步插入在第二列柱564與後續的第三列柱564之間。即，半導體封裝100E的鰭562與蓋510E的鰭517可交替地設置在半導體封裝100E的柱564的連續列之間。當以這種方式構造循環凹槽時，柱564的列（圖8A中的箭頭F1）可使冷卻劑CL的流動出現偏離，並迫使冷卻劑CL在鰭517下方（圖8A中的箭頭F2）且在鰭562上方（圖8A中的箭頭F3）穿過。
在一些實施例中，如圖8B中所示，在半導體封裝100E上形成柱564，但不形成鰭562（在圖8A中示出）。在一些實施例中，如圖8C中所示，在半導體封裝100E上形成鰭562，但不形成柱564（圖8A中示出）。在一些實施例中，半導體封裝100E的柱564的多個列設置在蓋510E的鄰近的鰭517之間。在一些實施例中，設置在鄰近的鰭517之間的柱564的列數目在整個循環凹槽R1中有所不同。在一些實施例中，蓋510E的鰭517設置在半導體封裝100E的鄰近的鰭562之間。在一些替代實施例中，如圖8C中所示，半導體封裝100E的多個鰭562設置在蓋510E的鄰近的鰭517之間。在一些實施例中（未示出），蓋510E的多個鰭517設置在半導體封裝100E的鄰近的鰭562之間。在一些實施例中，鰭517與鰭562是相對於流動方向x1橫向延伸的平行鰭。在一些實施例中，如圖8D中所示，在蓋510E及半導體封裝100E上僅分別形成柱518及564，但不形成鰭。在一些實施例中，柱564與柱518沿著在方向y1上延伸的列對齊，其中柱564的列與柱518的列交替。
圖9A到圖9D是說明根據本發明的一些實施例的半導體元件SD7（示出為積體在圖9E中的電子元件中）的製造方法的各個階段所形成的中間結構的示意性剖視圖。在一些實施例中，參考圖9A，提供半導體晶圓1100，半導體晶圓1100中形成有多個半導體晶粒1110。半導體晶粒1110可包括主動組件或被動組件，且可根據已知的晶粒製造技術在半導體晶圓1100內產生所述半導體晶粒1110。在一些實施例中，半導體晶粒1110的連接件1117可嵌置在保護層PL中，且半導體晶圓1100可設置在臨時載體TC3上。可選地，可在臨時載體TC3與保護層之間設置剝離層DB。可在半導體晶圓1100的由臨時載體TC3暴露出的頂表面1100t上形成輔助罩幕M5。輔助罩幕M5可包括多個開口O7，所述多個開口O7暴露出每一半導體晶粒1110的頂表面1100t的一些部分。參考圖9A及圖9B，在一些實施例中，根據輔助罩幕M5的開口O7的圖案進行蝕刻步驟以形成微結構560。在一些實施例中，如果微結構560包括鰭，則在鄰近的鰭之間形成微溝槽。在一些實施例中，移除輔助罩幕M5，並在半導體晶圓1100的頂表面1100t上形成金屬化層330。在一些實施例中，設置填充材料1200來填充微結構560的空隙。在一些實施例中，填充材料1200在製程的後續步驟期間保護或穩定微結構560。參考圖9C，可將半導體晶圓1100翻轉在支撐框架SF2上，並可進行單體化步驟以產生各個半導體晶粒1110。在一些實施例中，遵循與剛剛針對半導體晶粒1110所述的類似的製程來產生包括微結構560的半導體晶粒1120及1130，為簡潔起見，省略對所述製程的詳細說明。在一些實施例中，使用具有形成在對應上表面上的微結構560的半導體晶粒1110、1120、1130來產生半導體封裝100F（圖9D中示出）。在一些實施例中，半導體封裝100F是遵循與先前參考圖1A到圖1D所論述的類似的步驟而形成。在一些實施例中，如果進行平坦化步驟來形成包封體160（圖1B中示出），則會移除半導體晶粒1110、1120、1130的一些部分。然而，在此種情形中，進行平坦化步驟以仍保留形成在半導體晶粒1110、1120、1130上的微結構560的形態（例如，以維持圖11B中所示的柱564與鰭562之間的特定高度差）。在一些實施例中，將半導體封裝100F結合到半導體基底200（圖9D中示出），且遵循與先前針對半導體元件SD1至SD6所論述的類似的製程步驟來形成半導體元件SD7（圖9E中示出）。
圖9E是說明根據本發明的一些實施例的電子元件的示意性剖視圖。在圖9E的電子元件中，根據本發明的一些實施例，半導體元件SD7連接到電路基底600及流體循環系統。圖10是根據本發明的一些實施例的半導體元件SD7的示意性俯視圖。圖11A及圖11B是根據本發明的一些實施例的半導體元件SD7的與圖9E的區域B對應的部分的示意性剖視圖。同時參考圖9E、圖10及圖11A，在一些實施例中，蓋510F包括設置在半導體封裝100F之上的頂蓋512F。在一些實施例中，通過結合材料460將頂蓋512F直接固定在半導體封裝100F上，且頂蓋512F與半導體封裝100E一起形成循環凹槽R1，所述循環凹槽R1包括循環通道CCH1、CCH2的系統。在一些實施例中，結合材料460設置在蓋510F的外邊緣與半導體封裝100F的外邊緣之間。在一些實施例中，結合材料460也設置在循環凹槽R1內的幾個點處，其中蓋510F接觸位於半導體晶粒1110、1120、1130之間的半導體封裝100F。在一些實施例中，循環凹槽R1內的頂蓋512F的一些部分直接接觸半導體封裝1110、1120、1130或形成在所述半導體封裝上的金屬化層330。頂蓋512F的這些部分可接觸形成在半導體晶粒1110、1120、1130中的微結構560，從而在每一半導體晶粒1110、1120、1130的上表面上形成循環腔室（圖11A及圖11B中示出循環腔室的一些部分）。在一些實施例中，每一循環腔室在單個半導體晶粒1110、1120、1130之上延伸，且具有由循環通道CCH1及CCH2形成的一個入口IN及一個出口OUT。每一循環腔室可由下面的半導體晶粒1110、1120、1130的上表面（用作腔室的底板及壁）與位於微結構560之上的蓋510F的一部分（用作頂面）定界。微結構560設置在循環腔室內，以促使冷卻劑CL在半導體晶粒1110、1120、1130的頂部流動。
在一些實施例中，蓋510F包括循環通道CCH1、CCH2，循環通道CCH1、CCH2中的每一者與使冷卻劑CL進出半導體元件SD7的流入通道CH1或流出通道CH2連接。在一些實施例中，單個循環通道CCH1或CCH2僅與一個流入通道CH1或流出通道CH2連接。在一些替代實施例中，多個流入通道CH1彙聚在同一流入循環通道CCH1內。在一些實施例中，流出循環通道CCH2可朝多個流出通道CH2分支。在一些實施例中，循環通道CCH1、CCH2穿過位於半導體晶粒1110、1120、1130之上的蓋510F在相對於流入通道CH1及流出通道CH2實質上垂直的方向上平行地伸展。在一些實施例中，如圖10中所示，流入循環通道CCH1呈現與每一半導體晶粒1110、1120、1130對應的分支點。流入循環通道CCH1的每一分支點可形成入口IN中的一者，冷卻劑CL穿過所述入口IN進入半導體晶粒1110、1120、1130的循環腔室中的一者。類似地，流出循環通道CCH2可呈現與每一半導體晶粒1110、1120、1130對應的分支點，且這些分支點可用作出口OUT中的一者，冷卻劑CL穿過所述出口OUT離開半導體晶粒1110、1120、1130的循環腔室中的一者。在一些實施例中，入口IN、出口OUT及循環腔室被構造成使得冷卻劑CL接觸半導體晶粒1110、1120或1130的上表面的大部分。在一些實施例中，如圖10中所示，給定量的冷卻劑CL僅在循環腔室中的一者內流動。例如，參考圖10，蓋510F內的循環凹槽R1可被設計成使得離開位於半導體晶粒1130上的循環腔室的冷卻劑CL可從流出通道CH2流出而不進入其他循環腔室（例如，位於半導體晶粒1110或1120上的循環腔室）。在圖10中所示的實施例中，在每一半導體晶粒1110、1120、1130上僅形成一個循環腔室，但本發明並不僅限於此。在一些實施例中，蓋510F及微結構560可被設計成使得多個循環腔室形成在同一半導體晶粒1110、1120、1130之上。在一些實施例中，流入通道CH1、流入循環通道CCH1及入口IN在垂直方向上對齊，而非如圖10中所示地分佈。
應注意，圖9E的剖視圖示出蓋510F的特徵，沿著圖10中所示結構的單個剖面無法觀察到這些特徵。例如，流入通道CH1、流出通道CH2、流入循環通道CCH1、入口IN及出口OUT將無法出現在圖10中所示結構的單個剖面中。圖9E中同時示出這些組件以提供蓋510F的不同結構方面的一般概念，而不是如實地呈現半導體元件SD7中的流體循環。
圖11A及圖11B示出根據本發明的一些實施例形成在半導體元件1110之上的循環腔室的一部分的剖視圖。在圖11A中所說明的實施例中，僅柱564作為微結構560形成在半導體晶粒1110上，柱564延伸直到實體接觸頂蓋512F為止。在圖11B中所說明的實施例中，柱564及鰭562形成在半導體晶粒1110上，柱518形成在蓋510F上。在一個實施例中，柱564及鰭562是從半導體晶粒1110圖案化而成，且由與半導體晶粒1110相同的半導體材料製成。在一些實施例中，柱564可較高且接觸頂蓋512F，而鰭562可比柱564短（在厚度方向上），從而允許冷卻劑CL（在圖9E中示出）在上方流動。類似地，形成在所述蓋之上的柱518可不到達半導體晶粒1110，從而允許冷卻劑CL在下方流動。
圖12A示出根據本發明的一些實施例的電子元件的示意性剖視圖。在圖12A的電子元件中，半導體元件SD8連接到流體循環系統及電路基底600。圖12B示出根據本發明的一些實施例的半導體元件SD8的示意性俯視圖。同時參考圖12A及圖12B，在一些實施例中，半導體元件SD8包括晶片大小的半導體封裝100G及晶片大小的散熱系統500G。在一些實施例中，晶片大小的半導體封裝100G具有大約4英寸或大於4英寸的直徑。例如，晶片大小的半導體封裝100G可具有大約6英寸的直徑。在一些情形中，晶片大小的半導體封裝100G可具有大約8英寸的直徑。在一些情形中，晶片大小的半導體封裝100G可具有大約12英寸的直徑。半導體封裝100G可包括重構晶圓結構，其中多個半導體晶粒110以晶片形式被包封且通過重佈線結構144內連。圖12B中示出半導體封裝100G的半導體晶粒110相對於蓋510G的佔用面積。可通過用模塑化合物包封半導體晶粒110並在半導體晶粒110的主動表面上形成重佈線結構144來形成晶片大小的半導體封裝100G。在一些實施例中，可根據設計要求在晶片大小的半導體封裝100G中包括額外組件（例如，TIV、虛擬晶粒或被動元件等）。在一些實施例中，晶片大小的半導體封裝100G可具有實質上圓形的佔用面積。在一些實施例中，晶片大小的半導體封裝100G中所包括的每一半導體晶粒110可獨立地作為邏輯晶粒或者包括邏輯晶粒，例如中央處理單元（CPU）晶粒、圖形處理單元（GPU）晶粒、微控制單元（MCU）晶粒、輸入/輸出（I/O）晶粒、基帶（BB）晶粒或應用處理器（AP）晶粒。在一些實施例中，半導體晶粒110中的一者或多者包括記憶體晶粒，例如高頻寬記憶體晶粒、記憶體晶片堆疊等。在一些實施例中，半導體晶粒110可以是相同類型的晶粒或者進行相同的功能。在一些實施例中，半導體晶粒110可以是不同類型的晶粒或者進行不同的功能。在一些實施例中，半導體晶粒110的後側表面可被金屬化層310覆蓋。在一些實施例中，金屬化層310可在晶片大小的半導體封裝110上延伸，且設置在晶片大小的封裝100G與晶片大小的散熱系統500G之間。
在一些實施例中，散熱系統500G包括蓋510G及微結構550，所述微結構550固定到蓋510G及半導體封裝100G。在一些實施例中，蓋510G包括頂蓋部分512G及凸緣部分514G。凸緣部分514G可位於頂蓋部分512G的周邊處且處在晶片大小的半導體封裝100G（或者金屬化層310，如果包括的話）上。在一些實施例中，蓋510G的佔用面積可小於晶片大小的封裝100G的佔用面積，且所述蓋可暴露出封裝100G的周邊部分或金屬化層310的周邊部分。在一些替代實施例（未示出）中，晶片大小的半導體封裝100G的邊緣與蓋510G的邊緣可對齊，且在俯視時，蓋510G可實質上掩藏半導體封裝100G。在一些實施例中，凸緣部分514G沿著半導體封裝100G的外緣。在一些實施例中，凸緣部分514G接觸位於模塑化合物之上的半導體封裝100G或金屬化層310而非接觸半導體晶粒110。
在一些實施例中，晶片大小的蓋510G及晶片大小的封裝100G界定晶片大小的循環凹槽R1。蓋510G包括在循環凹槽R1中打開的流入通道/流出通道CH，以允許冷卻劑CL流過循環凹槽R1。在一些實施例中，流入通道/流出通道CH在半導體晶粒110中的一些之上打開。在一些實施例中，半導體封裝100G中的半導體晶粒110多於蓋510G中的流入通道/流出通道CH。在一些實施例中，可根據設計要求相對於半導體晶粒110的數目來調整流入通道/流出通道CH的數目。
在一些實施例中，微結構550設置在晶片大小的循環凹槽R1中，以使得促使冷卻劑CL流過循環凹槽R1。在一些實施例中，晶片大小的循環凹槽R1在晶片大小的半導體封裝100G中所包括的半導體晶粒110之上延伸。在一些實施例中，循環凹槽R1在晶片大小的半導體封裝100G中所包括的所有半導體晶粒110之上延伸。在一些實施例中，通過結合材料420將微結構550固定到晶片大小的半導體封裝100G（或金屬化層310），且通過結合材料440將微結構550固定到蓋510G。在一些實施例中，微結構550也被定位成與流入通道/流出通道CH對應，由結合材料420的一些部分固定。然而本發明並不僅限於此。在一些實施例中，本發明中之前所論述的其他類型的微結構可與晶片大小的半導體封裝100G搭配使用。
在一些實施例中，將晶片大小的半導體封裝100G結合到晶片大小的基底202，其中半導體晶粒110的後側表面背對晶片大小的基底202。底部填充料179可保護晶片大小的封裝100G與晶片大小的基底202之間的連接。在一些實施例中，通過連接件610將晶片大小的基底202結合到電路基底600。在一些實施例中，晶片大小的基底202是可選的，且晶片大小的封裝100G可直接結合到電路基底600。
圖12C示出根據本發明的一些實施例的半導體元件SD9的示意性俯視圖。半導體元件SD9可包括形成散熱系統的面板大小的半導體封裝100H及蓋510H。在一些實施例中，面板大小的的半導體封裝100H可具有多邊形形狀（例如，矩形、正方形、五邊形、六邊形等）。面板大小的半導體封裝100H可包括多組半導體晶粒110A到110E，圖12C中相對於蓋510H示出半導體晶粒110A到110E的佔用面積。在一些實施例中，每一組半導體晶粒110A到110E可構成面板大小的半導體封裝100H內的功能單元。面板大小的半導體封裝100H的每一功能單元可獨立於其他功能單元而進行不同的功能且包括不同類型的半導體晶粒100A到100E。流入通道/流出通道CH在蓋510H中打開，以允許冷卻劑在形成在蓋510H與面板大小的半導體封裝100H之間的循環凹槽（未示出）中流動。在一些實施例中，流入通道/流出通道CH可在功能單元的多個半導體晶粒100A到100E之上延伸，或者甚至橫跨屬於不同功能單元的半導體晶粒100A到100E。在一些實施例中，面板大小的半導體封裝100H可以是300毫米×300毫米或大於300毫米×300毫米。
在一些實施例中，例如晶片大小的半導體封裝100G或面板大小的半導體封裝100H等半導體封裝被稱為大規模半導體封裝。
本文中所公開的散熱系統是相當多功能的，且只需微小的調整即可應用於不同類型的半導體封裝。此外，上文所說明的具體實施例的特徵可以多種方式進行組合，且所有這些方式皆意味著在本發明及隨附申請專利範圍內。舉非限制性實例來說，在本發明的一些實施例中，連接到蓋的微結構可與蓋形成為一個整體。根據本發明的一些其他實施例，微結構可以是預製的並固定到蓋或半導體封裝。根據本發明的不同實施例，本文中所公開的所有微結構皆可塗布有導熱材料（例如，石墨烯）。此外，根據一些實施例，被說明為不具有凸緣的蓋也可包括凸緣。在一些實施例中，所述凸緣可處在半導體封裝上。在一些替代實施例中，凸緣可處在基底上。根據一些實施例，所有的蓋可通過支撐件固定到基底。
基於以上內容，根據本發明的半導體元件可包括半導體封裝及設置在所述半導體封裝上的頂蓋。在一些實施例中，散熱系統允許冷卻劑與半導體封裝直接接觸地流動，冷卻劑與半導體封裝之間不設置任何熱介面材料。在一些實施例中，冷卻劑與半導體封裝直接接觸確保高效的熱交換，從而為半導體封裝提供冷卻效果。在一些實施例中，頂蓋及半導體封裝界定冷卻劑流過的循環凹槽。設置在循環凹槽內的微結構可促使冷卻劑流動。在一些實施例中，微結構可塗布有導熱材料以進一步促進半導體封裝與冷卻劑之間進行熱交換。
在本發明的一些實施例中，提供一種半導體元件。所述半導體元件包括半導體封裝、頂蓋、密封件及微結構。所述半導體封裝包括至少一個半導體晶粒。所述頂蓋設置在所述半導體封裝的上表面之上。所述密封件位於半導體封裝上以及所述頂蓋與所述半導體封裝之間。所述頂蓋包括流入通道及流出通道。所述至少一個半導體晶粒的主動表面背對所述頂蓋。所述頂蓋與所述半導體封裝的上表面界定循環凹槽，所述循環凹槽提供流入通道與流出通道之間的流體連通。所述密封件圍繞所述循環凹槽設置。所述微結構位於所述循環凹槽內，且所述微結構連接到所述頂蓋及所述至少一個半導體晶粒中的至少一者。
在上述的半導體元件中，其中所述微結構的一部分從所述至少一個半導體晶粒的後側表面突出。
在上述的半導體元件中，其中所述微結構的所述一部分包括柱，且所述頂蓋與所述柱實體接觸。
在上述的半導體元件中，其中所述微結構是相對於將所述流入通道與所述流出通道結合的方向橫向延伸的平行的鰭。
在上述的半導體元件中，其中所述鰭從所述頂蓋朝所述半導體封裝延伸。
在上述的半導體元件中，還包括將所述頂蓋在實體上支撐在所述半導體封裝之上的至少一個凸緣。
在上述的半導體元件中，其中所述半導體封裝是大規模半導體封裝。
在上述的半導體元件中，其中所述半導體封裝包括多個半導體晶粒，且所述頂蓋包括流入循環通道，所述流入循環通道連接到所述流入通道且朝所述半導體晶粒分支。
在本發明的一些實施例中，提供一種半導體元件。所述半導體元件包括半導體封裝、頂蓋及微結構。所述半導體封裝包括彼此電連接的第一晶粒與第二晶粒。頂蓋設置在半導體封裝上且包括流入孔及流出孔。界定在頂蓋與半導體封裝之間且與所述流入孔及所述流出孔連通的循環凹槽提供流體路徑。所述微結構設置在循環凹槽內及流體路徑上。所述微結構包括從第一半導體晶粒的後表面及第二半導體晶粒的後表面突出的半導體微結構。
在上述的半導體元件中，其中還包括金屬化層，所述金屬化層設置在所述半導體封裝上且覆蓋所述循環凹槽並且設置在所述半導體封裝與所述頂蓋之間。
在上述的半導體元件中，其中所述微結構的表面塗布有石墨烯。
在上述的半導體元件中，其中所述第一晶粒具有比所述第二晶粒的功耗高的功耗且所述流出孔上覆在所述第一晶粒上。
在上述的半導體元件中，其中所述微結構的材料包括碳奈米管。
在上述的半導體元件中，其中連接到所述頂蓋的所述微結構的群組延伸到由突出的所述半導體微結構界定的空隙中。
在本發明的一些實施例中，提供一種半導體元件的製造方法。所述製造方法包括以下步驟。提供包括經橫向包封的半導體晶粒的半導體封裝。通過對所述半導體晶粒的後側表面進行蝕刻來形成微結構。將所述半導體晶粒連接到基底，以使所述半導體晶粒的主動表面面向所述基底。將結合材料設置在所述半導體封裝的上表面上。所述半導體封裝的所述上表面遠離所述基底。通過所述結合材料將蓋固定到所述半導體封裝的所述上表面，以在所述蓋與所述半導體晶粒的所述後側表面之間界定循環凹槽。微結構設置在所述循環凹槽內。所述蓋包括流入通道及流出通道。所述循環凹槽在所述流入通道與所述流出通道之間建立流體連通。
在上述的製造方法中，其中所述半導體晶粒中的一個半導體晶粒的所述後側表面被蝕刻兩次以形成所述微結構。
在上述的製造方法中，其中在將所述半導體晶粒連接到所述基底之前對所述半導體晶粒的所述後側表面進行蝕刻。
在上述的製造方法中，其中形成所述微結構包括對所述半導體晶粒的所述後側表面中的微溝槽進行蝕刻，且將所述蓋固定包括對所述蓋進行貼合且將所述蓋上的微突出部嵌置到所述微溝槽中。
在上述的製造方法中，還包括使用填充材料填充所述微結構之間的空隙。
在上述的製造方法中，還包括使用導熱材料塗布所述微結構。
所屬領域的技術人員應明瞭，可對所公開的實施例進行各種潤飾及變化，而這不背離本發明的範圍或精神。鑒於前述內容，本發明旨在涵蓋諸多潤飾及變化，只要所述潤飾及變化處在隨附申請專利範圍及其等效內容的範圍內即可。
100A、100B、100C、100D、100E、100F、100G、100H:封裝 100t、140t、160t、200t、540t、1100t、1110t、1120t、1130t:頂表面 110、110A、110B、110C、110D、110E、120、130、1110、1120、1130:半導體晶粒 110a、120a、130a:主動表面 110b、120b、130b:後側表面 112、200、202、600:基底 114:接觸墊 116:鈍化層 118、124、128、134、138、170、610、1117:連接件 122、132:晶片 126、136:絕緣層 140:中介層 140b、200b:底表面 142:穿孔 144:重佈線結構 150、152、154、179、180:底部填充料 160:包封體 190A、190B:虛擬晶粒 192A、192B:結合用黏合劑 300、300B、310、320、330:金屬化層 300a:金屬化前驅物層 410、410B:第一結合材料 420:第二結合材料 420E:黏合劑部分 420G:石墨烯部分 420S:焊料部分 422、430、440、450、460:結合材料 500A、500C、500D、500E、500G:散熱系統 510A、510B、510C、510D、510E、510F、510G、510H:蓋 512A、512A’、512C、512D、512E、512F、512G:頂蓋 514A、514D、514G:凸緣 516、516A、516B、516C、516D、516E、550、560:微結構 517、562:鰭 518、531、533、564:柱 520:密封件 530:次級微結構 532:金屬接墊 540:支撐件 540S:斜面 710:管道 720、910、912:墊圈 920:緊固件 1100:半導體晶圓 1200:填充材料 4201:焊料芯 4202、4203:層 5601:第一部分 5602:第二部分 A1、A2、B:區域 C:中心 CCH1:流入循環通道 CCH2:流出循環通道 CH、CH1、CH2、CH3:流入通道/流出通道 CL:冷卻劑 D:直徑 DB:剝離層 E1:罩殼 E2:內凹凹槽 F、F1、F2、F3:箭頭 FH:緊固孔 G:間隙 Lx:第一軸 Ly:第二軸 IN:入口 M1、M2、M3、M4、M5:輔助罩幕 O1、O2、O3、O4、O5、O6、O7:開口 OUT:出口 PL:保護層 Px、Py:節距 R1、R2、R3:凹槽 RW:重構晶圓 SC:切割道 SD1、SD2、SD3、SD4、SD5、SD6、SD7、SD8、SD9:半導體元件 SF1、SF2:支撐框架 T:厚度方向 T1、T2、T3:厚度 TC、TC2、TC3:載體 W:寬度 X、x1:第一方向 Y、y1:第二方向
將附圖包括在內以提供對本發明的進一步理解且將附圖併入本說明書中並構成本說明書的一部分。圖式示出本發明的示例性實施例，且與說明一起用於解釋本發明的原理。 圖1A到圖1H是說明根據本發明的一些實施例的半導體元件的製造方法的各個階段所形成的中間結構的示意性剖視圖。 圖1I是說明根據本發明的一些實施例的電子元件的示意性剖視圖。 圖2A到圖2B是根據本發明的一些實施例的一些半導體元件的示意性俯視圖。 圖2C是示出根據本發明的一些實施例的半導體元件的示意性俯視圖。 圖3A到圖3F是說明根據本發明的一些實施例的一些半導體元件的一些部分的示意性剖視圖。 圖4A到圖4D是說明根據本發明的一些實施例的一些半導體元件的一些部分的示意性俯視圖。 圖5A到圖5C是說明根據本發明的一些實施例的半導體元件的製造方法的各個階段所形成的中間結構的示意性剖視圖。 圖6A及圖6B是說明根據本發明的一些實施例的電子元件的示意性剖視圖。 圖7A到圖7G是說明根據本發明的一些實施例的半導體元件的製造方法的各個階段所形成的中間結構的示意性剖視圖。 圖7H是說明根據本發明的一些實施例的電子元件的示意性剖視圖。 圖8A到圖8D是根據本發明的一些實施例的半導體元件的一些部分的示意性俯視圖。 圖9A到圖9D是說明根據本發明的一些實施例的半導體元件的製造方法的各個階段所形成的中間結構的示意性剖視圖。 圖9E是根據本發明的一些實施例的電子元件的示意性剖視圖。 圖10是根據本發明的一些實施例的半導體元件的示意性俯視圖。 圖11A及圖11B是根據本發明的一些實施例的半導體元件的一些部分的示意性剖視圖。 圖12A是根據本發明的一些實施例的電子元件的示意性剖視圖。 圖12B及圖12C是根據本發明的一些實施例的半導體元件的示意性俯視圖。
100A:封裝
170、610:連接件
200、600:基底
200b:底表面
300:金屬化層
410:第一結合材料
420:第二結合材料
500A:散熱系統
510A:蓋
512A:頂蓋
514A:凸緣
516:微結構
520:密封件
710:管道
720:墊圈
A1、A2:區域
CH1、CH2、CH3:流入通道/流出通道
CL:冷卻劑
E1:罩殼
F:箭頭
R1:凹槽
SD1:半導體元件

Claims (1)

  1. 一種半導體元件，包括： 半導體封裝，包括至少一個半導體晶粒； 頂蓋，設置在所述半導體封裝的上表面之上； 密封件，位於所述半導體封裝上且位於所述頂蓋與所述半導體封裝之間；以及 微結構，位於所述半導體封裝的所述上表面上， 其中所述頂蓋包括流入通道及流出通道， 所述至少一個半導體晶粒的主動表面背對所述頂蓋， 所述頂蓋與所述半導體封裝的所述上表面界定循環凹槽，所述循環凹槽與所述流入通道及所述流出通道流體連通， 所述密封件圍繞所述循環凹槽設置，且 所述微結構位於所述循環凹槽內，且所述微結構連接到所述頂蓋及所述至少一個半導體晶粒中的至少一者。
TW108142860A 2018-11-29 2019-11-26 半導體元件及其製造方法 TW202038398A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773136P 2018-11-29 2018-11-29
US62/773,136 2018-11-29
US16/655,257 US11139223B2 (en) 2018-11-29 2019-10-17 Semiconductor device and manufacturing method thereof
US16/655,257 2019-10-17

Publications (1)

Publication Number Publication Date
TW202038398A true TW202038398A (zh) 2020-10-16

Family

ID=70848751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142860A TW202038398A (zh) 2018-11-29 2019-11-26 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US11139223B2 (zh)
CN (1) CN111244045A (zh)
TW (1) TW202038398A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762068B (zh) * 2020-12-07 2022-04-21 創意電子股份有限公司 測試設備、其元件搬運裝置及測試設備之測試方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US11482471B2 (en) * 2019-02-27 2022-10-25 Intel Corporation Thermal management solutions for integrated circuit packages
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US11355418B2 (en) * 2019-09-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20210202345A1 (en) * 2019-12-31 2021-07-01 Texas Instruments Incorporated Packages with separate communication and heat dissipation paths
US11348874B2 (en) * 2020-07-08 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and forming methods thereof
US11410910B2 (en) * 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same
KR102553024B1 (ko) * 2021-07-26 2023-07-11 한국과학기술원 반도체 패키지
US20230057025A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package including lid with integrated heat pipe for thermal management and methods for forming the same
US20230063542A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11749575B2 (en) * 2021-08-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure having ring portion with recess for adhesive and method for forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4964458A (en) * 1986-04-30 1990-10-23 International Business Machines Corporation Flexible finned heat exchanger
EP0341950B1 (en) * 1988-05-09 1994-09-14 Nec Corporation Flat cooling structure of integrated circuit
US5345107A (en) * 1989-09-25 1994-09-06 Hitachi, Ltd. Cooling apparatus for electronic device
US5239200A (en) * 1991-08-21 1993-08-24 International Business Machines Corporation Apparatus for cooling integrated circuit chips
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置
US5880524A (en) * 1997-05-05 1999-03-09 Intel Corporation Heat pipe lid for electronic packages
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762068B (zh) * 2020-12-07 2022-04-21 創意電子股份有限公司 測試設備、其元件搬運裝置及測試設備之測試方法
US11340288B1 (en) 2020-12-07 2022-05-24 Global Unichip Corporation Testing equipment, its component carrying device and testing method of the testing equipment

Also Published As

Publication number Publication date
CN111244045A (zh) 2020-06-05
US11139223B2 (en) 2021-10-05
US20200176357A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
TW202038398A (zh) 半導體元件及其製造方法
US11676939B2 (en) Discrete polymer in fan-out packages
US11694943B2 (en) Semiconductor device including heat dissipation structure and fabricating method of the same
TWI669785B (zh) 半導體封裝體及其形成方法
US10879162B2 (en) Integrated fan-out packages
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
US9034695B2 (en) Integrated thermal solutions for packaging integrated circuits
TWI640055B (zh) 封裝結構的製造方法
US11282791B2 (en) Semiconductor device having a heat dissipation structure connected chip package
US11830866B2 (en) Semiconductor package with thermal relaxation block and manufacturing method thereof
US9870975B1 (en) Chip package with thermal dissipation structure and method for forming the same
US20220238407A1 (en) Three-dimensional integrated circuit structures and methods of forming the same
TWI786494B (zh) 半導體封裝件之製法
TW202244990A (zh) 半導體封裝及其形成方法
TWI741388B (zh) 半導體封裝體及其製造方法
TWI825917B (zh) 用於三維積體電路電源分配的方法及半導體裝置
CN220774343U (zh) 半导体封装
US20240096740A1 (en) Package structure having thermoelectric cooler