JP2767425B2 - 交換素子チップの実装方法 - Google Patents
交換素子チップの実装方法Info
- Publication number
- JP2767425B2 JP2767425B2 JP63117971A JP11797188A JP2767425B2 JP 2767425 B2 JP2767425 B2 JP 2767425B2 JP 63117971 A JP63117971 A JP 63117971A JP 11797188 A JP11797188 A JP 11797188A JP 2767425 B2 JP2767425 B2 JP 2767425B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- bump
- resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【発明の詳細な説明】 （技術分野） 本発明は、ファクシミリの読み取り装置におけるマル
チチップ型密着イメージセンサや、表示素子、発光素
子、印字素子などの変換素子チップを実装する方法に関
するものである。
チチップ型密着イメージセンサや、表示素子、発光素
子、印字素子などの変換素子チップを実装する方法に関
するものである。
（従来技術） マルチチップ型密着イメージセンサなどにおいて受光
素子などの変換素子チップを基板にダイボンディングす
る際、従来はダイボンダーを使用している。
素子などの変換素子チップを基板にダイボンディングす
る際、従来はダイボンダーを使用している。
第８図に示されるように、ダイボンダーを用いた方法
では、ステージ２に基板４を取りつけ、一方、受光素子
チップ６をコレット８で保持し、チップ６を基板４に対
して位置合せした後、接着剤10によってチップ６を基板
４上にボンディングする。
では、ステージ２に基板４を取りつけ、一方、受光素子
チップ６をコレット８で保持し、チップ６を基板４に対
して位置合せした後、接着剤10によってチップ６を基板
４上にボンディングする。
しかしながら、ダイボンダーによるチップ６の位置決
め精度は、ダイボンダーのステージ２やコレット８の加
工精度や搬送精度に依存する。また、ダイボンダーでは
チップ６の外形を基準にしてチップ６を位置決めするた
め、チップ６のダイシング精度によっても影響される。
ダイシング精度は通常±５μｍ程度である。このため、
ダイボンダーを用いたチップのダイボンディング精度は
±20μｍ程度が限界とされている。
め精度は、ダイボンダーのステージ２やコレット８の加
工精度や搬送精度に依存する。また、ダイボンダーでは
チップ６の外形を基準にしてチップ６を位置決めするた
め、チップ６のダイシング精度によっても影響される。
ダイシング精度は通常±５μｍ程度である。このため、
ダイボンダーを用いたチップのダイボンディング精度は
±20μｍ程度が限界とされている。
半導体集積回路装置チップのボンディング方法とし
て、フリップチップ方式がある。フリップチップ方式は
半田リフロー方式のため、半田量を一定に制御する手段
を取れば、バンプの表面張力によりチップの位置が自己
修正されるため、ダイボンディングの位置合わせ精度が
優れていることが知られている。フリップチップ方式
は、一般にフェイスダウン方式で用いられる。トランジ
スタなどの素子が形成される面とバンプが形成される面
が同一の面であるため、素子に対してバンプを位置決め
することが容易である。
て、フリップチップ方式がある。フリップチップ方式は
半田リフロー方式のため、半田量を一定に制御する手段
を取れば、バンプの表面張力によりチップの位置が自己
修正されるため、ダイボンディングの位置合わせ精度が
優れていることが知られている。フリップチップ方式
は、一般にフェイスダウン方式で用いられる。トランジ
スタなどの素子が形成される面とバンプが形成される面
が同一の面であるため、素子に対してバンプを位置決め
することが容易である。
しかしながら、変換素子チップの場合、フリップチッ
プ方式を採用しようとすれば、ダイボンディングのため
のバンプは変換素子が形成される表面にではなく、裏面
側に形成されることになる。そのため、バンプを正確な
位置に形成することが難しい。例えば、第９図に示され
るように、バンプ13が予定の線上の位置から角度θだけ
ずれた線上に形成されたとしても、ボンディング精度は
大きく悪化する。
プ方式を採用しようとすれば、ダイボンディングのため
のバンプは変換素子が形成される表面にではなく、裏面
側に形成されることになる。そのため、バンプを正確な
位置に形成することが難しい。例えば、第９図に示され
るように、バンプ13が予定の線上の位置から角度θだけ
ずれた線上に形成されたとしても、ボンディング精度は
大きく悪化する。
（目的） 本発明は受光素子チップなどの変換素子チップをフリ
ップチップ方式を用いて高精度にダイボンディングする
方法を提供することを目的とするものである。
ップチップ方式を用いて高精度にダイボンディングする
方法を提供することを目的とするものである。
（構成） 本発明は、以下の工程（ａ）から（ｄ）を含む。
（ａ）表面に変換素子が形成されたウエハの表面から、
写真製版と異方性エッチングにより表面のパターンを基
準にした位置合わせマークを形成する工程、 （ｂ）前記ウエハの裏面にレジストを形成し、前記ウエ
ハにＸ線を透過させて前記位置合わせマークを用いてマ
スクを位置合わせし、写真製版により前記レジストをパ
ターン化する工程、 （ｃ）前記レジストパターンをマスクとしてバンプを形
成する工程、 （ｄ）前記ウエハをチップに切断した後、そのチップを
前記バンプを用いて基板上にフリップチップ方式でボン
ディングする工程。
写真製版と異方性エッチングにより表面のパターンを基
準にした位置合わせマークを形成する工程、 （ｂ）前記ウエハの裏面にレジストを形成し、前記ウエ
ハにＸ線を透過させて前記位置合わせマークを用いてマ
スクを位置合わせし、写真製版により前記レジストをパ
ターン化する工程、 （ｃ）前記レジストパターンをマスクとしてバンプを形
成する工程、 （ｄ）前記ウエハをチップに切断した後、そのチップを
前記バンプを用いて基板上にフリップチップ方式でボン
ディングする工程。
ダイボンディング用の裏面のバンプはチップ表面の位
置合わせマークを基準に位置合わせされ、その位置合わ
せマークはチップ表面の変換素子などのパターンを基準
に位置合わせされているので、裏面のバンプが表面のパ
ターンと正確に位置合わせされる。そのバンプを用いて
フリップチップ方式でダイボンディングすれば、チップ
の位置がバンプの表面張力で自己修正され、高精度なダ
イボンディングが行なわれる。
置合わせマークを基準に位置合わせされ、その位置合わ
せマークはチップ表面の変換素子などのパターンを基準
に位置合わせされているので、裏面のバンプが表面のパ
ターンと正確に位置合わせされる。そのバンプを用いて
フリップチップ方式でダイボンディングすれば、チップ
の位置がバンプの表面張力で自己修正され、高精度なダ
イボンディングが行なわれる。
以下、実施例について具体的に説明する。
第１図は表面に受光素子が形成された半導体ウエハ12
の表面から位置合わせマーク14が形成された状態を表わ
している。
の表面から位置合わせマーク14が形成された状態を表わ
している。
位置合わせマーク14はウエハ表面の受光素子パターン
を基準にして任意の場所に写真製版と異方性エッチング
によって選択的にエッチングを行なって形成することが
できる。異方性エッチングとしては、例えば、フッ酸と
硝酸の混液を用いたウエットエッチング、又は異方性ド
ライエッチングを用いることができる。
を基準にして任意の場所に写真製版と異方性エッチング
によって選択的にエッチングを行なって形成することが
できる。異方性エッチングとしては、例えば、フッ酸と
硝酸の混液を用いたウエットエッチング、又は異方性ド
ライエッチングを用いることができる。
位置合わせマーク14は、第２図に示されるようにウエ
ハ12の表面に凹部を形成することにより、その位置合わ
せマーク14の内外でウエハ12の厚みを異ならせるように
してもよく、又は第３図に示されるように裏面にまで到
達する穴を開けてもよい。
ハ12の表面に凹部を形成することにより、その位置合わ
せマーク14の内外でウエハ12の厚みを異ならせるように
してもよく、又は第３図に示されるように裏面にまで到
達する穴を開けてもよい。
次に、位置合わせマーク14を基準にしてウエハ12の裏
面に写真製版によりレジストパターンを形成する。この
レジストパターン形成のためのマスクの位置合わせに
は、第４図（Ａ）に示されるようにウエハ12の裏面にレ
ジスト16を形成した後、ウエハ12に軟Ｘ線18を透過さ
せ、同図（Ｂ）に示されるように軟Ｘ線18の透過光強度
によって位置合わせマーク14を検出し、そのマークの位
置を基準にする。軟Ｘ線18は図のようにウエハ12の裏面
側から透過させてもよく、表面側から透過させてもよ
い。
面に写真製版によりレジストパターンを形成する。この
レジストパターン形成のためのマスクの位置合わせに
は、第４図（Ａ）に示されるようにウエハ12の裏面にレ
ジスト16を形成した後、ウエハ12に軟Ｘ線18を透過さ
せ、同図（Ｂ）に示されるように軟Ｘ線18の透過光強度
によって位置合わせマーク14を検出し、そのマークの位
置を基準にする。軟Ｘ線18は図のようにウエハ12の裏面
側から透過させてもよく、表面側から透過させてもよ
い。
このようにウエハ12とマスクを位置合わせした後、レ
ジスト16を露光し、現像してパターン化する。
ジスト16を露光し、現像してパターン化する。
ウエハ12の裏面でレジスト16の開口により露出した部
分にバンプを形成するが、バンプとウエハ12との密着性
をよくするために、レジスト16を形成する前にウエハ12
の裏面に、例えば,Cr又はNiなどを全面に蒸着法などに
より形成しておいてもよい。
分にバンプを形成するが、バンプとウエハ12との密着性
をよくするために、レジスト16を形成する前にウエハ12
の裏面に、例えば,Cr又はNiなどを全面に蒸着法などに
より形成しておいてもよい。
ウエ12の裏面に形成されたレジストパターンをマスク
にして半田バンプを形成する。バンプは従来から行なわ
れているように、メッキ法を用いて、まずCrを形成し、
その上にCuを形成し、さらに半田層を形成する。
にして半田バンプを形成する。バンプは従来から行なわ
れているように、メッキ法を用いて、まずCrを形成し、
その上にCuを形成し、さらに半田層を形成する。
第５図はこのように半田バンプ22を形成した後、レジ
ストを除去し、ウエハをダイシングして得られた１個の
チップ20を表わしている。24は表面側のボンディングパ
ッドである。
ストを除去し、ウエハをダイシングして得られた１個の
チップ20を表わしている。24は表面側のボンディングパ
ッドである。
バンプ22を球形に近づけるために、ウエットバックを
行なう。バンプの形状が半径60〜70μｍ程度の球形状に
なるように制御しておくことが望ましい。
行なう。バンプの形状が半径60〜70μｍ程度の球形状に
なるように制御しておくことが望ましい。
次に、第６図に示されるように基板26のパターン28に
対してチップ20のバンプ22を位置合わせする。このとき
の位置合わせは高精度でなくてもよい。その後、加熱
し、フラックス30を流すことによりバンプ22をリフロー
させ、第７図に示されるようにバンプ22の表面張力によ
ってチップ20の位置を自己修正させてボンディングさせ
る。矢印はバンプ22の表面張力によってチップ20が移動
したことを表わしている。バンプ22の半径を60〜70μｍ
程度にしておくと、表面の受光素子パターンに対して±
10μｍ以内程度の精度でダイボンディングすることがで
きる。
対してチップ20のバンプ22を位置合わせする。このとき
の位置合わせは高精度でなくてもよい。その後、加熱
し、フラックス30を流すことによりバンプ22をリフロー
させ、第７図に示されるようにバンプ22の表面張力によ
ってチップ20の位置を自己修正させてボンディングさせ
る。矢印はバンプ22の表面張力によってチップ20が移動
したことを表わしている。バンプ22の半径を60〜70μｍ
程度にしておくと、表面の受光素子パターンに対して±
10μｍ以内程度の精度でダイボンディングすることがで
きる。
チップ20のダイボンディング後、チップ表面のボンデ
ィングパッド24と基板26上の配線との間を例えばワイヤ
ボンディング法により接続する。
ィングパッド24と基板26上の配線との間を例えばワイヤ
ボンディング法により接続する。
本発明は密着イメージセンサのほか、高精度なマルチ
チップ実装が必要な装置、例えばLEDプリントヘッドな
ど、種々の変換素子チップの実装にも適用することがで
きる。
チップ実装が必要な装置、例えばLEDプリントヘッドな
ど、種々の変換素子チップの実装にも適用することがで
きる。
（効果） 本発明ではウエハの表面に位置合わせマークを形成
し、ウエハにＸ線を透過させ、表面の位置合わせマーク
を基準にして裏面にバンプを形成し、その裏面のバンプ
を用いてフリップチップ方式によりダイボンディングを
行なうようにしたので、チップのダイシング精度に依存
せず、ダイボンダーを用いた場合より高精度な実装を行
なうことができる。
し、ウエハにＸ線を透過させ、表面の位置合わせマーク
を基準にして裏面にバンプを形成し、その裏面のバンプ
を用いてフリップチップ方式によりダイボンディングを
行なうようにしたので、チップのダイシング精度に依存
せず、ダイボンダーを用いた場合より高精度な実装を行
なうことができる。
第１図は一実施例において位置合わせマークが形成され
た状態を示す斜視図、第２図及び第３図はそれぞれ位置
合わせマークを示す断面図、第４図（Ａ）は写真製版に
おける位置合わせを示す概略断面図、同図（Ｂ）は透過
Ｘ線信号を示す図、第５図はバンプ形成後チップに切断
された状態を示す断面図、第６図はチップが基板上に位
置合わせされた状態を示す図、第７図はボンディング後
の状態を示す断面図である。第８図はダイボンダーを用
いた実装方法を示す概略図、第９図はバンプ位置がずれ
た場合のフリップチップ方式を示す概略平面図である。 12……ウエハ、14……位置合わせマーク、16……レジス
ト、18……軟Ｘ線、20……チップ、22……バンプ、24…
…ボンディングパッド、26……基板、28……基板のパタ
ーン、
た状態を示す斜視図、第２図及び第３図はそれぞれ位置
合わせマークを示す断面図、第４図（Ａ）は写真製版に
おける位置合わせを示す概略断面図、同図（Ｂ）は透過
Ｘ線信号を示す図、第５図はバンプ形成後チップに切断
された状態を示す断面図、第６図はチップが基板上に位
置合わせされた状態を示す図、第７図はボンディング後
の状態を示す断面図である。第８図はダイボンダーを用
いた実装方法を示す概略図、第９図はバンプ位置がずれ
た場合のフリップチップ方式を示す概略平面図である。 12……ウエハ、14……位置合わせマーク、16……レジス
ト、18……軟Ｘ線、20……チップ、22……バンプ、24…
…ボンディングパッド、26……基板、28……基板のパタ
ーン、
Claims (1)
- 【請求項１】以下の工程（ａ）から（ｄ）を含む変換素
子チップの実装方法。 （ａ）表面に変換素子が形成されたウエハの表面から、
写真製版と異方性エッチングにより表面のパターンを基
準にした位置合わせマークを形成する工程、 （ｂ）前記ウエハの裏面にレジストを形成し、前記ウエ
ハにＸ線を透過させて前記位置合わせマークを用いてマ
スクを位置合わせし、写真製版により前記レジストをパ
ターン化する工程、 （ｃ）前記レジストパターンをマスクとしてバンプを形
成する工程、 （ｄ）前記ウエハをチップに切断した後、そのチップを
前記バンプを用いて基板上にフリップチップ方式でボン
ディングする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117971A JP2767425B2 (ja) | 1988-05-14 | 1988-05-14 | 交換素子チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117971A JP2767425B2 (ja) | 1988-05-14 | 1988-05-14 | 交換素子チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287936A JPH01287936A (ja) | 1989-11-20 |
| JP2767425B2 true JP2767425B2 (ja) | 1998-06-18 |
Family
ID=14724808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63117971A Expired - Fee Related JP2767425B2 (ja) | 1988-05-14 | 1988-05-14 | 交換素子チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767425B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663184B2 (ja) * | 2001-09-26 | 2011-03-30 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5471638B2 (ja) * | 2010-03-12 | 2014-04-16 | 大日本印刷株式会社 | ディスプレイ装置及びディスプレイ装置の製造方法 |
-
1988
- 1988-05-14 JP JP63117971A patent/JP2767425B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01287936A (ja) | 1989-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| TWI364101B (en) | Semiconductor package and a manufacturing method thereof | |
| US6617702B2 (en) | Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate | |
| US6779712B2 (en) | Flow sensor and method for producing the same | |
| US6207477B1 (en) | Semiconductor device having a ball grid array and a fabrication process thereof | |
| US7615408B2 (en) | Method of manufacturing semiconductor device | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004103738A (ja) | 半導体装置及びその製造方法 | |
| JP2767425B2 (ja) | 交換素子チップの実装方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2005353837A (ja) | 半導体装置及びその製造方法 | |
| US6455941B1 (en) | Chip scale package | |
| US7812465B2 (en) | Semiconductor chip having alignment mark and method of manufacturing the same | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| US20070018322A1 (en) | Wafer level package and its manufacturing method | |
| JP2005012065A (ja) | 半導体装置およびその製造方法 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| JP3743216B2 (ja) | 半導体装置及びその製造方法 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JP2735038B2 (ja) | バンプ形成方法 | |
| JP3726115B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |