JP2767425B2 - Replacement element chip mounting method - Google Patents
Replacement element chip mounting methodInfo
- Publication number
- JP2767425B2 JP2767425B2 JP63117971A JP11797188A JP2767425B2 JP 2767425 B2 JP2767425 B2 JP 2767425B2 JP 63117971 A JP63117971 A JP 63117971A JP 11797188 A JP11797188 A JP 11797188A JP 2767425 B2 JP2767425 B2 JP 2767425B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- bump
- resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 (技術分野) 本発明は、ファクシミリの読み取り装置におけるマル
チチップ型密着イメージセンサや、表示素子、発光素
子、印字素子などの変換素子チップを実装する方法に関
するものである。Description: TECHNICAL FIELD The present invention relates to a method for mounting a multi-chip contact image sensor in a facsimile reading apparatus, and a conversion element chip such as a display element, a light emitting element, and a printing element.
(従来技術) マルチチップ型密着イメージセンサなどにおいて受光
素子などの変換素子チップを基板にダイボンディングす
る際、従来はダイボンダーを使用している。(Prior Art) A die bonder is conventionally used when a conversion element chip such as a light receiving element is die-bonded to a substrate in a multi-chip contact image sensor or the like.
第8図に示されるように、ダイボンダーを用いた方法
では、ステージ2に基板4を取りつけ、一方、受光素子
チップ6をコレット8で保持し、チップ6を基板4に対
して位置合せした後、接着剤10によってチップ6を基板
4上にボンディングする。As shown in FIG. 8, in the method using the die bonder, the substrate 4 is mounted on the stage 2, while the light receiving element chip 6 is held by the collet 8 and the chip 6 is aligned with the substrate 4. The chip 6 is bonded onto the substrate 4 with an adhesive 10.
しかしながら、ダイボンダーによるチップ6の位置決
め精度は、ダイボンダーのステージ2やコレット8の加
工精度や搬送精度に依存する。また、ダイボンダーでは
チップ6の外形を基準にしてチップ6を位置決めするた
め、チップ6のダイシング精度によっても影響される。
ダイシング精度は通常±5μm程度である。このため、
ダイボンダーを用いたチップのダイボンディング精度は
±20μm程度が限界とされている。However, the positioning accuracy of the chip 6 by the die bonder depends on the processing accuracy and the transfer accuracy of the stage 2 and the collet 8 of the die bonder. In the die bonder, since the position of the chip 6 is determined based on the outer shape of the chip 6, the influence of the dicing accuracy of the chip 6 is also exerted.
The dicing accuracy is usually about ± 5 μm. For this reason,
The die bonding accuracy of a chip using a die bonder is limited to about ± 20 μm.
半導体集積回路装置チップのボンディング方法とし
て、フリップチップ方式がある。フリップチップ方式は
半田リフロー方式のため、半田量を一定に制御する手段
を取れば、バンプの表面張力によりチップの位置が自己
修正されるため、ダイボンディングの位置合わせ精度が
優れていることが知られている。フリップチップ方式
は、一般にフェイスダウン方式で用いられる。トランジ
スタなどの素子が形成される面とバンプが形成される面
が同一の面であるため、素子に対してバンプを位置決め
することが容易である。As a bonding method for semiconductor integrated circuit device chips, there is a flip chip method. Since the flip chip method is a solder reflow method, if the means for controlling the amount of solder is fixed, the position of the chip is self-corrected by the surface tension of the bumps, so that the positioning accuracy of die bonding is known to be excellent. Have been. The flip chip method is generally used in a face-down method. Since the surface on which an element such as a transistor is formed and the surface on which a bump is formed are the same surface, it is easy to position the bump with respect to the element.
しかしながら、変換素子チップの場合、フリップチッ
プ方式を採用しようとすれば、ダイボンディングのため
のバンプは変換素子が形成される表面にではなく、裏面
側に形成されることになる。そのため、バンプを正確な
位置に形成することが難しい。例えば、第9図に示され
るように、バンプ13が予定の線上の位置から角度θだけ
ずれた線上に形成されたとしても、ボンディング精度は
大きく悪化する。However, in the case of the conversion element chip, if an attempt is made to adopt the flip chip method, bumps for die bonding are formed not on the front surface on which the conversion element is formed but on the back surface side. Therefore, it is difficult to form a bump at an accurate position. For example, as shown in FIG. 9, even if the bump 13 is formed on a line that is shifted from the position on the predetermined line by an angle θ, the bonding accuracy is greatly deteriorated.
(目的) 本発明は受光素子チップなどの変換素子チップをフリ
ップチップ方式を用いて高精度にダイボンディングする
方法を提供することを目的とするものである。(Object) It is an object of the present invention to provide a method for die bonding a conversion element chip such as a light receiving element chip with high accuracy by using a flip chip method.
(構成) 本発明は、以下の工程(a)から(d)を含む。(Configuration) The present invention includes the following steps (a) to (d).
(a)表面に変換素子が形成されたウエハの表面から、
写真製版と異方性エッチングにより表面のパターンを基
準にした位置合わせマークを形成する工程、 (b)前記ウエハの裏面にレジストを形成し、前記ウエ
ハにX線を透過させて前記位置合わせマークを用いてマ
スクを位置合わせし、写真製版により前記レジストをパ
ターン化する工程、 (c)前記レジストパターンをマスクとしてバンプを形
成する工程、 (d)前記ウエハをチップに切断した後、そのチップを
前記バンプを用いて基板上にフリップチップ方式でボン
ディングする工程。(A) From the surface of the wafer having the conversion element formed on the surface,
A step of forming an alignment mark based on the pattern of the surface by photolithography and anisotropic etching; (b) forming a resist on the back surface of the wafer and transmitting the X-ray through the wafer to form the alignment mark; Using a photolithography process to pattern the resist, (c) forming a bump using the resist pattern as a mask, and (d) cutting the wafer into chips. A step of bonding by flip-chip method on a substrate using bumps.
ダイボンディング用の裏面のバンプはチップ表面の位
置合わせマークを基準に位置合わせされ、その位置合わ
せマークはチップ表面の変換素子などのパターンを基準
に位置合わせされているので、裏面のバンプが表面のパ
ターンと正確に位置合わせされる。そのバンプを用いて
フリップチップ方式でダイボンディングすれば、チップ
の位置がバンプの表面張力で自己修正され、高精度なダ
イボンディングが行なわれる。The bumps on the back surface for die bonding are aligned with reference to the alignment marks on the chip surface, and the alignment marks are aligned with reference to patterns such as conversion elements on the chip surface. Exactly aligned with the pattern. If die bonding is performed by flip-chip using the bumps, the position of the chip is self-corrected by the surface tension of the bumps, and highly accurate die bonding is performed.
以下、実施例について具体的に説明する。 Hereinafter, examples will be specifically described.
第1図は表面に受光素子が形成された半導体ウエハ12
の表面から位置合わせマーク14が形成された状態を表わ
している。FIG. 1 shows a semiconductor wafer 12 having light receiving elements formed on its surface.
5 shows a state in which the alignment mark 14 is formed from the surface of FIG.
位置合わせマーク14はウエハ表面の受光素子パターン
を基準にして任意の場所に写真製版と異方性エッチング
によって選択的にエッチングを行なって形成することが
できる。異方性エッチングとしては、例えば、フッ酸と
硝酸の混液を用いたウエットエッチング、又は異方性ド
ライエッチングを用いることができる。The alignment mark 14 can be formed by performing selective etching by photolithography and anisotropic etching at an arbitrary position on the basis of the light receiving element pattern on the wafer surface. As the anisotropic etching, for example, wet etching using a mixed solution of hydrofluoric acid and nitric acid, or anisotropic dry etching can be used.
位置合わせマーク14は、第2図に示されるようにウエ
ハ12の表面に凹部を形成することにより、その位置合わ
せマーク14の内外でウエハ12の厚みを異ならせるように
してもよく、又は第3図に示されるように裏面にまで到
達する穴を開けてもよい。As shown in FIG. 2, the alignment mark 14 may be formed with a concave portion on the surface of the wafer 12 so that the thickness of the wafer 12 is made different between the inside and outside of the alignment mark 14. As shown in the figure, a hole reaching the back surface may be formed.
次に、位置合わせマーク14を基準にしてウエハ12の裏
面に写真製版によりレジストパターンを形成する。この
レジストパターン形成のためのマスクの位置合わせに
は、第4図(A)に示されるようにウエハ12の裏面にレ
ジスト16を形成した後、ウエハ12に軟X線18を透過さ
せ、同図(B)に示されるように軟X線18の透過光強度
によって位置合わせマーク14を検出し、そのマークの位
置を基準にする。軟X線18は図のようにウエハ12の裏面
側から透過させてもよく、表面側から透過させてもよ
い。Next, a resist pattern is formed on the back surface of the wafer 12 by photolithography with reference to the alignment mark. In order to align the mask for forming the resist pattern, a resist 16 is formed on the back surface of the wafer 12 as shown in FIG. As shown in (B), the alignment mark 14 is detected based on the transmitted light intensity of the soft X-ray 18, and the position of the mark is used as a reference. The soft X-rays 18 may be transmitted from the back side of the wafer 12 as shown in the drawing, or may be transmitted from the front side.
このようにウエハ12とマスクを位置合わせした後、レ
ジスト16を露光し、現像してパターン化する。After positioning the wafer 12 and the mask in this manner, the resist 16 is exposed, developed, and patterned.
ウエハ12の裏面でレジスト16の開口により露出した部
分にバンプを形成するが、バンプとウエハ12との密着性
をよくするために、レジスト16を形成する前にウエハ12
の裏面に、例えば,Cr又はNiなどを全面に蒸着法などに
より形成しておいてもよい。A bump is formed on a portion of the back surface of the wafer 12 exposed by the opening of the resist 16, but in order to improve the adhesion between the bump and the wafer 12, the wafer 12 is formed before the resist 16 is formed.
For example, Cr or Ni may be formed on the entire back surface by vapor deposition or the like.
ウエ12の裏面に形成されたレジストパターンをマスク
にして半田バンプを形成する。バンプは従来から行なわ
れているように、メッキ法を用いて、まずCrを形成し、
その上にCuを形成し、さらに半田層を形成する。Solder bumps are formed using the resist pattern formed on the back surface of the wafer 12 as a mask. The bumps are formed by first forming Cr using a plating method, as is conventionally done.
Cu is formed thereon, and a solder layer is further formed.
第5図はこのように半田バンプ22を形成した後、レジ
ストを除去し、ウエハをダイシングして得られた1個の
チップ20を表わしている。24は表面側のボンディングパ
ッドである。FIG. 5 shows one chip 20 obtained by forming the solder bumps 22, removing the resist, and dicing the wafer. 24 is a bonding pad on the front side.
バンプ22を球形に近づけるために、ウエットバックを
行なう。バンプの形状が半径60〜70μm程度の球形状に
なるように制御しておくことが望ましい。Wet back is performed to bring the bump 22 closer to a sphere. It is desirable that the shape of the bump be controlled so as to be spherical with a radius of about 60 to 70 μm.
次に、第6図に示されるように基板26のパターン28に
対してチップ20のバンプ22を位置合わせする。このとき
の位置合わせは高精度でなくてもよい。その後、加熱
し、フラックス30を流すことによりバンプ22をリフロー
させ、第7図に示されるようにバンプ22の表面張力によ
ってチップ20の位置を自己修正させてボンディングさせ
る。矢印はバンプ22の表面張力によってチップ20が移動
したことを表わしている。バンプ22の半径を60〜70μm
程度にしておくと、表面の受光素子パターンに対して±
10μm以内程度の精度でダイボンディングすることがで
きる。Next, as shown in FIG. 6, the bumps 22 of the chip 20 are aligned with the pattern 28 of the substrate 26. The positioning at this time does not need to be highly accurate. Thereafter, the bump 22 is reflowed by heating and flowing the flux 30, and the position of the chip 20 is self-corrected by the surface tension of the bump 22, as shown in FIG. The arrow indicates that the chip 20 has moved due to the surface tension of the bump 22. The radius of the bump 22 is 60 to 70 μm
, The light-receiving element pattern on the surface is ±
Die bonding can be performed with an accuracy of about 10 μm or less.
チップ20のダイボンディング後、チップ表面のボンデ
ィングパッド24と基板26上の配線との間を例えばワイヤ
ボンディング法により接続する。After die bonding of the chip 20, the bonding pad 24 on the chip surface and the wiring on the substrate 26 are connected by, for example, a wire bonding method.
本発明は密着イメージセンサのほか、高精度なマルチ
チップ実装が必要な装置、例えばLEDプリントヘッドな
ど、種々の変換素子チップの実装にも適用することがで
きる。The present invention can be applied not only to a contact image sensor but also to a device that requires high-precision multi-chip mounting, for example, mounting of various conversion element chips such as an LED print head.
(効果) 本発明ではウエハの表面に位置合わせマークを形成
し、ウエハにX線を透過させ、表面の位置合わせマーク
を基準にして裏面にバンプを形成し、その裏面のバンプ
を用いてフリップチップ方式によりダイボンディングを
行なうようにしたので、チップのダイシング精度に依存
せず、ダイボンダーを用いた場合より高精度な実装を行
なうことができる。(Effect) In the present invention, an alignment mark is formed on the front surface of a wafer, X-rays are transmitted through the wafer, bumps are formed on the back surface with reference to the alignment marks on the front surface, and flip chips are formed using the bumps on the back surface. Since the die bonding is performed according to the method, the mounting can be performed with higher accuracy than when a die bonder is used, without depending on the dicing accuracy of the chip.
第1図は一実施例において位置合わせマークが形成され
た状態を示す斜視図、第2図及び第3図はそれぞれ位置
合わせマークを示す断面図、第4図(A)は写真製版に
おける位置合わせを示す概略断面図、同図(B)は透過
X線信号を示す図、第5図はバンプ形成後チップに切断
された状態を示す断面図、第6図はチップが基板上に位
置合わせされた状態を示す図、第7図はボンディング後
の状態を示す断面図である。第8図はダイボンダーを用
いた実装方法を示す概略図、第9図はバンプ位置がずれ
た場合のフリップチップ方式を示す概略平面図である。 12……ウエハ、14……位置合わせマーク、16……レジス
ト、18……軟X線、20……チップ、22……バンプ、24…
…ボンディングパッド、26……基板、28……基板のパタ
ーン、1 is a perspective view showing a state in which alignment marks are formed in one embodiment, FIGS. 2 and 3 are cross-sectional views showing alignment marks, respectively, and FIG. 4 (A) is an alignment in photolithography. FIG. 5B is a diagram showing a transmitted X-ray signal, FIG. 5 is a cross-sectional diagram showing a state in which the chip is cut after bump formation, and FIG. 6 is a diagram in which the chip is aligned on a substrate. FIG. 7 is a sectional view showing a state after bonding. FIG. 8 is a schematic view showing a mounting method using a die bonder, and FIG. 9 is a schematic plan view showing a flip chip method when a bump position is shifted. 12 ... wafer, 14 ... alignment mark, 16 ... resist, 18 ... soft X-ray, 20 ... chip, 22 ... bump, 24 ...
... bonding pads, 26 ... board, 28 ... board pattern,
Claims (1)
子チップの実装方法。 (a)表面に変換素子が形成されたウエハの表面から、
写真製版と異方性エッチングにより表面のパターンを基
準にした位置合わせマークを形成する工程、 (b)前記ウエハの裏面にレジストを形成し、前記ウエ
ハにX線を透過させて前記位置合わせマークを用いてマ
スクを位置合わせし、写真製版により前記レジストをパ
ターン化する工程、 (c)前記レジストパターンをマスクとしてバンプを形
成する工程、 (d)前記ウエハをチップに切断した後、そのチップを
前記バンプを用いて基板上にフリップチップ方式でボン
ディングする工程。1. A method of mounting a conversion element chip including the following steps (a) to (d). (A) From the surface of the wafer having the conversion element formed on the surface,
A step of forming an alignment mark based on the pattern of the surface by photolithography and anisotropic etching; (b) forming a resist on the back surface of the wafer and transmitting the X-ray through the wafer to form the alignment mark; Using a photolithography process to pattern the resist, (c) forming a bump using the resist pattern as a mask, and (d) cutting the wafer into chips. A step of bonding by flip-chip method on a substrate using bumps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63117971A JP2767425B2 (en) | 1988-05-14 | 1988-05-14 | Replacement element chip mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63117971A JP2767425B2 (en) | 1988-05-14 | 1988-05-14 | Replacement element chip mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01287936A JPH01287936A (en) | 1989-11-20 |
JP2767425B2 true JP2767425B2 (en) | 1998-06-18 |
Family
ID=14724808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63117971A Expired - Fee Related JP2767425B2 (en) | 1988-05-14 | 1988-05-14 | Replacement element chip mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2767425B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663184B2 (en) * | 2001-09-26 | 2011-03-30 | パナソニック株式会社 | Manufacturing method of semiconductor device |
JP5471638B2 (en) * | 2010-03-12 | 2014-04-16 | 大日本印刷株式会社 | Display device and display device manufacturing method |
-
1988
- 1988-05-14 JP JP63117971A patent/JP2767425B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01287936A (en) | 1989-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2555811B2 (en) | Flip chip bonding method for semiconductor chips | |
US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
US6617702B2 (en) | Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate | |
JPH1116933A (en) | Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board | |
US6779712B2 (en) | Flow sensor and method for producing the same | |
US7615408B2 (en) | Method of manufacturing semiconductor device | |
JP2004103738A (en) | Semiconductor device and method for manufacturing the same | |
JP2767425B2 (en) | Replacement element chip mounting method | |
JPH0626227B2 (en) | How to attach a semiconductor chip | |
JP2005353837A (en) | Semiconductor device and its manufacturing method | |
US7812465B2 (en) | Semiconductor chip having alignment mark and method of manufacturing the same | |
JP2000040676A (en) | Manufacture of semiconductor device | |
JP2836027B2 (en) | Method of forming solder bumps | |
US20020084535A1 (en) | Chip scale package | |
US20070018322A1 (en) | Wafer level package and its manufacturing method | |
JP2005012065A (en) | Semiconductor device and its manufacturing method | |
JPH01161850A (en) | Manufacture of semiconductor device | |
JP3801300B2 (en) | Manufacturing method of semiconductor device | |
JPH04134854A (en) | Method for wiring between ic chips | |
JP3743216B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2833174B2 (en) | Semiconductor device and mounting method thereof | |
JP2735038B2 (en) | Bump forming method | |
JP3726115B2 (en) | Manufacturing method of semiconductor device | |
JPH1012661A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |