JP2004103738A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2004103738A JP2004103738A JP2002261924A JP2002261924A JP2004103738A JP 2004103738 A JP2004103738 A JP 2004103738A JP 2002261924 A JP2002261924 A JP 2002261924A JP 2002261924 A JP2002261924 A JP 2002261924A JP 2004103738 A JP2004103738 A JP 2004103738A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- wafer
- semiconductor wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものである。本発明は半導体装置及びその製造方法は、例えばチップサイズのCSP(Chip Size Package)技術に適用される。
【0002】
【従来の技術】
近年、各種の電子デバイスにおいては、小型化や高性能化の要求が高まり、それらの要求に伴って電子デバイスに用いられる半導体装置についても、高度の集積回路化や高密度実装化とともに、情報処理速度の高速化が要求されるようになってきている。すなわち、これらの要求に対応して、半導体装置は、実装密度を向上させるためにピン挿入型から表面実装型へ移行しつつある。また、多ピン化への対応のために、DIP(dual inline package)からQFP(quad flat package)やPGA(pin grid array)等の各種パッケージが開発されている。
【0003】
しかし、QFPは、実装基板との接続を行なう接続リードがパッケージの周辺部に集中しており、接続リード自体が細くて変形し易いものであるため、多ピン化が進むに従って実装が困難になりつつある。
また、PGAは、実装基板と接続するための端子が細長く、かなりの数の端子が集中配置されているため、特性上、情報の高速処理を行なうことが難しいという問題があった。さらに、ピン挿入型であるため表面実装ができず、高密度実装において不利である。
【0004】
最近になって、これらのパッケージが有する各種の課題を解決し、情報の高速処理に対応可能な半導体装置を実現するために、半導体素子と配線回路部を形成した基板との間に応力緩衝層を備え、配線回路部が形成された基板の実装基板面側に外部端子となるバンプ電極を備えたBGA(ball grid array)パッケージが開発されている。BGAは例えば米国特許第5148265号明細書に開示されている。
【0005】
この米国特許第5148265号明細書に開示のパッケージは、実装基板と接続する端子がボール状の半田であるので、QFPのように接続リードに変形が生じることはなく、実装面全体に端子が分散配置されていることから端子間のピッチが大きくなり、表面実装を行なうことが容易になる。また、PGAに比べても、外部端子となるバンプ電極の長さが短いため、インダクタンス成分が小さくなり、情報処理速度を速め、情報の高速処理が可能である。
【0006】
一方、近年においては、携帯情報端末機器が普及するのに伴い、半導体装置の小型化や高密度実装化の要求が高まっている。このため、最近では、パッケージサイズがチップとほぼ同じ大きさのCSP(chip scale package)が開発されており、例えば、日経BP社発行(1998年2月)の「日経マイクロデバイス」(pp38〜64)には、種々のタイプのCSPが開示されている。ここに開示されているCSPは、配線層が形成されたポリイミドやセラミック基板上に、個片に切断された半導体素子を接着した後で、配線層と半導体素子とをワイヤボンディングやシングルポイントボンディング、ギャングボンディング、バンプボンディング等の手段によって電気的に接続し、それらの接続部を樹脂封止し、最後に半田バンプ等の外部端子を形成することによって製造されるものである。
【0007】
さらに、日経BP社発行(1998年4月)の「日経マイクロデバイス」(pp164〜167)には、CSPを大量生産するための製造方法についての開示がある。この製造方法は、半導体ウェハ(以下単位ウェハと称す)上にメッキによりバンプを形成し、バンプ以外の部分を樹脂封止し、バンプ部分に外部電極を形成した後で、ウェハを個片に切断して個々の半導体装置を製造している。
【0008】
この他にも、特開2000−260910号公報には、ウェハ単位で一括して加工した後で、最後にウェハを個片化することを特徴とした半導体装置の製造方法について開示されている。この半導体装置の製造方法では、個片の側面が樹脂によって覆われている半導体装置を製造している。
【0009】
図10を用いて従来技術の半導体装置の製造方法について説明する。
(1)一表面上に半導体素子が形成され、さらにその上層に電極パッドを含む金属配線層(図示は省略)が形成されたウェハ2上に、電気メッキ等により、銅からなる配線を形成する。この銅配線はウェハ2上に形成された電極パッドに電気的に接続されている。ウェハ2の銅配線形成面とは反対側の面に紫外線硬化型ダイシングテープ45を貼り付けた後、高速回転させた外周刃(ダイシングソー)によってウェハ2の表面に溝47を形成する。溝47は個々のチップ(半導体装置)の周辺部となる部分に形成される。溝47の形成に用いられるダイシングソーの刃厚は35〜150μm(マイクロメートル)である。溝47の幅はこの刃厚よりも1〜5μmだけ大きく形成され、その深さは例えば10μm以上である。溝47の深さを10μm以上にすることにより、刃の先端の形状にあまり依存せずに、安定した幅で溝47を形成することが可能となる((a)参照)。
【0010】
(2)ウェハ2の表面に対して樹脂49を充填する。この時に充填する樹脂49は溝47にも入り込む。樹脂49に覆われている銅配線の一部が露出するまで、研磨刃によって樹脂の表面を研磨した後、露出した銅配線上に半田ボール等による外部接続端子25を形成する。その後、高速回転するダイシングソーによって、溝47上に形成された樹脂49に溝51を形成する((b)参照)。
【0011】
(3)高速回転するダイシングソーによって、溝51に対応する領域のウェハ2を切断してウェハ2を個々のチップ53に分割する。この切断時に用いるダイシングソーは溝51を形成する時に用いたダイシングソーに比べて刃厚が薄いものを用いて、溝53を溝51よりも細い幅で形成する((c)参照)。
(4)紫外線を照射してダイシングテープ45を硬化させた後、ピックアップニードル37を用いて個片化されたチップ53を押し上げ、取り出す((d)参照)。
【0012】
【発明が解決しようとする課題】
ダイシングソーを用いてウェハからここのチップを切り出す従来の半導体装置の製造方法では、ダイシングを行なった場合、図11に示すように、ウェハ2の裏面側のチッピング(チップ欠け)やクラック(亀裂)が大きくなり、チップの抗折応力の低下を招くという問題があった。また、ウェハレベルのCSPではチップ裏面に刻字され、チップ裏面は実装時に表面側となるため、チッピングは外観上の問題ともなり得る。
【0013】
本発明は、ウェハからチップを切り出す際にチッピングやクラックの発生を防止することができる半導体装置の製造方法及びその製造方法により製造された半導体装置を提供することを目的とするものである。
【0014】
【課題を解決するための手段】
本発明の半導体装置の製造方法は複数の半導体装置が形成された半導体ウェハを個々の半導体装置に分割する分割工程を含む半導体装置の製造方法であって、第1局面は、上記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の角部分に対応して丸みをもつエッチング阻止膜を形成し、エッチング技術により上記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割する。
【0015】
エッチング技術を用いてウェハからチップ(半導体装置)を切り出すので、チッピングやクラックの発生を防止することができる。
さらに、従来のチップの個片化ではダイシング技術で縦横方向に切り出していたためチップの形状は長方形であったが、本発明の半導体装置の製造方法によればチップの個片化をエッチングで行なうことによりチップの形成形状を任意の形に加工することができる。
【0016】
本発明の半導体装置の製造方法の第1局面では、チップの形成領域形状の角部分に対応して丸みをもつエッチング阻止膜をマスクにしてウェハからチップを切り出すことにより、切り出した後のチップの角部分に丸みをもたせることができる。これにより、チップの形状に角を無くし、滑らかな形状にすることによって、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0017】
本発明の半導体装置の製造方法の第2局面は、上記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の少なくとも1辺に対応してバーコード形成用の凹凸形状をもつエッチング阻止膜を形成し、エッチング技術により上記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割する。
【0018】
本発明の半導体装置の製造方法の第2局面では、エッチング技術を用いてウェハからチップを切り出すので、チッピングやクラックの発生を防止することができる。さらに、チップの形成領域形状の少なくとも1辺に対応してバーコード形成用の凹凸形状をもつエッチング阻止膜をマスクにしてウェハからチップを切り出すことにより、切り出した後のチップの少なくとも一側面に凹凸形状からなるバーコードを形成することができる。これにより、チップの切出しと同時に、例えばロット番号や製造年月日、ウェハ位置、1ピンの位置などの製品情報などの情報をバーコードに記録することができ、バーコードによりチップ認識をすることができるようになる。
【0019】
本発明の半導体装置の製造方法の第3局面は、上記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域内にマーキング形成用の開口部をもつエッチング阻止膜を形成し、エッチング技術により上記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割する。
【0020】
本発明の半導体装置の製造方法の第3局面では、エッチング技術を用いてウェハからチップを切り出すので、チッピングやクラックの発生を防止することができる。さらに、チップの形成領域内にマーキング形成用の開口部をもつエッチング阻止膜をマスクにしてウェハからチップを切り出すことにより、切り出した後のチップに1又は複数の凹部からなるマーキングを形成することができる。これにより、チップの切出しと同時に、例えばロット情報や製品情報などの情報をマーキングに記録することができ、マーキングによりチップ認識をすることができるようになる。
【0021】
本発明の半導体装置の第1態様は、半導体基板の一表面に半導体素子が形成され、さらにその上に封止層が形成されている半導体装置であって、半導体装置の形成形状の角部分に丸みが形成されているものである。
【0022】
本発明の半導体装置の第1態様では、チップ(半導体装置)の形成形状の角部分に丸みが形成されているので、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0023】
本発明の半導体装置の第2態様は、半導体基板の一表面に半導体素子が形成され、さらにその上に封止層が形成されている半導体装置であって、半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されているものである。
【0024】
本発明の半導体装置の第2態様では、側面に設けられた凹凸形状からなるバーコードに例えばロット情報や製品情報などの情報を記録することができ、バーコードによりチップ認識をすることができるようになる。
【0025】
本発明の半導体装置の第3態様は、半導体基板の一表面に半導体素子が形成され、さらにその上に封止層が形成されている半導体装置であって、上記封止層が形成されている表面とは反対側の半導体基板の表面に1又は複数の凹部からなるマーキングが形成されているものである。
【0026】
本発明の半導体装置の第3態様では、複数の凹部からなるマーキングに例えばロット情報や製品情報などの情報を記録することができ、マーキングによりチップ認識をすることができるようになる。
【0027】
【発明の実施の形態】
本発明の半導体装置の製造方法の第2局面及び第3局面において、上記エッチング阻止膜は半導体装置の形成領域形状の角部分に対応して丸みをもつことが好ましい。その結果、切り出した後のチップの角部分に丸みをもたせることができ、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0028】
半導体装置の形成領域形状の角部分に対応して丸みをもつエッチング阻止膜を用いる場合、半導体装置ごとの上記エッチング阻止膜の複数の角部分の1つは、他の角部分とは異なる大きさで丸みが形成されていることが好ましい。その結果、切り出した後のチップにおいて、角部分の丸みの大きさから特定の角部分を認識することができるようになり、チップの向き、例えば1ピンの位置を認識することができる。
【0029】
さらに、エッチング技術により上記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去する際にドライエッチング技術を用いることが好ましい。その結果、異方性エッチングが可能なドライエッチング技術を用いることによって、ウェハ上に形成された複数のチップの間隔を、従来のダイシング加工時に比べて大幅に狭くすることができ、1枚のウェハあたりのチップの取れ数を増加させることができる。
【0030】
さらに、上記エッチング阻止膜が形成される側の表面とは反対側の半導体ウェハの表面にテープ材料を貼り付けた後、上記エッチング阻止膜が形成される側の半導体ウェハの表面を研磨し、半導体ウェハを上記テープ材料に貼り付けた状態で、半導体ウェハの研磨後の表面に上記エッチング阻止膜を形成し、半導体ウェハを個々の半導体装置に分割することが好ましい。その結果、研磨後の薄くなった半導体ウェハはテープ材料で支持されるため、搬送しやすくなり、チップの厚みを薄く仕上げることができる。さらに、従来技術で使用していたダイシングテープが不要となるため、製造工程での廃棄物の削減を図ることができる。
【0031】
本発明の半導体装置の第2態様及び第3態様において、チップの形成形状の角部分に丸みが形成されていることが好ましい。その結果、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0032】
さらに、チップの形成形状の角部分に丸みが形成されている場合、複数の上記角部分の1つは、他の角部分とは異なる大きさで丸みが形成されていることが好ましい。その結果、角部分の丸みの大きさから特定の角部分を認識することができるようになり、チップの向き、例えば1ピンの位置を認識することができる。
【0033】
【実施例】
図1は、半導体装置の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置での断面図である。
シリコン基板1上にシリコン酸化膜からなる下地絶縁膜3が形成されている。下地絶縁膜3上にゲート電極や抵抗体などのポリシリコン膜(図示は省略)が形成されている。下地絶縁膜3上に例えばBPSG(boro−phospho silicate glass)膜からなる第1層間絶縁層5が形成されている。図示は省略するが、チップの他の領域では第1層間絶縁層5の下にトランジスタ等の半導体素子が形成されており、第1層間絶縁層5にコンタクトホールが形成されている。
【0034】
第1層間絶縁層5上に例えばAl−Si合金(Si:1w%(質量パーセント))からなる第1金属配線層7が形成されている。図1では第1金属配線層7の電極パッド部のみを示している。
第1層間絶縁層5上及び第1金属配線層7上に例えば下層が0.4μmの膜厚をもつPSG(phospho Silicate Glass)膜9、上層が1.2μmの膜厚をもつSiN(シリコン窒化膜)膜11からなるパッシベーション膜が形成されている。さらにその上に例えば5.3μmの膜厚をもつ感光性ポリイミド層13が形成されている。PSG膜9、SiN膜11及び感光性ポリイミド層13は第2層間絶縁層15を構成する。
【0035】
第2層間絶縁層15には第1金属配線層7の電極パッド部に対応してスルーホール17が形成されている。スルーホール17の感光性ポリイミド層13部分はテーパ形状に形成されている。
第2層間絶縁層15上及びスルーホール17内に、例えばAl−Si合金(Si:1w%)又は銅からなる第2金属配線層19が形成されている。第2金属配線層19の膜厚は例えば3μmであり、一部分は第2電極パッド部を構成する。
【0036】
第2金属配線層19上を含む感光性ポリイミド層13上に、例えば25μmの膜厚をもつ感光性ポリイミド層21が形成されている。感光性ポリイミド層21は封止層を構成する。
【0037】
感光性ポリイミド層21には第2金属配線層19の第2電極パッド部に対応してパッド開口部23が設けられている。パッド開口部23内に例えば半田からなる外部接続端子25が形成されている。外部接続端子25はその先端部分が感光性ポリイミド層21の表面から突出して設けられている。
【0038】
図1(A)に示すように、チップの外形を形成するシリコン基板1及び感光性ポリイミド層21の形成形状は、その角部分27が丸みをもって形成されている。これにより、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0039】
図2から図4は半導体装置の製造方法の一実施例を示す工程断面図である。
(1)ウェハ2上に下地絶縁層3及びトランジスタ等の半導体素子(図示は省略)を形成した後、ウェハ2上に第1層間絶縁層5としてのBPSG膜を形成する。第1層間絶縁層5にコンタクトホール(図示は省略)を形成するとともに、ウェハからチップを分割するための分割領域上の第1層間絶縁層5及び下地絶縁層3を選択的に除去する。ウェハ2上全面に、例えばスパッタ法により、Al−Si合金(Si:1w%)を3μmの膜厚に堆積して第1金属材料層を形成し、写真製版技術及びエッチング技術により、第1金属材料層をパターニングして第1金属配線層7を形成する(図2(a)参照)。
【0040】
(2)例えばCVD(化学的気相成長)法により、ウェハ2上全面に、PSG膜9を0.4μmの膜厚で形成し、さらにその上にSiN膜11を1.2μmの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばポジ型感光性ポリイミド材料層を回転塗布により5.3μmの膜厚に形成する。
【0041】
グラデーションマスクを用いた露光及び現像処理により、第1金属配線層7に対応してポジ型感光性ポリイミド材料層にテーパ形状の開口部を形成し、分割領域に開口部を形成する。その後、320℃のポリイミド硬化処理を行なって感光性ポリイミド層13を形成する。PSG膜9、SiN膜11及び感光性ポリイミド層13は第2層間絶縁層15を構成する(図2(b)参照)。
【0042】
ここで、グラデーションマスクとは、光の透過率の2次元的な分布を有し、この2次元的な分布において透過率が段階的もしくは連続的に変化するものを言う。グラデーションマスクは例えば特開平9−146259号公報に開示されている。グラデーションマスクを用いることにより、感光性ポリイミド層13に、テーパ形状のトリミング用開口部及びパッド開口部を形成することができる。これにより、パッド開口部内に形成される第2金属配線層について十分なカバレッジ(段差被覆性)を得ることができる。感光性ポリイミド層13に替えて例えば感光性ポリベンゾオキサゾール層を用いても、同様にテーパ形状を形成することができる。
【0043】
(3)感光性ポリイミド層13をマスクにして、SiN膜11及びPSG膜9をエッチングし、第1金属配線層7上の、下層側から順にPSG膜9、SiN膜11及び感光性ポリイミド層13からなる第2層間絶縁層15にスルーホール17を形成し、分割領域のPSG膜9、SiN膜11を除去する(図2(c)参照)。
【0044】
(4)第2層間絶縁層15上及びスルーホール17内に第2金属配線層19を形成する。ここで、スルーホール17はテーパ形状に形成されているので、第2金属配線層となる第2金属配線層19について十分なカバレッジを得ることができる(図2(d)参照)。
【0045】
第2金属配線層19の材料は、例えばアルミニウム合金層(Al−Si合金(Si:1w%)、Al−Si−Cu合金(Si:1w%、Cu:0.5w%)やAl−Cu(Cu:1w%)、Al−Cu(Cu:2w%)など)や銅を挙げることができる。
【0046】
第2金属配線層19の材料にAl−Si合金(Si:1w%)を使用する場合、スパッタリング法によってAl−Si合金(Si:1w%)からなるアルミニウム合金層を3μmの厚みに成膜し、さらにその上にTi層/Ni層/Ag層(膜厚:0.1μm/0.4μm/0.1μm)からなるバリア金属層(図示は省略)をスパッタリング法又は蒸着法によって成膜する。レシスト塗布、写真製版法による露光及び現像により配線パターンに対応したレジストパターンを形成する。ウェットエッチングによりバリア金属を選択的に除去し、さらにドライエッチングによりアルミニウム合金層を選択的に除去して配線パターンを形成する。エッチング後、レジストパターンをプラズマアッシャーで除去する。バリア金属層は他の金属材料であってもよく、例えばTi層/Ni層/Au層、Ni層/Pd層/Au層、などを挙げることができる。
【0047】
第2金属配線層19の材料に銅を使用する場合、スパッタリング法により、銅のマイグレーション防止と密着力向上のためのクロムを0.1μmの膜厚で、銅を0.5μmの膜厚で順次成膜する。レシスト塗布、写真製版法による露光及び現像により配線パターンに対応したレジストパターンを形成する。電解メッキ法により、銅配線を3μmの膜厚に成膜し、さらにその上にニッケルを3μm、パラジウムを0.5μm、金を1μmの膜厚で順次成膜する。アッシャーでレジストパターンを除去した後、銅配線が形成されていない部分のクロム及び銅をウェットエッチングで除去し、第2金属配線層19を完成させる。
【0048】
(5)スピンコート法により、例えばネガ型感光性ポリイミド材料12を25μmの膜厚で塗布形成する。パッド開口部形成領域及び分割領域に対応して遮光部をもつレチクルを用いて露光処理を施して(矢印参照)、パッド開口部形成領域及び分割領域を除くネガ型感光性ポリイミド材料12に光照射する(図2(e)参照)。
【0049】
(6)及び現像処理を施して、ネガ型感光性ポリイミド材料12に第2金属配線層19の第2電極パッド部に対応してパッド開口部23を形成し、分割領域のネガ型感光性ポリイミド材料12を除去する。その後、320℃のポリイミド硬化処理を施して感光性ポリイミド層13を形成する(図3(f)参照)。
【0050】
(7)スクリーン印刷法により、パッド開口部23の位置に対応して、クリーム半田を300μmの厚みに成膜した後、赤外線リフロー炉を用いた加熱溶融法により温度260℃で10秒間加熱して外部接続端子25を形成する。その後、スクリーン印刷法で用いたフラックスを専用洗浄液で除去し、水洗、乾燥させる(図3(g)参照)。図3(g)から図4(n)では、上記の工程(1)から工程(6)で形成した絶縁層及び金属配線層の図示は省略し、ウェハ2として一体化して示している。また、感光性ポリイミド層13に分割領域に対応して設けられた溝の図示は省略している。
【0051】
(8)外部接続端子25にテストピンを接触させてウェハテストを行なう。これにより、チップの良品、不良品を選別し、ウェハごとにデータ保存する。外部接続端子25が形成されている側のウェハ2の表面2aにグラインド研磨時の表面保護テープ(テープ材料)31を貼り付ける。ここで、表面保護テープ31は、例えば紫外線を照射することにより硬化して粘着力が無くなるものを使用する(図3(h)参照)。
【0052】
(9)ウェハ2の表面2aとは反対側の裏面2bをグラインド研磨して、ウェハ2の厚みを例えば50〜200μmにする(図3(i)参照)。
【0053】
(10)ウェハ2の裏面2bを研磨した後、表面保護テープ31を剥がさずに残した状態で、裏面2bにチップ識別用のレーザーマーキングを行なう。レーザーマーキングでは(IR)赤外線による透過式の位置合わせ機能を利用し、各チップ形成領域に対応して裏面2bに印字(図示は省略)を設ける。裏面2b上にフォトレジスト(エッチング阻止膜)33をスピンコートにより塗布する(図3(j)参照)。
【0054】
(11)IRアライナを使用してウェハ2の分割領域と位置合わせを行ない、フォトレジスト33を露光及び現像して、図5にも示すように、分割領域に対応してフォトレジスト33に開口部35を形成する(図4(k)参照)。開口部35の幅寸法は例えば1μmである。フォトレジスト33には、上面側から見て、チップ形成領域形状に対応して角部分に丸みが設けられている(図5参照)。
【0055】
(12)表面保護テープ31を残した状態で、例えば、ウェハ2を裏面2bがプラズマ室に向くようにして、陽極結合方式の平行平板型ドライエッチング装置(ICP(Inductive Coupled Plasma)エッチャ)を用いてウェハ2のエッチングを行なう。SF6(六弗化硫黄)とC4F8(パーフルオロシクロブタン)をそれぞれ110cc、100ccの割合で混合した反応ガスを導入口から流入させ、反応室内を2.1Paの圧力に保持し、コイルに600Wの高周波電力を5.5秒間印加して、露出した被加工部のシリコンとプラズマ内に残存するラジカルや反応ガスイオンとの間に物理化学的反応等を起こさせることでウェハ2の被加工部からシリコンを除去する。次に、SF6を止め、C4F8を190cc流し、反応室内を1.6Paの圧力に保持し、コイルに600Wの高周波電力を5秒間印加して、シリコンの除去された溝又はホールの側壁部に反応生成物を付着させる。これらの5.5秒と5.0秒のステップ繰り返し、反応生成物が溝又はホールの側壁部のエッチングマスクとなりながら、異方的にエッチングが進行する。このプラズマエッチング処理では分割領域において表面保護テープ31でエッチングがストップする。これにより、ウェハ2が個々のチップ4に分割される(図4(l)参照)。
【0056】
(13)アッシャーにより、フォトレジスト33の除去を行なう(図4(m)参照)。
(14)ウェハ2の表面2a側に紫外線照射機で紫外線照射し、表面保護テープ31の粘着力をなくす。ピックアップニードル37でチップ4を押し上げ、個片化したチップ4のピックアップを行なう(図4(n)参照)。
【0057】
このように、エッチング技術を用いてウェハ2からチップ4を切り出すので、チッピングやクラックの発生を防止することができる。
さらに、チップ4の形成領域形状の角部分に対応して丸みをもつフォトレジスト33をマスクにしてウェハ2からチップを切り出すことにより、切り出した後のチップ4の角部分に丸みをもたせることができる。これにより、チップ4の搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0058】
さらに、ウェハの表面2aに表面保護テープ31を貼り付けた後、ウェハ2の裏面2bを研磨し、ウェハ2を表面保護テープ31に貼り付けた状態で、ウェハ2の研磨後の裏面2bにフォトレジスト33を形成し、ウェハ2を個々のチップ4に分割しているので、研磨後の薄くなったウェハ2は表面保護テープ31で支持されるため、搬送しやすくなり、チップ4の厚みを薄く仕上げることができる。さらに、従来技術で使用していたダイシングテープが不要となるため、製造工程での廃棄物の削減を図ることができる。
【0059】
図6は、半導体装置の他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
(A)に示すように、チップ4の外形を形成するシリコン基板1及び感光性ポリイミド層21の形成形状は、その角部分27が丸みをもって形成されている。これにより、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
さらに、外部接続端子25が形成された表面とは反対側の面であるシリコン基板1の表面に、凹部からなるドット39が複数形成されており、ドット39によりマーキングが形成されている。
【0060】
図7は、半導体装置の製造方法の他の実施例の一部を示す工程断面図である。この実施例は図6に示したチップを製作するものである。工程(1)から工程(10)までは図2から図4を参照して説明した実施例とほぼ同じなので説明を省略する。ただし、この実施例では工程(10)においてウェハの裏面へのチップ識別用のレーザーマーキングは行なわない。以下、この実施例を工程(11)から説明する。
【0061】
(11)裏面2bにフォトレジスト33を形成したウェハ2について、IRアライナを使用してウェハ2の分割領域と位置合わせを行ない、フォトレジスト33を露光及び現像して、フォトレジスト33に分割領域に対応して開口部35を形成し、マーキング用のドット39(図6参照)に対応して開口部41を形成する(図7(k)参照)。各開口部41の大きさは、例えば写真製版の解像限界の大きさで形成する。また、フォトレジスト33には、上面側から見て、チップ形成領域形状に対応して角部分に丸みが設けられている。
【0062】
(12)表面保護テープ31を残した状態で、図4(l)を参照して説明した工程(12)と同様にしてウェハ2のエッチングを行なう。これにより、開口部35に対応する分離領域のウェハ2が選択的に除去されてウェハ2が個々のチップ4に分割されるとともに、開口部41に対応してウェハ2の裏面2bに凹部からなるドット39が形成される。開口部41の寸法は小さいので、開口部41に対応する領域のウェハ2のエッチングレートは開口部35に対応する領域に比べて遅くなり、ドット39はウェハ2を貫通しない(図7(l)参照)。
【0063】
(13)アッシャーにより、フォトレジスト33の除去を行なう(図7(m)参照)。
(14)ウェハ2の表面2a側に紫外線照射機で紫外線照射し、表面保護テープ31の粘着力をなくす。ピックアップニードル37でチップ4を押し上げ、個片化したチップ4のピックアップを行なう(図7(n)参照)。
【0064】
このように、エッチング技術を用いてウェハ2からチップ4を切り出すので、チッピングやクラックの発生を防止することができる。さらに、チップ4の形成領域内にマーキング形成用の開口部41をもつフォトレジスト33をマスクにしてウェハ2からチップ4を切り出すことにより、チップ4の切出しと同時に、例えばロット情報や製品情報などの情報をドット39からなるマーキングに記録することができ、マーキング用の印字工程をなくすことができる。
【0065】
図8は、半導体装置のさらに他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
(A)に示すように、チップ4の外形を形成するシリコン基板1及び感光性ポリイミド層21の形成形状は、その角部分27が丸みをもって形成されている。これにより、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
さらに、チップ4の一側面に、凹凸形状からなるバーコード43が形成されている。バーコード43には、例えばロット情報や製品情報などの情報が記録されている。
【0066】
このチップを製作するための、半導体装置の製造方法の他の実施例は図2から図4を参照して説明した実施例とほぼ同じである。異なる点は、図4(k)を参照して説明した工程(11)において、フォトレジスト33に、開口部35に加えて、バーコード43に対応する凹凸形状を形成する点である。その後、バーコード43に対応する凹凸形状をもつフォトレジスト33をマスクにしてウェハ2を選択的に除去することにより、ウェハ2からチップ4を切り出すのと同時に、チップ4の一側面に凹凸形状からなるバーコード43を形成することができる。また、図4(j)を参照して説明した工程(10)におけるウェハの裏面へのチップ識別用のレーザーマーキングは行なってもよいし、行なわなくてもよい。
【0067】
図9は、半導体装置のさらに他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
(A)に示すように、チップ4の外形を形成するシリコン基板1及び感光性ポリイミド層21の形成形状は、その角部分27a,27bが丸みをもって形成されている。これにより、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
さらに、外部接続端子25の1つである1ピンの位置に最も近い角部分27aは、他の3つの角部分27bに比べて丸みの大きさが大きく形成されている。これにより、角部分27a,27bの大きさから1ピンの位置を認識することができる。
【0068】
このチップを製作するための、半導体装置の製造方法の他の実施例は図2から図4を参照して説明した実施例とほぼ同じである。異なる点は、図4(k)を参照して説明した工程(11)において、フォトレジスト33に開口部35を形成する際に、角部分27aに対応する領域のフォトレジスト33の角部分が角部分27bに対応する領域のフォトレジスト33の角部分よりも丸みの大きさが大きくなるように、開口部35を形成する点である。その後、角部分の丸みの大きさが異なるフォトレジスト33をマスクにしてウェハ2を選択的に除去することにより、ウェハ2からチップ4を切り出すのと同時に、角部分27aの丸みの大きさが他の3つの角部分27bに比べて大きく形成されたチップ4を形成することができる。また、図4(j)を参照して説明した工程(10)におけるウェハの裏面へのチップ識別用のレーザーマーキングは行なってもよいし、行なわなくてもよい。
【0069】
図1から図9に示した実施例では、第2層間絶縁膜15の最上層及び最終保護膜の最上層に感光性ポリイミド膜13,21を用いているが、本発明はこれに限定されるものではなく、感光性ポリイミド膜に替えて他の材料、例えば熱可塑性樹脂膜を用いてもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【0070】
【発明の効果】
請求項1に記載された半導体装置の製造方法では、分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の角部分に対応して丸みをもつエッチング阻止膜を形成し、エッチング技術によりエッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割するようにしたので、チッピングやクラックの発生を防止することができる。さらに、切り出した後の半導体装置の角部分に丸みをもたせることができるので、半導体装置の搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0071】
請求項2に記載された半導体装置の製造方法では、分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の少なくとも1辺に対応してバーコード形成用の凹凸形状をもつエッチング阻止膜を形成し、エッチング技術によりエッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割するようにしたので、チッピングやクラックの発生を防止することができる。さらに、切り出した後の半導体装置の少なくとも一側面に凹凸形状からなるバーコードを形成することができるので、半導体装置の切出しと同時に、例えばロット番号や製造年月日、ウェハ位置、1ピンの位置などの製品情報などの情報をバーコードに記録することができ、バーコードによりチップ認識をすることができるようになる。
【0072】
請求項3に記載された半導体装置の製造方法では、分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域内にマーキング形成用の開口部をもつエッチング阻止膜を形成し、エッチング技術によりエッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割するようにしたので、チッピングやクラックの発生を防止することができる。さらに、切り出した後の半導体装置に1又は複数の凹部からなるマーキングを形成することができるので、半導体装置の切出しと同時に、例えばロット情報や製品情報などの情報をマーキングに記録することができ、マーキングによりチップ認識をすることができるようになる。
【0073】
請求項4に記載された半導体装置の製造方法では、請求項2及び3に記載された半導体装置の製造方法において、エッチング阻止膜は半導体装置の形成領域形状の角部分に対応して丸みをもつようにしたので、切り出した後の半導体装置の角部分に丸みをもたせることができ、半導体装置の搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0074】
請求項5に記載された半導体装置の製造方法では、請求項1及び4に記載された半導体装置の製造方法において、半導体装置ごとのエッチング阻止膜の複数の角部分の1つは、他の角部分とは異なる大きさで丸みが形成されているようにしたので、切り出した後の半導体装置において、角部分の丸みの大きさから特定の角部分を認識することができるようになり、半導体装置の向き、例えば1ピンの位置を認識することができる。
【0075】
請求項6に記載された半導体装置の製造方法では、エッチング技術によりエッチング阻止膜をマスクにして半導体ウェハを選択的に除去する際にドライエッチング技術を用いるようにしたので、ウェハ上に形成された複数の半導体装置の間隔を、従来のダイシング加工時に比べて大幅に狭くすることができ、1枚のウェハあたりの半導体装置の取れ数を増加させることができる。
【0076】
請求項7に記載された半導体装置の製造方法では、エッチング阻止膜が形成される側の表面とは反対側の半導体ウェハの表面にテープ材料を貼り付けた後、エッチング阻止膜が形成される側の半導体ウェハの表面を研磨し、半導体ウェハをテープ材料に貼り付けた状態で、半導体ウェハの研磨後の表面にエッチング阻止膜を形成し、半導体ウェハを個々の半導体装置に分割するようにしたので、研磨後の薄くなった半導体ウェハはテープ材料で支持されるため、搬送しやすくなり、半導体装置の厚みを薄く仕上げることができる。さらに、従来技術で使用していたダイシングテープが不要となるため、製造工程での廃棄物の削減を図ることができる。
【0077】
請求項8に記載された半導体装置では、半導体装置の形成形状の角部分に丸みが形成されているようにしたので、半導体装置の搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0078】
請求項9に記載された半導体装置では、半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されているようにしたので、側面に設けられた凹凸形状からなるバーコードに例えばロット情報や製品情報などの情報を記録することができ、バーコードによりチップ認識をすることができるようになる。
【0079】
請求項10に記載された半導体装置では、封止層が形成されている表面とは反対側の半導体基板の表面に1又は複数の凹部からなるマーキングが形成されているようにしたので、複数の凹部からなるマーキングに例えばロット情報や製品情報などの情報を記録することができ、マーキングによりチップ認識をすることができるようになる。
【0080】
請求項11に記載された半導体装置では、請求項9又は10に記載された半導体装置において、半導体装置の形成形状の角部分に丸みが形成されているようにしたので、半導体装置の搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【0081】
請求項12に記載された半導体装置では、請求項8又は11に記載された半導体装置において、半導体装置の形成形状の角部分に丸みが形成されている場合、複数の角部分の1つは、他の角部分とは異なる大きさで丸みが形成されているようにしたので、角部分の丸みの大きさから特定の角部分を認識することができるようになり、半導体装置の向き、例えば1ピンの位置を認識することができる。
【図面の簡単な説明】
【図1】半導体装置の一実施例を示す図であり、(A)は平面図、(B)は(A)のA−A位置での断面図である。
【図2】半導体装置の製造方法の一実施例の最初を示す工程断面図である。
【図3】同実施例の続きを示す工程断面図である。
【図4】同実施例の最後を示す工程断面図である。
【図5】同実施例でウェハの分割に用いるフォトレジストを示す平面図である。
【図6】半導体装置の他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
【図7】半導体装置の製造方法の他の実施例の一部を示す工程断面図である。
【図8】半導体装置のさらに他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
【図9】半導体装置のさらに他の実施例を示す図であり、(A)は平面図、(B)は側面図である。
【図10】従来技術の半導体装置の製造方法を示す工程断面図である。
【図11】従来技術の半導体装置の製造方法における不具合を示す図であり、(A)は平面図、(B)は(A)のA−A位置での断面図である。
【符号の説明】
1 シリコン基板
3 下地絶縁層
5 第1層間絶縁層
7 第1金属配線層
9 PSG膜
11 SiN膜
13,21 感光性ポリイミド層
15 第2層間絶縁層
17 スルーホール
19 第2金属配線層
23 パッド開口部
25 外部接続端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same. The present invention is applied to a semiconductor device and a method for manufacturing the same, for example, to a chip size package (CSP) technology.
[0002]
[Prior art]
In recent years, there has been an increasing demand for miniaturization and higher performance of various electronic devices, and with these demands, semiconductor devices used in electronic devices have been required to process information along with advanced integrated circuits and high-density mounting. Higher speeds have been required. That is, in response to these demands, the semiconductor device is shifting from a pin insertion type to a surface mount type in order to increase the mounting density. In addition, various packages such as DIP (dual inline package) to QFP (quad flat package) and PGA (pin grid array) have been developed to cope with the increase in the number of pins.
[0003]
However, in the QFP, connection leads for connection to the mounting board are concentrated on the periphery of the package, and the connection leads themselves are thin and easily deformed. It is getting.
Further, PGA has a problem that it is difficult to perform high-speed information processing due to its characteristics because terminals for connecting to a mounting substrate are elongated and a considerable number of terminals are concentrated. Furthermore, since it is a pin insertion type, surface mounting cannot be performed, which is disadvantageous in high-density mounting.
[0004]
Recently, in order to solve various problems of these packages and to realize a semiconductor device capable of handling high-speed information processing, a stress buffer layer is provided between a semiconductor element and a substrate on which a wiring circuit portion is formed. And a BGA (ball grid array) package having a bump electrode serving as an external terminal on the mounting substrate surface side of the substrate on which the wiring circuit portion is formed. BGA is disclosed, for example, in US Pat. No. 5,148,265.
[0005]
In the package disclosed in the specification of US Pat. No. 5,148,265, since the terminals connected to the mounting substrate are ball-shaped solder, the connection leads are not deformed unlike QFP, and the terminals are dispersed over the entire mounting surface. Since they are arranged, the pitch between the terminals is increased, and it is easy to perform surface mounting. Further, compared to PGA, since the length of the bump electrode serving as an external terminal is short, the inductance component is small, the information processing speed is increased, and high-speed information processing is possible.
[0006]
On the other hand, in recent years, with the spread of portable information terminal devices, demands for miniaturization and high-density mounting of semiconductor devices have been increasing. For this reason, recently, a CSP (chip scale package) having a package size almost the same as that of a chip has been developed. For example, a “Nikkei microdevice” (pp. 38 to 64) issued by Nikkei BP (February 1998). ) Discloses various types of CSPs. The CSP disclosed herein bonds a semiconductor element cut into pieces onto a polyimide or ceramic substrate on which a wiring layer is formed, and then bonds the wiring layer and the semiconductor element by wire bonding or single point bonding. It is manufactured by electrically connecting by means of gang bonding, bump bonding, or the like, sealing those connection portions with resin, and finally forming external terminals such as solder bumps.
[0007]
Further, "Nikkei Micro Devices" (pp. 164 to 167) issued by Nikkei BP (April 1998) discloses a manufacturing method for mass-producing CSP. In this manufacturing method, a bump is formed on a semiconductor wafer (hereinafter, referred to as a unit wafer) by plating, portions other than the bump are sealed with resin, external electrodes are formed on the bump portion, and then the wafer is cut into individual pieces. To manufacture individual semiconductor devices.
[0008]
In addition, Japanese Patent Application Laid-Open No. 2000-260910 discloses a method of manufacturing a semiconductor device, which comprises processing wafers at a time and then dividing the wafer into individual pieces. In this method of manufacturing a semiconductor device, a semiconductor device in which the side surfaces of the individual pieces are covered with a resin is manufactured.
[0009]
A conventional method for manufacturing a semiconductor device will be described with reference to FIG.
(1) A wiring made of copper is formed by electroplating or the like on a
[0010]
(2) The surface of the
[0011]
(3) The
(4) After the
[0012]
[Problems to be solved by the invention]
In a conventional method of manufacturing a semiconductor device in which a chip is cut out of a wafer using a dicing saw, when dicing is performed, as shown in FIG. 11, chipping (chip chipping) and cracks (cracks) on the back surface of the
[0013]
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing occurrence of chipping or cracking when cutting a chip from a wafer, and a semiconductor device manufactured by the method.
[0014]
[Means for Solving the Problems]
The method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device including a dividing step of dividing a semiconductor wafer on which a plurality of semiconductor devices are formed into individual semiconductor devices. On one surface of the semiconductor wafer, an etching stop film having an opening corresponding to the divided region and having a round shape corresponding to the corner of the semiconductor device forming region shape is formed, and the etching stop film is formed by an etching technique. The semiconductor wafer is selectively removed as a mask and divided into individual semiconductor devices.
[0015]
Since chips (semiconductor devices) are cut out of the wafer by using the etching technique, occurrence of chipping and cracks can be prevented.
Furthermore, in the conventional chip singulation, the chip shape was rectangular because it was cut in the vertical and horizontal directions by dicing technology. However, according to the semiconductor device manufacturing method of the present invention, chip singulation is performed by etching. Thus, the chip can be formed into an arbitrary shape.
[0016]
In the first aspect of the method of manufacturing a semiconductor device according to the present invention, the chip is cut out from the wafer by using the etching stopper film having a round shape corresponding to the corner of the shape of the chip forming region as a mask. The corners can be rounded. This makes it possible to prevent chipping and cracks from occurring at the time of transporting the chip, for example, by eliminating corners and making the chip smooth, thereby reducing appearance defects and improving reliability. it can.
[0017]
According to a second aspect of the method of manufacturing a semiconductor device of the present invention, the dividing step has an opening on one surface of the semiconductor wafer corresponding to the divided region and corresponds to at least one side of a semiconductor device forming region shape. Then, an etching stopper film having a concavo-convex shape for forming a bar code is formed, and the semiconductor wafer is selectively removed by an etching technique using the etching stopper film as a mask to divide the semiconductor wafer into individual semiconductor devices.
[0018]
In the second aspect of the method of manufacturing a semiconductor device according to the present invention, since chips are cut out of the wafer by using an etching technique, occurrence of chipping and cracks can be prevented. Further, the chip is cut out from the wafer by using the etching stopper film having the uneven shape for barcode formation as a mask corresponding to at least one side of the chip forming region shape, so that at least one side surface of the cut chip is uneven. A bar code having a shape can be formed. As a result, information such as product information such as a lot number, a manufacturing date, a wafer position, and the position of a pin can be recorded on a barcode at the same time as chip extraction, and chip recognition can be performed using the barcode. Will be able to
[0019]
According to a third aspect of the method of manufacturing a semiconductor device of the present invention, in the dividing step, an opening for marking is formed in one surface of the semiconductor wafer corresponding to the divided region, and the opening is formed in the formation region of the semiconductor device. An etching stopper film having a portion is formed, and the semiconductor wafer is selectively removed by an etching technique using the etching stopper film as a mask to divide the semiconductor wafer into individual semiconductor devices.
[0020]
In the third aspect of the method of manufacturing a semiconductor device according to the present invention, since chips are cut out of the wafer by using an etching technique, occurrence of chipping and cracks can be prevented. Furthermore, by cutting a chip from a wafer using an etching stopper film having an opening for forming a marking in a chip formation region as a mask, it is possible to form a marking comprising one or more concave portions on the chip after cutting. it can. Accordingly, information such as lot information and product information can be recorded on the marking at the same time as the chip is cut out, and the chip can be recognized by the marking.
[0021]
A first aspect of a semiconductor device of the present invention is a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate, and a sealing layer is further formed on the semiconductor element. The roundness is formed.
[0022]
In the first aspect of the semiconductor device of the present invention, since the corners of the formed shape of the chip (semiconductor device) are rounded, occurrence of chipping and cracking at the time of transporting the chip can be prevented. Defects can be reduced and reliability can be improved.
[0023]
A second aspect of the semiconductor device of the present invention is a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate and a sealing layer is further formed on the semiconductor element. Is formed.
[0024]
According to the second aspect of the semiconductor device of the present invention, information such as lot information and product information can be recorded on a bar code having an uneven shape provided on a side surface, and a chip can be recognized by the bar code. become.
[0025]
A third aspect of the semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate and a sealing layer is further formed thereon, wherein the sealing layer is formed. A marking comprising one or a plurality of concave portions is formed on the surface of the semiconductor substrate opposite to the surface.
[0026]
According to the third aspect of the semiconductor device of the present invention, information such as lot information and product information can be recorded on the marking including the plurality of concave portions, and the chip can be recognized by the marking.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
In the second aspect and the third aspect of the method for manufacturing a semiconductor device of the present invention, it is preferable that the etching stopper film has a round shape corresponding to a corner of a shape of a formation region of the semiconductor device. As a result, the corners of the chip after cutting can be rounded, chipping and cracking can be prevented when the chip is conveyed, etc., thereby reducing appearance defects and improving reliability. it can.
[0028]
In the case where an etching stop film having a roundness corresponding to a corner portion of a semiconductor device forming region shape is used, one of the plurality of corner portions of the etching stop film for each semiconductor device has a size different from other corner portions. It is preferable that roundness is formed. As a result, in the chip after cutting out, a specific corner portion can be recognized from the roundness of the corner portion, and the direction of the chip, for example, the position of one pin can be recognized.
[0029]
Further, it is preferable to use a dry etching technique when the semiconductor wafer is selectively removed using the etching stopper film as a mask by the etching technique. As a result, by using a dry etching technique capable of anisotropic etching, the interval between a plurality of chips formed on a wafer can be significantly reduced as compared with the conventional dicing process, and one wafer can be formed. The number of chips per chip can be increased.
[0030]
Further, after a tape material is attached to the surface of the semiconductor wafer opposite to the surface on which the etching stopper is formed, the surface of the semiconductor wafer on which the etching stopper is formed is polished, It is preferable that the etching stopper film is formed on the polished surface of the semiconductor wafer while the wafer is attached to the tape material, and the semiconductor wafer is divided into individual semiconductor devices. As a result, the thinned semiconductor wafer after polishing is supported by the tape material, so that it can be easily transported, and the thickness of the chip can be reduced. Further, since the dicing tape used in the prior art is not required, waste in the manufacturing process can be reduced.
[0031]
In the second and third aspects of the semiconductor device of the present invention, it is preferable that roundness is formed at a corner portion of a chip formation shape. As a result, it is possible to prevent chipping and cracks from occurring at the time of transporting chips, etc., and it is possible to reduce appearance defects and improve reliability.
[0032]
Further, when the corner portion of the chip forming shape is rounded, it is preferable that one of the plurality of corner portions has a roundness different in size from the other corner portions. As a result, a specific corner portion can be recognized from the roundness of the corner portion, and the direction of the chip, for example, the position of one pin can be recognized.
[0033]
【Example】
1A and 1B are diagrams showing one embodiment of a semiconductor device, wherein FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line AA in FIG.
A base insulating film 3 made of a silicon oxide film is formed on a
[0034]
On the first
On the first
[0035]
In the second
A second
[0036]
A
[0037]
The
[0038]
As shown in FIG. 1A, the shape of the
[0039]
2 to 4 are process sectional views showing one embodiment of a method for manufacturing a semiconductor device.
(1) After a base insulating layer 3 and semiconductor elements such as transistors (not shown) are formed on the
[0040]
(2) A PSG film 9 having a thickness of 0.4 μm is formed on the entire surface of the
[0041]
By performing exposure and development processing using a gradation mask, a tapered opening is formed in the positive photosensitive polyimide material layer corresponding to the first
[0042]
Here, the gradation mask has a two-dimensional distribution of light transmittance, and the transmittance changes stepwise or continuously in the two-dimensional distribution. The gradation mask is disclosed in, for example, Japanese Patent Application Laid-Open No. 9-146259. By using the gradation mask, a tapered trimming opening and a pad opening can be formed in the
[0043]
(3) The
[0044]
(4) The second
[0045]
The material of the second
[0046]
When an Al-Si alloy (Si: 1 w%) is used as the material of the second
[0047]
When copper is used as the material of the second
[0048]
(5) For example, a negative photosensitive polyimide material 12 is applied to a thickness of 25 μm by spin coating. Exposure is performed using a reticle having a light shielding portion corresponding to the pad opening forming region and the divided region (see the arrow), and light is irradiated to the negative photosensitive polyimide material 12 excluding the pad opening forming region and the divided region. (See FIG. 2E).
[0049]
(6) and performing a development process to form a
[0050]
(7) A 300 μm thick cream solder film is formed at a position corresponding to the position of the
[0051]
(8) A wafer test is performed by bringing test pins into contact with the
[0052]
(9) The
[0053]
(10) After the
[0054]
(11) Alignment with the divided area of the
[0055]
(12) With the
[0056]
(13) The
(14) The
[0057]
As described above, since the
Furthermore, by cutting out the chip from the
[0058]
Further, after the
[0059]
6A and 6B are diagrams showing another embodiment of the semiconductor device, wherein FIG. 6A is a plan view and FIG. 6B is a side view.
As shown in (A), the shape of the
Further, on the surface of the
[0060]
FIG. 7 is a process sectional view showing a part of another embodiment of the method of manufacturing the semiconductor device. In this embodiment, the chip shown in FIG. 6 is manufactured. Steps (1) to (10) are almost the same as the embodiment described with reference to FIGS. However, in this embodiment, laser marking for chip identification on the back surface of the wafer is not performed in step (10). Hereinafter, this example will be described from step (11).
[0061]
(11) The
[0062]
(12) With the
[0063]
(13) The
(14) The
[0064]
As described above, since the
[0065]
8A and 8B are views showing still another embodiment of the semiconductor device, wherein FIG. 8A is a plan view and FIG. 8B is a side view.
As shown in (A), the shape of the
Further, a
[0066]
Another embodiment of the method of manufacturing the semiconductor device for manufacturing this chip is substantially the same as the embodiment described with reference to FIGS. The difference is that in the step (11) described with reference to FIG. 4 (k), in addition to the
[0067]
9A and 9B are diagrams showing still another embodiment of the semiconductor device, wherein FIG. 9A is a plan view and FIG. 9B is a side view.
As shown in (A), the
Further, the
[0068]
Another embodiment of the method of manufacturing the semiconductor device for manufacturing this chip is substantially the same as the embodiment described with reference to FIGS. The difference is that, in the step (11) described with reference to FIG. 4K, when the
[0069]
In the embodiment shown in FIGS. 1 to 9, the
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and various modifications can be made within the scope of the present invention described in the claims.
[0070]
【The invention's effect】
In the method of manufacturing a semiconductor device according to the first aspect, the dividing step has an opening on one surface of the semiconductor wafer corresponding to the divided region, and corresponds to a corner of the semiconductor device forming region shape. A rounded etching stop film is formed, and the semiconductor wafer is selectively removed using the etching stop film as a mask by an etching technique to divide the semiconductor wafer into individual semiconductor devices, thereby preventing occurrence of chipping and cracks. Can be. Further, since the corners of the semiconductor device after being cut out can be rounded, chipping and cracks can be prevented from occurring at the time of transporting the semiconductor device, etc., thereby reducing appearance defects and improving reliability. be able to.
[0071]
In the method of manufacturing a semiconductor device according to the present invention, the dividing step has an opening on one surface of the semiconductor wafer corresponding to the divided region and corresponds to at least one side of the semiconductor device forming region shape. To form an etching stopper film having a concavo-convex shape for forming a bar code, and selectively remove the semiconductor wafer using the etching stopper film as a mask by an etching technique to divide the semiconductor wafer into individual semiconductor devices. Cracks can be prevented from occurring. Further, since a bar code having an uneven shape can be formed on at least one side surface of the semiconductor device after cutting, for example, a lot number, a manufacturing date, a wafer position, and a position of 1 pin can be simultaneously formed with the cutting of the semiconductor device. Such as product information can be recorded in a barcode, and chip recognition can be performed using the barcode.
[0072]
In the method of manufacturing a semiconductor device according to claim 3, the dividing step has an opening corresponding to the divided region on one surface of the semiconductor wafer, and an opening for forming a marking in the formation region of the semiconductor device. Is formed, and the semiconductor wafer is selectively removed by the etching technique using the etching stopper film as a mask to divide the semiconductor wafer into individual semiconductor devices, thereby preventing the occurrence of chipping and cracks. it can. Furthermore, since a marking made of one or more concave portions can be formed on the semiconductor device after the cutting, information such as lot information or product information can be recorded on the marking at the same time as the cutting of the semiconductor device, The marking enables chip recognition.
[0073]
In the method of manufacturing a semiconductor device according to the fourth aspect, in the method of manufacturing a semiconductor device according to the second and third aspects, the etching stopper film has a round shape corresponding to a corner portion of a formation region shape of the semiconductor device. As a result, the corners of the semiconductor device after cutting can be rounded, chipping and cracking can be prevented when the semiconductor device is transported, etc., reducing appearance defects and improving reliability. Can be achieved.
[0074]
In the method of manufacturing a semiconductor device according to a fifth aspect, in the method of manufacturing a semiconductor device according to the first and fourth aspects, one of the plurality of corner portions of the etching stopper film for each semiconductor device may have another corner portion. Since the roundness is formed with a size different from that of the portion, the specific corner portion can be recognized from the rounded size of the corner portion in the semiconductor device after cutting out, and the semiconductor device , For example, the position of one pin.
[0075]
In the method of manufacturing a semiconductor device according to the sixth aspect, since the dry etching technique is used when the semiconductor wafer is selectively removed by using the etching stopper film as a mask by the etching technique, the semiconductor device is formed on the wafer. The interval between a plurality of semiconductor devices can be significantly narrowed as compared with the conventional dicing process, and the number of semiconductor devices per wafer can be increased.
[0076]
In the method of manufacturing a semiconductor device according to the seventh aspect, a tape material is attached to a surface of a semiconductor wafer opposite to a surface on which an etching stopper is formed, and then the etching stopper is formed. Since the surface of the semiconductor wafer was polished and the semiconductor wafer was attached to a tape material, an etching stopper film was formed on the polished surface of the semiconductor wafer, and the semiconductor wafer was divided into individual semiconductor devices. Since the thinned semiconductor wafer after polishing is supported by the tape material, it can be easily transported, and the thickness of the semiconductor device can be reduced. Further, since the dicing tape used in the prior art is not required, waste in the manufacturing process can be reduced.
[0077]
In the semiconductor device according to the eighth aspect, since roundness is formed at a corner portion of the formed shape of the semiconductor device, it is possible to prevent occurrence of chipping and cracking at the time of transporting the semiconductor device and the like, External appearance defects can be reduced and reliability can be improved.
[0078]
In the semiconductor device according to the ninth aspect, since the bar code having the uneven shape is formed on at least one side surface of the semiconductor device, the bar code having the uneven shape provided on the side surface has, for example, lot information or the like. Information such as product information can be recorded, and chip recognition can be performed using a barcode.
[0079]
In the semiconductor device according to the tenth aspect, since a marking including one or a plurality of recesses is formed on the surface of the semiconductor substrate opposite to the surface on which the sealing layer is formed, a plurality of the plurality of recesses are formed. For example, information such as lot information and product information can be recorded on the marking formed by the concave portion, and the chip can be recognized by the marking.
[0080]
In the semiconductor device according to the eleventh aspect, in the semiconductor device according to the ninth or tenth aspect, the corners of the formed shape of the semiconductor device are rounded, so that the semiconductor device can be transported. Can prevent occurrence of chipping and cracks, and can reduce appearance defects and improve reliability.
[0081]
In the semiconductor device according to the twelfth aspect, in the semiconductor device according to the eighth or eleventh aspect, when a corner portion of a formed shape of the semiconductor device is rounded, one of the plurality of corner portions includes: Since the roundness is formed in a different size from the other corners, a specific corner can be recognized from the roundness of the corner, and the direction of the semiconductor device, for example, 1 The position of the pin can be recognized.
[Brief description of the drawings]
FIGS. 1A and 1B are views showing one embodiment of a semiconductor device, wherein FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along a line AA in FIG.
FIG. 2 is a process sectional view illustrating the beginning of the embodiment of the method of manufacturing the semiconductor device;
FIG. 3 is a process sectional view showing a continuation of the example.
FIG. 4 is a process sectional view showing the end of the example.
FIG. 5 is a plan view showing a photoresist used for dividing the wafer in the embodiment.
6A and 6B are diagrams showing another embodiment of the semiconductor device, wherein FIG. 6A is a plan view and FIG. 6B is a side view.
FIG. 7 is a process sectional view showing a part of another embodiment of the method of manufacturing the semiconductor device;
8A and 8B are diagrams showing still another embodiment of the semiconductor device, wherein FIG. 8A is a plan view and FIG. 8B is a side view.
9A and 9B are diagrams showing still another embodiment of the semiconductor device, wherein FIG. 9A is a plan view and FIG. 9B is a side view.
FIG. 10 is a process sectional view illustrating the method for manufacturing the semiconductor device of the related art.
11A and 11B are diagrams showing a defect in a method of manufacturing a semiconductor device according to the related art, where FIG. 11A is a plan view and FIG. 11B is a cross-sectional view taken along a line AA in FIG.
[Explanation of symbols]
1 Silicon substrate
3 Base insulating layer
5 First interlayer insulating layer
7 First metal wiring layer
9 PSG film
11 SiN film
13,21 Photosensitive polyimide layer
15 Second interlayer insulating layer
17 Through hole
19 Second metal wiring layer
23 Pad opening
25 External connection terminal
Claims (12)
前記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の角部分に対応して丸みをもつエッチング阻止膜を形成し、エッチング技術により前記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割することを特徴とする半導体装置の製造方法。In a semiconductor device manufacturing method including a dividing step of dividing a semiconductor wafer on which a plurality of semiconductor devices are formed into individual semiconductor devices,
The dividing step includes, on one surface of the semiconductor wafer, forming an etching stopper film having an opening corresponding to the divided region and having a rounded shape corresponding to a corner of the shape of the semiconductor device forming region. A method of manufacturing a semiconductor device, comprising selectively removing a semiconductor wafer using the etching stopper film as a mask and dividing the semiconductor wafer into individual semiconductor devices.
前記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域形状の少なくとも1辺に対応してバーコード形成用の凹凸形状をもつエッチング阻止膜を形成し、エッチング技術により前記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割することを特徴とする半導体装置の製造方法。In a semiconductor device manufacturing method including a dividing step of dividing a semiconductor wafer on which a plurality of semiconductor devices are formed into individual semiconductor devices,
The dividing step includes, on one surface of the semiconductor wafer, an etching stopper film having an opening corresponding to the divided region and having a barcode forming uneven shape corresponding to at least one side of the semiconductor device forming region shape. Forming a semiconductor wafer by using an etching stopper film as a mask by an etching technique, and selectively removing the semiconductor wafer to divide the semiconductor wafer into individual semiconductor devices.
前記分割工程は、半導体ウェハの一表面に、分割領域に対応して開口部をもち、かつ半導体装置の形成領域内にマーキング形成用の開口部をもつエッチング阻止膜を形成し、エッチング技術により前記エッチング阻止膜をマスクにして半導体ウェハを選択的に除去して個々の半導体装置に分割することを特徴とする半導体装置の製造方法。In a semiconductor device manufacturing method including a dividing step of dividing a semiconductor wafer on which a plurality of semiconductor devices are formed into individual semiconductor devices,
The dividing step includes, on one surface of a semiconductor wafer, an etching stop film having an opening corresponding to the divided region, and having an opening for forming a marking in a formation region of the semiconductor device, and forming the etching stop film by an etching technique. A method for manufacturing a semiconductor device, wherein a semiconductor wafer is selectively removed by using an etching stopper film as a mask and divided into individual semiconductor devices.
半導体装置の形成形状の角部分に丸みが形成されていることを特徴とする半導体装置。In a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate and a sealing layer is further formed thereon,
A semiconductor device in which roundness is formed at a corner portion of a formed shape of the semiconductor device.
半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されていることを特徴とする半導体装置。In a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate and a sealing layer is further formed thereon,
A semiconductor device, wherein a bar code having an uneven shape is formed on at least one side surface of the semiconductor device.
前記封止層が形成されている表面とは反対側の半導体基板の表面に1又は複数の凹部からなるマーキングが形成されていることを特徴とする半導体装置。In a semiconductor device in which a semiconductor element is formed on one surface of a semiconductor substrate and a sealing layer is further formed thereon,
A semiconductor device, wherein a marking comprising one or a plurality of recesses is formed on a surface of a semiconductor substrate opposite to a surface on which the sealing layer is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002261924A JP3904496B2 (en) | 2002-09-06 | 2002-09-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002261924A JP3904496B2 (en) | 2002-09-06 | 2002-09-06 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103738A true JP2004103738A (en) | 2004-04-02 |
JP3904496B2 JP3904496B2 (en) | 2007-04-11 |
Family
ID=32262154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002261924A Expired - Fee Related JP3904496B2 (en) | 2002-09-06 | 2002-09-06 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3904496B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196701A (en) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2008217384A (en) * | 2007-03-05 | 2008-09-18 | Hitachi Ltd | Circuit chip, manufacturing method thereof, and rfid circuit device on which the circuit chip is mounted |
JP2012004210A (en) * | 2010-06-15 | 2012-01-05 | Renesas Electronics Corp | Semiconductor integrated circuit device and method of manufacturing the same |
JP2012146840A (en) * | 2011-01-13 | 2012-08-02 | Seiko Epson Corp | Silicon device, and method of manufacturing silicon device |
CN104637877A (en) * | 2013-11-13 | 2015-05-20 | 株式会社东芝 | Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device |
KR20150060664A (en) * | 2012-09-27 | 2015-06-03 | 로무 가부시키가이샤 | Chip diode and method for manufacturing same |
JP2015119170A (en) * | 2013-11-13 | 2015-06-25 | 株式会社東芝 | Manufacturing method of semiconductor chip, semiconductor chip and semiconductor device |
JP2015228454A (en) * | 2014-06-02 | 2015-12-17 | 株式会社東芝 | Semiconductor device |
JP2016111086A (en) * | 2014-12-03 | 2016-06-20 | 株式会社デンソー | Semiconductor device |
JP2017063122A (en) * | 2015-09-25 | 2017-03-30 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
JP2017069473A (en) * | 2015-10-01 | 2017-04-06 | パナソニックIpマネジメント株式会社 | Element chip manufacturing method and element chip |
JP2017069472A (en) * | 2015-10-01 | 2017-04-06 | パナソニックIpマネジメント株式会社 | Element chip manufacturing method and method of manufacturing electronic component packaging structure |
JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
JP2019071501A (en) * | 2019-02-20 | 2019-05-09 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
WO2024204619A1 (en) * | 2023-03-31 | 2024-10-03 | 株式会社レゾナック | Method for manufacturing semiconductor device |
WO2024204615A1 (en) * | 2023-03-31 | 2024-10-03 | 株式会社レゾナック | Method for manufacturing semiconductor device |
-
2002
- 2002-09-06 JP JP2002261924A patent/JP3904496B2/en not_active Expired - Fee Related
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196701A (en) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2008217384A (en) * | 2007-03-05 | 2008-09-18 | Hitachi Ltd | Circuit chip, manufacturing method thereof, and rfid circuit device on which the circuit chip is mounted |
JP2012004210A (en) * | 2010-06-15 | 2012-01-05 | Renesas Electronics Corp | Semiconductor integrated circuit device and method of manufacturing the same |
JP2012146840A (en) * | 2011-01-13 | 2012-08-02 | Seiko Epson Corp | Silicon device, and method of manufacturing silicon device |
US8623703B2 (en) | 2011-01-13 | 2014-01-07 | Seiko Epson Corporation | Silicon device and silicon device manufacturing method |
JPWO2014050422A1 (en) * | 2012-09-27 | 2016-08-22 | ローム株式会社 | Chip diode and manufacturing method thereof |
US10903373B2 (en) | 2012-09-27 | 2021-01-26 | Rohm Co., Ltd. | Chip diode and method for manufacturing same |
KR102011174B1 (en) * | 2012-09-27 | 2019-08-14 | 로무 가부시키가이샤 | Chip diode and method for manufacturing same |
KR20150060664A (en) * | 2012-09-27 | 2015-06-03 | 로무 가부시키가이샤 | Chip diode and method for manufacturing same |
KR101695066B1 (en) | 2013-11-13 | 2017-01-10 | 가부시끼가이샤 도시바 | Method for manufacturing semiconductor chip |
KR20150055567A (en) * | 2013-11-13 | 2015-05-21 | 가부시끼가이샤 도시바 | Method for manufacturing semiconductor chip, semiconductor chip and semiconductor device |
JP2015119170A (en) * | 2013-11-13 | 2015-06-25 | 株式会社東芝 | Manufacturing method of semiconductor chip, semiconductor chip and semiconductor device |
CN104637877A (en) * | 2013-11-13 | 2015-05-20 | 株式会社东芝 | Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device |
US10410976B2 (en) | 2013-11-13 | 2019-09-10 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device |
JP2017118145A (en) * | 2013-11-13 | 2017-06-29 | 株式会社東芝 | Semiconductor chip and semiconductor device |
JP2015228454A (en) * | 2014-06-02 | 2015-12-17 | 株式会社東芝 | Semiconductor device |
JP2016111086A (en) * | 2014-12-03 | 2016-06-20 | 株式会社デンソー | Semiconductor device |
JP2017063122A (en) * | 2015-09-25 | 2017-03-30 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
JP2017069473A (en) * | 2015-10-01 | 2017-04-06 | パナソニックIpマネジメント株式会社 | Element chip manufacturing method and element chip |
CN106560915A (en) * | 2015-10-01 | 2017-04-12 | 松下知识产权经营株式会社 | Method Of Manufacturing Element Chip And Method Of Manufacturing Electronic Component-mounted Structure |
JP2017069472A (en) * | 2015-10-01 | 2017-04-06 | パナソニックIpマネジメント株式会社 | Element chip manufacturing method and method of manufacturing electronic component packaging structure |
CN106560915B (en) * | 2015-10-01 | 2021-10-01 | 松下知识产权经营株式会社 | Method for manufacturing element chip and method for manufacturing electronic component mounting structure |
JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
JP2019071501A (en) * | 2019-02-20 | 2019-05-09 | パナソニックIpマネジメント株式会社 | Method of manufacturing element chip |
WO2024204619A1 (en) * | 2023-03-31 | 2024-10-03 | 株式会社レゾナック | Method for manufacturing semiconductor device |
WO2024204615A1 (en) * | 2023-03-31 | 2024-10-03 | 株式会社レゾナック | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3904496B2 (en) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100455404B1 (en) | A semiconductor device and method for manufacturing the same | |
US7119001B2 (en) | Semiconductor chip packages and methods for fabricating the same | |
JP3516592B2 (en) | Semiconductor device and manufacturing method thereof | |
US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
US6674162B2 (en) | Semiconductor device and manufacturing method thereof | |
US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
USRE48420E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
JP3904496B2 (en) | Manufacturing method of semiconductor device | |
US20060019467A1 (en) | Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby | |
US6583039B2 (en) | Method of forming a bump on a copper pad | |
US20060006544A1 (en) | Method of forming a micro solder ball for use in C4 bonding process | |
US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
JP2000228420A (en) | Semiconductor device and manufacture thereof | |
US12087654B2 (en) | Sensing die encapsulated by an encapsulant with a roughness surface having a hollow region | |
JP3459234B2 (en) | Semiconductor device and manufacturing method thereof | |
US11908885B2 (en) | Semiconductor device structure with magnetic element | |
US8294266B2 (en) | Conductor bump method and apparatus | |
JPH11354560A (en) | Manufacture of semiconductor device | |
JP3970211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2024001301A (en) | Structure and method for semiconductor packaging | |
JP4334397B2 (en) | Semiconductor device and manufacturing method thereof | |
US6566762B1 (en) | Front side coating for bump devices | |
US6919264B2 (en) | Method for the solder-stop structuring of elevations on wafers | |
JP2004134708A (en) | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |