DE102013216633B4 - Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen - Google Patents

Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen Download PDF

Info

Publication number
DE102013216633B4
DE102013216633B4 DE102013216633.8A DE102013216633A DE102013216633B4 DE 102013216633 B4 DE102013216633 B4 DE 102013216633B4 DE 102013216633 A DE102013216633 A DE 102013216633A DE 102013216633 B4 DE102013216633 B4 DE 102013216633B4
Authority
DE
Germany
Prior art keywords
substrate
sintered
semiconductor chip
dried
sinter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013216633.8A
Other languages
English (en)
Other versions
DE102013216633A1 (de
Inventor
Lars Böwer
Nicolas Heuck
Niels Oeschler
Roland Speckels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013216633A1 publication Critical patent/DE102013216633A1/de
Application granted granted Critical
Publication of DE102013216633B4 publication Critical patent/DE102013216633B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

Verfahren zum Herstellen einer gesinterten Verbindung, das Folgendes umfasst:Pressen eines Halbleiter-Chips (100) gegen ein Substrat (102), während sich ein getrocknetes Sintermaterial (108) zwischen dem Substrat (102) und dem Halbleiter-Chip (100) befindet, wobei das getrocknete Sintermaterial (108) Sinterteilchen (200) und ein Lösemittel umfasst;Erwärmen des Substrats (102) auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials (108), während der Halbleiter-Chip (100) gegen das Substrat (102) gedrückt wird, um lokale Sinterverbindungen (204) zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen (204) gemeinsam eine stabile Verbindung (114) erzeugen, die den Halbleiter-Chip (100) vor dem Sintern an dem Substrat (102) befestigt; undAusbilden einer gesinterten Verbindung (118) zwischen dem Halbleiter-Chip (100) und dem Substrat (102) aus dem getrockneten Sintermaterial (108), nachdem die stabile Verbindung (114) gebildet wurde,wobei die Sinterteilchen (200) Kupfer umfassen und sowohl die lokalen Sinterverbindungen (204) als auch die gesinterte Verbindung (118) in einer inerten Atmosphäre gegebenenfalls unter Beteiligung geringer Mengen Sauerstoff ausgebildet werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft das Sintern und insbesondere das Ausbilden gesinterter Verbindungen von hoher Integrität.
  • HINTERGRUND
  • Sintern ist ein Festkörperprozess, der verdichtete mechanische Verbindungen zwischen Pulverteilchen bei Erhitzen in feste metallurgische Verbindungen zwischen den Teilchen umwandelt. Sintern ist eine weit verbreitete Technik zum Herstellen einer Verbindung zwischen Chip und Substrat, die eine verlängerte Lebensdauer und eine höhere Leistungsdichte von Leistungsmodulen ermöglicht. Die durch Sintern gebildete Chip-Substrat-Verbindung basiert auf Metall-Interdiffusion bei einer vergrößerten Oberfläche von Teilchen mit Größen im Mikro- oder Nanometerbereich. Diese Metallteilchen werden in der Regel bei hohen Temperaturen und optional unter hohem Druck komprimiert. Übliche Sinterpasten, die zum Verbinden von Chips und Substraten verwendet werden, bestehen aus Silberteilchen, die mit organischen Komplexen beschichtet werden, sowie organischen Bestandteilen, wie zum Beispiel Lösungsmitteln, um die Silberteilchen zusammenzuhalten.
  • Bei einer herkömmlichen Sinter-Chipbefestigungstechnik werden die Chips mittels einer Silber-Nasspastenbeschichtung fest auf einem Substrat angeordnet. Die von den organischen Komponenten der Silber-Nasspaste erzeugte Adhäsion ist ausreichend, um die Chips auf dem Substrat zu halten. Jedoch entstehen während des anschließenden Sinterprozesses Trocknungskanäle infolge der Verdunstung organischer Verbindungen. Diese Kanäle beeinträchtigen in hohem Maße die thermischen und elektrischen Eigenschaften der gesinterten Silberschicht. Folglich können die Zuverlässigkeitsanforderungen, insbesondere hinsichtlich der Grenznutzungsdauer des Moduls, nicht erfüllt werden.
  • Die Silberpaste kann bereits größtenteils von dem Lösungsmittel befreit werden, bevor die Chips auf dem Substrat angebracht werden, indem man die Silberpaste bei einer erhöhten Temperatur trocknet. Allerdings hat das Entfernen eines Großteils des Lösungsmittels der Sinterpaste vor dem Anordnen der Chips auf dem Substrat zur Folge, dass die Position der Chips auf dem Substrat nur noch schwierig zu halten ist, da das Sintermaterial nach dem Trocknen schlechte Adhäsionseigenschaften besitzt. Die Chips müssen nach dem Anordnen und während des Transports des Substrats zur Sinteranlage in der angedachten Position auf dem Substrat verweilen, was sich bei der Verwendung getrockneter Sinterpasten als problematisch erweist.
  • Die Publikation US 2012 / 0 037 688 A1 offenbart ein Verfahren zur Herstellung einer Verbindung zwischen zwei Halbleiterkomponenten. Eine Sinterschicht aus Silberpartikeln wird zwischen den Halbleiterkomponenten aufgebracht und getrocknet. Die Halbleiterkomponenten werden gegeneinander gedrückt und die Struktur wird anschließend gesintert. Weitere Verfahren zur Verbindung zweier elektronischen Komponenten sind aus den Druckschriften US 2009 / 0 294 963 A1 und US 4 856 185 A bekannt.
  • ZUSAMMENFASSUNG
  • Gemäß den im vorliegenden Text beschriebenen Ausführungsformen wird eine stabile Positionierung von Chips auf einem Substrat mittels eines getrockneten Sintermaterials in einer solchen Weise bereitgestellt, dass das Substrat in eine Sinteranlage verbracht werden kann, ohne dass die Chips ihre angedachte Position verlassen.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer gesinterten Verbindung umfasst das Verfahren Folgendes: Pressen eines Halbleiter-Chips gegen ein Substrat, während sich ein getrocknetes Sintermaterial zwischen dem Substrat und dem Halbleiter-Chip befindet, wobei das getrocknete Sintermaterial Sinterteilchen und ein Lösungsmittel aufweist; Erwärmen des Substrats auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials, während der Halbleiter-Chip gegen das Substrat gedrückt wird, um lokale Sinterverbindungen zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen gemeinsam eine stabile Verbindung bilden, die den Halbleiter-Chip vor dem Sintern an dem Substrat befestigt; und Ausbilden einer gesinterten Verbindung aus dem getrockneten Sintermaterial zwischen dem Halbleiter-Chip und dem Substrat, nachdem die stabile Verbindung gebildet wurde. Die Sinterteilchen umfassen Kupfer und sowohl die lokalen Sinterverbindungen als auch die gesinterte Verbindung werden in einer inerten Atmosphäre gegebenenfalls unter Beteiligung geringer Mengen Sauerstoff ausgebildet.
  • Gemäß einer Ausführungsform einer vorgesinterten Struktur umfasst die vorgesinterte Struktur ein Substrat, einen Halbleiter-Chip, der auf dem Substrat angeordnet ist, und ein getrocknetes Sintermaterial, das zwischen dem Substrat und dem Halbleiter-Chip angeordnet ist. Das getrocknete Sintermaterial umfasst Sinterteilchen und ein Lösungsmittel. Das getrocknete Sintermaterial hat eine Porosität von mehr als 20 %. Die vorgesinterte Struktur umfasst des Weiteren lokale Sinterverbindungen zwischen benachbarten Sinterteilchen, die zusammen den Halbleiter-Chip an dem Substrat befestigen, ohne eine vollständig gesinterte Verbindung zwischen dem Halbleiter-Chip und dem Substrat herzustellen.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer vorgesinterten Verbindung umfasst das Verfahren Folgendes: Ausbilden eines Sintermaterials auf einem Substrat oder einem auf dem Substrat anzubringenden Halbleiter-Chip, wobei das Sintermaterial Sinterteilchen und ein Lösungsmittel umfasst; Trocknen des Sintermaterials oberhalb einer Verdampfungstemperatur des Lösungsmittels, um ein getrocknetes Sintermaterial mit einem reduzierten Lösungsmittelgehalt zu bilden; Pressen des Halbleiter-Chips gegen das Substrat, wobei sich das getrocknete Sintermaterial zwischen dem Substrat und dem Halbleiter-Chip befindet; und Erwärmen des Substrats auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials, während der Halbleiter-Chip gegen das Substrat gedrückt wird, um lokale Sinterverbindungen zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen gemeinsam eine stabile Verbindung bilden, die den Halbleiter-Chip vor dem Sintern an dem Substrat befestigt. Die Sinterteilchen umfassen Kupfer und die lokalen Sinterverbindungen werden in einer inerten Atmosphäre ausgebildet.
  • Gemäß einer weiteren Ausführungsform eines Verfahrens zum Herstellen einer gesinterten Verbindung umfasst das Verfahren Folgendes: Ausbilden eines Sintermaterials auf einem Substrat oder einem auf dem Substrat anzubringenden Halbleiter-Chip, wobei das Sintermaterial Sinterteilchen und ein Lösungsmittel umfasst; Trocknen des Sintermaterials oberhalb einer Verdampfungstemperatur des Lösungsmittels, um ein getrocknetes Sintermaterial mit einem reduzierten Lösungsmittelgehalt zu bilden; Pressen des Halbleiter-Chips gegen das Substrat, wobei sich das getrocknete Sintermaterial zwischen dem Substrat und dem Halbleiter-Chip befindet; Erwärmen des Substrats auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials, während der Halbleiter-Chip gegen das Substrat gedrückt wird, um lokale Sinterverbindungen zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen gemeinsam eine stabile Verbindung bilden, die den Halbleiter-Chip vor dem Sintern an dem Substrat befestigt; und Ausbilden einer gesinterten Verbindung zwischen dem Halbleiter-Chip und dem Substrat aus dem getrockneten Sintermaterial, nachdem die stabile Verbindung gebildet wurde. Die Sinterteilchen umfassen Kupfer und sowohl die lokalen Sinterverbindungen als auch die gesinterte Verbindung werden in einer inerten Atmosphäre gegebenenfalls unter Beteiligung geringer Mengen Sauerstoff ausgebildet.
  • Dem Fachmann fallen beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen weitere Merkmale und Vorteile ein.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu. Stattdessen wurde der Schwerpunkt auf eine Veranschaulichung der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. In den Zeichnungen ist Folgendes dargestellt:
    • 1 veranschaulicht eine perspektivische Ansicht eines auf einem Substrat montierten Chips während eines Vorsinterprozesses gemäß einer Ausführungsform.
    • 2 veranschaulicht eine perspektivische Ansicht eines auf einem Substrat montierten Chips während eines Vorsinterprozesses gemäß einer weiteren Ausführungsform.
    • 3 veranschaulicht eine perspektivische Ansicht einer vorgesinterten Struktur, die einen Chip enthält, der mittels lokaler Sinterverbindungen an einem Substrat montiert ist, gemäß einer Ausführungsform.
    • 4 veranschaulicht eine perspektivische Ansicht der vorgesinterten Struktur von 3 während eines Sinterprozesses, nachdem die lokalen Sinterverbindungen gebildet wurden.
    • 5A bis 5C veranschaulichen jeweilige Ansichten von in einem Sintermaterial enthaltenen Sinterteilchen während verschiedener Phasen eines Chipbefestigungsprozesses.
  • DETAILLIERTE BESCHREIBUNG
  • Als nächstes werden Ausführungsformen des Montierens eines Chips auf einem Substrat mittels eines getrockneten Sintermaterials beschrieben, wobei das Substrat anschließend in eine Sinteranlage verbracht werden kann, ohne dass der Chip seine angedachte Position verlässt. Eine Sinterpaste, ein poröser Vorformling (d. h. eine vorgefertigte Lotform, die speziell für eine bestimmte Anwendung vorgesehen ist) oder eine poröse Sinterschicht kann auf dem Substrat oder Chip abgeschieden werden. Das Sintermaterial wird getrocknet, um den größten Teil des in dem Sintermaterial enthaltenen Lösungsmittels zu entfernen. Der Chip wird auf dem Substrat positioniert, bevor das Sintern ausgeführt wird, wobei sich das getrocknete Sintermaterial zwischen dem Chip und dem Substrat befindet. Um die Chips für das Verbringen in die Sinteranlage hinreichend auf dem Substrat zu befestigen, wird das Substrat auf eine Temperatur unterhalb der Sintertemperatur vorgewärmt, zum Beispiel unterhalb 200°C für ein Silber-Sintermaterial. Innerhalb dieses Temperaturbereichs und unter ausreichendem Druck wird eine hinreichend stabile Verbindung zwischen dem Chip und dem Substrat erreicht. Die stabile Verbindung entsteht durch Vorsintern des getrockneten Sintermaterials, wodurch eine ausreichende Adhäsion zwischen dem Chip und dem Substrat erzeugt wird. Während des Vorsinterprozesses bilden reaktive Oberflächen der kleinen Sinterteilchen lokale Sinterverbindungen untereinander, wodurch eine stabile Chip-Substrat-Verbindung ohne eine vollständig gesinterte Verbindung entsteht. Das abschließende Verdichten zu einer dichten (gesinterten) Verbindungsschicht wird während eines anschließenden Sinterschrittes ausgeführt.
  • Genauer veranschaulichen die 1 bis 3 eine Ausführungsform eines Verfahrens zum Herstellen einer vorgesinterten Verbindung zwischen einem Halbleiter-Chip 100 und einem Substrat 102, so dass das Substrat 102 zu einer Sinteranlage verbracht werden kann, ohne dass der Chip 100 seine angedachte Position verlässt. Das Substrat 102 kann ein isolierendes Element 104 enthalten, wie zum Beispiel ein Keramikelement mit einer ober- und einer unterseitigen Metallisierung 106, wie es zum Beispiel in den 1 bis 3 gezeigt ist. Im Allgemeinen kann jedes geeignete Substrat verwendet werden.
  • 1 veranschaulicht eine Ausführungsform, bei der ein Sintermaterial 108 auf einer Rückseite 101 des an dem Substrat 102 anzubringenden Halbleiter-Chips 100 ausgebildet ist. In einigen Ausführungsformen ist das Sintermaterial 108 eine Silberpaste, ein poröser Silber-Vorformling oder eine poröse Silberschicht. Im Allgemeinen umfasst das Sintermaterial 108 Sinterteilchen im Mikro- oder Nanometerbereich und organische Bestandteile, die ein Lösungsmittel enthalten. Die Sinterteilchen können Silberteilchen, Kupferteilchen, Goldteilchen, Palladiumteilchen usw. sein, die mit Wachs oder anderen organischen Komplexen beschichtet sind. 2 veranschaulicht eine alternative Ausführungsform, bei der das Sintermaterial 108 auf dem Substrat 102 ausgebildet ist. In jedem Fall kann das Sintermaterial 108 auf die Rückseite 101 des Chips 100 oder auf das Substrat 102 aufgesprüht, aufgedampft oder aufgedruckt (zum Beispiel mittels Siebdruck) werden. Zum Beispiel können Metallkörner in einem Aufdampfungsprozess auf den Chip 100 oder das Substrat 102 abgeschieden werden. Alternativ kann das Sintermaterial 108 ein Metallpasten-Vorformling sein, der zwischen dem Chip 100 und dem Substrat 102 angeordnet ist. Das Sintermaterial 108 kann die Chipfläche bedecken oder größer als die Chipfläche sein.
  • Das Sintermaterial 108 wird oberhalb einer Verdampfungstemperatur des in dem Sintermaterial 108 enthaltenen Lösungsmittels getrocknet, um ein getrocknetes Sintermaterial mit einem reduzierten Lösungsmittelgehalt zu bilden. Beispielsweise kann das Sintermaterial 108 für viele Arten von Lösungsmitteln oberhalb von 120°C getrocknet werden, um den Lösungsmittelgehalt in dem Sintermaterial 108 hinreichend zu senken. Es bleibt jedoch genug Lösungsmittel in dem getrockneten Sintermaterial 108 zurück, so dass die Sinterteilchen hinreichend aneinander haften, wenn sie auf das Substrat 102 oder den Chip 100 aufgebracht werden, wodurch sie nach dem Auftragen an dem Chip 100 oder dem Substrat 102 kleben bleiben. In einer Ausführungsform wird das Sintermaterial 108 getrocknet, bis mindestens 80 % des Lösungsmittels aus dem Sintermaterial 108 entfernt wurden.
  • In einer Ausführungsform ist das Sintermaterial 108 eine Metallpaste, die auf dem Halbleiter-Chip 100 ausgebildet wird, wie in 1 gezeigt, und der Chip 100 wird auf eine Temperatur zwischen 150°C und 250°C erwärmt, um die Metallpaste zu trocknen und ein getrocknetes Sintermaterial 108 auf einer Rückseite 101 des Halbleiter-Chips 100 zu bilden. In einer weiteren Ausführungsform wird die Metall-Sinterpaste 108 auf dem Substrat 102 ausgebildet, wie in 2 gezeigt, und das Substrat 102 wird auf eine Temperatur zwischen 150°C und 250°C erwärmt, um die Metallpaste zu trocknen und ein getrocknetes Sintermaterial 108 auf einer Seite 103 des Substrats 102 zu bilden. In einer weiteren Ausführungsform ist das Sintermaterial 108 ein Metallpasten-Vorformling, der zwischen dem Halbleiter-Chip 100 und dem Substrat 102 angeordnet wird, und das Substrat 102 wird auf eine Temperatur zwischen 150°C und 250°C erwärmt, um den Metallpasten-Vorformling zu trocknen und ein getrocknetes Sintermaterial 108 zu bilden. Alternativ kann der Chip 100 oder das Substrat 102 mit dem bereits aufgebrachten getrockneten Sintermaterial 108 bereitgestellt werden.
  • Der Chip 100 kann durch ein Greifwerkzeug 110 zum Beispiel von einem Wafer oder einer Tablett mit Chips aufgenommen und zu dem Substrat 102 hinüber bewegt werden. Nachdem das Sintermaterial 108 getrocknet ist, presst das Greifwerkzeug 110 den Halbleiter-Chip 100 gegen das Substrat 102, wie durch den in den 1 und 2 gezeigten Abwärtspfeil angedeutet, so dass das getrocknete Sintermaterial 108 zwischen dem Substrat 102 und dem Chip 100 in Kontakt mit diesen angeordnet wird. Das Substrat 102 wird dann mittels einer Heizvorrichtung 112 auf eine Temperatur unterhalb der Sintertemperatur des getrockneten Sintermaterials 108 erwärmt, während der Halbleiter-Chip 100 gegen das Substrat 102 gedrückt wird. In einer Ausführungsform wird das Substrat 102 auf eine Temperatur zwischen der Verdunstungstemperatur des in dem getrockneten Sintermaterial 108 enthaltenen Lösungsmittels und der Sintertemperatur des Materials 108 erwärmt. Das Substrat 102 kann bevor der Chip 100 gegen das Substrat 102 gepresst wird vorgewärmt werden, oder während des Chip-Positionierungsprozesses erwärmt werden oder nachdem der Chip 100 gegen das Substrat 102 gedrückt wurde erwärmt werden. In jedem Fall bewirkt das Erwärmen des Substrats 102 auf eine Temperatur unterhalb der Sintertemperatur des getrockneten Sintermaterials 108, während der Chip 100 gegen das Substrat 102 gedrückt wird, das Entstehen einer stabilen vorgesinterten Verbindung 114 zwischen dem Chip 100 und dem Substrat 102. Die vorgesinterte Verbindung 114 enthält lokale Sinterverbindungen (sogenannte „Hälse“) zwischen benachbarten Sinterteilchen. Die lokalen Sinterverbindungen 114 sind lokal begrenzte Regionen der Sinterteilchen, wo Atome über die Grenzen der Teilchen hinweg diffundiert sind, wodurch diese lokal begrenzten Regionen (oder Hälse) der Sinterteilchen verschmolzen werden.
  • In einer Ausführungsform wird der Halbleiter-Chip 100 während des Erwärmens des Substrats 102 mit einem Druck zwischen 0,2 N/mm2 und 5 N/mm2 gegen das Substrat 102 gedrückt, um die lokalen Sinterverbindungen zu bilden. Dies kann eine Presskraft von mehr als 100 N für größere Chips 100 bedeuten. Im Allgemeinen ist das Greifwerkzeug 110, das den Chip 100 zu dem Substrat 102 trägt, dafür ausgelegt, Drücke im Bereich von 10 N und mehr zu überwinden. Der Druck nimmt mit zunehmender Chip-Größe zu. Für Hochleistungs-Chips 100, wie zum Beispiel IGBTs (Bipolartransistoren mit isolierter Steuerelektrode) und Dioden in der kV-Klasse, kann ein Druck von über 50 N erforderlich sein. Die Presskraft kann durch ein pneumatisches, ein hydrostatisches oder ein elektrisches System oder eine Kombination solcher Systeme zur Verfügung gestellt werden. Das Greifwerkzeug 110 kann eine flache oder strukturierte Oberfläche 111 aufweisen, die zu dem vorderseitigen Layout (Topologie) des Chips 100 passt. Das Material des Greifwerkzeugs 110 kann von weichen temperaturstabilen Materialien bis zu steifen Metallen, wie zum Beispiel Stahllegierungen, reichen. Das Greifwerkzeug 110 legt einen gleichmäßigen Druck an, um die Chips 100 ohne Gefahr der Beschädigung der Chips 100 während des Vorsinterprozesses sicher zu halten und zu positionieren.
  • In einer Ausführungsform sind die in dem getrockneten Sintermaterial 108 enthaltenen Sinterteilchen Silberteilchen, und das Substrat 102 wird auf eine Temperatur zwischen 100°C und 200°C erwärmt, um lokale Sinterverbindungen zu bilden. In einer weiteren Ausführungsform umfassen die Sinterteilchen Kupfer, und die lokalen Sinterverbindungen werden in einer inerten Atmosphäre, gegebenenfalls unter Zugabe geringer Mengen Sauerstoff, ausgebildet, so dass die Kupfer-Sinterteilchen nicht oxidieren. Die lokalen Sinterverbindungen bilden zusammen eine stabile Verbindung, die den Halbleiter-Chip 100 vor dem Sintern an dem Substrat 102 befestigt. Auf diese Weise kann ein getrocknetes Sintermaterial 108 anstelle einer Nasspaste dafür verwendet werden, den Chip 100 auf seinem Weg in die Sinteranlage an seinem Platz auf dem Substrat 102 zu halten.
  • Die resultierende vorgesinterte Struktur ist in 3 gezeigt. Das getrocknete Sintermaterial 108 ist zwischen dem Substrat 102 und dem Halbleiter-Chip 100 angeordnet und umfasst Sinterteilchen und ein Lösungsmittel, wie es oben zuvor beschrieben wurde. Das getrocknete Sintermaterial 108 hat nach dem Vorsinterprozess eine Porosität von mehr als 20 %, zum Beispiel zwischen 60 % und 80 %. Zwischen dem Chip 100 und dem Substrat 102 entsteht eine stabile vorgesinterte Verbindung 114, die lokale Sinterverbindungen enthält, die zwischen benachbarten Sinterteilchen gebildet werden, die zusammen den Halbleiter-Chip 100 an dem Substrat 102 befestigen, ohne dass eine vollständig gesinterte Verbindung zwischen dem Chip 100 und dem Substrat 102 besteht. Das heißt, die in den lokalen Sinterverbindungen vorhandene Adhäsionskraft ist hinreichend groß, um den Chip 100 an seinem Platz zu halten, während die vorgesinterte Struktur zu der Sinteranlage verbracht wird. Die vorgesinterte Struktur ist bereit für den Transport zu der Sinteranlage, nachdem die lokalen Sinterverbindungen während des Vorsinterprozesses ausgebildet wurden.
  • 4 veranschaulicht die vorgesinterte Struktur, die auf einer Basis 116 eines Vorsinterwerkzeugs während des Sinterprozesses angeordnet ist. Eine vollständig gesinterte Verbindung 118 wird zwischen dem Halbleiter-Chip 100 und dem Substrat 102 aus dem getrockneten Sintermaterial 108 gebildet, nachdem die stabile vorgesinterte Verbindung 114 ausgebildet wurde. Jedwede herkömmlichen Sinteranlagen und -prozesse können verwendet werden, um die vollständig gesinterte Verbindung 118 zu bilden. Das Erwärmen wird bei oder über der Sintertemperatur des getrockneten Sintermaterials 108 ausgeführt, und es wird Druck aufgebracht, wie durch den Abwärtspfeil in 4 angedeutet ist. Der Sinterprozess transformiert bei ausreichender Erwärmung alle übrigen verdichteten mechanischen Verbindungen und die lokalen Sinterverbindungen in feste metallurgische Verbindungen zwischen den Teilchen. In einer Ausführungsform hat die resultierende gesinterte Verbindung 118 eine Porosität von weniger als 20 %.
  • 5A bis 5C veranschaulichen grafisch verschiedene Zustände der in dem Sintermaterial 108 enthaltenen Sinterteilchen 200 während der oben zuvor beschriebenen Vorsinter- und Sinterprozesse. Auf die Darstellung des Lösungsmittels und der Beschichtung wurde in den 5A bis 5C der besseren Übersichtlichkeit wegen verzichtet.
  • 5A zeigt die Sinterteilchen 200, nachdem das Sintermaterial 108 auf den Chip 100 oder das Substrat 102 aufgebracht und anschließend getrocknet wurde. Die beschichteten Sinterteilchen 200 weisen im Grunde keine Verbindung zu benachbarten Teilchen auf. In offenen Bereichen um die Teilchen 200 herum existieren Leerstellen (Poren) 202.
  • 5B zeigt die Sinterteilchen 200 nach dem Vorsinterprozess und vor dem vollständigen Sintern. Lokale Sinterverbindungen (sogenannte „Hälse“) 204 entstehen entlang den Kontaktpunkten zwischen benachbarten Teilchen 200. Jedoch wird zu diesem Zeitpunkt keine vollständige gesinterte Verbindung gebildet, und die Porosität des getrockneten Sintermaterials 108 bleibt oberhalb von 20 %. Die Adhäsionskraft der lokalen Sinterverbindungen 204 ist hinreichend groß, um den Chip 100 an seinem Platz zu halten, so dass die vorgesinterte Struktur zu der Sinteranlage verbracht werden kann, ohne dass der Chip seine angedachte Position verlässt.
  • 5C zeigt den Zustand der Sinterteilchen 200, nachdem der Sinterprozess vollendet ist. Das Porenvolumen verringert sich, und die Poren 202 werden während des Sinterprozesses glatter. Die Poren 202 werden schlussendlich durch Korngrenzen ersetzt, und die Atome in den Sinterteilchen 200 diffundieren über die Grenzen der Teilchen 200 hinaus, wodurch die Teilchen 200 miteinander verschmelzen und ein einziges massives Teil 206 bilden, d. h. eine vollständig gesinterte Verbindung 118 zwischen dem Chip 100 und dem Substrat 102.
  • Räumlich relative Begriffe, wie zum Beispiel „unter“, „unten“, „unterer“, „über“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines bestimmten Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe erstrecken sich auf verschiedene Ausrichtungen des Halbleiterchips und auch auf andere Ausrichtungen als jene, die in den Figuren gezeigt sind. Des Weiteren werden Begriffe wie zum Beispiel „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und dürfen ebenfalls nicht in einem einschränkenden Sinn verstanden werden. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Im Sinne des vorliegenden Textes sind die Begriffe „aufweisen“, „enthalten“, „einschließlich“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale bezeichnen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/einer/eine“ und „der/die/das“ meinen immer Einzahl und Mehrzahl, sofern der Kontext nicht eindeutig ein anderes Verständnis verlangt.

Claims (22)

  1. Verfahren zum Herstellen einer gesinterten Verbindung, das Folgendes umfasst: Pressen eines Halbleiter-Chips (100) gegen ein Substrat (102), während sich ein getrocknetes Sintermaterial (108) zwischen dem Substrat (102) und dem Halbleiter-Chip (100) befindet, wobei das getrocknete Sintermaterial (108) Sinterteilchen (200) und ein Lösemittel umfasst; Erwärmen des Substrats (102) auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials (108), während der Halbleiter-Chip (100) gegen das Substrat (102) gedrückt wird, um lokale Sinterverbindungen (204) zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen (204) gemeinsam eine stabile Verbindung (114) erzeugen, die den Halbleiter-Chip (100) vor dem Sintern an dem Substrat (102) befestigt; und Ausbilden einer gesinterten Verbindung (118) zwischen dem Halbleiter-Chip (100) und dem Substrat (102) aus dem getrockneten Sintermaterial (108), nachdem die stabile Verbindung (114) gebildet wurde, wobei die Sinterteilchen (200) Kupfer umfassen und sowohl die lokalen Sinterverbindungen (204) als auch die gesinterte Verbindung (118) in einer inerten Atmosphäre gegebenenfalls unter Beteiligung geringer Mengen Sauerstoff ausgebildet werden.
  2. Verfahren nach Anspruch 1, wobei die Sinterteilchen (200) Silber umfassen und das Substrat auf eine Temperatur zwischen 100°C und 200°C erwärmt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  3. Verfahren nach Anspruch 1, wobei das Substrat (100) auf eine Temperatur zwischen einer Verdunstungstemperatur des Lösungsmittels und der Sintertemperatur des getrockneten Sintermaterials (108) erwärmt wird.
  4. Verfahren nach Anspruch 1, wobei das getrocknete Sintermaterial (108) eine getrocknete Silberpaste, ein poröser Silber-Vorformling oder eine poröse Silberschicht ist, die bzw. der auf dem Halbleiter-Chip (100) oder Substrat (102) angeordnet ist.
  5. Verfahren nach Anspruch 1, wobei der Halbleiter-Chip (100) während des Erwärmens des Substrats (102) mit einem Druck zwischen 0,2 N/mm2 und 5 N/mm2 gegen das Substrat (102) gedrückt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  6. Verfahren nach Anspruch 1, wobei der Halbleiter-Chip (100) während des Erwärmens des Substrats (102) mit einer Kraft von mehr als 100 N gegen das Substrat (102) gedrückt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  7. Verfahren nach Anspruch 1, wobei die gesinterte Verbindung (118) eine Porosität von weniger als 20 % hat.
  8. Verfahren nach Anspruch 1, wobei das getrocknete Sintermaterial (108) eine Porosität zwischen 60 % und 80 % hat.
  9. Vorgesinterte Struktur, die Folgendes umfasst: ein Substrat (102); einen Halbleiter-Chip (100), der auf dem Substrat (102) angeordnet ist; ein getrocknetes Sintermaterial (108), das zwischen dem Substrat (102) und dem Halbleiter-Chip (100) angeordnet ist, wobei das getrocknete Sintermaterial (108) Sinterteilchen (200) und ein Lösungsmittel umfasst, wobei das getrocknete Sintermaterial (108) eine Porosität von mehr als 20 % hat; und lokale Sinterverbindungen (204) zwischen benachbarten Sinterteilchen, die zusammen den Halbleiter-Chip (100) an dem Substrat (102) befestigen, ohne eine vollständig gesinterte Verbindung zwischen dem Halbleiter-Chip (100) und dem Substrat (102) herzustellen.
  10. Vorgesinterte Struktur nach Anspruch 9, wobei das getrocknete Sintermaterial (108) eine getrocknete Silberpaste, ein poröser Silber-Vorformling oder eine poröse Silberschicht ist, die bzw. der auf dem Halbleiter-Chip (100) oder Substrat (102) angeordnet ist.
  11. Vorgesinterte Struktur nach Anspruch 9, wobei die Sinterteilchen (200) Silber, Kupfer, Gold oder Palladium umfassen.
  12. Vorgesinterte Struktur nach Anspruch 9, wobei die Porosität des getrockneten Sintermaterials (108) zwischen 60 % und 80 % beträgt.
  13. Verfahren zum Herstellen einer vorgesinterten Verbindung (114), das Folgendes umfasst: Ausbilden eines Sintermaterials (108) auf einem Substrat (102) oder einem auf dem Substrat (102) anzubringenden Halbleiter-Chip (100), wobei das Sintermaterial (108) Sinterteilchen (200) und ein Lösungsmittel umfasst; Trocknen des Sintermaterials (108) oberhalb einer Verdampfungstemperatur des Lösungsmittels, um ein getrocknetes Sintermaterial (108) mit einem reduzierten Lösungsmittelgehalt zu bilden; Pressen des Halbleiter-Chips (100) gegen das Substrat (102), während sich das getrocknete Sintermaterial (108) zwischen dem Substrat (102) und dem Halbleiter-Chip (100) befindet; und Erwärmen des Substrats (102) auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials (108), während der Halbleiter-Chip (100) gegen das Substrat (102) gedrückt wird, um lokale Sinterverbindungen (204) zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen (204) gemeinsam eine stabile Verbindung (114) erzeugen, die den Halbleiter-Chip (100) vor dem Sintern an dem Substrat (102) befestigt, wobei die Sinterteilchen (200) Kupfer umfassen und die lokalen Sinterverbindungen (204) in einer inerten Atmosphäre ausgebildet werden.
  14. Verfahren nach Anspruch 13, wobei die Sinterteilchen (200) Silber umfassen und das Substrat (102) auf eine Temperatur zwischen 100°C und 200°C erwärmt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  15. Verfahren nach Anspruch 13, wobei das Sintermaterial (108) eine Silberpaste ist.
  16. Verfahren nach Anspruch 13, wobei der Halbleiter-Chip (100) während des Erwärmens des Substrats (102) mit einem Druck zwischen 0,2 N/mm2 und 5 N/mm2 gegen das Substrat (102) gedrückt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  17. Verfahren nach Anspruch 13, wobei der Halbleiter-Chip (100) während des Erwärmens des Substrats (102) mit einer Kraft von mehr als 100 N gegen das Substrat (102) gedrückt wird, um die lokalen Sinterverbindungen (204) zu bilden.
  18. Verfahren nach Anspruch 13, wobei das Sintermaterial (108) eine Metallpaste ist, die auf dem Halbleiter-Chip (100) ausgebildet wird, der Halbleiter-Chip (100) auf eine Temperatur zwischen 150°C und 250°C erwärmt wird, um die Metallpaste zu trocknen und das getrocknete Sintermaterial (108) auf einer Seite (101) des Halbleiter-Chips (100) zu bilden, und der Halbleiter-Chip (100) an der Seite (101) des Halbleiter-Chips (100) mit dem getrockneten Sintermaterial (108) gegen das Substrat (108) gedrückt wird.
  19. Verfahren nach Anspruch 13, wobei das Sintermaterial (108) eine Metallpaste ist, die auf dem Substrat (102) ausgebildet wird, das Substrat (102) auf eine Temperatur zwischen 150°C und 250°C erwärmt wird, um die Metallpaste zu trocknen und das getrocknete Sintermaterial (108) auf einer Seite (103) des Substrats (102) zu bilden, und der Halbleiter-Chip (100) an der Seite (103) des Substrats (102) mit dem getrockneten Sintermaterial (108) gegen das Substrat (102) gedrückt wird.
  20. Verfahren nach Anspruch 13, wobei das Sintermaterial (108) ein Metallpasten-Vorformling ist, der zwischen dem Halbleiter-Chip (100) und dem Substrat (102) angeordnet wird, und das Substrat (102) auf eine Temperatur zwischen 150°C und 250°C erwärmt wird, um den Metallpasten-Vorformling zu trocknen und das getrocknete Sintermaterial (108) zu bilden.
  21. Verfahren nach Anspruch 13, wobei das Sintermaterial (108) getrocknet wird, bis mindestens 80 % des Lösungsmittels aus dem Sintermaterial (108) entfernt wurden.
  22. Verfahren zum Herstellen einer gesinterten Verbindung (118), das Folgendes umfasst: Ausbilden eines Sintermaterials (108) auf einem Substrat (102) oder einem auf dem Substrat (102) anzubringenden Halbleiter-Chip (100), wobei das Sintermaterial (108) Sinterteilchen (200) und ein Lösungsmittel umfasst; Trocknen des Sintermaterials (108) oberhalb einer Verdampfungstemperatur des Lösungsmittels, um ein getrocknetes Sintermaterial (108) mit einem reduzierten Lösungsmittelgehalt zu bilden; Pressen des Halbleiter-Chips (100) gegen das Substrat (102), während sich das getrocknete Sintermaterial (108) zwischen dem Substrat (102) und dem Halbleiter-Chip (100) befindet; Erwärmen des Substrats (102) auf eine Temperatur unterhalb einer Sintertemperatur des getrockneten Sintermaterials (108), während der Halbleiter-Chip (100) gegen das Substrat (102) gedrückt wird, um lokale Sinterverbindungen (204) zwischen benachbarten Sinterteilchen zu bilden, wobei die lokalen Sinterverbindungen (204) gemeinsam eine stabile Verbindung (114) erzeugen, die den Halbleiter-Chip (100) vor dem Sintern an dem Substrat (102) befestigt; und Ausbilden einer gesinterten Verbindung (118) zwischen dem Halbleiter-Chip (100) und dem Substrat (102) aus dem getrockneten Sintermaterial (108), nachdem die stabile Verbindung (114) gebildet wurde, wobei die Sinterteilchen (200) Kupfer umfassen und sowohl die lokalen Sinterverbindungen (204) als auch die gesinterte Verbindung (118) in einer inerten Atmosphäre gegebenenfalls unter Beteiligung geringer Mengen Sauerstoff ausgebildet werden.
DE102013216633.8A 2012-08-29 2013-08-22 Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen Active DE102013216633B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/597,311 2012-08-29
US13/597,311 US8835299B2 (en) 2012-08-29 2012-08-29 Pre-sintered semiconductor die structure

Publications (2)

Publication Number Publication Date
DE102013216633A1 DE102013216633A1 (de) 2014-03-06
DE102013216633B4 true DE102013216633B4 (de) 2023-02-02

Family

ID=50098659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013216633.8A Active DE102013216633B4 (de) 2012-08-29 2013-08-22 Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen

Country Status (3)

Country Link
US (1) US8835299B2 (de)
CN (1) CN103681525B (de)
DE (1) DE102013216633B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2709524A4 (de) * 2011-05-20 2015-01-14 Univ Central Florida Res Found Oberflächenbehandelte materialien zur anpassung von reaktionen auf elektromagnetische felder
CN104103535B (zh) * 2014-07-08 2016-08-24 无锡隆盛科技股份有限公司 氧传感器芯片填孔设备
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
FR3041210B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Procede d'assemblage par frittage d'argent sans pression
US9799580B2 (en) * 2016-03-24 2017-10-24 Nxp Usa, Inc. Semiconductor device package and methods of manufacture thereof
US10411000B2 (en) * 2016-03-31 2019-09-10 Intel IP Corporation Microelectronic package with illuminated backside exterior
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
DE102017211619A1 (de) 2017-02-08 2018-08-09 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung und Leistungsmodul
CN108493122B (zh) * 2018-03-30 2019-11-29 深圳赛意法微电子有限公司 半导体器件及其封装方法
JP7143156B2 (ja) 2018-04-27 2022-09-28 日東電工株式会社 半導体装置製造方法
WO2019208071A1 (ja) * 2018-04-27 2019-10-31 日東電工株式会社 半導体装置製造方法
JP7123688B2 (ja) * 2018-08-06 2022-08-23 新光電気工業株式会社 半導体装置及びその製造方法
FR3121278A1 (fr) * 2021-03-26 2022-09-30 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat par pressage
FR3121277B1 (fr) 2021-03-26 2024-02-16 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat
JPWO2023017680A1 (de) 2021-08-12 2023-02-16

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856185A (en) 1986-12-22 1989-08-15 Siemens Aktiengesellschaft Method for fastening electronic components to a substrate using a film
US20090294963A1 (en) 2008-05-28 2009-12-03 Infineon Technologies Ag Module including a sintered joint
US20120037688A1 (en) 2009-02-13 2012-02-16 Danfoss Silicon Power Gmbh Method for producing a high-temperature and temperature-change resistant connection between a semiconductor module and a connection partner

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59611448D1 (de) 1995-09-11 2007-12-06 Infineon Technologies Ag Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US20050136638A1 (en) * 2003-12-18 2005-06-23 3M Innovative Properties Company Low temperature sintering nanoparticle compositions
DE102004056702B3 (de) 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004019567B3 (de) 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
US8951445B2 (en) * 2011-04-14 2015-02-10 International Business Machines Corporation Bridging arrangement and method for manufacturing a bridging arrangement
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856185A (en) 1986-12-22 1989-08-15 Siemens Aktiengesellschaft Method for fastening electronic components to a substrate using a film
US20090294963A1 (en) 2008-05-28 2009-12-03 Infineon Technologies Ag Module including a sintered joint
US20120037688A1 (en) 2009-02-13 2012-02-16 Danfoss Silicon Power Gmbh Method for producing a high-temperature and temperature-change resistant connection between a semiconductor module and a connection partner

Also Published As

Publication number Publication date
CN103681525B (zh) 2016-08-10
DE102013216633A1 (de) 2014-03-06
US20140061909A1 (en) 2014-03-06
US8835299B2 (en) 2014-09-16
CN103681525A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE102009008926B4 (de) Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102014103013B4 (de) Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
WO2001065603A1 (de) Wärmeleitende klebstoffverbindung und verfahren zum herstellen einer wärmeleitenden klebstoffverbindung
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
WO2013167321A1 (de) Zweistufiges verfahren zum fügen eines halbleiters auf ein substrat mit verbindungsmaterial auf silberbasis
DE10016129A1 (de) Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
EP3123500A1 (de) Träger und clip jeweils mit sinterbarer, verfestigter paste zur verbindung mit einem halbleiterelement, entsprechende sinterpaste und entsprechendes herstellungsverfahren und verwendung
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010024520A9 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
EP3276652A2 (de) Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
EP2498283B1 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE102010025311B4 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat, Verwendung des Verfahrens und Materialverbund
DE2301277A1 (de) Verfahren zum herstellen mehrschichtiger verbindungskonstruktionen, z.b. fuer integrierte halbleiterschaltkreise
DE102017113153A1 (de) Chip mit sinterbarem Oberflächenmaterial
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP3720639B1 (de) Verfahren zum herstellen einer baueinheit sowie verfahren zum verbinden eines bauteils mit einer solchen baueinheit
DE102015101420B3 (de) Verfahren zum kontaminationsarmen Erzeugen einer Schicht mit einem Verbindungsmittel auf einem Fügepartner, Verfahren zum kontaminationsarmen Herstellen einer stoffschlüssigen Verbindung zwischen einem Fügepartner und einer Metallschicht, sowie Anlage zur Durchführung dieser Verfahren
WO2021032350A1 (de) Verfahren zur herstellung einer lötverbindung
DE102012221990A1 (de) Verbindungsmittel zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
DE102015108512B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und Bestückungsautomat
DE102014106763B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
WO2012123413A1 (de) Spulenkörper mit keramischem kern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative