WO2019208071A1 - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
WO2019208071A1
WO2019208071A1 PCT/JP2019/013138 JP2019013138W WO2019208071A1 WO 2019208071 A1 WO2019208071 A1 WO 2019208071A1 JP 2019013138 W JP2019013138 W JP 2019013138W WO 2019208071 A1 WO2019208071 A1 WO 2019208071A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
sintered
semiconductor wafer
material layer
bonding material
Prior art date
Application number
PCT/JP2019/013138
Other languages
English (en)
French (fr)
Inventor
三田亮太
市川智昭
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018168832A external-priority patent/JP7143156B2/ja
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to EP19792041.6A priority Critical patent/EP3787012A4/en
Priority to US17/050,113 priority patent/US11676936B2/en
Priority to CN201980028581.0A priority patent/CN112041973A/zh
Publication of WO2019208071A1 publication Critical patent/WO2019208071A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0541—11th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device such as a so-called power semiconductor device.
  • an Au- A technique for forming a Si eutectic alloy layer to realize a bonding state and a technique for using solder or conductive particle-containing resin as a bonding material are known.
  • a semiconductor chip is bonded to a predetermined portion of the support substrate at a predetermined temperature and load condition via the sintering bonding material. It is mounted with. Thereafter, the solvent in the sintered bonding material is volatilized between the support substrate and the semiconductor chip thereon, and the sintering proceeds between the sinterable particles under a predetermined temperature and pressure condition. The heating step is performed. Thereby, a sintered layer is formed between the support substrate and the semiconductor chip, and the semiconductor chip is mechanically bonded to the support substrate while being electrically connected.
  • Patent Documents 1 and 2 Such a technique is described in Patent Documents 1 and 2 below, for example.
  • a processing tape having an adhesive surface on one side or a plurality of semiconductor chips are arranged on the adhesive surface.
  • the side of the material layer of the sheet body with the sintered bonding material layer is bonded to the surface of the plastic film while being pressed against the semiconductor chip array on the processing tape.
  • the sheet body is peeled while leaving a portion of the sintered bonding material layer that is pressure-bonded to the semiconductor chip on the semiconductor chip.
  • the sintered bonding material is transferred from the sheet body to each semiconductor chip. According to such a method, it is possible to collectively supply a material for sintered joining to a plurality of semiconductor chips. However, with such a method, the loss of the material for sintered bonding is relatively large. The reason is as follows.
  • the arrangement of the semiconductor chips on the processing tape is performed while, for example, a sufficient separation distance between adjacent chips is secured in order to avoid contact between chips that may lead to chipping during the alignment operation. Done.
  • the separation distance is about 800 to 2000 ⁇ m. That is, there is a significant gap between the semiconductor chips in the semiconductor chip array on the processing tape after the arraying operation. Therefore, in the above-described sheet body for supplying the sintered bonding material, each portion of the sintered bonding material layer (for sintering bonding) that is pressure-bonded to each semiconductor chip when bonded to the semiconductor chip array. Part of the material layer) is transferred to the semiconductor chip. A portion facing the gap between the semiconductor chips in the sintered bonding material layer at the time of bonding is not transferred to the semiconductor chip. A portion that is not transferred to the semiconductor chip in the sintered bonding material layer is lost. This loss tends to increase as the gap between the semiconductor chips arranged on the processing tape increases.
  • the present invention has been conceived under the circumstances as described above, and its purpose is to supply the sintered bonding material to each semiconductor chip while reducing the loss of the sintered bonding material.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device having a semiconductor chip sintered joint suitable for efficient operation.
  • the semiconductor device manufacturing method provided by the first aspect of the present invention includes at least a dividing process, a bonding process, a pick-up process, a temporary fixing process, and a sintered joining process as described below. This method is suitable for manufacturing a semiconductor device such as a power semiconductor device provided with a sintered joint portion of a semiconductor chip.
  • a semiconductor wafer divided body including a plurality of semiconductor chips is formed from the semiconductor wafer held on the dicing tape.
  • the semiconductor wafer divided body can be formed by blade dicing on the semiconductor wafer (first method).
  • the semiconductor wafer is divided by temporarily expanding the dicing tape holding the semiconductor wafer, thereby dividing the semiconductor wafer.
  • stealth dicing a weakened region for cleaving into a plurality of semiconductor chips is formed in a semiconductor wafer.
  • the semiconductor wafer that has undergone stealth dicing is in a state where it can be cleaved along the weakened region by the expansion of the dicing tape that holds it.
  • the distance between the semiconductor chips of the semiconductor wafer divided body formed through the first method and the second method is about 10 to 500 ⁇ m.
  • a sintered bonding sheet containing conductive metal-containing sinterable particles and a binder component is bonded to the semiconductor wafer divided body on the dicing tape from the side opposite to the dicing tape.
  • the sintered joining material layer derived from the sintered joining sheet is pressure-bonded to each semiconductor chip to transfer the sintered joining material layer.
  • the semiconductor chip is picked up together with the sintered bonding material layer in close contact therewith to obtain a semiconductor chip with a sintered bonding material layer.
  • a semiconductor chip with a sintered bonding material layer is picked up from a dicing tape.
  • the wafer processing tape is bonded to the sintered bonding sheet side in the semiconductor wafer divided body with the sintered bonding sheet and the dicing from the semiconductor wafer divided body between the bonding process and the pickup process described above.
  • the semiconductor chip with the sintered joining material layer is picked up from the wafer processing tape.
  • the semiconductor chip with the sintered bonding material layer is pressure-bonded and temporarily fixed to the substrate through the sintered bonding material layer.
  • a sintered layer is formed through a heating process from a material layer for sintering bonding interposed between the temporarily fixed semiconductor chip and the substrate, and the semiconductor chip is sintered and bonded to the substrate. To do.
  • the sintered bonding material is bonded to the semiconductor wafer divided body on the dicing tape (including a plurality of separated semiconductor chips).
  • a sheet for sintering joining for supply is bonded.
  • a semiconductor wafer divided body formed on the dicing tape in the dividing step that is, a semiconductor wafer that has been singulated into chips while being held on the dicing tape
  • the distance between the chips is as short as about 10 to 500 ⁇ m as described above.
  • the sintered bonding sheet is bonded to such a semiconductor wafer divided body (the sintered bonding sheet was arranged on the processing tape after being separated from the semiconductor wafer. It is not bonded to a plurality of semiconductor chips with relatively large gaps between the chips). Therefore, the present semiconductor device manufacturing method is suitable for reducing the loss of the sintered bonding material in batch supply of the sintered bonding material to each of the plurality of semiconductor chips.
  • the semiconductor device manufacturing method efficiently supplies the sintered bonding material to each semiconductor chip while reducing the loss of the sintered bonding material. It is suitable.
  • the present method preferably further includes a step of once expanding a dicing tape holding the semiconductor wafer divided body between the dividing step and the bonding step. Such a configuration is preferable for appropriately picking up each semiconductor chip in the pickup process.
  • the method preferably further includes an expanding step of once expanding the dicing tape holding the semiconductor wafer divided body between the bonding step and the pickup step.
  • an expanding step of once expanding the dicing tape holding the semiconductor wafer divided body between the bonding step and the pickup step is preferable when the sintered joining sheet is cut before the pickup process and each semiconductor chip is appropriately picked up in the pickup process.
  • the sintered bonding material layer in the semiconductor wafer divided body including a plurality of semiconductor chips in which the sintered bonding material layer derived from the sintered bonding sheet is in close contact between the expanding process and the pickup process.
  • the semiconductor device manufacturing method provided by the second aspect of the present invention includes the following stealth dicing process, bonding process, cleaving process, pick-up process, temporary fixing process, and sintered joining process.
  • stealth dicing process a weakened region for cleaving into a plurality of semiconductor chips is formed in a semiconductor wafer held on a dicing tape.
  • laminating step a sintered bonding sheet containing conductive metal-containing sinterable particles and a binder component is bonded to the semiconductor wafer on the dicing tape from the side opposite to the dicing tape.
  • the semiconductor wafer is cleaved together with the sintered joining sheet by expanding the dicing tape that holds the semiconductor wafer, and the sintered joining material layer derived from the sintered joining sheet is adhered.
  • a semiconductor wafer divided body including a plurality of semiconductor chips is formed.
  • the pickup process the semiconductor chip with the sintered bonding material layer is picked up from the dicing tape.
  • a semiconductor chip with a sintered bonding material layer is removed from the wafer processing tape when the process of bonding the wafer processing tape to the wafer and peeling the dicing tape from the semiconductor wafer divided body is performed.
  • the semiconductor chip with the sintered bonding material layer is temporarily fixed to the substrate via the sintered bonding material layer.
  • a sintered layer is formed through a heating process from a temporarily bonded semiconductor chip and a material layer for sintering bonding interposed between the substrates, and the semiconductor chips are sintered and bonded to the substrate.
  • the bonding step for supplying the sintered bonding material to the semiconductor wafer after stealth dicing on the dicing tape.
  • the sintered bonding sheet is bonded together.
  • the supply of the sintering bonding material to each part to be separated into semiconductor chips in the semiconductor wafer that is, each part to be separated into semiconductor chips in the semiconductor wafer. It is suitable for efficiently performing the transfer formation of the material layer for sintered bonding to the substrate.
  • the bonding step of the semiconductor device manufacturing method in the bonding step of the semiconductor device manufacturing method according to the second aspect of the present invention, a semiconductor wafer that has not been singulated into chips (that is, a semiconductor wafer without inter-chip gaps) is baked.
  • the bonding sheet is bonded.
  • the sintered bonding sheet for supplying the sintered bonding material can be entirely pressure-bonded to the wafer in the region bonded to the semiconductor wafer. Therefore, this semiconductor device manufacturing method is suitable for reducing the loss of the material for sintered bonding supplied to a plurality of semiconductor chips obtained in the process.
  • the semiconductor device manufacturing method efficiently supplies the sintered bonding material to each semiconductor chip while reducing the loss of the sintered bonding material. It is suitable.
  • the semiconductor device manufacturing method provided by the third aspect of the present invention includes the following bonding process, singulation process, pickup process, temporary fixing process, and sintered bonding process.
  • the bonding step the sintered bonding sheet is bonded to the semiconductor wafer held on the dicing tape from the side opposite to the dicing tape.
  • This sheet for sintered joining includes conductive metal-containing sinterable particles and a binder component.
  • the singulation process a semiconductor including a plurality of semiconductor chips in which a semiconductor wafer on a dicing tape is diced together with a sintered bonding sheet, and the sintered bonding material layers derived from the sintered bonding sheet are in close contact with each other. A wafer divided body is formed.
  • the semiconductor wafer divided body can be formed by blade dicing on the semiconductor wafer and the sintered bonding sheet thereon.
  • a weakened region for cleaving into a plurality of semiconductor chips is formed in a semiconductor wafer held on a dicing tape, and then the dicing tape is expanded to hold the semiconductor wafer.
  • the semiconductor wafer and the sintered bonding sheet thereon can be cleaved to form a semiconductor wafer divided body.
  • the semiconductor chip is picked up together with the sintered bonding material layer in close contact therewith to obtain a semiconductor chip with a sintered bonding material layer.
  • the semiconductor chip with the sintered bonding material layer is picked up from the dicing tape.
  • the sintered joining material in the semiconductor wafer divided body including a plurality of semiconductor chips in which the sintered joining material layer derived from the sintered joining sheet is in close contact between the singulation process and the pickup process.
  • the semiconductor with the sintered bonding material layer from the wafer processing tape Pick up the chip.
  • the semiconductor chip with the sintered bonding material layer is temporarily fixed to the substrate via the sintered bonding material layer.
  • a sintered layer is formed through a heating process from a temporarily bonded semiconductor chip and a material layer for sintering bonding interposed between the substrates, and the semiconductor chips are sintered and bonded to the substrate.
  • the bonding step for sintering bonding for supplying a sintering bonding material to the semiconductor wafer on the dicing tape. Sheets are pasted together.
  • the supply of the sintering bonding material to each part to be separated into semiconductor chips in the semiconductor wafer that is, each part to be separated into semiconductor chips in the semiconductor wafer. It is suitable for efficiently performing the transfer formation of the material layer for sintered bonding to the substrate.
  • a semiconductor wafer that has not been singulated into chips that is, a semiconductor wafer without inter-chip gaps
  • the bonding sheet is bonded.
  • the sintered bonding sheet for supplying the sintered bonding material can be entirely pressure-bonded to the wafer in the region bonded to the semiconductor wafer. Therefore, this semiconductor device manufacturing method is suitable for reducing the loss of the material for sintered bonding supplied to a plurality of semiconductor chips obtained in the process.
  • the semiconductor device manufacturing method efficiently supplies the sintered bonding material to each semiconductor chip while reducing the loss of the sintered bonding material. It is suitable.
  • the thickness of the sintered layer formed in the sintering joining step is preferably in the range of 60 to 140% of the average thickness of the sintered layer, more preferably Is in the range of 80 to 120%, more preferably in the range of 90 to 110%.
  • the average thickness of the sintered layer formed in the sintering joining step is preferably 5 to 200 ⁇ m, more preferably 10 to 150 ⁇ m.
  • the sinterable particles in the sintered joining sheet used in the first to third aspects of the present invention are preferably at least one selected from the group consisting of silver, copper, silver oxide, and copper oxide. Including. Such a configuration is suitable for forming a strong sintered layer between the substrate to be sintered and the semiconductor chip.
  • the binder component in the sintered bonding sheet is preferably a thermally decomposable polymer binder.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • the process following the process shown in FIG. 1 is represented.
  • the process following the process shown in FIG. 2 is represented.
  • the process following the process shown in FIG. 3 is represented.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 4 illustrates some steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • the semiconductor device manufacturing method of the present embodiment is a method for manufacturing a semiconductor device such as a power semiconductor device provided with a sintered joint portion of a semiconductor chip, and includes the following division step, bonding step, pickup step, A temporary fixing process and a sintering joining process are included.
  • the semiconductor wafer divided body 10 is formed by blade dicing from the semiconductor wafer W held on the dicing tape T1.
  • Dicing tape T1 has a laminated structure of a base material and an adhesive layer, for example, and has an adhesive surface T1a formed by the adhesive layer on one side.
  • the semiconductor wafer W has an element formation surface on the side where semiconductor elements are formed and a back surface opposite to the element formation surface.
  • a flat electrode (not shown) as an external electrode is formed on the back surface.
  • the constituent material for forming the wafer body of the semiconductor wafer W include semiconductor materials for power semiconductor devices such as silicon carbide (SiC) and gallium nitride (GaN).
  • the thickness of the semiconductor wafer W is, for example, 20 to 1000 ⁇ m.
  • the adhesive surface T1a of the dicing tape T1 is bonded to the element forming surface (lower surface in the drawing) side of the semiconductor wafer W.
  • a ring frame R is attached to the peripheral edge of the adhesive surface T1a of the dicing tape T1.
  • the ring frame R is a member that mechanically abuts when a workpiece is transported by a transport mechanism such as a transport arm provided in a dicing device (not shown) when the ring frame R is attached to the dicing tape T1.
  • a rotating blade (not shown) included in the dicing apparatus is driven in a state where the semiconductor wafer W is held on the adhesive surface T1a of the dicing tape T1, and cutting processing on the semiconductor wafer W proceeds. It is done.
  • This cutting process is advanced along the scheduled cutting line while flowing water continues to be supplied toward the rotating blade and the semiconductor wafer W.
  • the cutting groove G formed with the rotating blade for dicing is typically represented by a thick line. The cutting depth of the cutting groove G may reach the dicing tape T1.
  • the semiconductor wafer W is divided into chips on the dicing tape T1, and the semiconductor wafer divided body 10 including the plurality of semiconductor chips 11 is formed.
  • the distance between the semiconductor chips 11 of the semiconductor wafer divided body 10 thus formed is, for example, 10 to 500 ⁇ m.
  • seat 20 for sintering joining is bonded to the semiconductor wafer division body 10 (bonding process).
  • the sintered bonding sheet 20 is a sheet body of a composition containing at least conductive metal-containing sinterable particles and a binder component, and the dicing tape with respect to the semiconductor wafer divided body 10 on the dicing tape T1 or the back surface thereof. Bonding is performed from the side opposite to T1. Examples of the pressing means for bonding include a pressure roll.
  • the bonding temperature is, for example, in the range from room temperature to 200 ° C., and the load for bonding is, for example, 0.01 to 10 MPa.
  • the sintered joining material layer 21 is collectively transferred by pressing the sintered joining material derived from the sintered joining sheet 20 to each of the semiconductor chips 11 in the semiconductor wafer divided body 10. Can do.
  • the sintered joining sheet 20 is used for sintering joining between objects to be joined, and as described above, a composition containing at least conductive metal-containing sinterable particles and a binder component. It is a sheet body.
  • the sinterable particles in the sintered bonding sheet 20 are particles that contain a conductive metal element and can be sintered.
  • the conductive metal element include gold, silver, copper, palladium, tin, and nickel.
  • the constituent material of such sinterable particles include gold, silver, copper, palladium, tin, nickel, and alloys of two or more metals selected from these groups.
  • the constituent material of the sinterable particles include silver oxide and metal oxides such as copper oxide, palladium oxide, and tin oxide.
  • the sinterable particles may be particles having a core-shell structure.
  • the sinterable particle may be a core-shell structure particle having a core mainly composed of copper and a shell mainly composed of gold or silver and covering the core.
  • the sinterable particles preferably include at least one selected from the group consisting of silver particles, copper particles, silver oxide particles, and copper oxide particles. From the viewpoint of realizing high conductivity and high thermal conductivity in the formed sintered layer, silver particles and copper particles are preferable as the sinterable particles. In addition, from the viewpoint of oxidation resistance, silver particles are preferable because they are easy to handle.
  • the average particle size of the sinterable particles used is preferably 2000 nm or less, more preferably 800 nm or less, from the viewpoint of ensuring good sinterability by realizing a low sintering temperature for the sinterable particles. More preferably, it is 500 nm or less. From the viewpoint of realizing good dispersibility for the sinterable particles in the sintered bonding sheet 20 or the composition for forming the same, the average particle size of the sinterable particles is preferably 1 nm or more, more preferably Is 10 nm or more, more preferably 50 nm or more, more preferably 100 nm or more.
  • the average particle diameter of the sinterable particles can be measured by observation using a scanning electron microscope (SEM).
  • the content of the sinterable particles in the sintered bonding sheet 20 is preferably 60 to 99% by mass, more preferably 65 to 98% by mass, more preferably from the viewpoint of realizing highly reliable sintered bonding. Is 70 to 97% by mass, more preferably 70 to 95% by mass.
  • the binder component in the sintered bonding sheet 20 includes at least a thermally decomposable polymer binder and a low boiling point binder, and may further include other components such as a plasticizer.
  • the thermally decomposable polymer binder is a binder component that can be thermally decomposed in a high-temperature heating process for sintering joining, and is an element that contributes to maintaining the sheet shape of the sintered joining sheet 20 before the heating process.
  • the thermally decomposable polymer binder is a solid material at room temperature (23 ° C.) from the viewpoint of ensuring the sheet shape maintaining function. Examples of such a thermally decomposable polymer binder include a polycarbonate resin and an acrylic resin.
  • polycarbonate resin as the thermally decomposable polymer binder examples include an aliphatic polycarbonate composed of an aliphatic chain that does not contain an aromatic compound such as a benzene ring between carbonic acid ester groups (—O—CO—O—) of the main chain. And an aromatic polycarbonate containing an aromatic compound between carbonic acid ester groups (—O—CO—O—) of the main chain.
  • the aliphatic polycarbonate include polyethylene carbonate and polypropylene carbonate.
  • aromatic polycarbonate examples include polycarbonate having a bisphenol A structure in the main chain.
  • acrylic resin as the thermally decomposable polymer binder examples include polymers of acrylic acid esters and / or methacrylic acid esters having a linear or branched alkyl group having 4 to 18 carbon atoms.
  • (meth) acryl represents “acryl” and / or “methacryl”
  • (meth) acrylate” represents “acrylate” and / or “methacrylate”.
  • alkyl group of (meth) acrylic acid ester for forming an acrylic resin as a thermally decomposable polymer binder examples include, for example, methyl group, ethyl group, propyl group, isopropyl group, n-butyl group, t-butyl group, Isobutyl, amyl, isoamyl, hexyl, heptyl, cyclohexyl, 2-ethylhexyl, octyl, isooctyl, nonyl, isononyl, decyl, isodecyl, undecyl, lauryl, tridecyl , Tetradecyl group, stearyl group, and octadecyl group.
  • the acrylic resin as the thermally decomposable polymer binder may be a polymer containing a monomer unit derived from a monomer other than the (meth) acrylic acid ester.
  • examples of such other monomers include carboxy group-containing monomers, acid anhydride monomers, hydroxy group-containing monomers, sulfonic acid group-containing monomers, and phosphate group-containing monomers.
  • examples of the carboxy group-containing monomer include acrylic acid, methacrylic acid, carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid.
  • examples of the acid anhydride monomer include maleic anhydride and itaconic anhydride.
  • Examples of the hydroxy group-containing monomer include 2-hydroxyethyl (meth) acrylate, 2-hydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, 6-hydroxyhexyl (meth) acrylate, ( Examples include 8-hydroxyoctyl (meth) acrylate, 10-hydroxydecyl (meth) acrylate, 12-hydroxylauryl (meth) acrylate, and 4- (hydroxymethyl) cyclohexylmethyl (meth) acrylate.
  • sulfonic acid group-containing monomer examples include styrene sulfonic acid, allyl sulfonic acid, 2- (meth) acrylamide-2-methylpropane sulfonic acid, (meth) acrylamide propane sulfonic acid, sulfopropyl (meth) acrylate, and (meth) ) Acryloyloxynaphthalene sulfonic acid.
  • phosphate group-containing monomer include 2-hydroxyethyl acryloyl phosphate.
  • the weight average molecular weight of the thermally decomposable polymer binder is preferably 10,000 or more.
  • the weight average molecular weight of the thermally decomposable polymer binder is measured by gel permeation chromatography (GPC) and calculated as polystyrene.
  • the content of the thermally decomposable polymer binder in the sintered bonding sheet 20 is preferably 0.5 to 10% by mass, more preferably 0.8 from the viewpoint of appropriately exhibiting the above-described sheet shape maintaining function. It is ⁇ 8% by mass, more preferably 1 to 6% by mass.
  • the low boiling point binder in the sintered bonding sheet 20 has a viscosity at 23 ° C. of 1 ⁇ 10 measured using a dynamic viscoelasticity measuring device (trade name “HAAKE MARS III”, manufactured by Thermo Fisher Scientific). It shall be liquid or semi-liquid indicating 5 Pa ⁇ s or less.
  • a 20 mm ⁇ parallel plate is used as a jig, the gap between the plates is set to 100 ⁇ m, and the shear rate in rotational shearing is set to 1 s ⁇ 1 .
  • Examples of the low boiling point binder include terpene alcohols, alcohols excluding terpene alcohols, alkylene glycol alkyl ethers, and ethers excluding alkylene glycol alkyl ethers.
  • Examples of terpene alcohols include isobornylcyclohexanol, citronellol, geraniol, nerol, carveol, and ⁇ -terpineol.
  • alcohols other than terpene alcohols include pentanol, hexanol, heptanol, octanol, 1-decanol, ethylene glycol, diethylene glycol, propylene glycol, butylene glycol, and 2,4-diethyl-1,5-pentanediol. It is done.
  • alkylene glycol alkyl ethers include ethylene glycol butyl ether, diethylene glycol methyl ether, diethylene glycol ethyl ether, diethylene glycol butyl ether, diethylene glycol isobutyl ether, diethylene glycol hexyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol dibutyl ether, diethylene glycol butyl methyl ether, diethylene glycol Isopropyl methyl ether, triethylene glycol methyl ether, triethylene glycol dimethyl ether, triethylene glycol butyl methyl ether, propylene glycol propyl ether, dipropylene glycol methyl Ether, dipropylene glycol ethyl ether, dipropylene glycol propyl ether, dipropylene glycol butyl ether, dipropylene glycol dimethyl ether, tripropylene glycol methyl ether and tripropylene glycol
  • ethers other than alkylene glycol alkyl ethers include ethylene glycol ethyl ether acetate, ethylene glycol butyl ether acetate, diethylene glycol ethyl ether acetate, diethylene glycol butyl ether acetate, and dipropylene glycol methyl ether acetate.
  • a component in the sintered bonding sheet 20 one kind of low boiling point binder may be used, or two or more kinds of low boiling point binders may be used.
  • terpene alcohols are preferable and isobornylcyclohexanol is more preferable from the viewpoint of stability at room temperature.
  • the thickness at 23 ° C. of the sintered bonding sheet 20 is preferably 5 ⁇ m or more, more preferably 10 ⁇ m or more, and preferably 300 ⁇ m or less, more preferably 150 ⁇ m or less.
  • the viscosity at 70 ° C. of the sintered bonding sheet 20 or the sintered bonding composition forming the same is, for example, 5 ⁇ 10 3 to 1 ⁇ 10 7 Pa ⁇ s, and preferably 1 ⁇ 10 4 to 1 ⁇ 10 6 Pa ⁇ s.
  • the sintered bonding sheet 20 is prepared, for example, by mixing the above-described components in a solvent to prepare a varnish, applying the varnish on a separator as a base material, and forming a coating film. Can be produced by drying.
  • a solvent for preparing the varnish an organic solvent or an alcohol solvent can be used.
  • a reversing process as shown in FIG. specifically, bonding of the wafer processing tape T2 having the adhesive surface T2a to the semiconductor wafer divided body 10 with the sintered bonding sheet 20, that is, the workpiece, and peeling of the dicing tape T1 from the workpiece are performed. Is done.
  • the adhesive force of the adhesive surface T2a of the processing tape T2 is equal to or higher than the adhesive force of the adhesive surface T1a of the processing tape T1.
  • the wafer processing tape T2 is bonded to the side of the sintered bonding sheet 20 in the semiconductor wafer divided body 10 with the sintered bonding sheet 20, the semiconductor wafer divided body is bonded to the adhesive surface T2a side.
  • the dicing tape T ⁇ b> 1 is peeled from 10.
  • the semiconductor chip 11 is picked up from the wafer processing tape T2 together with the sintered bonding material layer 21 in close contact therewith, and the sintered bonding material is obtained.
  • the layered semiconductor chip 11 is obtained (pickup process).
  • the pin member 33 of the pick-up mechanism is raised on the lower side of the wafer processing tape T2 in the drawing, and the wafer processing tape T2 is picked up.
  • the semiconductor chip 11 is adsorbed and held by the adsorbing collet C.
  • the semiconductor chip 11 with the sintered bonding material layer can be picked up. The same applies to the pickup process described later.
  • the semiconductor chip 11 with the sintered bonding material layer is pressure-bonded and temporarily fixed to the support substrate S via the sintered bonding material layer 21 (temporary fixing). Process). Specifically, for example, using a chip mounter, the semiconductor chip 11 with the sintered bonding material layer is pressed against the support substrate S via the sintered bonding material layer 21 and temporarily fixed.
  • the support substrate S include an insulating circuit substrate with wiring on the surface, such as copper wiring, and a lead frame.
  • the chip mounting location on the support substrate S may be a substrate surface such as a copper wiring or a lead frame, or may be a surface of a plating film formed on the substrate surface.
  • the plating film examples include a gold plating film, a silver plating film, a nickel plating film, a palladium plating film, and a platinum plating film.
  • the temperature condition for temporary fixing is, for example, in the range from room temperature to 300 ° C.
  • the load related to pressing is, for example, 0.01 to 50 MPa
  • the joining time is, for example, 0.01 to 300 seconds.
  • a sintered layer 22 is formed through a heating process from the sintered bonding material layer 21 interposed between the temporarily fixed semiconductor chip 11 and the substrate S.
  • the semiconductor chip 11 is sintered and bonded to the support substrate S (sinter bonding process).
  • the low boiling point binder in the sintered bonding material layer 21 is volatilized between the support substrate S and the semiconductor chip 11 through a predetermined high-temperature heating process, and the thermally decomposable polymer binder is removed. Pyrolysis and volatilization and sintering of the conductive metal of the sinterable particles.
  • the sintered layer 22 is formed between the support substrate S and each semiconductor chip 11, and the semiconductor chip 11 is bonded to the support substrate S while being electrically connected to the support substrate S side.
  • the temperature condition for sintering joining is, for example, in the range of 150 to 400 ° C., and preferably in the range of 250 to 350 ° C.
  • the pressure for sintering joining is, for example, 60 MPa or less, and preferably 40 MPa or less.
  • the joining time of the sintered joining is, for example, 0.3 to 300 minutes, and preferably 0.5 to 240 minutes. For example, within the range of these conditions, a temperature profile and a pressure profile for performing the sintering joining process are appropriately set.
  • the sintered joining process as described above can be performed using an apparatus that can perform heating and pressurization simultaneously.
  • Examples of such an apparatus include a flip chip bonder and a parallel plate press.
  • this step is preferably performed in a nitrogen atmosphere, a reduced pressure, or a reducing gas atmosphere.
  • the thickness of the sintered layer 22 formed in the sintering joining step is preferably in the range of 60 to 140%, more preferably 80 to 120% of the average thickness of the sintered layer 22. Within the range, more preferably within the range of 90 to 110%. As the thickness of the sintered layer 22 is more uniform, higher bonding reliability is easily obtained in the sintered layer 22.
  • the average thickness of the sintered layer 22 is preferably 5 to 200 ⁇ m, more preferably 10 to 150 ⁇ m. Such a configuration relaxes internal stress caused by thermal stress in the sintered layer 22 to ensure sufficient thermal shock reliability, and suppresses costs related to sintering joining and, consequently, semiconductor device manufacturing costs. ,preferable.
  • the terminal portion (not shown) of the semiconductor chip 11 and the terminal portion (not shown) of the support substrate S are bonded as necessary. Electrical connection is made via the wire W (wire bonding step).
  • the connection between the terminal portion of the semiconductor chip 11 or the terminal portion of the support substrate S and the bonding wire W is realized by, for example, ultrasonic welding with heating.
  • the bonding wire W for example, a gold wire, an aluminum wire, or a copper wire can be used.
  • the wire heating temperature in wire bonding is, for example, 80 to 250 ° C., and preferably 80 to 220 ° C.
  • the heating time is several seconds to several minutes.
  • a sealing resin M for protecting the semiconductor chip 11 and the bonding wires W on the support substrate S is formed (sealing step).
  • the sealing resin M is formed by a transfer molding technique performed using a mold.
  • an epoxy resin can be used as a constituent material of the sealing resin M.
  • the heating temperature for forming the sealing resin M is, for example, 165 to 185 ° C., and the heating time is, for example, 60 seconds to several minutes.
  • FIG. 5A After the bonding step described above with reference to FIG. 1C, that is, the step of bonding the sintered bonding sheet 20 to the semiconductor wafer divided body 10 on the dicing tape T ⁇ b> 1, it is shown in FIG. 5A.
  • the semiconductor chip 11 is picked up from the dicing tape T1 together with the sintered bonding material layer 21 in close contact therewith to obtain the semiconductor chip 11 with the sintered bonding material layer (pickup process).
  • the adsorption collet C used holds the semiconductor chip 11 by the adsorption action of the semiconductor chip 11 with the sintered bonding material layer 11 toward the sintered bonding material layer 21 side.
  • the semiconductor chip 11 is transferred from the suction collet C picked up the semiconductor chip 11 with the sintered bonding material layer to another suction collet C ′ (reversing step). .
  • the adsorption collet C ′ holds the semiconductor chip 11 by the adsorption action to the chip side of the semiconductor chip 11 with the sintered bonding material layer.
  • the semiconductor chip 11 with the sintered bonding material layer is subjected to the temporary fixing step as described above with reference to FIG.
  • FIG. 6 shows between the dividing step described above with reference to FIGS. 1A and 1B and the bonding step described above with reference to FIG.
  • the dicing tape T1 holding the semiconductor wafer divided body 10 may be expanded once.
  • an expanding apparatus is used.
  • the dicing tape T1 with the adhesive surface T1a is bonded to the semiconductor wafer divided body 10 and the ring frame R as the holder 31 of the expanding apparatus. Fixed.
  • the hollow cylindrical push-up member 32 included in the expanding apparatus is brought into contact with the dicing tape T1 from the lower side and lifted, and the semiconductor wafer divided body 10 is attached.
  • the combined dicing tape T ⁇ b> 1 is expanded so as to be stretched in a two-dimensional direction including the radial direction and the circumferential direction of the semiconductor wafer divided body 10.
  • the expanding temperature condition is, for example, ⁇ 20 to 70 ° C.
  • the push-up member 32 is lowered, and the expanded state in the dicing tape T1 is released.
  • a portion outside the semiconductor wafer divided body holding region in the dicing tape T1 may be heated and contracted.
  • the heating temperature is, for example, 100 to 300 ° C. Such a configuration is preferable in order to prevent the distance between the semiconductor chips 11 from becoming narrow after expansion.
  • an expanding process as shown in FIG. 7 is performed between the bonding process described above with reference to FIG. 1C and the reversing process described above with reference to FIG. May be.
  • an expanding process as shown in FIG. 7 may be performed.
  • an expanding apparatus is used.
  • the dicing tape T1 with the adhesive surface T1a is bonded to the semiconductor wafer divided body 10 with the sintered bonding sheet 20 and the ring frame R. It is fixed to the holder 31 of the expanding device.
  • the hollow cylindrical push-up member 32 provided in the expanding apparatus is brought into contact with the dicing tape T1 from the lower side and lifted, and the semiconductor wafer divided body 10 is attached.
  • the combined dicing tape T ⁇ b> 1 is expanded so as to be stretched in a two-dimensional direction including the radial direction and the circumferential direction of the semiconductor wafer divided body 10.
  • the expanding temperature condition is, for example, ⁇ 20 to 70 ° C.
  • the push-up member 32 is lowered, and the expanded state in the dicing tape T1 is released.
  • a portion outside the semiconductor wafer divided body holding region in the dicing tape T1 may be heated and contracted.
  • the heating temperature is, for example, 100 to 300 ° C.
  • Such a configuration is preferable in order to prevent the distance between the semiconductor chips 11 from becoming narrow after expansion.
  • a dividing step as shown in FIG. 8 may be performed instead of the dividing step described above with reference to FIGS. 1 (a) and 1 (b).
  • the semiconductor wafer W held on the dicing tape T1 is subjected to stealth dicing to be divided into a plurality of semiconductor chips in the semiconductor wafer W.
  • the weakened region F is formed.
  • a laser beam having a focused point inside the semiconductor wafer W is irradiated to the semiconductor wafer W along the planned dividing line from the side opposite to the dicing tape T1, for example, and multiphoton absorption is performed. Due to the ablation, the weakened region F is formed in the semiconductor wafer W.
  • a method of forming the weakened region F on the division line by laser light irradiation in the semiconductor wafer is described in detail in, for example, Japanese Patent Application Laid-Open No. 2002-192370.
  • the laser light irradiation conditions in this embodiment are, for example, It adjusts suitably within the range of the following conditions.
  • the semiconductor wafer W Before or after such stealth dicing, the semiconductor wafer W may be thinned by grinding the back surface thereof.
  • the semiconductor wafer W that has undergone stealth dicing is in a state that can be cleaved along the weakened region F by the expansion of the dicing tape T1 that holds the semiconductor wafer W.
  • the dicing tape T1 with the adhesive surface T1a is fixed to the holder 31 of the expander with the semiconductor wafer W and the ring frame R that have undergone stealth dicing.
  • the semiconductor wafer W is cleaved by once expanding the dicing tape T1 that holds the semiconductor wafer W that has undergone stealth dicing. Specifically, first, as shown in FIG.
  • the hollow cylindrical push-up member 32 provided in the expanding apparatus is brought into contact with the dicing tape T1 from the lower side thereof and is lifted, so that the semiconductor wafer W
  • the bonded dicing tape T1 is expanded so as to be stretched in a two-dimensional direction including the radial direction and the circumferential direction of the semiconductor wafer W.
  • the expanding temperature condition is, for example, ⁇ 20 to 70 ° C.
  • a portion outside the semiconductor wafer divided body holding region in the dicing tape T1 may be heated and contracted.
  • the heating temperature is, for example, 100 to 300 ° C. Such a configuration is preferable in order to prevent the distance between the semiconductor chips 11 from becoming narrow after expansion.
  • the semiconductor wafer divided body 10 can be formed on the dicing tape T1 also by such a dividing step.
  • the distance between the semiconductor chips 11 of the semiconductor wafer divided body 10 thus formed is, for example, 10 to 500 ⁇ m.
  • the formed semiconductor wafer divided body 10 is subjected to the bonding step described above with reference to FIG.
  • the bonding step described above with reference to FIG. 1C includes the semiconductor wafer divided body 10 (a plurality of separated semiconductor chips 11 on the dicing tape T1). ) Is bonded together with a sintered bonding sheet 20 for supplying the sintered bonding material.
  • the supply of the material for sintering bonding to each of the plurality of semiconductor chips 11, that is, the transfer formation of the material layer 21 for sintering bonding to each of the plurality of semiconductor chips 11 is efficiently performed collectively. Suitable for doing well.
  • the semiconductor wafer divided body 10 formed on the dicing tape T1 in the dividing step (that is, the chip is separated into chips while being held on the dicing tape T1).
  • the distance between the chips of the semiconductor wafer W) is, for example, 10 to 500 ⁇ m as described above. This inter-chip distance takes a value smaller than the semiconductor chip thickness, for example, and is short.
  • the sintered bonding sheet 20 is bonded to the semiconductor wafer divided body 10 (the sintered bonding sheet 20 is subjected to predetermined processing after being separated from the semiconductor wafer W. It is not bonded to a plurality of semiconductor chips arranged on a tape and having relatively large gaps between the chips). Therefore, the present semiconductor device manufacturing method is suitable for reducing the loss of the sintered bonding material in batch supply of the sintered bonding material to each of the plurality of semiconductor chips 11.
  • the semiconductor device manufacturing method is suitable for efficiently supplying the sintered bonding material to each semiconductor chip 11 while reducing the loss of the sintered bonding material.
  • the semiconductor device manufacturing method of the present embodiment is a method for manufacturing a semiconductor device such as a power semiconductor device having a sintered joint portion of a semiconductor chip, and includes a stealth dicing process, a bonding process, and a cleaving process as described below. Including a pick-up process, a temporary fixing process, and a sintering joining process.
  • the semiconductor wafer W held on the dicing tape T1 is subjected to stealth dicing to be divided into a plurality of semiconductor chips in the semiconductor wafer W.
  • the weakened region F is formed.
  • the semiconductor wafer W may be thinned by grinding the back surface (the upper surface in the drawing in the present embodiment) side.
  • the semiconductor wafer W that has undergone stealth dicing is in a state that can be cleaved along the weakened region F by the expansion of the dicing tape T1 that holds the semiconductor wafer W.
  • Specific modes and conditions of stealth dicing for the semiconductor wafer W are the same as those described above with reference to FIG.
  • the sintered bonding sheet 20 is bonded to the semiconductor wafer W (bonding step).
  • the sintered bonding sheet 20 is a sheet body of a composition containing at least conductive metal-containing sinterable particles and a binder component, and is attached to the semiconductor wafer W on the dicing tape T1 or the back surface thereof. Bonding is performed from the side opposite to the dicing tape T1.
  • the pressing means for bonding include a pressure roll.
  • the bonding temperature is, for example, in the range of room temperature to 200 ° C., and the load for bonding is, for example, 0.01 to 10 MPa.
  • the supply of the sintering bonding material to each part to be separated into semiconductor chips in the semiconductor wafer W that is, each part to be separated into semiconductor chips in the semiconductor wafer W. It is possible to efficiently perform transfer formation of the material layer for sintered bonding to the substrate.
  • FIG. 10A the dicing tape T1 with the adhesive surface T1a between the semiconductor wafer W with the sintered bonding sheet 20 and the ring frame R is the expanding apparatus. It is fixed to the holder 31.
  • FIG. 10 (b) the hollow cylindrical push-up member 32 included in the expanding apparatus is brought into contact with the dicing tape T1 from the lower side and lifted, and the semiconductor wafer W is bonded thereto.
  • the dicing tape T1 is expanded so as to be stretched in a two-dimensional direction including the radial direction and the circumferential direction of the semiconductor wafer W.
  • the expanding temperature condition is, for example, ⁇ 20 to 70 ° C.
  • a crack is formed in the weakened region F in the semiconductor wafer W, and the semiconductor chip 11 is separated.
  • the push-up member 32 is lowered, and the expanded state of the dicing tape T1 is released.
  • the dicing tape T1 that holds the semiconductor wafer W is once expanded to cleave the semiconductor wafer W together with the sintered bonding sheet 20 thereon, and the sintered bonding sheet 20
  • the semiconductor wafer divided body 10 including a plurality of semiconductor chips 11 to which the derived sintered bonding material layer 21 is closely attached can be formed.
  • a portion outside the semiconductor wafer divided body holding region in the dicing tape T1 may be heated and contracted.
  • the heating temperature is, for example, 100 to 300 ° C. Such a configuration is preferable in order to prevent the distance between the semiconductor chips 11 from becoming narrow after expansion.
  • the reversing process described above with reference to FIG. 1 (d) with respect to the other embodiments the pick-up process described above with reference to FIG. 2, and FIG. 3 (a).
  • the sealing process performed is performed.
  • the material for sintering bonding is supplied to each part to be separated into semiconductor chips in the semiconductor wafer W, that is, the semiconductor chips are separated into semiconductor chips in the semiconductor wafer W. It is suitable for efficiently carrying out transfer formation of the sintered bonding material layer 21 to each location collectively.
  • the sintered bonding sheet 20 is bonded to the semiconductor wafer W that has not been singulated into chips (that is, the semiconductor wafer W without inter-chip gaps). It is done.
  • the sintered bonding sheet 20 for supplying the sintered bonding material can be entirely pressed against the wafer in the region bonded to the semiconductor wafer W. Therefore, this semiconductor device manufacturing method is suitable for reducing the loss of the material for sintered bonding supplied to the plurality of semiconductor chips 11 obtained in the process.
  • the semiconductor device manufacturing method is suitable for efficiently supplying the sintered bonding material to each semiconductor chip 11 while reducing the loss of the sintered bonding material.
  • FIG. 11 shows a part of the process of the semiconductor device manufacturing method according to the embodiment of the present invention.
  • the semiconductor device manufacturing method of the present embodiment is a method for manufacturing a semiconductor device such as a power semiconductor device having a sintered joint portion of a semiconductor chip, and includes the following bonding step, singulation step, pickup A process, a temporary fixing process, and a sintering joining process are included.
  • the sintered bonding sheet 20 is bonded to the semiconductor wafer W held on the adhesive surface T1a of the dicing tape T1.
  • the sintered bonding sheet 20 is a sheet body of a composition containing at least conductive metal-containing sinterable particles and a binder component, and is attached to the semiconductor wafer W on the dicing tape T1 or the back surface thereof. Bonding is performed from the side opposite to the dicing tape T1.
  • the pressing means for bonding include a pressure roll.
  • the bonding temperature is, for example, in the range of room temperature to 200 ° C., and the load for bonding is, for example, 0.01 to 10 MPa.
  • the supply of the sintering bonding material to each part to be separated into semiconductor chips in the semiconductor wafer W that is, each part to be separated into semiconductor chips in the semiconductor wafer W. It is possible to efficiently perform transfer formation of the material layer for sintered bonding to the substrate. Further, before this step, the semiconductor wafer W may be thinned by grinding the back surface (the upper surface in the drawing in the present embodiment) side.
  • the singulation process is performed. Specifically, in a state where the semiconductor wafer W with the sintered bonding sheet 20 is held on the adhesive surface T1a of the dicing tape T1, a rotating blade (not shown) provided in the dicing apparatus is driven to drive the semiconductor wafer. Cutting is performed on W and the sintered joining sheet 20 thereon. This cutting process is advanced along the scheduled cutting line while flowing water continues to be supplied toward the rotating blade and the semiconductor wafer W.
  • the cutting groove G formed by the rotating blade for dicing is schematically represented by a thick line. The cutting depth of the cutting groove G may reach the dicing tape T1.
  • the semiconductor wafer divided body 10 including a plurality of semiconductor chips 11 in which the sintered joining material layer 21 derived from the sintered joining sheet 20 is in close contact on the dicing tape T1. Is formed.
  • a reversing process as shown in FIG. specifically, bonding of the wafer processing tape T2 having the adhesive surface T2a to the semiconductor wafer divided body 10 with the sintered bonding sheet 20, that is, the workpiece, and peeling of the dicing tape T1 from the workpiece are performed. Is done.
  • the adhesive force of the adhesive surface T2a of the processing tape T2 is equal to or higher than the adhesive force of the adhesive surface T1a of the processing tape T1.
  • the wafer processing tape T2 is bonded to the side of the sintered bonding sheet 20 in the semiconductor wafer divided body 10 with the sintered bonding sheet 20, the semiconductor wafer divided body is bonded to the adhesive surface T2a side.
  • the dicing tape T ⁇ b> 1 is peeled from 10.
  • the pick-up process described above with reference to FIG. 2 with respect to the other embodiments the temporary fixing process described above with reference to FIG. 3A, and FIG.
  • the sintering bonding process described above with reference to FIG. 4, the wire bonding process described above with reference to FIG. 4A, and the sealing process described above with reference to FIG. 4B are performed.
  • the semiconductor chip 11 and the dicing tape together with the sintered bonding material layer 21 in close contact therewith are obtained.
  • the semiconductor chip 11 with a sintered bonding material layer is obtained by picking up from T1 (pickup step).
  • the adsorption collet C used holds the semiconductor chip 11 by the adsorption action of the semiconductor chip 11 with the sintered bonding material layer 11 toward the sintered bonding material layer 21 side.
  • the semiconductor chip 11 is delivered from the suction collet C picked up the semiconductor chip 11 with the sintered bonding material layer to another suction collet C ′ (reversing step). .
  • the adsorption collet C ′ holds the semiconductor chip 11 by the adsorption action to the chip side of the semiconductor chip 11 with the sintered bonding material layer.
  • the semiconductor chip 11 with the sintered bonding material layer is subjected to the temporary fixing step as described above with reference to FIG.
  • the semiconductor wafer W that has undergone stealth dicing is in a state that can be cleaved along the weakened region F by the expansion of the dicing tape T1 that holds the semiconductor wafer W.
  • Specific modes and conditions of stealth dicing for the semiconductor wafer W are the same as those described above with reference to FIG.
  • the dicing tape T1 with the adhesive surface T1a of the semiconductor wafer W with the sintered joining sheet 20 and the ring frame R is fixed to the holder 31 of the expanding apparatus.
  • the hollow cylindrical push-up member 32 included in the expanding device is raised from the lower side against the dicing tape T1, and the semiconductor wafer W is bonded thereto.
  • the dicing tape T1 is expanded so as to be stretched in a two-dimensional direction including the radial direction and the circumferential direction of the semiconductor wafer W.
  • the expanding temperature condition is, for example, ⁇ 20 to 70 ° C.
  • a portion outside the semiconductor wafer divided body holding region in the dicing tape T1 may be heated and contracted.
  • the heating temperature is, for example, 100 to 300 ° C. Such a configuration is preferable in order to prevent the distance between the semiconductor chips 11 from becoming narrow after expansion.
  • a sintered bonding sheet 20 for bonding is attached.
  • the material for sintering bonding is supplied to each portion to be separated into semiconductor chips 11 in the semiconductor wafer W, that is, the semiconductor chips are separated into semiconductor chips in the semiconductor wafer W. It is suitable for efficiently carrying out transfer formation of the material layer for sintering joining to each of the locations.
  • a sintered bonding sheet is applied to a semiconductor wafer W that has not been singulated into chips (that is, a semiconductor wafer W without inter-chip gaps). 20 is bonded.
  • the sintered bonding sheet 20 for supplying the sintered bonding material can be entirely pressed against the wafer in the region bonded to the semiconductor wafer W. Therefore, this semiconductor device manufacturing method is suitable for reducing the loss of the material for sintered bonding supplied to the plurality of semiconductor chips 11 obtained in the process.
  • this semiconductor device manufacturing method is suitable for efficiently supplying the sintered bonding material to each semiconductor chip 11 while reducing the loss of the sintered bonding material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

本製造方法は、例えば、ダイシングテープ（Ｔ１）上の半導体ウエハ（Ｗ）から、複数の半導体チップ（１１）を含む半導体ウエハ分割体（１０）を形成する工程と、ダイシングテープ（Ｔ１）上の半導体ウエハ分割体（１０）に対して焼結接合用シート（２０）を貼り合わせる工程と、焼結接合用シート（２０）由来の焼結接合用材料層（２１）を伴う半導体チップ（１１）を例えばダイシングテープ（Ｔ１）からピックアップする工程と、焼結接合用材料層付き半導体チップ（１１）をその焼結接合用材料層（２１）を介して基板に仮固定する工程と、仮固定された半導体チップ（１１）と基板の間に介在する焼結接合用材料層（２１）から加熱過程を経て焼結層を形成して当該半導体チップ（１１）を基板に接合する工程とを含む。このような半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップへの焼結接合用材料の供給を効率よく行うのに適する。

Description

半導体装置製造方法
　本発明は、いわゆるパワー半導体装置などの半導体装置を製造する方法に関する。
　半導体装置の製造において、リードフレームや絶縁回路基板など支持基板に対し、半導体チップを支持基板側との電気的接続をとりつつダイボンディングするための手法として、支持基板とチップとの間にＡｕ-Ｓｉ共晶合金層を形成して接合状態を実現する手法や、接合材としてハンダや導電性粒子含有樹脂を利用する手法が、知られている。
　一方、電力の供給制御を担うパワー半導体装置の普及が近年では顕著である。パワー半導体装置は、動作時の通電量が大きいことに起因して発熱量が大きい場合が多い。そのため、パワー半導体装置の製造においては、半導体チップを支持基板側との電気的接続をとりつつ支持基板にダイボンディングする手法について、高温動作時にも信頼性の高い接合状態を実現可能であることが求められる。半導体材料としてＳｉＣやＧａＮが採用されて高温動作化の図られたパワー半導体装置においては特に、そのような要求が強い。そして、そのような要求に応えるべく、電気的接続を伴うダイボンディング手法として、焼結性粒子と溶剤等を含有する焼結接合用の組成物を使用する技術が提案されている。
　焼結性粒子含有の焼結接合用材料が用いられて行われるダイボンディングでは、まず、支持基板のチップ接合予定箇所に対して半導体チップが焼結接合用材料を介して所定の温度・荷重条件で載置される。その後、支持基板とその上の半導体チップとの間において焼結接合用材料中の溶剤の揮発などが生じ且つ焼結性粒子間で焼結が進行するように、所定の温度・加圧条件での加熱工程が行われる。これにより、支持基板と半導体チップとの間に焼結層が形成されて、支持基板に対して半導体チップが電気的に接続されつつ機械的に接合されることとなる。このような技術は、例えば下記の特許文献１,２に記載されている。
国際公開第２００８／０６５７２８号 特開２０１３－０３９５８０号公報
　焼結接合によるダイボンディングがなされる半導体装置製造過程において、複数の半導体チップに焼結接合用材料を一括的に供給するために、例えば次のような過程を経ることが提案されている。まず、片面に粘着面を有する加工用テープないしその粘着面の上に複数の半導体チップが配列される。次に、プラスチックフィルム表面に焼結接合用材料層を伴うシート体の当該材料層の側が、加工用テープ上の半導体チップアレイに対して押圧されつつ貼り合わせられる。次に、焼結接合用材料層において半導体チップに圧着された箇所を当該半導体チップ上に残しつつ、当該シート体の剥離が行われる。当該シート体の貼り合わせとその後の剥離により、シート体から各半導体チップへの焼結接合用材料の転写が行われることとなる。このような手法によると、複数の半導体チップに焼結接合用材料を一括的に供給することが可能である。しかしながら、このような手法では、焼結接合用材料のロスが比較的に大きい。その理由は次のとおりである。
　加工用テープ上への半導体チップの配列は、チップの欠けを招きかねないチップどうしの接触が配列作業中に生ずるのを回避するために例えば、隣り合うチップ間の離隔距離が十分に確保されつつ行われる。その離隔距離は８００～２０００μｍ程度である。すなわち、配列作業後の加工用テープ上の半導体チップアレイにおける半導体チップ間には有意な空隙がある。そのため、焼結接合用材料の供給のための上述のシート体においては、半導体チップアレイへの貼り合わせ時に各半導体チップに対して圧着される焼結接合用材料層の各箇所（焼結接合用材料層の一部）が、半導体チップに転写されることとなる。貼り合わせ時に焼結接合用材料層において半導体チップ間の空隙に臨む箇所は、半導体チップに転写されない。焼結接合用材料層にて半導体チップに転写されない箇所はロスとなる。加工用テープ上に配列される半導体チップ間の空隙が大きいほど、このロスは増大する傾向にある。
　本発明は、以上のような事情のもとで考え出されたものであって、その目的は、焼結接合用材料のロスを低減しつつ各半導体チップへの焼結接合用材料の供給を効率よく行うのに適した、半導体チップ焼結接合箇所を備える半導体装置の製造方法を、提供することにある。
　本発明の第１の側面により提供される半導体装置製造方法は、以下のような分割工程、貼合せ工程、ピックアップ工程、仮固定工程、および焼結接合工程を少なくとも含む。本方法は、半導体チップの焼結接合箇所を備えるパワー半導体装置などの半導体装置を製造するのに適する。
　分割工程では、ダイシングテープ上に保持された状態にある半導体ウエハから、複数の半導体チップを含む半導体ウエハ分割体を形成する。本工程では、半導体ウエハに対するブレードダイシングによって半導体ウエハ分割体を形成することができる（第１手法）。或いは、本工程では、ダイシングテープ上に保持された状態にある半導体ウエハに対するステルスダイシングの後、当該半導体ウエハを保持するダイシングテープを一旦エキスパンドすることによって当該半導体ウエハを割断して、半導体ウエハ分割体を形成することもできる（第２手法）。ステルスダイシングでは、半導体ウエハ内において複数の半導体チップへの割断用の脆弱化領域が形成される。ステルスダイシングを経た半導体ウエハは、それを保持するダイシングテープのエキスパンドによって脆弱化領域に沿って割断され得る状態をとる。これら第１手法や第２手法を経て形成される半導体ウエハ分割体の半導体チップ間距離は１０～５００μｍ程度である。
　貼合せ工程では、導電性金属含有の焼結性粒子およびバインダー成分を含む焼結接合用シートを、ダイシングテープ上の半導体ウエハ分割体に対してダイシングテープとは反対の側から貼り合わせる。これにより、半導体チップのそれぞれに対し、焼結接合用シート由来の焼結接合用材料を圧着させて焼結接合用材料層の転写を行う。
　ピックアップ工程では、半導体チップをこれに密着している焼結接合用材料層とともにピックアップして、焼結接合用材料層付き半導体チップを得る。ピックアップ工程では、例えばダイシングテープから、焼結接合用材料層付き半導体チップをピックアップする。或いは、上述の貼合せ工程とピックアップ工程との間に、焼結接合用シート付き半導体ウエハ分割体における焼結接合用シート側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からのダイシングテープの剥離とを行う工程が実施される場合、ピックアップ工程では、ウエハ加工用テープから焼結接合用材料層付き半導体チップをピックアップする。
　仮固定工程では、焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に対して圧着して仮固定する。
　焼結接合工程では、仮固定された半導体チップと基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを基板に対して焼結接合する。
　本半導体装置製造方法において、その貼合せ工程では、上述のように、ダイシングテープ上の半導体ウエハ分割体（個片化済みの複数の半導体チップが含まれる）に対して、焼結接合用材料の供給のための焼結接合用シートが貼り合わせられる。このような構成は、複数の半導体チップのそれぞれへの焼結接合用材料の供給、即ち、複数の半導体チップのそれぞれへの焼結接合用材料層の転写形成を、一括して効率よく行うのに適する。
　加えて、本半導体装置製造方法では、その分割工程にてダイシングテープ上に形成される半導体ウエハ分割体（即ち、ダイシングテープに保持されている状態でのチップへの個片化を経た半導体ウエハ）のチップ間距離は、上述のように１０～５００μｍ程度と短い。貼合せ工程では、このような半導体ウエハ分割体に対して焼結接合用シートが貼り合わせられる（焼結接合用シートは、半導体ウエハからの個片化を経た後に加工用テープ上に配列された、チップ間に比較的大きな空隙を伴う複数の半導体チップに対して貼り合わされるのではない）。したがって、本半導体装置製造方法は、複数の半導体チップのそれぞれへの焼結接合用材料の一括的な供給にあたり、焼結接合用材料のロスを低減するのに適する。
　以上のように、本発明の第１の側面に係る本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップへの焼結接合用材料の供給を効率よく行うのに適するのである。
　本方法は、好ましくは、分割工程と貼合せ工程との間に、半導体ウエハ分割体を保持するダイシングテープを一旦エキスパンドする工程を更に含む。このような構成は、ピックアップ工程において各半導体チップを適切にピックアップするうえで好ましい。
　本方法は、好ましくは、貼合せ工程とピックアップ工程との間に、半導体ウエハ分割体を保持するダイシングテープを一旦エキスパンドするエキスパンド工程を更に含む。このような構成は、ピックアップ工程前に焼結接合用シートを割断してピックアップ工程において各半導体チップを適切にピックアップするうえで好ましい。また、このようなエキスパンド工程とピックアップ工程との間に、焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体における焼結接合用材料層側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からのダイシングテープの剥離とを行う工程が実施される場合、ピックアップ工程では、ウエハ加工用テープから焼結接合用材料層付き半導体チップをピックアップする。
　本発明の第２の側面により提供される半導体装置製造方法は、次のようなステルスダイシング工程、貼合せ工程、割断工程、ピックアップ工程、仮固定工程、および焼結接合工程を含む。ステルスダイシング工程では、ダイシングテープ上に保持された状態にある半導体ウエハ内において、複数の半導体チップへの割断用の脆弱化領域を形成する。貼合せ工程では、導電性金属含有の焼結性粒子およびバインダー成分を含む焼結接合用シートを、ダイシングテープ上の半導体ウエハに対してダイシングテープとは反対の側から貼り合わせる。割断工程では、半導体ウエハを保持するダイシングテープをエキスパンドすることにより、当該半導体ウエハを焼結接合用シートとともに割断して、当該焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体を形成する。ピックアップ工程では、焼結接合用材料層付き半導体チップをダイシングテープからピックアップする。或いは、上述の割断工程とピックアップ工程との間に、焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体における焼結接合用材料層側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からのダイシングテープの剥離とを行う工程が実施される場合、ピックアップ工程では、ウエハ加工用テープから焼結接合用材料層付き半導体チップをピックアップする。仮固定工程では、焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に仮固定する。焼結接合工程では、仮固定された半導体チップおよび基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを基板に焼結接合する。
　本発明の第２の側面に係る半導体装置製造方法において、その貼合せ工程では、上述のように、ダイシングテープ上でのステルスダイシング後の半導体ウエハに対して、焼結接合用材料の供給のための焼結接合用シートが貼り合わせられる。このような構成は、半導体ウエハにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層の転写形成を、一括して効率よく行うのに適する。
　加えて、本発明の第２の側面に係る半導体装置製造方法の貼合せ工程では、チップへの個片化を経ていない半導体ウエハ（即ち、チップ間空隙を伴わない半導体ウエハ）に対して、焼結接合用シートが貼り合わせられる。このような貼合せ工程では、焼結接合用材料の供給のための焼結接合用シートは、半導体ウエハに貼り合わせられる領域において当該ウエハに対して全面的に圧着されうる。したがって、本半導体装置製造方法は、その過程で得られる複数の半導体チップに供給される焼結接合用材料のロスを低減するのに適する。
　以上のように、本発明の第２の側面に係る本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップへの焼結接合用材料の供給を効率よく行うのに適するのである。
　本発明の第３の側面により提供される半導体装置製造方法は、次のような貼合せ工程、個片化工程、ピックアップ工程、仮固定工程、および焼結接合工程を含む。貼合せ工程では、ダイシングテープ上に保持されている半導体ウエハに対してダイシングテープとは反対の側から焼結接合用シートを貼り付わせる。この焼結接合用シートは、導電性金属含有の焼結性粒子およびバインダー成分を含む。個片化工程では、ダイシングテープ上の半導体ウエハを焼結接合用シートとともに個片化して、当該焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体を形成する。この個片化工程では、半導体ウエハおよびその上の焼結接合用シートに対するブレードダイシングによって半導体ウエハ分割体を形成することができる。或いは、個片化工程では、ダイシングテープ上に保持された状態にある半導体ウエハ内において複数の半導体チップへの割断用の脆弱化領域を形成した後、当該半導体ウエハを保持するダイシングテープのエキスパンドにより当該半導体ウエハおよびその上の焼結接合用シートを割断して、半導体ウエハ分割体を形成することができる。ピックアップ工程では、半導体チップをこれに密着している焼結接合用材料層とともにピックアップして焼結接合用材料層付き半導体チップを得る。このピックアップ工程では、焼結接合用材料層付き半導体チップをダイシングテープからピックアップする。或いは、上述の個片化工程とピックアップ工程との間に、焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体における焼結接合用材料層側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からのダイシングテープの剥離とを行う工程が実施される場合、ピックアップ工程では、ウエハ加工用テープから焼結接合用材料層付き半導体チップをピックアップする。仮固定工程では、焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に仮固定する。焼結接合工程では、仮固定された半導体チップおよび基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを基板に焼結接合する。
　本発明の第３の側面に係る半導体装置製造方法において、その貼合せ工程では、上述のように、ダイシングテープ上の半導体ウエハに対して、焼結接合用材料の供給のための焼結接合用シートが貼り合わせられる。このような構成は、半導体ウエハにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層の転写形成を、一括して効率よく行うのに適する。
　加えて、本発明の第３の側面に係る半導体装置製造方法の貼合せ工程では、チップへの個片化を経ていない半導体ウエハ（即ち、チップ間空隙を伴わない半導体ウエハ）に対して、焼結接合用シートが貼り合わせられる。このような貼合せ工程では、焼結接合用材料の供給のための焼結接合用シートは、半導体ウエハに貼り合わせられる領域において当該ウエハに対して全面的に圧着されうる。したがって、本半導体装置製造方法は、その過程で得られる複数の半導体チップに供給される焼結接合用材料のロスを低減するのに適する。
　以上のように、本発明の第３の側面に係る本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップへの焼結接合用材料の供給を効率よく行うのに適するのである。
　本発明の第１から第３の側面において、焼結接合工程にて形成される焼結層の厚さは、当該焼結層の平均厚さの好ましくは６０～１４０％の範囲内、より好ましくは８０～１２０％の範囲内、より好ましくは９０～１１０％の範囲内にある。焼結層の厚さが均一なほど、焼結層において高い接合信頼性を得やすい。また、焼結接合工程にて形成される焼結層の平均厚さは、好ましくは５～２００μｍ、より好ましくは１０～１５０μｍである。このような構成は、焼結層において熱ストレスに起因する内部応力を緩和して十分な熱衝撃信頼性を確保するとともに、焼結接合に関するコスト、ひいては半導体装置の製造コストを抑制するうえで、好ましい。
　本発明の第１から第３の側面において使用される焼結接合用シート中の焼結性粒子は、好ましくは、銀、銅、酸化銀、および酸化銅からなる群より選択される少なくとも一種を含む。このような構成は、焼結接合される基板と半導体チップとの間に強固な焼結層を形成するうえで好適である。また、焼結接合用シート中のバインダー成分は、好ましくは熱分解性の高分子バインダーである。
本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 図１に示す工程の後に続く工程を表す。 図２に示す工程の後に続く工程を表す。 図３に示す工程の後に続く工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 図９に示す工程の後に続く工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の一の実施形態に係る半導体装置製造方法における一部の工程を表す。
　図１から図４は、本発明の一の実施形態に係る半導体装置製造方法を表す。本実施形態の半導体装置製造方法は、半導体チップの焼結接合箇所を備えるパワー半導体装置などの半導体装置を製造するための方法であって、以下のような分割工程、貼合せ工程、ピックアップ工程、仮固定工程、および焼結接合工程を含む。
　分割工程では、図１（ａ）および図１（ｂ）に示すように、ダイシングテープＴ１上に保持された状態にある半導体ウエハＷから、ブレードダイシングにより、半導体ウエハ分割体１０が形成される。
　ダイシングテープＴ１は、例えば基材と粘着剤層との積層構造を有し、粘着剤層のなす粘着面Ｔ１ａを片面に有する。半導体ウエハＷは、半導体素子が作り込まれている側の素子形成面とこれとは反対の裏面を有する。裏面には、外部電極としての平面電極（図示略）が形成されている。半導体ウエハＷのウエハ本体をなすための構成材料としては、例えば、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）など、パワー半導体装置用の半導体材料が挙げられる。半導体ウエハＷの厚さは例えば２０～１０００μｍである。
　本工程では、具体的には先ず、半導体ウエハＷの素子形成面（図中下面）側にダイシングテープＴ１の粘着面Ｔ１ａが貼り合わされる。ダイシングテープＴ１の粘着面Ｔ１ａの周縁部には、リングフレームＲが貼り付けられる。リングフレームＲは、ダイシングテープＴ１に貼り付けられた状態において、ダイシング装置（図示略）の備える搬送アームなど搬送機構がワーク搬送時に機械的に当接する部材である。
　本工程では、次に、ダイシングテープＴ１の粘着面Ｔ１ａ上に半導体ウエハＷが保持されている状態で、ダイシング装置の備える回転ブレード（図示略）が駆動されて、半導体ウエハＷに対する切削加工が進められる。この切削加工は、回転ブレードおよび半導体ウエハＷに向けて流水が供給し続けられる中で、切断予定ラインに沿って進められる。図１（ｂ）では、ダイシング用の回転ブレードによって形成される切削溝Ｇを模式的に太線で表す。切削溝Ｇの切り込み深さは、ダイシングテープＴ１内に至ってもよい。このような分割工程を経ることによって、ダイシングテープＴ１上において、半導体ウエハＷのチップへの個片化が行われて、複数の半導体チップ１１を含む半導体ウエハ分割体１０が形成される。このようにして形成される半導体ウエハ分割体１０の半導体チップ１１間の距離は、例えば１０～５００μｍである。
　本実施形態では、次に、図１（ｃ）に示すように、半導体ウエハ分割体１０に焼結接合用シート２０が貼り合わせられる（貼合せ工程）。焼結接合用シート２０は、導電性金属含有の焼結性粒子とバインダー成分とを少なくとも含む組成物のシート体であり、ダイシングテープＴ１上の半導体ウエハ分割体１０ないしその裏面に対してダイシングテープＴ１とは反対の側から貼り合わせられる。貼り合わせのための押圧手段としては、例えば圧着ロールが挙げられる。貼合せ温度は例えば室温から２００℃までの範囲にあり、貼合せのための荷重は例えば０.０１～１０ＭＰａである。本工程において、半導体ウエハ分割体１０における半導体チップ１１のそれぞれに対し、焼結接合用シート２０由来の焼結接合用材料を圧着させて焼結接合用材料層２１の転写を一括的に行うことができる。
　焼結接合用シート２０は、接合対象物間を焼結接合するのに使用するためのものであって、上述のように、導電性金属含有の焼結性粒子とバインダー成分とを少なくとも含む組成物のシート体である。
　焼結接合用シート２０中の焼結性粒子は、導電性金属元素を含有して焼結可能な粒子である。導電性金属元素としては、例えば、金、銀、銅、パラジウム、スズ、およびニッケルが挙げられる。このような焼結性粒子の構成材料としては、例えば、金、銀、銅、パラジウム、スズ、ニッケル、および、これらの群から選択される二種以上の金属の合金が挙げられる。焼結性粒子の構成材料としては、酸化銀や、酸化銅、酸化パラジウム、酸化スズなどの金属酸化物も挙げられる。また、焼結性粒子は、コアシェル構造を有する粒子であってもよい。例えば、焼結性粒子は、銅を主成分とするコアと、金や銀などを主成分とし且つコアを被覆するシェルとを有する、コアシェル構造の粒子であってもよい。本実施形態において、焼結性粒子は、好ましくは銀粒子、銅粒子、酸化銀粒子、および酸化銅粒子からなる群より選択される少なくとも一種を含む。形成される焼結層において高い導電性および高い熱伝導性を実現するという観点からは、焼結性粒子としては銀粒子および銅粒子が好ましい。加えて耐酸化性の観点からは、銀粒子は扱いやすくて好ましい。例えば、銀めっき付銅基板への半導体チップの焼結接合において、焼結性粒子として銅粒子を含む焼結材を用いる場合には、窒素雰囲気下など不活性環境下で焼結プロセスを行う必要があるものの、銀粒子が焼結性粒子をなす焼結材を用いる場合には、空気雰囲気下であっても適切に焼結プロセスを実行することが可能である。
　用いられる焼結性粒子の平均粒径は、焼結性粒子について低い焼結温度を実現するなどして良好な焼結性を確保するという観点からは、好ましくは２０００ｎｍ以下、より好ましくは８００ｎｍ以下、より好ましくは５００ｎｍ以下である。焼結接合用シート２０ないしそれを形成するための組成物における焼結性粒子について良好な分散性を実現するという観点からは、焼結性粒子の平均粒径は、好ましくは１ｎｍ以上、より好ましくは１０ｎｍ以上、より好ましくは５０ｎｍ以上、より好ましくは１００ｎｍ以上である。焼結性粒子の平均粒径は、走査型電子顕微鏡（ＳＥＭ）を使用して行う観察によって計測することが可能である。
　焼結接合用シート２０における焼結性粒子の含有割合は、信頼性の高い焼結接合を実現するという観点からは、好ましくは６０～９９質量％、より好ましくは６５～９８質量％、より好ましくは７０～９７質量％、より好ましくは７０～９５質量％である。
　焼結接合用シート２０中のバインダー成分は、本実施形態では、熱分解性高分子バインダーと低沸点バインダーとを少なくとも含み、可塑剤など他の成分を更に含んでもよい。熱分解性高分子バインダーは、焼結接合用の高温加熱過程で熱分解され得るバインダー成分であり、当該加熱過程前までにおいて、焼結接合用シート２０のシート形状の保持に寄与する要素である。本実施形態では、シート形状保持機能を担保するという観点から、熱分解性高分子バインダーは常温（２３℃）で固形の材料である。そのような熱分解性高分子バインダーとしては、例えば、ポリカーボネート樹脂およびアクリル樹脂を挙げることができる。
　熱分解性高分子バインダーとしてのポリカーボネート樹脂としては、例えば、主鎖の炭酸エステル基（-Ｏ-ＣＯ-Ｏ-）間にベンゼン環など芳香族化合物を含まずに脂肪族鎖からなる脂肪族ポリカーボネート、および、主鎖の炭酸エステル基（-Ｏ-ＣＯ-Ｏ-）間に芳香族化合物を含む芳香族ポリカーボネートが挙げられる。脂肪族ポリカーボネートとしては、例えば、ポリエチレンカーボネートおよびポリプロピレンカーボネートが挙げられる。芳香族ポリカーボネートとしては、主鎖にビスフェノールＡ構造を含むポリカーボネートが挙げられる。
　熱分解性高分子バインダーとしてのアクリル樹脂としては、例えば、炭素数４～１８の直鎖状または分岐状のアルキル基を有するアクリル酸エステルおよび／またはメタクリル酸エステルの重合体が挙げられる。以下では、「(メタ)アクリル」をもって「アクリル」および／または「メタクリル」を表し、「(メタ)アクリレート」をもって「アクリレート」および／または「メタクリレート」を表す。熱分解性高分子バインダーとしてのアクリル樹脂をなすための(メタ)アクリル酸エステルのアルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、ｎ-ブチル基、ｔ-ブチル基、イソブチル基、アミル基、イソアミル基、ヘキシル基、へプチル基、シクロヘキシル基、２-エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、およびオクタデシル基が挙げられる。
　熱分解性高分子バインダーとしてのアクリル樹脂は、上記(メタ)アクリル酸エステル以外の他のモノマーに由来するモノマーユニットを含む重合体であってもよい。そのような他のモノマーとしては、例えば、カルボキシ基含有モノマー、酸無水物モノマー、ヒドロキシ基含有モノマー、スルホン酸基含有モノマー、およびリン酸基含有モノマーが挙げられる。具体的に、カルボキシ基含有モノマーとしては、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、およびクロトン酸が挙げられる。酸無水物モノマーとしては、例えば、無水マレイン酸や無水イタコン酸が挙げられる。ヒドロキシ基含有モノマーとしては、例えば、(メタ)アクリル酸２-ヒドロキシエチル、(メタ)アクリル酸２-ヒドロキシプロピル、(メタ)アクリル酸４-ヒドロキシブチル、(メタ)アクリル酸６-ヒドロキシヘキシル、(メタ)アクリル酸８-ヒドロキシオクチル、(メタ)アクリル酸１０-ヒドロキシデシル、(メタ)アクリル酸１２-ヒドロキシラウリル、および、(メタ)アクリル酸４-(ヒドロキシメチル)シクロヘキシルメチルが挙げられる。スルホン酸基含有モノマーとしては、例えば、スチレンスルホン酸、アリルスルホン酸、２-(メタ)アクリルアミド-２-メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、および(メタ)アクリロイルオキシナフタレンスルホン酸が挙げられる。リン酸基含有モノマーとしては、例えば２-ヒドロキシエチルアクリロイルホスフェートが挙げられる。
　熱分解性高分子バインダーの重量平均分子量は、好ましくは１００００以上である。熱分解性高分子バインダーの重量平均分子量は、ゲル・パーミエーション・クロマトグラフィー（ＧＰＣ）により測定してポリスチレン換算により算出される値とする。
　焼結接合用シート２０における熱分解性高分子バインダーの含有割合は、上述のシート形状保持機能を適切に発揮させるという観点からは、好ましくは０.５～１０質量％、より好ましくは０.８～８質量％、より好ましくは１～６質量％である。
　焼結接合用シート２０中の低沸点バインダーは、動的粘弾性測定装置（商品名「ＨＡＡＫＥ ＭＡＲＳ III」，Ｔｈｅｒｍｏ Ｆｉｓｈｅｒ Ｓｃｉｅｎｔｆｉｃ社製）を使用して測定される２３℃での粘度が１×１０5Ｐａ・ｓ以下を示す液状または半液状であるものとする。本粘度測定においては、治具として２０ｍｍφのパラレルプレートを使用し、プレート間ギャップを１００μｍとし、回転せん断におけるせん断速度を１ｓ-1とする。
　上述の低沸点バインダーとしては、例えば、テルペンアルコール類、テルペンアルコール類を除くアルコール類、アルキレングリコールアルキルエーテル類、および、アルキレングリコールアルキルエーテル類を除くエーテル類が、挙げられる。テルペンアルコール類としては、例えば、イソボルニルシクロヘキサノール、シトロネロール、ゲラニオール、ネロール、カルベオール、およびα-テルピネオールが挙げられる。テルペンアルコール類を除くアルコール類としては、例えば、ペンタノール、ヘキサノール、ヘプタノール、オクタノール、１-デカノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、ブチレングリコール、および２,４-ジエチル-１,５ペンタンジオールが挙げられる。アルキレングリコールアルキルエーテル類としては、例えば、エチレングリコールブチルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールブチルエーテル、ジエチレングリコールイソブチルエーテル、ジエチレングリコールヘキシルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールブチルメチルエーテル、ジエチレングリコールイソプロピルメチルエーテル、トリエチレングリコールメチルエーテル、トリエチレングリコールジメチルエーテル、トリエチレングリコールブチルメチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールメチルエーテル、ジプロピレングリコールエチルエーテル、ジプロピレングリコールプロピルエーテル、ジプロピレングリコールブチルエーテル、ジプロピレングリコールジメチルエーテル、トリプロピレングリコールメチルエーテル、およびトリプロピレングリコールジメチルエーテルが挙げられる。アルキレングリコールアルキルエーテル類を除くエーテル類としては、例えば、エチレングリコールエチルエーテルアセテート、エチレングリコールブチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコールブチルエーテルアセテート、およびジプロピレングリコールメチルエーテルアセテートが挙げられる。焼結接合用シート２０中の成分として、一種類の低沸点バインダーを用いてもよいし、二種類以上の低沸点バインダーを用いてもよい。焼結接合用シート２０中の低沸点バインダーとしては、常温での安定性という観点からは、テルペンアルコール類が好ましく、イソボルニルシクロヘキサノールがより好ましい。
　焼結接合用シート２０の２３℃での厚さは、好ましくは５μｍ以上、より好ましくは１０μｍ以上であり、且つ、好ましくは３００μｍ以下、より好ましくは１５０μｍ以下である。また、焼結接合用シート２０ないしこれをなす焼結接合用組成物の７０℃での粘度は、例えば５×１０3～１×１０7Ｐａ・ｓであり、好ましくは１×１０4～１×１０6Ｐａ・ｓである。
　焼結接合用シート２０は、例えば、上述の各成分を溶剤中にて混合してワニスを調製し、基材としてのセパレータの上に当該ワニスを塗布して塗膜を形成し、その塗膜を乾燥させることによって、作製することができる。ワニス調製用の溶剤としては有機溶剤やアルコール溶剤を用いることができる。
　本実施形態では、貼合せ工程の後、図１（ｄ）に示すような反転工程が行われる。本工程では、具体的には、焼結接合用シート２０付き半導体ウエハ分割体１０すなわちワークに対する、粘着面Ｔ２ａを有するウエハ加工用テープＴ２の貼り合わせと、当該ワークからのダイシングテープＴ１の剥離とが行われる。加工用テープＴ２の粘着面Ｔ２ａの粘着力は、加工用テープＴ１の粘着面Ｔ１ａの粘着力と同等またはそれ以上である。本工程では、例えば、焼結接合用シート２０付き半導体ウエハ分割体１０における焼結接合用シート２０の側にウエハ加工用テープＴ２がその粘着面Ｔ２ａ側で貼り合わされた後、当該半導体ウエハ分割体１０からダイシングテープＴ１が剥離される。
　本半導体装置製造方法では、次に、図２に示すように、半導体チップ１１をこれに密着している焼結接合用材料層２１とともにウエハ加工用テープＴ２からピックアップして、焼結接合用材料層付き半導体チップ１１を得る（ピックアップ工程）。本工程では、具体的には、ピックアップ対象の焼結接合用材料層付き半導体チップ１１について、ウエハ加工用テープＴ２の図中下側においてピックアップ機構のピン部材３３を上昇させてウエハ加工用テープＴ２を介して突き上げた後、当該半導体チップ１１を吸着コレットＣによって吸着保持する。このような吸着コレットＣの吸着保持作用を利用して、焼結接合用材料層付き半導体チップ１１のピックアップを行うことができる。後記のピックアップ工程においても同様である。
　次に、図３（ａ）に示すように、焼結接合用材料層付き半導体チップ１１をその焼結接合用材料層２１を介して支持基板Ｓに対して圧着して仮固定する（仮固定工程）。具体的には、例えばチップマウンターを使用して、焼結接合用材料層付き半導体チップ１１をその焼結接合用材料層２１を介して支持基板Ｓに対して押圧して仮固定する。支持基板Ｓとしては、例えば、銅配線など配線を表面に伴う絶縁回路基板、および、リードフレームが挙げられる。支持基板Ｓにおけるチップ搭載箇所は、銅配線やリードフレームなどの素地表面であってもよいし、素地表面上に形成されためっき膜の表面であってもよい。当該めっき膜としては、例えば、金めっき膜、銀めっき膜、ニッケルめっき膜、パラジウムめっき膜、および白金めっき膜が挙げられる。本工程において、仮固定用の温度条件は、例えば室温から３００℃までの範囲にあり、押圧に係る荷重は例えば０.０１～５０ＭＰａであり、接合時間は例えば０.０１～３００秒間である。
　次に、図３（ｂ）に示すように、仮固定された半導体チップ１１と基板Ｓの間に介在する焼結接合用材料層２１から、加熱過程を経て焼結層２２を形成して、半導体チップ１１を支持基板Ｓに対して焼結接合する（焼結接合工程）。具体的には、所定の高温加熱過程を経ることによって、支持基板Ｓと半導体チップ１１との間において、焼結接合用材料層２１中の低沸点バインダーを揮発させ、熱分解性高分子バインダーを熱分解させて揮散させ、そして、焼結性粒子の導電性金属を焼結させる。これにより、支持基板Ｓと各半導体チップ１１との間に焼結層２２が形成されて、支持基板Ｓに対して半導体チップ１１が支持基板Ｓ側との電気的接続がとられつつ接合されることとなる。本工程において、焼結接合の温度条件は、例えば１５０～４００℃の範囲にあり、好ましくは２５０～３５０℃の範囲にある。焼結接合のための圧力は、例えば６０ＭＰａ以下であり、好ましくは４０ＭＰａ以下である。また、焼結接合の接合時間は、例えば０.３～３００分間であり、好ましくは０.５～２４０分間である。例えばこれら条件の範囲内において、焼結接合工程を実施するための温度プロファイルや圧力プロファイルが適宜に設定される。以上のような焼結接合工程は、加熱と加圧とを同時に行える装置を使用して行うことができる。そのような装置としては、例えばフリップチップボンダーおよび平行平板プレス機が挙げられる。また、焼結接合に関与する金属の酸化防止の観点からは、本工程は、窒素雰囲気下、減圧下、または還元ガス雰囲気下で行われるのが好ましい。
　焼結接合工程にて形成される焼結層２２の厚さは、本実施形態では、焼結層２２の平均厚さの好ましくは６０～１４０％の範囲内、より好ましくは８０～１２０％の範囲内、より好ましくは９０～１１０％の範囲内にある。焼結層２２の厚さが均一なほど、焼結層２２において高い接合信頼性を得やすい。また、焼結層２２の平均厚さは、好ましくは５～２００μｍ、より好ましくは１０～１５０μｍである。このような構成は、焼結層２２において熱ストレスに起因する内部応力を緩和して十分な熱衝撃信頼性を確保するとともに、焼結接合に関するコスト、ひいては半導体装置の製造コストを抑制するうえで、好ましい。
　本半導体装置製造方法においては、次に、図４（ａ）に示すように、半導体チップ１１の端子部（図示略）と支持基板Ｓの有する端子部（図示略）とを必要に応じてボンディングワイヤーＷを介して電気的に接続する（ワイヤーボンディング工程）。半導体チップ１１の端子部や支持基板Ｓの端子部とボンディングワイヤーＷとの結線は、例えば、加熱を伴う超音波溶接によって実現される。ボンディングワイヤーＷとしては、例えば金線、アルミニウム線、または銅線を用いることができる。ワイヤーボンディングにおけるワイヤー加熱温度は、例えば８０～２５０℃であり、好ましくは８０～２２０℃である。また、その加熱時間は数秒～数分間である。
　次に、図４（ｂ）に示すように、支持基板Ｓ上の半導体チップ１１やボンディングワイヤーＷを保護するための封止樹脂Ｍを形成する（封止工程）。本工程では、例えば、金型を使用して行うトランスファーモールド技術によって封止樹脂Ｍが形成される。封止樹脂Ｍの構成材料としては、例えばエポキシ系樹脂を用いることができる。本工程において、封止樹脂Ｍを形成するための加熱温度は例えば１６５～１８５℃であり、加熱時間は例えば６０秒～数分間である。本封止工程で封止樹脂Ｍの硬化が充分には進行しない場合には、本工程の後に封止樹脂Ｍを完全に硬化させるための後硬化工程が行われる。
　以上のようにして、半導体チップの焼結接合箇所を備える半導体装置を製造することができる。
　本半導体装置製造方法では、図１（ｄ）を参照して上述した反転工程と図２を参照して上述したピックアップ工程の代わりに、次のようなピックアップ工程とその後の反転工程を行ってもよい。
　図１（ｃ）を参照して上述した貼合せ工程、即ち、ダイシングテープＴ１上の半導体ウエハ分割体１０に対して焼結接合用シート２０を貼り合わせる工程の後、図５（ａ）に示すように、半導体チップ１１をこれに密着している焼結接合用材料層２１とともにダイシングテープＴ１からピックアップして、焼結接合用材料層付き半導体チップ１１を得る（ピックアップ工程）。このピックアップ工程では、使用される吸着コレットＣは、焼結接合用材料層付き半導体チップ１１の焼結接合用材料層２１側への吸着作用により当該半導体チップ１１を保持する。次に、焼結接合用材料層付き半導体チップ１１をピックアップした吸着コレットＣから、図５（ｂ）に示すように、別の吸着コレットＣ'へと当該半導体チップ１１を受け渡す（反転工程）。吸着コレットＣ'は、焼結接合用材料層付き半導体チップ１１のチップ側への吸着作用により当該半導体チップ１１を保持する。この焼結接合用材料層付き半導体チップ１１は、図３（ａ）を参照して上述したような仮固定工程に供されることとなる。
　本半導体装置製造方法では、図１（ａ）および図１（ｂ）を参照して上述した分割工程と図１（ｃ）を参照して上述した貼合せ工程との間において、図６に示すように、半導体ウエハ分割体１０を保持するダイシングテープＴ１を一旦エキスパンドする工程を行ってもよい。
　本エキスパンド工程では、エキスパンド装置が使用され、まず、図６（ａ）に示すように、半導体ウエハ分割体１０とリングフレームＲとを粘着面Ｔ１ａに伴うダイシングテープＴ１がエキスパンド装置の保持具３１に固定される。次に、図６（ｂ）に示すように、エキスパンド装置の備える中空円柱形状の突き上げ部材３２が、ダイシングテープＴ１に対してその下側から当接されて上昇され、半導体ウエハ分割体１０の貼り合わされたダイシングテープＴ１が、半導体ウエハ分割体１０の径方向および周方向を含む二次元方向に引き伸ばされるようにエキスパンドされる。エキスパンド時の温度条件は例えば－２０～７０℃である。この後、図６（ｃ）に示すように、突き上げ部材３２が下降されて、ダイシングテープＴ１におけるエキスパンド状態が解除される。エキスパンドの後、ダイシングテープＴ１における半導体ウエハ分割体保持領域より外側の部分を加熱して収縮させてもよい。その加熱の温度は例えば１００～３００℃である。このような構成は、エキスパンド後に半導体チップ１１間の離間距離が狭まることを抑制するうえで好ましい。
　本半導体装置製造方法では、図１（ｃ）を参照して上述した貼合せ工程と図１（ｄ）を参照して上述した反転工程との間に、図７に示すようなエキスパンド工程を行ってもよい。また、図５を参照して上述した工程を経る場合には、図１（ｃ）を参照して上述した貼合せ工程と図５（ａ）を参照して上述したピックアップ工程との間に、図７に示すようなエキスパンド工程を行ってもよい。
　本エキスパンド工程では、エキスパンド装置が使用され、まず、図７（ａ）に示すように、焼結接合用シート２０付き半導体ウエハ分割体１０とリングフレームＲとを粘着面Ｔ１ａに伴うダイシングテープＴ１がエキスパンド装置の保持具３１に固定される。次に、図７（ｂ）に示すように、エキスパンド装置の備える中空円柱形状の突き上げ部材３２が、ダイシングテープＴ１に対してその下側から当接されて上昇され、半導体ウエハ分割体１０の貼り合わされたダイシングテープＴ１が、半導体ウエハ分割体１０の径方向および周方向を含む二次元方向に引き伸ばされるようにエキスパンドされる。エキスパンド時の温度条件は、例えば－２０～７０℃である。この後、図７（ｃ）に示すように、突き上げ部材３２が下降されて、ダイシングテープＴ１におけるエキスパンド状態が解除される。エキスパンドの後、ダイシングテープＴ１における半導体ウエハ分割体保持領域より外側の部分を加熱して収縮させてもよい。その加熱の温度は例えば１００～３００℃である。このような構成は、エキスパンド後に半導体チップ１１間の離間距離が狭まることを抑制するうえで好ましい。以上のようなエキスパンド工程を経ることにより、ピックアップ工程前に、ピックアップ対象である半導体チップ１１の間において十分な離隔距離を確保することが可能となり、従って、ピックアップ工程を適切に行うことが可能となる。
　本半導体装置製造方法では、図１（ａ）および図１（ｂ）を参照して上述した分割工程の代わりに、図８に示すような分割工程を行ってもよい。
　本分割工程では、まず、図８（ａ）に示すように、ダイシングテープＴ１上に保持された状態にある半導体ウエハＷに対するステルスダイシングを経て、半導体ウエハＷ内において複数の半導体チップへの割断用の脆弱化領域Ｆを形成する。
　ステルスダイシングでは、半導体ウエハＷの内部に集光点の合わせられたレーザー光が例えばダイシングテープＴ１とは反対の側から、半導体ウエハＷに対してその分割予定ラインに沿って照射され、多光子吸収によるアブレーションに因って半導体ウエハＷ内に脆弱化領域Ｆが形成される。半導体ウエハにおいてレーザー光照射によって分割予定ライン上に脆弱化領域Ｆを形成する方法については、例えば特開２００２－１９２３７０号公報に詳述されているところ、本実施形態におけるレーザー光照射条件は、例えば以下の条件の範囲内で適宜に調整される。
＜レーザー光照射条件＞
（Ａ）レーザー光
　レーザー光源　　　　　　　半導体レーザー励起Ｎｄ：ＹＡＧレーザー
　波長　　　　　　　　　　　１０６４ｎｍ
　レーザー光スポット断面積　３.１４×１０-8ｃｍ2
　発振形態　　　　　　　　　Ｑスイッチパルス
　繰り返し周波数　　　　　　１００ｋＨｚ以下
　パルス幅　　　　　　　　　１μｓ以下
　出力　　　　　　　　　　　１ｍＪ以下
　レーザー光品質　　　　　　ＴＥＭ００
　偏光特性　　　　　　　　　直線偏光
（Ｂ）集光用レンズ
　倍率　　　　　　　　　　　　　　　　１００倍以下
　ＮＡ　　　　　　　　　　　　　　　　０.５５
　レーザー光波長に対する透過率　　　　１００％以下
（Ｃ）半導体基板が載置される載置台の移動速度　２８０ｍｍ／秒以下
　このようなステルスダイシングの前または後には、半導体ウエハＷはその裏面側に対する研削加工によって薄化されてもよい。ステルスダイシングを経た半導体ウエハＷは、それを保持するダイシングテープＴ１のエキスパンドによって脆弱化領域Ｆに沿って割断され得る状態をとる。
　本分割工程では、次に、図８（ｂ）に示すように、ステルスダイシングを経た半導体ウエハＷとリングフレームＲとを粘着面Ｔ１ａに伴うダイシングテープＴ１がエキスパンド装置の保持具３１に固定される。次に、図８（ｃ）および図８（ｄ）に示すように、ステルスダイシングを経た半導体ウエハＷを保持するダイシングテープＴ１を一旦エキスパンドすることによって半導体ウエハＷを割断する。具体的には、まず、図８（ｃ）に示すように、エキスパンド装置の備える中空円柱形状の突き上げ部材３２が、ダイシングテープＴ１に対してその下側から当接されて上昇され、半導体ウエハＷの貼り合わされたダイシングテープＴ１が、半導体ウエハＷの径方向および周方向を含む二次元方向に引き伸ばされるようにエキスパンドされる。エキスパンド時の温度条件は、例えば－２０～７０℃である。このようなエキスパンドにより、半導体ウエハＷにおける脆弱化領域Ｆにクラックが形成されて半導体チップ１１への個片化が生じる。この後、図８（ｄ）に示すように、突き上げ部材３２が下降されて、ダイシングテープＴ１におけるエキスパンド状態が解除される。エキスパンドの後、ダイシングテープＴ１における半導体ウエハ分割体保持領域より外側の部分を加熱して収縮させてもよい。その加熱の温度は例えば１００～３００℃である。このような構成は、エキスパンド後に半導体チップ１１間の離間距離が狭まることを抑制するうえで好ましい。
　このような分割工程によっても、ダイシングテープＴ１上において半導体ウエハ分割体１０を形成することができる。このようにして形成される半導体ウエハ分割体１０の半導体チップ１１間の距離は、例えば１０～５００μｍである。形成される半導体ウエハ分割体１０は、図１（ｃ）を参照して上述した貼合せ工程に供されることとなる。
　以上のような半導体装置製造方法において、図１（ｃ）を参照して上述した貼合せ工程では、ダイシングテープＴ１上の半導体ウエハ分割体１０（個片化済みの複数の半導体チップ１１が含まれる）に対して、焼結接合用材料の供給のための焼結接合用シート２０が貼り合わせられる。このような構成は、複数の半導体チップ１１のそれぞれへの焼結接合用材料の供給、即ち、複数の半導体チップ１１のそれぞれへの焼結接合用材料層２１の転写形成を、一括して効率よく行うのに適する。
　加えて、本半導体装置製造方法では、その分割工程にてダイシングテープＴ１上に形成される半導体ウエハ分割体１０（即ち、ダイシングテープＴ１に保持されている状態でのチップへの個片化を経た半導体ウエハＷ）のチップ間距離は、上述のように例えば１０～５００μｍである。このチップ間距離は、例えば半導体チップ厚さよりも小さい値をとり、短い。貼合せ工程では、このような半導体ウエハ分割体１０に対して焼結接合用シート２０が貼り合わせられる（焼結接合用シート２０は、半導体ウエハＷからの個片化を経た後に所定の加工用テープ上に配列された、チップ間に比較的大きな空隙を伴う複数の半導体チップに対して貼り合わされるのではない）。したがって、本半導体装置製造方法は、複数の半導体チップ１１のそれぞれへの焼結接合用材料の一括的な供給にあたり、焼結接合用材料のロスを低減するのに適する。
　以上のように、本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップ１１への焼結接合用材料の供給を効率よく行うのに適する。
　図９および図１０は、本発明の一の実施形態に係る半導体装置製造方法を表す。本実施形態の半導体装置製造方法は、半導体チップの焼結接合箇所を備えるパワー半導体装置などの半導体装置を製造するための方法であって、以下のようなステルスダイシング工程、貼合せ工程、割断工程、ピックアップ工程、仮固定工程、および焼結接合工程を含む。
　ステルスダイシング工程では、まず、図９（ａ）に示すように、ダイシングテープＴ１上に保持された状態にある半導体ウエハＷに対するステルスダイシングを経て、半導体ウエハＷ内において複数の半導体チップへの割断用の脆弱化領域Ｆを形成する。このようなステルスダイシングの前または後には、半導体ウエハＷはその裏面（本実施形態では図中上面）側に対する研削加工によって薄化されてもよい。ステルスダイシングを経た半導体ウエハＷは、それを保持するダイシングテープＴ１のエキスパンドによって脆弱化領域Ｆに沿って割断され得る状態をとる。半導体ウエハＷに対するステルスダイシングの具体的な態様や条件については、図８（ａ）を参照して上述したのと同様である。
　本実施形態では、次に、図９（ｂ）に示すように、半導体ウエハＷに焼結接合用シート２０が貼り合わせられる（貼合せ工程）。焼結接合用シート２０は、上述のように導電性金属含有の焼結性粒子とバインダー成分とを少なくとも含む組成物のシート体であり、ダイシングテープＴ１上の半導体ウエハＷないしその裏面に対してダイシングテープＴ１とは反対の側から貼り合わせられる。貼り合わせのための押圧手段としては、例えば圧着ロールが挙げられる。貼合せ温度は例えば室温から２００℃の範囲にあり、貼合せのための荷重は例えば０.０１～１０ＭＰａである。本工程において、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層の転写形成を、一括して効率よく行うことができる。
　次に、図１０に示すように割断工程が行われる。本工程では、エキスパンド装置が使用され、まず、図１０（ａ）に示すように、焼結接合用シート２０付き半導体ウエハＷとリングフレームＲとを粘着面Ｔ１ａに伴うダイシングテープＴ１がエキスパンド装置の保持具３１に固定される。次に、図１０（ｂ）に示すように、エキスパンド装置の備える中空円柱形状の突き上げ部材３２が、ダイシングテープＴ１に対してその下側から当接されて上昇され、半導体ウエハＷの貼り合わされたダイシングテープＴ１が、半導体ウエハＷの径方向および周方向を含む二次元方向に引き伸ばされるようにエキスパンドされる。エキスパンド時の温度条件は、例えば－２０～７０℃である。このようなエキスパンドにより、半導体ウエハＷにおける脆弱化領域Ｆにクラックが形成されて半導体チップ１１への個片化が生じる。この後、図１０（ｃ）に示すように、突き上げ部材３２が下降されて、ダイシングテープＴ１におけるエキスパンド状態が解除される。以上のように、本割断工程では、半導体ウエハＷを保持するダイシングテープＴ１を一旦エキスパンドすることによって、半導体ウエハＷをその上の焼結接合用シート２０とともに割断して、焼結接合用シート２０由来の焼結接合用材料層２１の密着している複数の半導体チップ１１を含む半導体ウエハ分割体１０を形成することができる。上述のエキスパンドの後、ダイシングテープＴ１における半導体ウエハ分割体保持領域より外側の部分を加熱して収縮させてもよい。その加熱の温度は例えば１００～３００℃である。このような構成は、エキスパンド後に半導体チップ１１間の離間距離が狭まることを抑制するうえで好ましい。
　本実施形態では、上述の割断工程の後、他の実施形態に関して図１（ｄ）を参照して上述した反転工程、図２を参照して上述したピックアップ工程、図３（ａ）を参照して上述した仮固定工程、図３（ｂ）を参照して上述した焼結接合工程、図４（ａ）を参照して上述したワイヤーボンディング工程、および、図４（ｂ）を参照して上述した封止工程が行われる。また、本実施形態では、他の実施形態に関して図１（ｄ）を参照して上述した反転工程と図２を参照して上述したピックアップ工程の代わりに、図５（ａ）を参照して上述したピックアップ工程と図５（ｂ）を参照して上述した反転工程とを行ってもよい。
　以上のようにして、半導体チップの焼結接合箇所を備える半導体装置を製造することができる。
　本実施形態の半導体装置製造方法において、図９（ｂ）を参照して上述した貼合せ工程では、ダイシングテープＴ１上でのステルスダイシング後の半導体ウエハＷに対して、焼結接合用材料の供給のための焼結接合用シート２０が貼り合わせられる。このような構成は、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層２１の転写形成を、一括して効率よく行うのに適する。
　加えて、本実施形態における貼合せ工程では、チップへの個片化を経ていない半導体ウエハＷ（即ち、チップ間空隙を伴わない半導体ウエハＷ）に対して、焼結接合用シート２０が貼り合わせられる。このような貼合せ工程では、焼結接合用材料の供給のための焼結接合用シート２０は、半導体ウエハＷに貼り合わせられる領域において当該ウエハに対して全面的に圧着されうる。したがって、本半導体装置製造方法は、その過程で得られる複数の半導体チップ１１に供給される焼結接合用材料のロスを低減するのに適する。
　以上のように、本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップ１１への焼結接合用材料の供給を効率よく行うのに適する。
　図１１は、本発明の一の実施形態に係る半導体装置製造方法の一部の工程を表す。本実施形態の半導体装置製造方法は、半導体チップの焼結接合箇所を備えるパワー半導体装置などの半導体装置を製造するための方法であって、以下のような貼合せ工程、個片化工程、ピックアップ工程、仮固定工程、および焼結接合工程を含む。
　貼合せ工程では、図１１（ａ）および図１１（ｂ）に示すように、ダイシングテープＴ１の粘着面Ｔ１ａ上に保持されている半導体ウエハＷに対し、焼結接合用シート２０が貼り合わせられる。焼結接合用シート２０は、上述のように導電性金属含有の焼結性粒子とバインダー成分とを少なくとも含む組成物のシート体であり、ダイシングテープＴ１上の半導体ウエハＷないしその裏面に対してダイシングテープＴ１とは反対の側から貼り合わせられる。貼り合わせのための押圧手段としては、例えば圧着ロールが挙げられる。貼合せ温度は例えば室温から２００℃の範囲にあり、貼合せのための荷重は例えば０.０１～１０ＭＰａである。本工程において、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層の転写形成を、一括して効率よく行うことができる。また、本工程の前に、半導体ウエハＷはその裏面（本実施形態では図中上面）側に対する研削加工によって薄化されてもよい。
　次に、図１１（ｃ）に示すように個片化工程が行われる。具体的には、焼結接合用シート２０を伴う半導体ウエハＷがダイシングテープＴ１の粘着面Ｔ１ａ上に保持されている状態で、ダイシング装置の備える回転ブレード（図示略）が駆動されて、半導体ウエハＷおよびその上の焼結接合用シート２０に対する切削加工が進められる。この切削加工は、回転ブレードおよび半導体ウエハＷに向けて流水が供給し続けられる中で、切断予定ラインに沿って進められる。図１１（ｃ）では、ダイシング用の回転ブレードによって形成される切削溝Ｇを模式的に太線で表す。切削溝Ｇの切り込み深さは、ダイシングテープＴ１内に至ってもよい。このような個片化工程を経ることによって、ダイシングテープＴ１上において、焼結接合用シート２０由来の焼結接合用材料層２１の密着している複数の半導体チップ１１を含む半導体ウエハ分割体１０が形成される。
　本実施形態では、貼合せ工程の後、図１１（ｄ）に示すような反転工程が行われる。本工程では、具体的には、焼結接合用シート２０付き半導体ウエハ分割体１０すなわちワークに対する、粘着面Ｔ２ａを有するウエハ加工用テープＴ２の貼り合わせと、当該ワークからのダイシングテープＴ１の剥離とが行われる。加工用テープＴ２の粘着面Ｔ２ａの粘着力は、加工用テープＴ１の粘着面Ｔ１ａの粘着力と同等またはそれ以上である。本工程では、例えば、焼結接合用シート２０付き半導体ウエハ分割体１０における焼結接合用シート２０の側にウエハ加工用テープＴ２がその粘着面Ｔ２ａ側で貼り合わされた後、当該半導体ウエハ分割体１０からダイシングテープＴ１が剥離される。
　本実施形態では、上述の個片化工程の後、他の実施形態に関して図２を参照して上述したピックアップ工程、図３（ａ）を参照して上述した仮固定工程、図３（ｂ）を参照して上述した焼結接合工程、図４（ａ）を参照して上述したワイヤーボンディング工程、および、図４（ｂ）を参照して上述した封止工程が行われる。
　本実施形態では、図１１（ｄ）を参照して上述した反転工程と図２に示されるピックアップ工程の代わりに、次のようなピックアップ工程とその後の反転工程を行ってもよい。
　まず、図１１（ｃ）を参照して上述した個片化工程の後、図１２（ａ）に示すように、半導体チップ１１をこれに密着している焼結接合用材料層２１とともにダイシングテープＴ１からピックアップして、焼結接合用材料層付き半導体チップ１１を得る（ピックアップ工程）。このピックアップ工程では、使用される吸着コレットＣは、焼結接合用材料層付き半導体チップ１１の焼結接合用材料層２１側への吸着作用により当該半導体チップ１１を保持する。次に、焼結接合用材料層付き半導体チップ１１をピックアップした吸着コレットＣから、図１２（ｂ）に示すように、別の吸着コレットＣ'へと当該半導体チップ１１を受け渡す（反転工程）。吸着コレットＣ'は、焼結接合用材料層付き半導体チップ１１のチップ側への吸着作用により当該半導体チップ１１を保持する。この焼結接合用材料層付き半導体チップ１１は、図３（ａ）を参照して上述したような仮固定工程に供されることとなる。
　本実施形態では、図１１（ｃ）を参照して上述したブレードダイシングによる個片化工程の代わりに、ステルスダイシングを経る次のような個片化工程を行ってもよい。
　まず、図１３（ａ）に示すように、ダイシングテープＴ１上に保持された状態にある半導体ウエハＷに対するステルスダイシングを経て、半導体ウエハＷ内において複数の半導体チップへの割断用の脆弱化領域Ｆを形成する。ステルスダイシングを経た半導体ウエハＷは、それを保持するダイシングテープＴ１のエキスパンドによって脆弱化領域Ｆに沿って割断され得る状態をとる。半導体ウエハＷに対するステルスダイシングの具体的な態様や条件については、図８（ａ）を参照して上述したのと同様である。
　次に、図１３（ｂ）に示すように、焼結接合用シート２０付き半導体ウエハＷとリングフレームＲとを粘着面Ｔ１ａに伴うダイシングテープＴ１がエキスパンド装置の保持具３１に固定される。次に、図１３（ｃ）に示すように、エキスパンド装置の備える中空円柱形状の突き上げ部材３２が、ダイシングテープＴ１に対してその下側から当接されて上昇され、半導体ウエハＷの貼り合わされたダイシングテープＴ１が、半導体ウエハＷの径方向および周方向を含む二次元方向に引き伸ばされるようにエキスパンドされる。エキスパンド時の温度条件は、例えば－２０～７０℃である。このようなエキスパンドにより、半導体ウエハＷにおける脆弱化領域Ｆにクラックが形成されて半導体チップ１１への個片化が生じる。この後、図１３（ｄ）に示すように、突き上げ部材３２が下降されて、ダイシングテープＴ１におけるエキスパンド状態が解除される。以上のように、本個片化工程では、半導体ウエハＷを保持するダイシングテープＴ１を一旦エキスパンドすることによって、半導体ウエハＷをその上の焼結接合用シート２０とともに割断して、焼結接合用シート２０由来の焼結接合用材料層２１の密着している複数の半導体チップ１１を含む半導体ウエハ分割体１０を形成することができる。上述のエキスパンドの後、ダイシングテープＴ１における半導体ウエハ分割体保持領域より外側の部分を加熱して収縮させてもよい。その加熱の温度は例えば１００～３００℃である。このような構成は、エキスパンド後に半導体チップ１１間の離間距離が狭まることを抑制するうえで好ましい。
　以上のようにして、半導体チップの焼結接合箇所を備える半導体装置を製造することができる。
　本実施形態の半導体装置製造方法において、図１１（ｂ）を参照して上述した貼合せ工程では、上述のように、ダイシングテープＴ１上の半導体ウエハＷに対して、焼結接合用材料の供給のための焼結接合用シート２０が貼り合わせられる。このような構成は、半導体ウエハＷにおいて半導体チップ１１に個片化されることとなる各箇所への焼結接合用材料の供給、即ち、半導体ウエハＷにおいて半導体チップに個片化されることとなる各箇所への焼結接合用材料層の転写形成を、一括して効率よく行うのに適する。
　加えて、本半導体装置製造方法の上述の貼合せ工程では、チップへの個片化を経ていない半導体ウエハＷ（即ち、チップ間空隙を伴わない半導体ウエハＷ）に対して、焼結接合用シート２０が貼り合わせられる。このような貼合せ工程では、焼結接合用材料の供給のための焼結接合用シート２０は、半導体ウエハＷに貼り合わせられる領域において当該ウエハに対して全面的に圧着されうる。したがって、本半導体装置製造方法は、その過程で得られる複数の半導体チップ１１に供給される焼結接合用材料のロスを低減するのに適する。
　以上のように、本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ各半導体チップ１１への焼結接合用材料の供給を効率よく行うのに適するのである。
Ｗ　　半導体ウエハ
Ｇ　　切削溝
Ｆ　　脆弱化領域
１０　半導体ウエハ分割体
１１　半導体チップ
２０　焼結接合用シート
２１　焼結接合用材料層
２２　焼結層
Ｔ１　ダイシングテープ
Ｔ２　ウエハ加工用テープ
Ｓ　　支持基板（基板）

Claims (18)

  1. 　ダイシングテープ上に保持された状態にある半導体ウエハから、複数の半導体チップを含む半導体ウエハ分割体を形成する分割工程と、
    　導電性金属含有の焼結性粒子およびバインダー成分を含む焼結接合用シートを、前記ダイシングテープ上の前記半導体ウエハ分割体に対して前記ダイシングテープとは反対の側から貼り合わせて、前記半導体チップのそれぞれへの、前記焼結接合用シート由来の焼結接合用材料層の転写を行う、貼合せ工程と、
    　前記半導体チップをこれに密着している焼結接合用材料層とともにピックアップして焼結接合用材料層付き半導体チップを得るピックアップ工程と、
    　前記焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に仮固定する工程と、
    　仮固定された前記半導体チップおよび前記基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを前記基板に接合する工程と、を含む半導体装置製造方法。
  2. 　前記分割工程では、前記半導体ウエハに対するブレードダイシングによって前記半導体ウエハ分割体を形成する、請求項１に記載の半導体装置製造方法。
  3. 　前記分割工程と前記貼合せ工程との間に、前記半導体ウエハ分割体を保持する前記ダイシングテープを一旦エキスパンドする工程を更に含む、請求項１または２に記載の半導体装置製造方法。
  4. 　前記貼合せ工程と前記ピックアップ工程との間に、前記半導体ウエハ分割体を保持する前記ダイシングテープを一旦エキスパンドするエキスパンド工程を更に含む、請求項１または２に記載の半導体装置製造方法。
  5. 　前記分割工程では、ダイシングテープ上に保持された状態にある前記半導体ウエハ内において複数の半導体チップへの割断用の脆弱化領域を形成した後、当該半導体ウエハを保持する前記ダイシングテープのエキスパンドにより当該半導体ウエハを割断して、前記半導体ウエハ分割体を形成する、請求項１に記載の半導体装置製造方法。
  6. 　前記ピックアップ工程では、焼結接合用材料層付き半導体チップを前記ダイシングテープからピックアップする、請求項１から５のいずれか一つに記載の半導体装置製造方法。
  7. 　前記貼合せ工程と前記ピックアップ工程との間に、前記焼結接合用シート付き半導体ウエハ分割体における焼結接合用シート側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からの前記ダイシングテープの剥離とを行う工程を含み、
    　前記ピックアップ工程では、焼結接合用材料層付き半導体チップを前記ウエハ加工用テープからピックアップする、請求項１から３、および５のいずれか一つに記載の半導体装置製造方法。
  8. 　前記エキスパンド工程と前記ピックアップ工程との間に、前記焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む前記半導体ウエハ分割体における焼結接合用材料層側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からの前記ダイシングテープの剥離とを行う工程を含み、
    　前記ピックアップ工程では、焼結接合用材料層付き半導体チップを前記ウエハ加工用テープからピックアップする、請求項４に記載の半導体装置製造方法。
  9. 　ダイシングテープ上に保持された状態にある半導体ウエハ内において複数の半導体チップへの割断用の脆弱化領域を形成する工程と、
    　導電性金属含有の焼結性粒子およびバインダー成分を含む焼結接合用シートを、前記ダイシングテープ上の前記半導体ウエハに対して前記ダイシングテープとは反対の側から貼り付わせる工程と、
    　前記半導体ウエハを保持する前記ダイシングテープをエキスパンドすることにより、当該半導体ウエハを前記焼結接合用シートとともに割断して、当該焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体を形成する割断工程と、
    　前記半導体チップをこれに密着している焼結接合用材料層とともにピックアップして焼結接合用材料層付き半導体チップを得るピックアップ工程と、
    　前記焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に仮固定する工程と、
    　仮固定された前記半導体チップおよび前記基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを前記基板に接合する工程と、を含む半導体装置製造方法。
  10. 　導電性金属含有の焼結性粒子およびバインダー成分を含む焼結接合用シートを、ダイシングテープ上に保持されている半導体ウエハに対して前記ダイシングテープとは反対の側から貼り付わせる工程と、
    　前記ダイシングテープ上の前記半導体ウエハを前記焼結接合用シートとともに個片化して、当該焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む半導体ウエハ分割体を形成する個片化工程と、
    　前記半導体チップをこれに密着している焼結接合用材料層とともにピックアップして焼結接合用材料層付き半導体チップを得るピックアップ工程と、
    　前記焼結接合用材料層付き半導体チップをその焼結接合用材料層を介して基板に仮固定する工程と、
    　仮固定された前記半導体チップおよび前記基板の間に介在する焼結接合用材料層から、加熱過程を経て焼結層を形成して、当該半導体チップを前記基板に接合する工程と、を含む半導体装置製造方法。
  11. 　前記個片化工程では、前記半導体ウエハおよびその上の前記焼結接合用シートに対するブレードダイシングによって前記半導体ウエハ分割体を形成する、請求項１０に記載の半導体装置製造方法。
  12. 　前記個片化工程では、前記ダイシングテープ上に保持された状態にある前記半導体ウエハ内において複数の半導体チップへの割断用の脆弱化領域を形成した後、当該半導体ウエハを保持する前記ダイシングテープのエキスパンドにより当該半導体ウエハおよびその上の前記焼結接合用シートを割断して、前記半導体ウエハ分割体を形成する、請求項１０に記載の半導体装置製造方法。
  13. 　前記ピックアップ工程では、焼結接合用材料層付き半導体チップを前記ダイシングテープからピックアップする、請求項９から１２のいずれか一つに記載の半導体装置製造方法。
  14. 　前記ピックアップ工程の前に、前記焼結接合用シート由来の焼結接合用材料層の密着している複数の半導体チップを含む前記半導体ウエハ分割体における焼結接合用材料層側に対するウエハ加工用テープの貼り合わせと、当該半導体ウエハ分割体からの前記ダイシングテープの剥離とを行う工程を含み、
    　前記ピックアップ工程では、焼結接合用材料層付き半導体チップを前記ウエハ加工用テープからピックアップする、請求項９から１２のいずれか一つに記載の半導体装置製造方法。
  15. 　前記焼結層の厚さは、当該焼結層の平均厚さの６０～１４０％の範囲内にある、請求項１から１４のいずれか一つに記載の半導体装置製造方法。
  16. 　前記焼結層の平均厚さは５～２００μｍである、請求項１から１５のいずれか一つに記載の半導体装置製造方法。
  17. 　前記焼結性粒子は、銀、銅、酸化銀、および酸化銅からなる群より選択される少なくとも一種を含む、請求項１から１６のいずれか一つに記載の半導体装置製造方法。
  18. 　前記半導体装置はパワー半導体装置である、請求項１から１７のいずれか一つに記載の半導体装置製造方法。
PCT/JP2019/013138 2018-04-27 2019-03-27 半導体装置製造方法 WO2019208071A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19792041.6A EP3787012A4 (en) 2018-04-27 2019-03-27 MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
US17/050,113 US11676936B2 (en) 2018-04-27 2019-03-27 Manufacturing method for semiconductor device
CN201980028581.0A CN112041973A (zh) 2018-04-27 2019-03-27 半导体装置制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-086475 2018-04-27
JP2018086475 2018-04-27
JP2018168832A JP7143156B2 (ja) 2018-04-27 2018-09-10 半導体装置製造方法
JP2018-168832 2018-09-10

Publications (1)

Publication Number Publication Date
WO2019208071A1 true WO2019208071A1 (ja) 2019-10-31

Family

ID=68293974

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/013138 WO2019208071A1 (ja) 2018-04-27 2019-03-27 半導体装置製造方法

Country Status (2)

Country Link
EP (1) EP3787012A4 (ja)
WO (1) WO2019208071A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002192370A (ja) 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
WO2008065728A1 (fr) 2006-11-29 2008-06-05 Nihon Handa Co., Ltd. Composition de particules métalliques de frittage ayant une plasticité, procédé de production de celle-ci, agent de liaison et procédé de liaison
JP2011119767A (ja) * 2011-03-07 2011-06-16 Sony Chemical & Information Device Corp ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体
JP2011171688A (ja) * 2010-01-19 2011-09-01 Sony Chemical & Information Device Corp 接着フィルム付き電子部品の製造方法および実装体の製造方法
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP2011253940A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP2013039580A (ja) 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP2017147293A (ja) * 2016-02-16 2017-08-24 日立化成株式会社 接着シートとダイシングテープを用いる半導体装置の製造方法
JP2018060850A (ja) * 2016-10-03 2018-04-12 日東電工株式会社 ダイシングテープ一体型接着シート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
DE102009008926B4 (de) * 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
US9583453B2 (en) * 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US9123764B2 (en) * 2012-08-24 2015-09-01 Infineon Technologies Ag Method of manufacturing a component comprising cutting a carrier
US8835299B2 (en) * 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
JP6147176B2 (ja) * 2013-12-02 2017-06-14 三菱電機株式会社 半導体素子の基板への接合方法
US9875987B2 (en) * 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002192370A (ja) 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
WO2008065728A1 (fr) 2006-11-29 2008-06-05 Nihon Handa Co., Ltd. Composition de particules métalliques de frittage ayant une plasticité, procédé de production de celle-ci, agent de liaison et procédé de liaison
JP2011171688A (ja) * 2010-01-19 2011-09-01 Sony Chemical & Information Device Corp 接着フィルム付き電子部品の製造方法および実装体の製造方法
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP2011253940A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
JP2011119767A (ja) * 2011-03-07 2011-06-16 Sony Chemical & Information Device Corp ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体
JP2013039580A (ja) 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP2017147293A (ja) * 2016-02-16 2017-08-24 日立化成株式会社 接着シートとダイシングテープを用いる半導体装置の製造方法
JP2018060850A (ja) * 2016-10-03 2018-04-12 日東電工株式会社 ダイシングテープ一体型接着シート

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3787012A4

Also Published As

Publication number Publication date
EP3787012A4 (en) 2022-05-11
EP3787012A1 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
JP7143156B2 (ja) 半導体装置製造方法
US20200294952A1 (en) Sheet for sintering bonding, sheet for sintering bonding with base material, and semiconductor chip with layer of material for sintering bonding
WO2019208072A1 (ja) 半導体装置製造方法
JP2023071703A (ja) 焼結接合用シートおよび基材付き焼結接合用シート
WO2019208071A1 (ja) 半導体装置製造方法
JP7084228B2 (ja) 半導体装置製造方法
JP7252798B2 (ja) 焼結接合用シートおよび基材付き焼結接合用シート
US11839936B2 (en) Sheet for sintering bonding and sheet for sintering bonding with base material
TWI837325B (zh) 燒結接合用片材及附有基材之燒結接合用片材
TWI841702B (zh) 燒結接合用片材及附有基材之燒結接合用片材
JP2023103216A (ja) 基材付き焼結接合用シートの巻回体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19792041

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019792041

Country of ref document: EP