JP2022166640A - 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法 - Google Patents

Abstract

【課題】放熱板とのはんだ接合の信頼性に優れた窒化ケイ素絶縁放熱回路基板を提供する。【解決手段】半導体チップ搭載用の回路基板が、窒化ケイ素セラミックス基板の２つの主面のそれぞれに圧延銅箔が接合されてなり、少なくとも一方の圧延銅箔に電解銅箔が重畳されてなる、ようにした。【選択図】図１

Description

本発明は、窒化ケイ素絶縁放熱回路基板の構成に関する。

半導体チップ等の電子部品が搭載されるセラミックス絶縁放熱回路基板として、窒化ケイ素絶縁放熱回路基板やアルミナ系絶縁放熱回路基板などが広く知られている。セラミックス絶縁放熱回路基板は、搭載された電子部品が発する熱を外部へと逃がす役割を有するとともに、当該電子部品と外部との電気的接続も担っている。

窒化ケイ素絶縁放熱回路基板は、窒化ケイ素セラミックス基板の両面に、金属銅を主成分とする銅箔（銅板、銅回路板、銅放熱板など称されることもある）を活性金属を含むろう材などを用いて接合してなるものである。通常、一方の銅箔表面には半導体チップが銀焼結接合により接合（搭載）され、他方の銅箔表面には、例えば金属製の放熱板（ヒートシンク）がはんだ接合される。

窒化ケイ素絶縁放熱回路基板は、アルミナ系セラミックス基板を用いたアルミナ系絶縁放熱回路基板に比較して、放熱性と信頼性に優れているため、車載用途に適用されることが多い。その場合、半導体チップと窒化ケイ素絶縁放熱回路基板との銀焼結接合の接合信頼性を向上させる目的で、窒化ケイ素絶縁放熱回路基板をなす銅箔の表面に銀めっきが付与されることが多い。例えば、窒化ケイ素絶縁放熱回路基板の一方面に備わる銅回路板の表面に銀めっきを施す態様が、すでに公知である（例えば、特許文献１参照）。

国際公開第２０２０／２１８１９３号

窒化ケイ素絶縁放熱回路基板に対する銀めっきには、主に無電解銀めっきが適用される。なかでも、めっきに要する時間が短い置換銀めっきが採用されることが多い。還元銀めっきは、反応速度が遅いため、通常は採用されない。

また、窒化ケイ素絶縁放熱回路基板の銅箔には、厚みが３００μｍ以上と大きいものを用いることも多い。そのような銅箔としては、通常、圧延銅箔が採用される。

ただし、そのような厚みの大きい圧延銅箔の表面に対する置換銀めっきのめっき速度（銀の析出速度）は、プリント回路基板などで回路に使用されている電解銅箔の表面に対する置換銀めっきのめっき速度よりも遅いという問題がある。

しかも、圧延銅箔の表面に置換銀めっきを行う場合、係るめっき速度の遅さに起因して、銀めっき膜が成長する一方でその下では圧延銅箔の腐食が進行して銀めっき膜と圧延銅箔との間に空隙が発生する。係る空隙が存在する状態で銀めっきが施された圧延銅箔の表面に対し放熱板をはんだ接合した場合、銀めっき膜ははんだ内に拡散するものの、はんだ層と圧延銅箔との間には、依然として空隙が存在したままとなる。

これはすなわち、銀めっきが施された圧延銅箔を備える窒化ケイ素絶縁放熱回路基板において、圧延銅箔の表面に対し放熱板をはんだ接合する場合、十分な接合信頼性を確保することは難しいことを意味する。ただし、はんだ接合の前と後では、空隙の存在箇所や大きさ、形状、個数などは異なる。

窒化ケイ素絶縁放熱回路基板の両面に備わる圧延銅箔のうち、半導体チップが搭載される圧延銅箔にのみ銀めっきを施す態様も想定されるが、工程が煩雑となるため、現実的ではない。

本発明は上記課題に鑑みてなされたものであり、放熱板とのはんだ接合の信頼性に優れた窒化ケイ素絶縁放熱回路基板を提供することを目的とする。

上記課題を解決するため、本発明の第１の態様は、半導体チップ搭載用の回路基板であって、窒化ケイ素セラミックス基板の２つの主面のそれぞれに圧延銅箔が接合されてなり、少なくとも一方の前記圧延銅箔に電解銅箔が重畳されてなる、ことを特徴とする。

本発明の第２の態様は、第１の態様に係る回路基板であって、前記圧延銅箔を構成する銅粒子の平均粒径が１００μｍ～１０００μｍであり、前記電解銅箔を構成する銅粒子の平均粒径が１００μｍ未満である、ことを特徴とする。

本発明の第３の態様は、第１または第２の態様に係る回路基板であって、前記圧延銅箔の厚みが３００μｍ～２５００μｍであり、前記電解銅箔の厚みが５μｍ～５０μｍである、ことを特徴とする。

本発明の第４の態様は、第１ないし第３の態様のいずれかに係る回路基板であって、両方の前記圧延銅箔に前記電解銅箔が重畳されてなる、ことを特徴とする。

本発明の第５の態様は、第１ないし第３の態様のいずれかに係る回路基板であって、一方の前記圧延銅箔にのみ前記電解銅箔が重畳されてなる、ことを特徴とする。

本発明の第６の態様は、半導体チップ搭載用の回路基板であって、窒化ケイ素セラミックス基板の２つの主面のそれぞれに銅箔が接合されてなり、少なくとも一方の前記銅箔が、前記窒化ケイ素セラミックス基板との接合部分である第１の部分と、当該銅箔の表層部分である第２の部分と、を備え、前記第１の部分の銅粒子よりも前記第２の部分の銅粒子の方が平均粒径が小さい、ことを特徴とする。

本発明の第７の態様は、第６の態様に係る回路基板であって、前記第１の部分の銅粒子の平均粒径が１００μｍ～１０００μｍであり、前記第２の部分の銅粒子の平均粒径が１００μｍ未満である、ことを特徴とする。

本発明の第８の態様は、第６または第７の態様に係る回路基板であって、前記第１の部分の厚みが３００μｍ～２５００μｍであり、前記第２の部分の厚みが５μｍ～５０μｍである、ことを特徴とする。

本発明の第９の態様は、第６ないし第８の態様のいずれかに係る回路基板であって、前記２つの主面の両方に接合されてなる前記銅箔がともに、前記第１の部分と前記第２の部分とを備える、ことを特徴とする。

本発明の第１０の態様は、第６ないし第８の態様のいずれかに係る回路基板であって、前記２つの主面の一方に接合されてなる前記銅箔のみが、前記第１の部分と前記第２の部分とを備え、前記２つの主面の他方に接合されてなる前記銅箔を構成する銅粒子の平均粒径が、前記第２の部分を構成する銅粒子の平均粒径よりも大きく、前記第１の部分の銅粒子の平均粒径の取り得る範囲と同じ範囲内の値である、ことを特徴とする。

本発明の第１１の態様は、半導体チップ搭載用の回路基板の製造方法であって、窒化ケイ素セラミックス基板の２つの主面のそれぞれに活性金属ペーストを塗布してペースト膜を形成する塗布工程と、両方の前記ペースト膜に圧延銅箔を重畳させ、かつ、少なくとも一方の前記圧延銅箔に電解銅箔を重畳させて積層体を得る積層工程と、前記積層体を真空中または不活性ガス中で加熱しながら所定の面圧プロファイルに従って前記積層体を加圧することにより前記圧延銅箔を前記窒化ケイ素セラミックス基板に接合するとともに前記電解銅箔を前記圧延銅箔に接合する、加熱加圧工程と、を備えることを特徴とする。

本発明の第１２の態様は、第１１の態様に係る回路基板の製造方法であって、前記積層工程においては、両方の前記圧延銅箔に前記電解銅箔を重畳させる、ことを特徴とする。

本発明の第１３の態様は、第１１または第１２の態様に係る回路基板の製造方法であって、前記活性金属ペーストが、チタン及びジルコニウムからなる群より選択される少なくとも１種の金属である活性金属の粉末と、銀粉末とを、金属粉末として少なくとも含み、かつ、有機成分としてバインダ及び溶剤を含む、ことを特徴とする。

本発明の第１４の態様は、第１１ないし第１３の態様のいずれかに係る回路基板の製造方法であって、前記積層工程においては、前記圧延銅箔を構成する銅粒子の平均粒径よりも平均粒径が小さい銅粒子にて構成される前記電解銅箔を前記圧延銅箔に重畳させ、前記加熱加圧工程後においては、前記圧延銅箔を構成する銅粒子の平均粒径が１００μｍ～１０００μｍとなり、前記電解銅箔を構成する銅粒子の平均粒径が１００μｍ未満となるように、前記積層体に対し加熱および加圧を行う、ことを特徴とする。

本発明の第１５の態様は、第１１ないし第１４の態様のいずれかに係る回路基板の製造方法であって、前記加熱加圧工程においては、前記圧延銅箔の厚みが３００μｍ～２５００μｍとなり、前記電解銅箔の厚みが５μｍ～５０μｍとなるように、前記積層体に対し加熱および加圧を行う、ことを特徴とする。

本発明の第１６の態様は、半導体モジュールの製造方法であって、第１ないし第５の態様のいずれかに係る回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、を備え、前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記電解銅箔に対して前記放熱板をはんだにて接合する、ことを特徴とする。

本発明の第１７の態様は、半導体モジュールの製造方法であって、第６ないし第１０の態様のいずれかに係る回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、を備え、前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記銅箔の前記第２の部分に対して前記放熱板をはんだにて接合する、ことを特徴とする。

本発明の第１８の態様は、半導体モジュールの製造方法であって、第１１ないし第１５の態様のいずれかに係る製法にて製造された回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、を備え、前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記電解銅箔に対して前記放熱板をはんだにて接合する、ことを特徴とする。

本発明の第１ないし第１８の態様によれば、置換銀めっきにより銀めっき膜を設けたうえで回路基板の一方主面に半導体チップを搭載し、他方主面には放熱板をはんだ接合することによって、半導体モジュールを得る場合において、回路基板との銀焼結結合の接合信頼性については従来と同等に確保しつつ、回路基板と放熱板との接合信頼性について、従来よりも向上させることができる。

第１の実施の形態に係る回路基板１０の構成を示す模式断面図である。 回路基板１０の製造プロセスを説明するための模式断面図である。 第２の実施の形態に係る回路基板２０の構成を示す模式断面図である。

＜第１の実施の形態＞
＜窒化ケイ素絶縁放熱回路基板の構成＞
図１は、本発明の第１の実施の形態に係る窒化ケイ素絶縁放熱回路基板（以下、単に回路基板とも称する）１０の構成を示す模式断面図である。回路基板１０は、半導体チップが搭載される基板であり、一方主面側に搭載された当該半導体チップと外部との電気的接続を担う。例えば車載用途のパワー半導体モジュールに使用される場合であれば、パワー半導体素子が搭載される。加えて、回路基板１０は、他方主面側に接合された放熱板を通じて半導体チップが発する熱を外部へと逃がす役割も有してなる。

回路基板１０は、窒化ケイ素（Ｓｉ_３Ｎ_４）セラミックス基板（以下、窒化ケイ素基板とも称する）１の両主面上に、圧延銅箔２（２ａ、２ｂ）と電解銅箔３（３ａ、３ｂ）とがこの順に積層され接合により一体化された構成を有する。以降においては、一方主面側の圧延銅箔２ａとこれに積層された電解銅箔３ａとを回路面側銅箔４ａと称し、他方主面側の圧延銅箔２ｂとこれに積層された電解銅箔３ｂとをはんだ接合面側銅箔４ｂと称する。

窒化ケイ素基板１は、高い熱伝導性及び高い絶縁性を有する窒化ケイ素セラミックスからなる基板である。窒化ケイ素基板１の平面形状やサイズに特段の制限はないが、パワー半導体モジュールの小型化を図るという観点からは、一辺の長さＬが１００ｍｍ～２５０ｍｍ程度で厚みＷが０．２０ｍｍ～０．４０ｍｍの平面視矩形状の窒化ケイ素基板１が例示される。

圧延銅箔２は、銅インゴットを圧延することにより製造された銅箔である。圧延銅箔２を構成する銅粒子の、当該圧延銅箔２が回路基板１０として一体化された状態における平均粒径は概ね１００μｍ～１０００μｍ程度である。また、回路基板１０における圧延銅箔２ａの厚みＲＣ１と圧延銅箔２ｂの厚みＲＣ２はいずれも、３００μｍ～２５００μｍ程度であるのが好適である。ただし、両者が同じ値である必要はない。

なお、上記の厚み範囲をみたす限りにおいて、銅「箔」ではなく銅「板」が用いられてもよいが、本実施の形態においてはこれらを区別することなく圧延銅箔２と称することとする。

一方、電解銅箔３は、硫酸銅の槽に通電し、陰極回転ドラムに銅を析出させることにより製造された銅箔である。電解銅箔３を構成する銅粒子の、当該電解銅箔３が回路基板１０として一体化された状態における平均粒径は概ね１００μｍ未満であり、好ましくは１０μｍ未満であり、より好ましくは５μｍ未満である。電解銅箔３ａの厚みＥＣ１と電解銅箔３ｂの厚みＥＣ２とはいずれも５μｍ～５０μｍ程度であるのが好適である。ただし、両者が同じ値である必要はない。なお、回路基板１０における電解銅箔３の表面の十点平均高さＲｚは１μｍ～５μｍであり、最大高さＲｍａｘは１μｍ～１０μｍである。

窒化ケイ素基板１と圧延銅箔２とは、図示しない接合層にて接合されてなる。係る接合は、活性金属法により実現されてなる。一方、圧延銅箔２と電解銅箔３とは直接に接合されてなる。それゆえ、これらの接合の仕方に起因して、少なくとも圧延銅箔２には、場合によっては電解銅箔３にまで、接合に際して使用される活性金属ペーストに含まれていた元素が拡散している場合がある。回路基板１０の製法については後述する。

圧延銅箔２と電解銅箔３とはいずれも銅粒子からなるが、上述のように粒径が顕著に相違することから、両者は、例えば回路基板１０の断面ＳＥＭ（走査電子顕微鏡）像において明確に識別される。

係る粒径の相違に着目すると、回路基板１０は、窒化ケイ素基板１に隣接する、相対的に粒径が大きい第１の部分（圧延銅箔２）と、銅箔主面の表層部分をなしており第１の部分に隣接する、相対的に粒径が小さい第２の部分（電解銅箔３）との２層構造を有する銅箔を、窒化ケイ素基板１の両主面上に備えるものであると、捉えることもできる。

なお、図１に示すように、回路面側銅箔４ａに隙間があり、係る隙間は、窒化ケイ素基板１が露出する溝部Ｇとなっている。これは、回路面側銅箔４ａが、その上に搭載される半導体チップに応じた回路パターンにパターニングされていることによる。すなわち、回路パターンの隙間が溝部Ｇとなっている。

＜回路基板の製造プロセス＞
次に、回路基板１０の製造プロセスについて説明する。図２は、係る製造プロセスを説明するための、模式断面図である。

回路基板１０の製造に際しては、活性金属法による接合を利用する。まず、窒化ケイ素基板１の両主面の略全面に、活性金属ペーストがスクリーン印刷法などの公知の塗布法にて塗布され、ペースト膜７（７ａ、７ｂ）が形成される。ペースト膜７は、０．５μｍ～３．０μｍ程度の厚みに形成されるのが好適である。

活性金属ペーストは、チタン及びジルコニウムからなる群より選択される少なくとも１種の金属である活性金属の粉末と、銀粉末とを、金属粉末として少なくとも含み、かつ、有機成分としてバインダ及び溶剤を含んでなるペーストである。加えて、銅、インジウム及びスズからなる群より選択される少なくとも１種の金属の粉末を任意的に含み得る。さらには、分散剤、消泡剤等を含んでいてもよい。チタンを活性金属として含む活性金属ペーストを用いるのが、好適な一例である。

次いで、ペースト膜７ａに対して圧延銅箔２ａ、電解銅箔３ａを重畳し、ペースト膜７ｂに対して圧延銅箔２ｂ、電解銅箔３ｂを重畳する。これにより、両主面にペースト膜７ａ、７ｂが塗布された窒化ケイ素基板１を圧延銅箔２ａ、２ｂが挟み込み、さらにその外側を電解銅箔３ａ、３ｂが挟み込んだ積層体が得られる。なお、この時点では、圧延銅箔２ａおよび電解銅箔３ａに対するパターニングは行われておらず、それゆえ、溝部Ｇは形成されていない。

続いて、得られた積層体に対し、加熱・加圧処理（ホットプレス）を行う。例えば、積層体を真空中または不活性ガス中で最高温度が８００℃以上９００℃以下となる所定の温度プロファイルにて加熱しながら、最高面圧が５ＭＰａ以上３０ＭＰａ以下となる面圧プロファイルに従って、図２において矢印ＡＲにて示すように積層体を加圧する。

係るホットプレスにより、ペースト膜７に存在していた活性金属（例えばチタン）が窒化ケイ素基板１の窒素と反応する一方で、同じくペースト膜７に存在していた銀は圧延銅箔２へと拡散する。その際には、活性金属ペーストに含まれる他の金属成分の圧延銅箔２への拡散や、窒化ケイ素基板１に含まれるケイ素の活性金属ペーストへの拡散なども起こり得る。また、電解銅箔３は圧延銅箔２に対し圧着される。

また、ホットプレスを実行することで、圧延銅箔２および電解銅箔３を構成する銅粒子の粒成長も生じる。それゆえ、上述した１００μｍ～１０００μｍという圧延銅箔２（２ａ、２ｂ）を構成する銅粒子の平均粒径の範囲、および、１００μｍ未満という電解銅箔３（３ａ、３ｂ）を構成する銅粒子の平均粒径の範囲はあくまで、ホットプレスを経て最終的に得られる（完成品である）回路基板１０においてみたされればよい。換言すれば、少なくとも積層体が得られた時点までは、圧延銅箔２（２ａ、２ｂ）および電解銅箔３（３ａ、３ｂ）を構成する銅粒子の平均粒径は必ずしも、それらの範囲を充足している必要はなく、せいぜい、電解銅箔３（３ａ、３ｂ）を構成する銅粒子の平均粒径が圧延銅箔２（２ａ、２ｂ）を構成する銅粒子の平均粒径よりも小さいという関係がみたされていればよい。

例えば、上記の積層体の作製に用いた（接合前の）圧延銅箔２における銅粒子の平均粒径が１０μｍ～１００μｍ程度であった場合には、ホットプレスを経て最終的に得られる回路基板１０において圧延銅箔２を構成する銅粒子の平均粒径は３００μｍ～１０００μｍ程度となる。また、上記の積層体の作製に用いた（接合前の）電解銅箔３における銅粒子の平均粒径が１μｍ未満であった場合には、ホットプレスを経て最終的に得られる回路基板１０において電解銅箔３を構成する銅粒子の平均粒径は２μｍ～１５μｍ程度となる。

同様に、上述した３００μｍ～２５００μｍ程度という圧延銅箔２（２ａ、２ｂ）の厚みおよび５μｍ～５０μｍ程度という電解銅箔３（３ａ、３ｂ）の厚みの範囲も、最終的に得られる回路基板１０について充足されていればよく、積層体が構成された時点ではまだ、それぞれの銅箔の厚みはともに、当該範囲よりも大きくてよい。

最終的に、活性金属の窒化物を主成分とする図示しない接合層にて窒化ケイ素基板１と圧延銅箔２とが接合され、かつ、電解銅箔３は圧延銅箔２に接合される。すなわち、パターニングを行っていない状態の回路基板１０が形成される。

その後、回路面側銅箔４ａに対しエッチングなどの公知のパターニング手法でパターニングがなされることで、図１に示したような、溝部Ｇが存在する回路基板１０が得られる。例えば、溝部Ｇが設けられている箇所で回路面側銅箔４ａの側面を観察すると、回路面側銅箔４ａが圧電銅箔２ａと電解銅箔３ａの２層構造になっていることがわかる。

＜窒化ケイ素絶縁放熱回路基板の使用態様＞
次に、回路基板１０の使用態様について説明する。回路基板１０においては、回路面側銅箔４ａの（より詳細には電解銅箔３ａの）表面５ａに半導体チップが搭載され、はんだ接合面側銅箔４ｂの（より詳細には電解銅箔３ｂの）表面５ｂには金属製の放熱板が接合される。

表面５ａに対する半導体チップの搭載は、公知の銀焼結接合により行われる。概略的にいえば、回路面側銅箔４ａの表面に銀ペーストを塗布したうえで該銀ペースト上に半導体チップを配置し、その後、所定の温度および圧力のもとで銀ペーストを焼結させることで、半導体チップが回路基板１０に固定される。

一方、表面５ａに対する半導体チップの搭載に続き、表面５ｂに対しては、放熱板がはんだにて接合される。それゆえ、はんだ接合面側銅箔４ｂは窒化ケイ素基板１の略全面に設けられてなる。はんだとしては従来公知の製品（例えば、６成分系のＳｎ－Ａｇ－Ｃｕ－Ｎｉ－Ｓｂ－Ｂｉはんだ）を使用可能である。

ただし、通常は、半導体チップの銀焼結接合および放熱板のはんだ接合に先立ち、回路面側銅箔４ａおよびはんだ接合面側銅箔４ｂの表面に対し、すなわち、それぞれの電解銅箔３ａ、３ｂの表面５ａ、５ｂに対し、置換銀めっきにて銀めっきが施される。めっき浴としては、MacDermid社製のスターリングシステムが例示される。

電解銅箔３に対する置換銀めっきは、従来行われていた圧延銅箔２に対する置換銀めっきよりも速く進行する。そのため、従来とは異なり、めっき速度の遅さに起因して銅箔の腐食が進行して銀めっきと銅箔との間に空隙が発生するようなことはない。

むしろ、空隙が生じないことによって電解銅箔３ａ、３ｂの表面５ａ、５ｂに対する銀めっきの密着性が十分に確保されるので、本実施の形態においては、従来は必ずしも十分ではなかったはんだ接合面側銅箔４ｂに対する放熱板のはんだ接合の信頼性が、好適に確保される。

なお、はんだ接合の信頼性は例えば、低温雰囲気への曝露と高温雰囲気への曝露とを交互に繰り返す温度サイクル試験を行ったときの、クラックの発生時点のサイクル数の多少により、評価することが出来る。銀めっき膜の下（銅箔との間）における空隙が存在する場合、クラックは係る空隙を通って進行するため、温度サイクル試験におけるクラックの発生のしやすさによってはんだ接合の信頼性を評価することができる。

一方、回路面側銅箔４ａと半導体チップとの銀焼結接合の場合も、表面５ａに銀めっき膜が形成された電解銅箔３ａの上に銀ペーストが塗布されることになる。そもそも、銀焼結接合は高温の加圧雰囲気で行われるので、仮に接合開始の時点で銀めっきと回路面側銅箔４ａとの間に空隙があったとしても、最終的には空隙は残存せず、それゆえ、接合の信頼性は確保される。

従って、本実施の形態のように電解銅箔３ａの表面５ａに銀めっき膜が形成されることによって空隙が存在しない場合には、回路面側銅箔４ａと半導体チップとの接合信頼性がさらに好適に確保される。

以上、説明したように、本実施の形態によれば、窒化ケイ素セラミックス基板の両主面に銅箔を接合してなり、一方主面に対する半導体チップの搭載と他方主面に対する放熱板の接合とが行われる窒化ケイ素絶縁放熱回路基板において、両主面に備わる銅箔を、相対的に粒径が大きい第１の部分（圧延銅箔）と、第１の部分に隣接する、相対的に粒径が小さい第２の部分（電解銅箔）との２層構造とする。これにより、一方主面における銀焼結接合による半導体チップの搭載と他方主面における放熱板のはんだ接合とを行うべくそれぞれの銅箔の表面に置換銀めっきにより銀めっきを施した際の、銀めっき膜と銅箔との間における空隙の発生が抑制される。結果として、半導体チップおよび放熱板と回路基板との接合信頼性が好適に確保される。特に、放熱板と回路基板との接合信頼性については、従来よりも向上する。

＜第２の実施の形態＞
図３は、本発明の第２の実施の形態に係る回路基板２０の構成を示す模式断面図である。回路基板２０も、第１の実施の形態に係る回路基板１０と同様に、一方主面側に半導体チップが搭載される基板である。すなわち、他方主面側に接合される放熱板によって半導体チップが発する熱を外部へと逃がす役割を有するとともに、当該半導体チップと外部との電気的接続も担っている。

回路基板２０は、電解銅箔３ａを備えていない点を除いて、回路基板１０と同じ構成を有する。換言すれば、圧延銅箔２ａのみが回路面側銅箔として用いられるようになっている。

係る回路基板２０は、ホットプレスに先立つ積層体の作成に際して、電解銅箔３ａを重畳させないようにするほかは、第１の実施の形態にて示した回路基板１０の製造プロセスと同じプロセスにて作成が可能である。

回路基板２０も、回路基板１０と同様に、通常は、置換銀めっきによる銀めっきが施されたうえで使用される。銀めっきは、圧延銅箔２ａの表面６ａと電解銅箔３ｂの表面５ｂに対し施される。そして、放熱板は、回路基板１０の場合と同様、銀めっきが施された電解銅箔３ｂの表面５ｂに対しはんだ接合される。

従って、回路基板２０に対する放熱板の接合態様は、第１の実施の形態における回路基板１０に対する放熱板の接合態様と同じである。それゆえ、回路基板２０を用いる場合も、回路基板１０を用いる場合と同様、はんだ接合面側銅箔４ｂに対する放熱板のはんだ接合の信頼性は、好適に確保される。

一方、半導体チップの搭載は、第１の実施の形態とは異なり、銀めっきが施された圧延銅箔２ａの表面６ａに対する銀焼結接合にて実現される。係る接合態様は、従来技術と同様である。それゆえ、銀めっきの際にはめっき膜と圧延銅箔２ａとの間に空隙が生じ得るが、上述のように、銀焼結接合は高温の加圧雰囲気で行われるので、仮に接合開始の時点で銀めっきと圧延銅箔２ａとの間に空隙があったとしても、最終的には空隙は残存せず、それゆえ、接合の信頼性は確保される。

すなわち、本実施の形態によれば、半導体チップと回路基板との銀焼結結合の接合信頼性については従来と同等に確保しつつ、放熱板と回路基板とのはんだ接合の接合信頼性について、従来よりも向上させることができる。

回路面側銅箔４ａおよびはんだ接合面側銅箔４ｂのそれぞれを構成する電解銅箔３ａ、３ｂの銅粒子の平均粒径を違えた２種類の回路基板１０（実施例１、実施例２）と、はんだ接合面側銅箔４ｂを構成する電解銅箔３ｂの平均粒径を違えた２種類の回路基板２０（実施例３，実施例４）とを、上述した拡散接合法にて作製した。

回路基板１０および２０における銅箔の平均粒径は以下のようにして特定した。まず、回路基板１０および２０を切断し、切断面を研磨した。そして、この研磨面をＳＥＭで観察した。得られた観察画像に複数の銅粒子を横切る直線を引き、当該直線の、個々の銅粒子を横切っている部分（線分）の長さをそれぞれ測定し、銅粒子５０個についての当該線分の長さの平均値を、銅粒子の平均粒径とした。

得られたそれぞれの回路基板に対し置換銀めっきを行い、めっき膜形成後のそれぞれの回路基板について、ＳＥＭによる断面観察を行い、銀めっきと銅箔との間の空隙の発生数を評価した。

また、めっき膜形成後のそれぞれの回路基板の電解銅箔３ｂの表面５ｂに対し放熱板をはんだ接合した。そして、係るはんだ接合の信頼性を評価するべく、温度サイクル寿命試験を行った。

一方、比較例として、圧延銅箔２（２ａ、２ｂ）のみを窒化ケイ素基板１に接合し電解銅箔３ａ、３ｂのいずれも備えない回路基板を、圧延銅箔２（２ａ、２ｂ）の銅粒子の平均粒径を違えて２種類作製した（比較例１、比較例２）。

具体的には、それぞれの回路基板に用いた窒化ケイ素基板１、圧延銅箔２、電解銅箔３の平面サイズおよび厚みは以下の通りである。

窒化ケイ素基板：１４０ｍｍ×１９０ｍｍ、０．３２０ｍｍ；
圧延銅箔：１３０ｍｍ×１８５ｍｍ、０．５００ｍｍ（比較例２のみ０．７００ｍｍ）；
電解銅箔：１３０ｍｍ×１８５ｍｍ、０．０３５ｍｍ。

また、実施例１～実施例４における電解銅箔の銅粒子の平均粒径は、３μｍと１０μｍの２水準に違えた。

拡散接合時の活性金属ペーストの厚みは平均で１μｍとした。さらには、置換銀めっきにより形成しためっき膜の厚みは平均で０．２μｍとした。

銀めっきと銅箔との間の空隙の評価においては、基板断面における銀めっきとはんだ接合面側銅箔４ｂの電解銅箔３ｂとの界面長さ１ｍｍあたりに存在する、１μｍ以上のサイズの空隙をカウントした。

温度サイクル寿命試験は、－４０℃と１５０℃との間での昇降温を１時間あたり２サイクルのペースで５００サイクル繰り返し、５０サイクル毎に、接合部分における、銀めっき膜の下（銅箔との間）における空隙を通って進行するクラックの有無を確認することにより行った。

実施例１～実施例４および比較例１～比較例２に係る回路基板の回路面およびはんだ接合面における表層銅箔材料と、当該材料における銅粒子の平均粒径と、銀めっき膜形成後に当該銀めっき膜の下（銅箔との間）における空隙の発生数と、はんだ接合信頼性の指標としての温度サイクル寿命とを表１に一覧にして示す。

なお、「回路面」とは回路基板１０および２０において半導体チップが搭載される主面であって、具体的には、実施例１～実施例２では表面５ａであり、実施例３～実施例４および比較例１～比較例３では表面６ａである。一方、「はんだ接合面」とは回路基板１０および２０において放熱板がはんだ接合される主面であって、具体的には、実施例１～実施例４では表面５ｂであり、比較例１～比較例２では圧延銅箔２ｂの表面である。

また、「表層銅箔材料」とは、銅箔において最表位置に存在し、銀めっきの対象とされる銅箔の種類である。具体的には、電解銅箔が備わる回路基板においては当該電解銅箔が表層銅箔材料となり、電解銅箔が設けられていない銅箔においては圧延銅箔が表層電極材料となる。

表１からわかるように、はんだ接合面における表層銅箔材料が電解銅箔である実施例１～実施例４においてはいずれも、銀めっき膜の下に空隙は観察されなかった。一方で、比較例１および比較例２ではそれぞれ、８０個／ｍｍ、８５個／ｍｍの空隙が確認された。

また、温度サイクル寿命試験についてみれば、実施例１～実施例４では５００サイクル終了後までクラックの発生は確認されなかった。一方、比較例１および比較例２においてはいずれも、５０サイクル終了時点でクラックの発生が確認された。

以上の結果は、銅粒子の粒径が小さい電解銅箔を回路基板の銅箔の表層とすることは、銀めっきを施した後に当該表層に対してはんだにより放熱板を接合する場合の接合信頼性を向上させる効果があることを、指し示している。

１ 窒化ケイ素（セラミックス）基板
２（２ａ、２ｂ） 圧延銅箔
３（３ａ、３ｂ） 電解銅箔
４ａ 回路面側銅箔
４ｂ はんだ接合面側銅箔
７（７ａ、７ｂ） ペースト膜
１０、２０ （窒化ケイ素絶縁放熱）回路基板

Claims (18)

1. 半導体チップ搭載用の回路基板であって、
   窒化ケイ素セラミックス基板の２つの主面のそれぞれに圧延銅箔が接合されてなり、
   少なくとも一方の前記圧延銅箔に電解銅箔が重畳されてなる、
   ことを特徴とする、回路基板。
2. 請求項１に記載の回路基板であって、
   前記圧延銅箔を構成する銅粒子の平均粒径が１００μｍ～１０００μｍであり、
   前記電解銅箔を構成する銅粒子の平均粒径が１００μｍ未満である、
   ことを特徴とする、回路基板。
3. 請求項１または請求項２に記載の回路基板であって、
   前記圧延銅箔の厚みが３００μｍ～２５００μｍであり、
   前記電解銅箔の厚みが５μｍ～５０μｍである、
   ことを特徴とする、回路基板。
4. 請求項１ないし請求項３のいずれかに記載の回路基板であって、
   両方の前記圧延銅箔に前記電解銅箔が重畳されてなる、
   ことを特徴とする、回路基板。
5. 請求項１ないし請求項３のいずれかに記載の回路基板であって、
   一方の前記圧延銅箔にのみ前記電解銅箔が重畳されてなる、
   ことを特徴とする、回路基板。
6. 半導体チップ搭載用の回路基板であって、
   窒化ケイ素セラミックス基板の２つの主面のそれぞれに銅箔が接合されてなり、
   少なくとも一方の前記銅箔が、
   前記窒化ケイ素セラミックス基板との接合部分である第１の部分と、
   当該銅箔の表層部分である第２の部分と、
   を備え、
   前記第１の部分の銅粒子よりも前記第２の部分の銅粒子の方が平均粒径が小さい、
   ことを特徴とする、回路基板。
7. 請求項６に記載の回路基板であって、
   前記第１の部分の銅粒子の平均粒径が１００μｍ～１０００μｍであり、
   前記第２の部分の銅粒子の平均粒径が１００μｍ未満である、
   ことを特徴とする、回路基板。
8. 請求項６または請求項７に記載の回路基板であって、
   前記第１の部分の厚みが３００μｍ～２５００μｍであり、
   前記第２の部分の厚みが５μｍ～５０μｍである、
   ことを特徴とする、回路基板。
9. 請求項６ないし請求項８のいずれかに記載の回路基板であって、
   前記２つの主面の両方に接合されてなる前記銅箔がともに、前記第１の部分と前記第２の部分とを備える、
   ことを特徴とする、回路基板。
10. 請求項６ないし請求項８のいずれかに記載の回路基板であって、
    前記２つの主面の一方に接合されてなる前記銅箔のみが、前記第１の部分と前記第２の部分とを備え、
    前記２つの主面の他方に接合されてなる前記銅箔を構成する銅粒子の平均粒径が、前記第２の部分を構成する銅粒子の平均粒径よりも大きく、前記第１の部分の銅粒子の平均粒径の取り得る範囲と同じ範囲内の値である、
    ことを特徴とする、回路基板。
11. 半導体チップ搭載用の回路基板の製造方法であって、
    窒化ケイ素セラミックス基板の２つの主面のそれぞれに活性金属ペーストを塗布してペースト膜を形成する塗布工程と、
    両方の前記ペースト膜に圧延銅箔を重畳させ、かつ、少なくとも一方の前記圧延銅箔に電解銅箔を重畳させて積層体を得る積層工程と、
    前記積層体を真空中または不活性ガス中で加熱しながら所定の面圧プロファイルに従って前記積層体を加圧することにより前記圧延銅箔を前記窒化ケイ素セラミックス基板に接合するとともに前記電解銅箔を前記圧延銅箔に接合する、加熱加圧工程と、
    を備えることを特徴とする、回路基板の製造方法。
12. 請求項１１に記載の回路基板の製造方法であって、
    前記積層工程においては、両方の前記圧延銅箔に前記電解銅箔を重畳させる、
    ことを特徴とする、回路基板の製造方法。
13. 請求項１１または請求項１２に記載の回路基板の製造方法であって、
    前記活性金属ペーストが、チタン及びジルコニウムからなる群より選択される少なくとも１種の金属である活性金属の粉末と、銀粉末とを、金属粉末として少なくとも含み、かつ、有機成分としてバインダ及び溶剤を含む、
    ことを特徴とする、回路基板の製造方法。
14. 請求項１１ないし請求項１３のいずれかに記載の回路基板の製造方法であって、
    前記積層工程においては、前記圧延銅箔を構成する銅粒子の平均粒径よりも平均粒径が小さい銅粒子にて構成される前記電解銅箔を前記圧延銅箔に重畳させ、
    前記加熱加圧工程においては、
    前記圧延銅箔を構成する銅粒子の平均粒径が１００μｍ～１０００μｍとなり、
    前記電解銅箔を構成する銅粒子の平均粒径が１００μｍ未満となるように、
    前記積層体に対し加熱および加圧を行う、
    ことを特徴とする、回路基板の製造方法。
15. 請求項１１ないし請求項１４のいずれかに記載の回路基板の製造方法であって、
    前記加熱加圧工程においては、
    前記圧延銅箔の厚みが３００μｍ～２５００μｍとなり、
    前記電解銅箔の厚みが５μｍ～５０μｍとなるように、
    前記積層体に対し加熱および加圧を行う、
    ことを特徴とする、回路基板の製造方法。
16. 半導体モジュールの製造方法であって、
    請求項１ないし請求項５のいずれかに記載の回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、
    前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、
    前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、
    を備え、
    前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記電解銅箔に対して前記放熱板をはんだにて接合する、
    ことを特徴とする、半導体モジュールの製造方法。
17. 半導体モジュールの製造方法であって、
    請求項６ないし請求項１０のいずれかに記載の回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、
    前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、
    前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、
    を備え、
    前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記銅箔の前記第２の部分に対して前記放熱板をはんだにて接合する、
    ことを特徴とする、半導体モジュールの製造方法。
18. 半導体モジュールの製造方法であって、
    請求項１１ないし請求項１５のいずれかに記載の製法にて製造された回路基板に置換銀めっきにて銀めっき膜を形成するめっき工程と、
    前記めっき工程を経た前記回路基板の前記放熱板が接合される主面と反対側の主面に対し銀焼結接合にて半導体チップを搭載するチップ搭載工程と、
    前記めっき工程を経た前記回路基板の一方の主面に対し放熱板をはんだにて接合する放熱板接合工程と、
    を備え、
    前記放熱板接合工程においては、前記銀めっき膜が形成されてなる前記電解銅箔に対して前記放熱板をはんだにて接合する、
    ことを特徴とする、半導体モジュールの製造方法。

Images