JP7289910B2 - 接合基板及び接合基板の製造方法 - Google Patents
接合基板及び接合基板の製造方法 Download PDFInfo
- Publication number
- JP7289910B2 JP7289910B2 JP2021505061A JP2021505061A JP7289910B2 JP 7289910 B2 JP7289910 B2 JP 7289910B2 JP 2021505061 A JP2021505061 A JP 2021505061A JP 2021505061 A JP2021505061 A JP 2021505061A JP 7289910 B2 JP7289910 B2 JP 7289910B2
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- silicon nitride
- substrate
- bonding layer
- bonded substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
図1は、本実施形態に係る接合基板100を模式的に示す断面図である。図2は、接合基板100の一部を模式的に示す拡大断面図である。図2は、図1の一部Aの拡大図である。
銅板111及び接合層112は、図1及び図2に図示されるように、窒化ケイ素セラミックス基板110の主面1101上に配置される。銅板113及び接合層114は、図1に図示されるように、窒化ケイ素セラミックス基板110の主面1102上に配置される。
図1及び図2に図示される接合層112及び114は、チタン(Ti)及びジルコニウム(Zr)からなる群(第1の群)より選択される少なくとも1種の元素と窒素(N)及びケイ素(Si)からなる群(第2の群)より選択される少なくとも1種の元素との化合物を含むが、銀(Ag)を含まない。このため、はみ出し部121及び123も、第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物を含むが、銀を含まない。このため、イオンマイグレーション現象によりはみ出し部121及び123から銀が移動することを抑制することができる。これにより、はみ出し部121及び123からの銀の移動に起因する接合基板100の不良を抑制することができる。ここでいうはみ出し部121及び123が銀を含まないことは、はみ出し部121及び123がイオンマイグレーション現象を発生させる濃度を有する銀を含まないことを意味し、痕跡量の銀を含むことを除外しない。接合層112及び114は、望ましくは第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物のみからなる。このため、はみ出し部121及び123も、望ましくは第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物のみからなる。また、接合層112及び114は、スズ(Sn)、リン(P)等の上述したイオンマイグレーション現象を促進する元素を含まない。
図10は、本実施形態に係る接合基板100と対比される接合基板900を模式的に図示する断面図である。
図3は、接合基板100の製造の流れを示すフローチャートである。図4、図5及び図6は、接合基板100の製造の途上で得られる中間品を模式的に示す断面図である。
図7は、接合基板100の製造における銅板及び接合層のパターニングの流れを示すフローチャートである。図8及び図9は、接合基板100の製造における銅板及び接合層のパターニングの途上で得られる中間品を模式的に図示する断面図である。
110 窒化ケイ素セラミックス基板
111,113,111A,113A 銅板
112,114,112B,114B 接合層
120,122 板間部
121,123 はみ出し部
132,134 ろう材層
100A 中間品
140 第1の部分
141 第2の部分
Claims (9)
- 窒化ケイ素セラミックス基板と、
前記窒化ケイ素セラミックス基板上に配置される銅板と、
前記窒化ケイ素セラミックス基板上に配置され、前記銅板を前記窒化ケイ素セラミックス基板に接合する唯一の層であり、前記窒化ケイ素セラミックス基板と前記銅板との間にある板間部、及び前記窒化ケイ素セラミックス基板と前記銅板との間からはみ出し外部に露出するはみ出し部を備える、単一層である接合層とを備え、
前記銅板が銀を含み、前記はみ出し部が銀を含まない、
接合基板。 - 前記接合層は、0.1μm以上3μm以下の厚さを有する
請求項1の接合基板。 - 前記はみ出し部は、チタン及びジルコニウムからなる群より選択される少なくとも1種の元素と窒素及びケイ素からなる群より選択される少なくとも1種の元素との化合物のみからなる
請求項1又は2の接合基板。 - a) 窒化ケイ素セラミックス基板上に、銀を含む金属粉末、並びに水素化チタン粉末及び水素化ジルコニウム粉末からなる群より選択される少なくとも1種の水素化金属粉末を含む活性金属ろう材を含むろう材層を形成する工程と、
b) 前記ろう材層上に銅板を配置し、前記窒化ケイ素セラミックス基板、前記銅板及び前記ろう材層を備える中間品を得る工程と、
c) 前記中間品に対してホットプレスを行い、前記金属粉末に含まれる銀を、前記銅板に拡散させ、前記ろう材層を、前記銅板を前記窒化ケイ素セラミックス基板に接合する単一層であり銀を含まない接合層のみに変化させる工程と、
d) 前記銅板及び前記接合層をパターニングし、前記銅板を、パターニングされた銅板に変化させ、前記接合層を、前記窒化ケイ素セラミックス基板と前記パターニングされた銅板との間にある板間部、及び前記窒化ケイ素セラミックス基板と前記パターニングされた銅板との間からはみ出し外部に露出するはみ出し部を備えるパターニングされた接合層に変化させる工程と、
を備える接合基板の製造方法。 - 工程d)は、
d-1) 前記銅板をエッチングし、前記銅板を、エッチングされた銅板に変化させ、前記接合層に、前記窒化ケイ素セラミックス基板と前記エッチングされた銅板との間にある第1の部分、及び前記窒化ケイ素セラミックス基板と前記エッチングされた銅板との間にない第2の部分を形成する工程と、
d-2) 前記第2の部分をエッチングし、前記第2の部分を除去する工程と、
d-3) 前記エッチングされた銅板をソフトエッチングし、前記エッチングされた銅板を、前記パターニングされた銅板に変化させ、前記第1の部分を、前記パターニングされた接合層にする工程と、
を備える請求項4の接合基板の製造方法。 - 前記活性金属ろう材は、40重量%以上80重量%以下の銀を含む
請求項4又は5の接合基板の製造方法。 - 前記活性金属ろう材は、0.1μm以上10μm以下の平均粒子径を有する粉末からなる
請求項4から6までのいずれかの接合基板の製造方法。 - 前記ろう材層は、0.1μm以上5μm以下の厚さを有する
請求項4から7までのいずれかの接合基板の製造方法。 - 前記はみ出し部は、チタン及びジルコニウムからなる群より選択される少なくとも1種の元素と窒素及びケイ素からなる群より選択される少なくとも1種の元素との化合物のみからなる
請求項4から8までのいずれかの接合基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019010561 | 2019-03-14 | ||
JPPCT/JP2019/010561 | 2019-03-14 | ||
PCT/JP2020/009983 WO2020184510A1 (ja) | 2019-03-14 | 2020-03-09 | 接合基板及び接合基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020184510A1 JPWO2020184510A1 (ja) | 2021-12-09 |
JP7289910B2 true JP7289910B2 (ja) | 2023-06-12 |
Family
ID=72428002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021505061A Active JP7289910B2 (ja) | 2019-03-14 | 2020-03-09 | 接合基板及び接合基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7289910B2 (ja) |
WO (1) | WO2020184510A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118160416A (zh) * | 2021-10-25 | 2024-06-07 | 株式会社东芝 | 陶瓷铜电路基板及使用了其的半导体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339155A (ja) | 2000-05-29 | 2001-12-07 | Kyocera Corp | セラミック回路基板 |
JP2005268821A (ja) | 2005-05-24 | 2005-09-29 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
WO2011034075A1 (ja) | 2009-09-15 | 2011-03-24 | 株式会社 東芝 | セラミックス回路基板及びその製造方法 |
JP2016074565A (ja) | 2014-10-07 | 2016-05-12 | Dowaメタルテック株式会社 | 金属−セラミックス回路基板およびその製造方法 |
WO2017006661A1 (ja) | 2015-07-09 | 2017-01-12 | 株式会社東芝 | セラミックス金属回路基板およびそれを用いた半導体装置 |
JP2017035805A (ja) | 2015-08-07 | 2017-02-16 | Jx金属株式会社 | 金属セラミック接合基板及び、その製造方法 |
WO2017200004A1 (ja) | 2016-05-19 | 2017-11-23 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
JP2018506496A (ja) | 2015-12-28 | 2018-03-08 | 日本碍子株式会社 | 接合基板および接合基板の製造方法 |
-
2020
- 2020-03-09 JP JP2021505061A patent/JP7289910B2/ja active Active
- 2020-03-09 WO PCT/JP2020/009983 patent/WO2020184510A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339155A (ja) | 2000-05-29 | 2001-12-07 | Kyocera Corp | セラミック回路基板 |
JP2005268821A (ja) | 2005-05-24 | 2005-09-29 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
WO2011034075A1 (ja) | 2009-09-15 | 2011-03-24 | 株式会社 東芝 | セラミックス回路基板及びその製造方法 |
JP2016074565A (ja) | 2014-10-07 | 2016-05-12 | Dowaメタルテック株式会社 | 金属−セラミックス回路基板およびその製造方法 |
WO2017006661A1 (ja) | 2015-07-09 | 2017-01-12 | 株式会社東芝 | セラミックス金属回路基板およびそれを用いた半導体装置 |
JP2017035805A (ja) | 2015-08-07 | 2017-02-16 | Jx金属株式会社 | 金属セラミック接合基板及び、その製造方法 |
JP2018506496A (ja) | 2015-12-28 | 2018-03-08 | 日本碍子株式会社 | 接合基板および接合基板の製造方法 |
WO2017200004A1 (ja) | 2016-05-19 | 2017-11-23 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
Also Published As
Publication number | Publication date |
---|---|
WO2020184510A1 (ja) | 2020-09-17 |
JPWO2020184510A1 (ja) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5367914B2 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP2008505503A (ja) | セラミック−金属基板を製作するための方法 | |
JP2007096032A (ja) | 絶縁基板及び半導体装置並びに絶縁基板の製造方法 | |
JP6048541B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト | |
KR102563423B1 (ko) | 세라믹 기판 제조 방법 | |
JP7289910B2 (ja) | 接合基板及び接合基板の製造方法 | |
KR20180093877A (ko) | 후막 페이스트로 매개된 금속 또는 금속 하이브리드 포일과 접합된 세라믹 | |
US20210387923A1 (en) | Bonded substrate | |
JP2013049589A (ja) | セラミック体と金属体との接合体 | |
JP6614240B2 (ja) | セラミック多層基板 | |
US7110241B2 (en) | Substrate | |
JPH05198917A (ja) | セラミックス配線基板の製造方法 | |
JP5947018B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP6784574B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6030373B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP2005093846A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
JPH07142858A (ja) | セラミックス配線基板の製造方法 | |
US11973002B2 (en) | Composite substrate and method for manufacturing same, and circuit substrate and method for manufacturing same | |
JP2022166640A (ja) | 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法 | |
WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
WO2023190253A1 (ja) | 回路基板及びその製造方法、並びにパワーモジュール | |
JP5573407B2 (ja) | 金属ベース基板 | |
JP7289911B2 (ja) | 接合基板及び接合基板の製造方法 | |
WO2023190244A1 (ja) | 回路基板及びその製造方法、並びにパワーモジュール | |
EP2782124A1 (en) | Power semiconductor mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7289910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |