JP7289910B2 - 接合基板及び接合基板の製造方法 - Google Patents

接合基板及び接合基板の製造方法 Download PDF

Info

Publication number
JP7289910B2
JP7289910B2 JP2021505061A JP2021505061A JP7289910B2 JP 7289910 B2 JP7289910 B2 JP 7289910B2 JP 2021505061 A JP2021505061 A JP 2021505061A JP 2021505061 A JP2021505061 A JP 2021505061A JP 7289910 B2 JP7289910 B2 JP 7289910B2
Authority
JP
Japan
Prior art keywords
copper plate
silicon nitride
substrate
bonding layer
bonded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021505061A
Other languages
English (en)
Other versions
JPWO2020184510A1 (ja
Inventor
隆 海老ヶ瀬
いづみ 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2020184510A1 publication Critical patent/JPWO2020184510A1/ja
Application granted granted Critical
Publication of JP7289910B2 publication Critical patent/JP7289910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、接合基板及び接合基板の製造方法に関する。
窒化ケイ素セラミックスは、高い熱伝導性及び高い絶縁性を有する。このため、銅板が接合層を介して窒化ケイ素セラミックス基板に接合された接合基板は、パワー半導体素子が実装される絶縁放熱基板として好適に用いられる。
当該接合基板は、多くの場合は、ろう材層が銅板と窒化ケイ素セラミックス基板との間にある中間品を作製し、作製した中間品を熱処理してろう材層を接合層に変化させ、銅板及び接合層をパターニングすることにより製造される。
銅板の端部への応力の集中に起因する接合基板の不良を抑制するために、接合層に、窒化ケイ素セラミックス基板と銅板との間からはみ出すはみ出し部を形成することが提案されている。
例えば、特許文献1に記載されたセラミックス回路基板においては、銅回路板が、ろう材層を介して、窒化珪素から形成されたセラミックス基板の少なくとも一方の面に接合される(段落0013及び0020)。セラミックス回路基板は、銅回路板とセラミックス基板との間に介在されたろう材層、及び銅回路板の側面から外側にはみ出したろう材はみ出し部を備える(段落0013)。ろう材層は、Ag、Cu及びTiを含むろう材から形成される(段落0013)。
特許第6158144号公報
特許文献1に記載されたセラミックス回路基板に代表される従来の技術においては、イオンマイグレーション現象により窒化ケイ素セラミックス基板と銅板との間からはみ出すはみ出し部から銀が移動し、はみ出し部からの銀の移動に起因する接合基板の不良が発生する場合がある。例えば、85℃85%RHの環境下で数kV/mmの直流電界又は交流電界が印加された場合に、はみ出し部からの銀の移動に起因する接合基板の不良が発生する場合がある。
本発明は、この問題を考慮してなされた。本発明が解決しようとする課題は、銅板の端部への応力の集中に起因する接合基板の不良を抑制しながら、イオンマイグレーション現象によりはみ出し部から銀が移動することを抑制し、はみ出し部からの銀の移動に起因する接合基板の不良を抑制することである。
本発明は、接合基板に向けられる。
接合基板は、窒化ケイ素セラミックス基板、銅板及び接合層を備える。接合層は、銅板を窒化ケイ素セラミックス基板に接合する。
銅板及び接合層は、窒化ケイ素セラミックス基板上に配置される。接合層は、窒化ケイ素セラミックス基板と銅板との間にある板間部、及び窒化ケイ素セラミックス基板と銅板との間からはみ出し外部に露出するはみ出し部を備える単一層である
銅板が銀を含む一方、はみ出し部は、銀を含まない。
本発明は、接合基板の製造方法にも向けられる。
接合基板の製造方法においては、窒化ケイ素セラミックス基板上に、ろう材層が形成される。ろう材層は、銀を含む金属粉末、並びに水素化チタン粉末及び水素化ジルコニウム粉末からなる群より選択される少なくとも1種の水素化金属粉末を含む活性金属ろう材を含む。
続いて、ろう材層上に銅板が配置される。これにより、窒化ケイ素セラミックス基板、銅板及びろう材層を備える中間品が得られる。
続いて、中間品に対してホットプレスが行われる。これにより、金属粉末に含まれる銀が、銅板に拡散する。また、ろう材層が、銅板を窒化ケイ素セラミックス基板に接合する単一層であり銀を含まない接合層に変化する。
続いて、銅板及び接合層がパターニングされる。これにより、銅板が、パターニングされた銅板に変化する。また、接合層が、パターニングされた接合層に変化する。パターニングされた接合層は、窒化ケイ素セラミックス基板とパターニングされた銅板との間にある板間部、及び窒化ケイ素セラミックス基板とパターニングされた銅板との間からはみ出し外部に露出するはみ出し部を備える。
本発明によれば、銅板の端部への応力の集中がはみ出し部により緩和される。これにより、銅板の端部への応力の集中に起因する接合基板の不良を抑制することができる。
また、本発明によれば、はみ出し部が、銀を含まない。このため、イオンマイグレーション現象によりはみ出し部から銀が移動することを抑制することができる。これにより、はみ出し部からの銀の移動に起因する接合基板の不良を抑制することができる。
この発明の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
合基板を模式的に示す断面図である。 合基板の一部を模式的に示す拡大断面図である。 合基板の製造の流れを示すフローチャートである。 合基板の製造の途上で得られる中間品を模式的に示す断面図である。 合基板の製造の途上で得られる中間品を模式的に示す断面図である。 合基板の製造の途上で得られる中間品を模式的に示す断面図である。 合基板の製造における銅板及び接合層のパターニングの流れを示すフローチャートである。 合基板の製造における銅板及び接合層のパターニングの途上で得られる中間品を模式的に示す断面図である。 合基板の製造における銅板及び接合層のパターニングの途上で得られる中間品を模式的に示す断面図である。 施形に係る接合基板と対比される接合基板を模式的に示す断面図である。
1 接合基板
図1は、実施形態に係る接合基板100を模式的に示す断面図である。図2は、接合基板100の一部を模式的に示す拡大断面図である。図2は、図1の一部Aの拡大図である
合基板100は、図1及び図2に図示されるように、窒化ケイ素セラミックス基板110、銅板111、接合層112、銅板113及び接合層114を備える。接合基板100がこれらの要素以外の要素を備えてもよい。銅板111及び接合層112の組、並びに銅板113及び接合層114の組の片方の組が省略されてもよい。
銅板111及び113は、それぞれ接合層112及び114を介して窒化ケイ素セラミックス基板110に接合されている。銅板111及び113は、それぞれ接合層112及び114により窒化ケイ素セラミックス基板110の主面1101及び1102に活性金属ろう付け法によりろう付けされている。
接合基板100は、どのように用いられてもよいが、例えばパワー半導体素子が実装される絶縁放熱基板として用いられる。
2 銅板の端部への応力の集中の緩和
銅板111及び接合層112は、図1及び図2に図示されるように、窒化ケイ素セラミックス基板110の主面1101上に配置される。銅板113及び接合層114は、図1に図示されるように、窒化ケイ素セラミックス基板110の主面1102上に配置される。
接合層112及び114は、それぞれ銅板111及び113を窒化ケイ素セラミックス基板110の主面1101及び1102に接合する。
接合層112は、板間部120及びはみ出し部121を備える。板間部120は、窒化ケイ素セラミックス基板110と銅板111との間にある。はみ出し部121は、窒化ケイ素セラミックス基板110と銅板111との間からはみ出す。接合層114は、板間部122及びはみ出し部123を備える。板間部122は、窒化ケイ素セラミックス基板110と銅板113との間にある。はみ出し部123は、窒化ケイ素セラミックス基板110と銅板113との間からはみ出す。接合基板100においては、銅板111及び113の端部への応力の集中が、それぞれはみ出し部121及び123により緩和される。これにより、銅板111及び113の端部への応力の集中に起因する接合基板100の不良を抑制することができる。
接合層112及び114は、望ましくは0.1μm以上3μm以下の厚さを有する。接合層112及び114がこのようにわずかな厚さしか有しないことにより、銅板111及び113の端部への応力の集中がそれぞれはみ出し部121及び123により効果的に緩和される。
3 はみ出し部からの銀の移動の抑制
図1及び図2に図示される接合層112及び114は、チタン(Ti)及びジルコニウム(Zr)からなる群(第1の群)より選択される少なくとも1種の元素と窒素(N)及びケイ素(Si)からなる群(第2の群)より選択される少なくとも1種の元素との化合物を含むが、銀(Ag)を含まない。このため、はみ出し部121及び123も、第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物を含むが、銀を含まない。このため、イオンマイグレーション現象によりはみ出し部121及び123から銀が移動することを抑制することができる。これにより、はみ出し部121及び123からの銀の移動に起因する接合基板100の不良を抑制することができる。ここでいうはみ出し部121及び123が銀を含まないことは、はみ出し部121及び123がイオンマイグレーション現象を発生させる濃度を有する銀を含まないことを意味し、痕跡量の銀を含むことを除外しない。接合層112及び114は、望ましくは第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物のみからなる。このため、はみ出し部121及び123も、望ましくは第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物のみからなる。また、接合層112及び114は、スズ(Sn)、リン(P)等の上述したイオンマイグレーション現象を促進する元素を含まない。
4 はみ出し部による空隙の防止
図10は、本実施形態に係る接合基板100と対比される接合基板900を模式的に図示する断面図である。
図10に図示される接合基板900は、はみ出し部121及び123を備えない。これに起因して、接合基板900は、窒化ケイ素セラミックス基板110と銅板111との間に形成される空隙921を有し、窒化ケイ素セラミックス基板110と銅板113との間に形成される空隙923を有する。
はみ出し部121を設けることは、空隙921が形成されることを防止する。また、はみ出し部123を設けることは、空隙923が形成されることを防止する。これにより、パワー半導体素子、及びボンディングワイヤー等の配線が接合基板100に実装され、パワー半導体素子、配線及び接合基板100からなる複合体が耐湿性を有するゲルにより封止された場合に当該ゲルが侵入しにくい空隙921及び923が形成されることを防止することができ、絶縁不良の原因となるボイドが空隙921及び923に起因して残ることを防止することができる。また、当該複合体が樹脂でモールドされた場合に当該樹脂が侵入しにくい空隙921及び923が形成されることを防止することができ、絶縁不良の原因となるボイドが空隙921及び923に起因して残ることを防止することができる。
5 接合基板の製造方法
図3は、接合基板100の製造の流れを示すフローチャートである。図4、図5及び図6は、接合基板100の製造の途上で得られる中間品を模式的に示す断面図である。
合基板100の製造においては、図3に示される工程S101からS104までが順次に実行される。
工程S101においては、図4に図示されるように、窒化ケイ素セラミックス基板110の主面1101及び1102上に、それぞれろう材層132及び134が形成される。接合基板100から銅板111及び接合層112が省略される場合は、ろう材層132を形成することが省略される。接合基板100から銅板113及び接合層114が省略される場合は、ろう材層134を形成することが省略される。
ろう材層132及び134が形成される際には、活性金属ろう材及び溶剤を含むペーストが調製される。ペーストがバインダ、分散剤、消泡剤等をさらに含んでもよい。続いて、調製されたペーストが窒化ケイ素セラミックス基板110の主面1101及び1102上にスクリーン印刷され、窒化ケイ素セラミックス基板110の主面1101及び1102上にそれぞれ第1及び第2のスクリーン印刷膜が形成される。続いて、形成された第1及び第2のスクリーン印刷膜に含まれる溶剤が揮発させられる。これにより、第1及び第2のスクリーン印刷膜が、それぞれろう材層132及び134に変化する。ろう材層132及び134は、活性金属ろう材を含む。ろう材層132及び134がこの方法とは異なる方法により形成されてもよい。
活性金属ろう材は、銀(Ag)、銅(Cu)及びインジウム(In)を含む金属粉末、並びに水素化チタン(TiH)粉末及び水素化ジルコニウム(ZrH)粉末からなる群より選択される少なくとも1種の水素化金属粉末を含む。活性金属ろう材の組成が変更されてもよい。例えば、銅及びインジウムの両方又は片方が金属粉末に含まれなくてもよく、銅及びインジウム以外の金属元素が金属粉末に含まれてもよい。
活性金属ろう材は、望ましくは40重量%以上80重量%以下の銀を含む。係る場合、下述する工程S103において銀を銅板111A及び113Aに拡散させ接合層112B及び114B銀を含まないようにすることが容易になる。
活性金属ろう材は、望ましくは0.1μm以上10μm以下の平均粒子径を有する粉末からなる。平均粒子径は、市販のレーザー回折式の粒度分布測定装置により粒度分布を測定し、測定した粒度分布からD50を算出することにより得ることができる。活性金属ろう材がこのように小さい平均粒子径を有する粉末からなることにより、ろう材層132及び134を薄くすることができる。
ろう材層132及び134は、望ましくは0.1μm以上5μm以下の厚さを有する。ろう材層132及び134がこのようにわずかな厚さしか有しないことにより、ろう材層132及び134に含まれる銀が少なくなり、下述する工程S103において銀を銅板111A及び113Aに拡散させ接合層112B及び114B銀を含まないようにすることが容易になる。
工程S102においては、図5に図示されるように、形成されたろう材層132及び134上にそれぞれ銅板111A及び113Aが配置される。これにより、窒化ケイ素セラミックス基板110、銅板111A、ろう材層132、銅板113A及びろう材層134を備える中間品100Aが得られる。接合基板100から銅板111及び接合層112が省略される場合は、銅板111Aを配置することが省略される。接合基板100から銅板113及び接合層114が省略される場合は、銅板113Aを配置することが省略される。
工程S103においては、得られた中間品100Aに対してホットプレスが行われる。これにより、ろう材層132及び134が、図6に図示されるように、それぞれ接合層112B及び114Bに変化する。接合層112B及び114Bは、それぞれ銅板111A及び113Aを窒化ケイ素セラミックス基板110に接合する。ろう材層132及び134に含まれる銀及びインジウムそれぞれ、ろう材層132及び134がそれぞれ接合層112B及び114Bに変化する過程で銅板111A及び113Aに拡散する。これにより、最終的に得られる接合層112B及び114B銀及びインジウムを含まなくなるすなわち、熱処理後に得られる中間体100Bの接合層112B及び114Bは、第1の群より選択される少なくとも1種の元素と第2の群より選択される少なくとも1種の元素との化合物を含むが、銀を含まない。第2の群より選択される少なくとも1種の元素は、窒化ケイ素セラミックス基板110から供給される。
工程S103においては、望ましくは、中間品100Aが、真空中又は不活性ガス中で、最高面圧が5MPa以上25MPa以下となる面圧プロファイルにしたがって窒化ケイ素セラミックス基板110の厚さ方向に加圧され、最高温度が800℃以上900℃以下となる温度プロファイルにしたがって加熱される。係る場合、ろう材層132及び134の厚さが0.1μm以上5μm以下と小さい場合においても、ボイド形成なしに銅板111A及び113Aを窒化ケイ素セラミックス基板110に接合することができる。また、当該範囲のようなボイドが形成されない範囲でろう材層132及び134を薄くすることによってろう材層132及び134に含まれる銀を少なくした場合には、熱処理によって銀を銅板111A及び113Aに拡散させ接合層112B及び114Bが銀を含まないようにすることが容易になる。また、活性金属ろう材を構成する粒子の形状が層状の形状に変化すること、並びに銅板111A及び113Aに銀等が拡散することにより、接合層112B及び114Bが実質的に0.1μm以上3μm以下の厚さを有するようになる。
工程S104においては、銅板111A、接合層112B、銅板113A及び接合層114Bがパターニングされる。これにより、銅板111A及び113Aが、それぞれ図1に図示されるパターニングされた銅板111及び113に変化する。また、接合層112B及び114Bが、それぞれ図1に図示されるパターニングされた接合層112及び114に変化する。
6 銅板及び接合層のパターニング
図7は、接合基板100の製造における銅板及び接合層のパターニングの流れを示すフローチャートである。図8及び図9は、接合基板100の製造における銅板及び接合層のパターニングの途上で得られる中間品を模式的に図示する断面図である。
合基板100の製造における銅板111A、接合層112B、銅板113A及び接合層114Bのパターニングにおいては、図7に図示される工程S111からS113までが順次に実行される。
工程S111においては、銅板111A及び113Aがエッチングされる。これにより、銅板111A及び113Aの一部が除去されることで、銅板111A及び113Aが、図8に図示される銅板111C及び113C(エッチング済み銅板111C及び113C)に変化する。これに伴い、接合層112B、窒化ケイ素セラミックス基板110とエッチング済み銅板111Cとの間にある第1の部分140と、窒化ケイ素セラミックス基板110とエッチング済み銅板111Cとの間以外にある第2の部分141とを、有するようになる。また、接合層114B、窒化ケイ素セラミックス基板110とエッチング済み銅板113Cとの間にある第1の部分142と、窒化ケイ素セラミックス基板110とエッチング済み銅板113Cとの間以外にある第2の部分143とを、有するようになる。銅板111A及び113Aのエッチングには、塩化鉄水溶液系、塩化銅水溶液系等のエッチング液を用いることができる。
工程S112においては、接合層112Bおよび114Bの第2の部分141及び143がエッチングされる。これにより、図9に図示されるように、第2の部分141及び143が除去され、第1の部分140及び142が残る。残った第1の部分140及び142それぞれ、図1に示す接合基板100における接合層112及び114に該当する。第2の部分141及び143のエッチングには、フッ化アンモニウム水溶液系等のエッチング液を用いることができる。工程S112において、第1の部分140及び142の両端部がエッチングにより除去される場合もある。
工程S113においては、エッチング済み銅板111C及び113Cがさらにソフトエッチングされる。これにより、エッチング済み銅板111C及び113Cの端部が除去されることで、エッチングされた銅板111C及び113Cが、それぞれ図1に図示される銅板(パターニング済み銅板)111及び113に変化する。これに伴い、接合層112及び114(第1の部分140及び142)に、それぞれ図1に図示される板間部120及び122、それぞれ図1に図示されるはみ出し部121及び123とが、形成される。エッチング済み銅板111C及び113Cのソフトエッチングには、塩化鉄水溶液系、塩化銅水溶液系等のエッチング液を用いることができる。工程S113により、工程S112において第1の部分140及び142の両端部がエッチングにより除去された場合であっても、はみ出し部121及び123を確実に形成することができる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
100 接合基板
110 窒化ケイ素セラミックス基板
111,113,111A,113A 銅板
112,114,112B,114B 接合層
120,122 板間部
121,123 はみ出し部
132,134 ろう材層
100A 中間品
140 第1の部分
141 第2の部分

Claims (9)

  1. 窒化ケイ素セラミックス基板と、
    前記窒化ケイ素セラミックス基板上に配置される銅板と、
    前記窒化ケイ素セラミックス基板上に配置され、前記銅板を前記窒化ケイ素セラミックス基板に接合する唯一の層であり、前記窒化ケイ素セラミックス基板と前記銅板との間にある板間部、及び前記窒化ケイ素セラミックス基板と前記銅板との間からはみ出し外部に露出するはみ出し部を備える、単一層である接合層とを備え、
    前記銅板が銀を含み、前記はみ出し部が銀を含まない、
    接合基板。
  2. 前記接合層は、0.1μm以上3μm以下の厚さを有する
    請求項1の接合基板。
  3. 前記はみ出し部は、チタン及びジルコニウムからなる群より選択される少なくとも1種の元素と窒素及びケイ素からなる群より選択される少なくとも1種の元素との化合物のみからなる
    請求項1又は2の接合基板。
  4. a) 窒化ケイ素セラミックス基板上に、銀を含む金属粉末、並びに水素化チタン粉末及び水素化ジルコニウム粉末からなる群より選択される少なくとも1種の水素化金属粉末を含む活性金属ろう材を含むろう材層を形成する工程と、
    b) 前記ろう材層上に銅板を配置し、前記窒化ケイ素セラミックス基板、前記銅板及び前記ろう材層を備える中間品を得る工程と、
    c) 前記中間品に対してホットプレスを行い、前記金属粉末に含まれる銀を、前記銅板に拡散させ、前記ろう材層を、前記銅板を前記窒化ケイ素セラミックス基板に接合する単一層であり銀を含まない接合層のみに変化させる工程と、
    d) 前記銅板及び前記接合層をパターニングし、前記銅板を、パターニングされた銅板に変化させ、前記接合層を、前記窒化ケイ素セラミックス基板と前記パターニングされた銅板との間にある板間部、及び前記窒化ケイ素セラミックス基板と前記パターニングされた銅板との間からはみ出し外部に露出するはみ出し部を備えるパターニングされた接合層に変化させる工程と、
    を備える接合基板の製造方法。
  5. 工程d)は、
    d-1) 前記銅板をエッチングし、前記銅板を、エッチングされた銅板に変化させ、前記接合層に、前記窒化ケイ素セラミックス基板と前記エッチングされた銅板との間にある第1の部分、及び前記窒化ケイ素セラミックス基板と前記エッチングされた銅板との間にない第2の部分を形成する工程と、
    d-2) 前記第2の部分をエッチングし、前記第2の部分を除去する工程と、
    d-3) 前記エッチングされた銅板をソフトエッチングし、前記エッチングされた銅板を、前記パターニングされた銅板に変化させ、前記第1の部分を、前記パターニングされた接合層にする工程と、
    を備える請求項4の接合基板の製造方法。
  6. 前記活性金属ろう材は、40重量%以上80重量%以下の銀を含む
    請求項4又は5の接合基板の製造方法。
  7. 前記活性金属ろう材は、0.1μm以上10μm以下の平均粒子径を有する粉末からなる
    請求項4から6までのいずれかの接合基板の製造方法。
  8. 前記ろう材層は、0.1μm以上5μm以下の厚さを有する
    請求項4から7までのいずれかの接合基板の製造方法。
  9. 前記はみ出し部は、チタン及びジルコニウムからなる群より選択される少なくとも1種の元素と窒素及びケイ素からなる群より選択される少なくとも1種の元素との化合物のみからなる
    請求項4から8までのいずれかの接合基板の製造方法。
JP2021505061A 2019-03-14 2020-03-09 接合基板及び接合基板の製造方法 Active JP7289910B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019010561 2019-03-14
JPPCT/JP2019/010561 2019-03-14
PCT/JP2020/009983 WO2020184510A1 (ja) 2019-03-14 2020-03-09 接合基板及び接合基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020184510A1 JPWO2020184510A1 (ja) 2021-12-09
JP7289910B2 true JP7289910B2 (ja) 2023-06-12

Family

ID=72428002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021505061A Active JP7289910B2 (ja) 2019-03-14 2020-03-09 接合基板及び接合基板の製造方法

Country Status (2)

Country Link
JP (1) JP7289910B2 (ja)
WO (1) WO2020184510A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118160416A (zh) * 2021-10-25 2024-06-07 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339155A (ja) 2000-05-29 2001-12-07 Kyocera Corp セラミック回路基板
JP2005268821A (ja) 2005-05-24 2005-09-29 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
WO2011034075A1 (ja) 2009-09-15 2011-03-24 株式会社 東芝 セラミックス回路基板及びその製造方法
JP2016074565A (ja) 2014-10-07 2016-05-12 Dowaメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
WO2017006661A1 (ja) 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017035805A (ja) 2015-08-07 2017-02-16 Jx金属株式会社 金属セラミック接合基板及び、その製造方法
WO2017200004A1 (ja) 2016-05-19 2017-11-23 三菱マテリアル株式会社 パワーモジュール用基板
JP2018506496A (ja) 2015-12-28 2018-03-08 日本碍子株式会社 接合基板および接合基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339155A (ja) 2000-05-29 2001-12-07 Kyocera Corp セラミック回路基板
JP2005268821A (ja) 2005-05-24 2005-09-29 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
WO2011034075A1 (ja) 2009-09-15 2011-03-24 株式会社 東芝 セラミックス回路基板及びその製造方法
JP2016074565A (ja) 2014-10-07 2016-05-12 Dowaメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
WO2017006661A1 (ja) 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017035805A (ja) 2015-08-07 2017-02-16 Jx金属株式会社 金属セラミック接合基板及び、その製造方法
JP2018506496A (ja) 2015-12-28 2018-03-08 日本碍子株式会社 接合基板および接合基板の製造方法
WO2017200004A1 (ja) 2016-05-19 2017-11-23 三菱マテリアル株式会社 パワーモジュール用基板

Also Published As

Publication number Publication date
WO2020184510A1 (ja) 2020-09-17
JPWO2020184510A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JP2008505503A (ja) セラミック−金属基板を製作するための方法
JP2007096032A (ja) 絶縁基板及び半導体装置並びに絶縁基板の製造方法
JP6048541B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト
KR102563423B1 (ko) 세라믹 기판 제조 방법
JP7289910B2 (ja) 接合基板及び接合基板の製造方法
KR20180093877A (ko) 후막 페이스트로 매개된 금속 또는 금속 하이브리드 포일과 접합된 세라믹
US20210387923A1 (en) Bonded substrate
JP2013049589A (ja) セラミック体と金属体との接合体
JP6614240B2 (ja) セラミック多層基板
US7110241B2 (en) Substrate
JPH05198917A (ja) セラミックス配線基板の製造方法
JP5947018B2 (ja) 多層セラミック基板及びその製造方法
JP6784574B2 (ja) 半導体装置および半導体装置の製造方法
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP2005093846A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JPH07142858A (ja) セラミックス配線基板の製造方法
US11973002B2 (en) Composite substrate and method for manufacturing same, and circuit substrate and method for manufacturing same
JP2022166640A (ja) 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
WO2023190253A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP5573407B2 (ja) 金属ベース基板
JP7289911B2 (ja) 接合基板及び接合基板の製造方法
WO2023190244A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
EP2782124A1 (en) Power semiconductor mounting

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230531

R150 Certificate of patent or registration of utility model

Ref document number: 7289910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150