JP2007096032A - 絶縁基板及び半導体装置並びに絶縁基板の製造方法 - Google Patents

絶縁基板及び半導体装置並びに絶縁基板の製造方法 Download PDF

Info

Publication number
JP2007096032A
JP2007096032A JP2005284079A JP2005284079A JP2007096032A JP 2007096032 A JP2007096032 A JP 2007096032A JP 2005284079 A JP2005284079 A JP 2005284079A JP 2005284079 A JP2005284079 A JP 2005284079A JP 2007096032 A JP2007096032 A JP 2007096032A
Authority
JP
Japan
Prior art keywords
layer
insulating
wiring layer
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005284079A
Other languages
English (en)
Inventor
Hidehiro Kudo
英弘 工藤
Kyoichi Kinoshita
恭一 木下
Katsuaki Tanaka
勝章 田中
Eiji Kono
栄次 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005284079A priority Critical patent/JP2007096032A/ja
Publication of JP2007096032A publication Critical patent/JP2007096032A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】熱応力に起因したはんだクラックや剥離等の不具合を抑制することができる絶縁基板を提供することを課題とする。
【解決手段】Alからなるベース板1の表面上にAlからなる絶縁層2が配置され、この絶縁層2の表面上に配線層3が配置されている。配線層3は、絶縁層2の表面上にそれぞれ導電層として順次積層されたAl層4、Cu層5及びMo層6の3層からなると共に、絶縁層2に近い導電層から遠い導電層に向かって順に熱膨張係数が小さくなるように構成されており、この配線層3の各導電層の間や、配線層3とベース板1との間に生じる熱応力、及び配線層3表面と電子部品との間に生じる熱応力を小さく抑えることができる。
【選択図】図1

Description

この発明は、絶縁基板に係り、特に半導体素子等の電子部品が搭載される絶縁基板に関する。
また、この発明は、このような絶縁基板を用いた半導体装置及び絶縁基板の製造方法にも関している。
従来より、放熱性の優れたAl等からなるベース板の表面上に絶縁層と、Cu等からなる配線層とが順次積層されて形成された絶縁基板が用いられている。このような絶縁基板は、配線層の表面にはんだを介して半導体素子等の電子部品を接合して半導体装置として使用することができる。
ところが、半導体素子等の電子部品に使用されているSi等の半導体材料に比べて、ベース板を形成しているAlは大きな熱膨張係数を有し、電子部品とベース板の熱膨張係数の差が大きいため、温度変化に対して電子部品と絶縁基板の配線層表面との間に熱応力が発生することが知られている。したがって、電子部品のはんだ付け時やヒートサイクル発生時に熱応力が大きくなると、電子部品を接合するはんだにクラックを生じて熱的及び電気的信頼性が低下するおそれがある。
そこで、特許文献1に開示されている絶縁基板では、CuとWとの混合物から配線層を作製することによりCuからなる配線層よりも低膨張な配線層を形成し、電子部品と絶縁基板の配線層表面との間の熱応力の緩和を図っている。
特開平7−283499号公報
しかしながら、特許文献1のように単純に配線層を低膨張なものにすると、こんどは配線層とベース板との熱膨張係数の差が大きくなり、したがって電子部品のはんだ付け時やヒートサイクル発生時にこれら配線層とベース板との間で生じる熱応力が大きくなって、配線層と絶縁層との間で剥離を生じたり、反りが発生して絶縁層とベース板との間で剥離を生じるおそれがあった。
この発明はこのような問題点を解消するためになされたもので、熱応力に起因したはんだクラックや剥離等の不具合を抑制することができる絶縁基板を提供することを目的とする。
また、この発明は、このような絶縁基板を用いた半導体装置及びこのような絶縁基板を得ることができる絶縁基板の製造方法を提供することも目的としている。
この発明に係る絶縁基板は、ベース板と、ベース板の表面上に形成される絶縁層と、溶射法により絶縁層の表面上に順次積層形成される複数の導電層からなり且つ絶縁層に近い導電層から遠い導電層に向かって順次小さい熱膨張係数を有するように構成された配線層とを備えるものである。
なお、ベース板をAlから形成すると共に絶縁層をAlから形成し、配線層を、絶縁層の表面上に順次積層されるAl層、Cu層及びMo層から形成することができる。
この発明に係る半導体装置は、上記の絶縁基板と、絶縁基板の配線層の表面上に搭載された半導体素子とを備えるものである。
この発明に係る絶縁基板の製造方法は、ベース板を用意し、ベース板の表面上に絶縁層を形成し、絶縁層の表面上に、複数の導電層を大きい熱膨張係数を有するものから順に溶射法で積層形成することにより配線層を形成する方法である。
また、絶縁層は溶射法によりベース板の表面上に形成されることが好ましい。
この発明によれば、熱応力に起因したはんだクラックや剥離等の不具合を抑制することができる。
以下、この発明の実施の形態を添付図面に基づいて説明する。
図1に、この発明の実施の形態に係る絶縁基板の断面を示す。この絶縁基板は、Alからなるベース板1の表面上にAlからなる絶縁層2が配置され、この絶縁層2の表面上に配線層3が配置されることにより形成されている。ここで、配線層3は、絶縁層2の表面上にそれぞれ導電層として順次積層されたAl層4、Cu層5及びMo層6の3層から構成されている。
このような絶縁基板は、配線層3の表面、すなわちMo層6の表面に図示しないはんだを介して電子部品である半導体素子7を接合して半導体装置として使用することができる。
ここで、配線層3におけるAl層4、Cu層5及びMo層6をそれぞれ形成する材料の熱膨張係数は、Alが23×10−6/℃、Cuが17.5×10−6/℃、Moが5.1×10−6/℃程度である。すなわち、これらAl層4、Cu層5及びMo層6のうちAl層4が最も大きな熱膨張係数を有し、Cu層5及びMo層6の順に熱膨張係数が小さくなる。このように、配線層3は、絶縁層2に近い導電層から遠い導電層に向かって順に熱膨張係数が小さくなるように構成されている。
このような構成を有する絶縁基板の製造方法について説明する。まず、Alからなるベース板1を用意し、このベース板1の表面上に溶射法によりAlからなる絶縁層2を形成する。次に、絶縁層2の表面上に溶射法によりAl層4を形成し、このAl層4の表面上に溶射法によりCu層5を形成する。さらに、Cu層5の表面上に溶射法によりMo層6を形成し、これによりAl層4、Cu層5及びMo層6からなる3層構造の配線層3が形成される。溶射法を用いることにより、容易に各層の厚さを調整することができる。
このようにして、絶縁基板が製造される。
次に、この実施の形態に係る絶縁基板の作用を説明する。配線層3は、絶縁層2上に形成されるAl層4からCu層5及びMo層6の順に熱膨張係数が小さくなるため、これらAl層4とCu層5の間、及びCu層5及びMo層6の間の熱応力を小さく抑えることができると共に、配線層3の最も絶縁層2側にAl層4が位置することにより配線層3とベース板1との間の熱応力も小さく抑えることができる。したがって、電子部品のはんだ付け時やヒートサイクル発生時に、熱応力に起因して配線層3の各導電層の間や、配線層3と絶縁層2との間で剥離を生じたり、この絶縁基板全体に反りが発生して絶縁層2とベース板1との間で剥離を生じることを抑制することができる。
また、この絶縁基板は、ベース板1の上に絶縁層2や配線層3の各導電層をそれぞれ溶射法で積層形成することにより製造されるため、クラッド法や溶接法、ロウ付け法等を用いることなく容易に製造することができる。
また、絶縁層2はAlからなり、この絶縁層2上にAlに対する優れた密着性を有するAl層4が形成されるため、絶縁層2と配線層3との間の密着性が向上する。
ここで、以下の表1に示される構成A〜Cのように、ベース板の厚さ3mm、絶縁層2の厚さ250μm、配線層3の全体の厚さ300μmを一定としたまま、Al層4,Cu層5及びMo層6の厚さの比率を変化させてそれぞれこの実施の形態に係る絶縁基板を製造した。そして、配線層3の表面、すなわちMo層6の表面における熱膨張係数をひずみゲージを用いて測定した。
Figure 2007096032
構成Aでは、Al層4、Cu層5及びMo層6がいずれも100μmの厚さを有してAl層4、Cu層5及びMo層6の板厚比率が1:1:1となり、このときMo層6表面の熱膨張係数は11.5×10−6/℃程度であった。また、構成Bでは、Al層4及びCu層5の双方が75μmの厚さを有すると共にMo層6が150μmの厚さを有してAl層4、Cu層5及びMo層6の板厚比率が1:1:2となり、このときMo層6の表面の熱膨張係数は10.6×10−6/℃程度であった。さらに、構成Cでは、Al層4及びCu層5の双方が60μmの厚さを有すると共にMo層6が180μmの厚さを有してAl層4、Cu層5及びMo層6の板厚比率が1:1:3となり、このときMo層6表面の熱膨張係数は10.1×10−6/℃程度であった。
ここで、配線層3のAl層4、Cu層5及びMo層6の板厚比率に対するMo層6表面の熱膨張係数の値をグラフに表すと、図2のようになる。この図2から、Al層4及びCu層5の厚さに対するMo層6の厚さの比率を大きくするほど、Mo層6表面の熱膨張係数が小さくなることがわかる。なお、本発明では溶射法によって配線層3を構成する各層を積層するので厚さの調整が容易である。
また、配線層3の表面、すなわちMo層6の表面に搭載される半導体素子7等の電子部品としては各種のものがあるが、例えばチップ抵抗は7×10−6/℃程度の、チップコンデンサは10×10−6/℃程度の、Si半導体回路チップは2.6×10−6/℃程度の熱膨張係数をそれぞれ有している。そこで、Mo層6表面の熱膨張係数が、搭載される半導体素子7の熱膨張係数に近い値となるように、配線層3のAl層4、Cu層5及びMo層6の厚さを選択して形成することにより、温度変化に対して絶縁基板の配線層3の表面と半導体素子7等の電子部品との間に大きな熱応力が発生することを抑制することができる。その結果、電子部品のはんだ付け時やヒートサイクル発生時に熱応力により電子部品の反りの発生や、電子部品を接合するはんだのクラックの発生を抑制でき、これにより、はんだ寿命が向上すると共に熱的及び電気的信頼性の高い半導体装置が実現される。また、応力緩和のためのヒートスプレッダ等を用いる必要がないため、単純な構成を有する半導体装置を得ることができ、組み付け工数やコスト低減といった効果ももたらされる。
なお、上述の実施の形態において、配線層3のAl層4、Cu層5及びMo層6はそれぞれ、高速フレーム溶射(HVOF)またはコールドスプレーなどの溶射法により形成することができる。
また、絶縁層2は、大気圧プラズマ溶射(APS)または溶棒式フレーム溶射(ローカイド)などの溶射法により形成することができる。また、エアロゾルデポジション法及び減圧プラズマ法を用いても良い。この場合、大気圧プラズマ溶射または溶棒式フレーム溶射に比べ緻密組織が形成でき、高熱伝導化が期待できる。
ここで、コールドスプレー法と大気圧プラズマ溶射法によりそれぞれCu層を形成し、その断面組織を観察したところ、コールドスプレー法により形成されたCu層では、金属粒子の酸化はほとんど見られず、気孔率は1%程度であるのに対し、大気圧プラズマ溶射法により形成されたCu層では、金属粒子の表層が酸化しており、10%程度の気孔率が確認された。また、Cu層の残留応力は、コールドスプレー法により形成した場合には圧縮力、大気圧プラズマ溶射法により形成した場合には引張り力であった。
なお、上述の実施の形態において、配線層3を構成する3つの導電層のうち絶縁層2から最も遠くに位置する層は、Moの代わりに、導電性を有するその他各種の材料から形成することができ、特に、この導電層の表面に搭載される半導体素子7等の電子部品の熱膨張係数と近い値の熱膨張係数を有するWまたはInvar合金等の低膨張な金属により形成することが好ましい。
また、配線層3の3つの導電層のうち絶縁層2の最も近くに位置する層は、その他の導電層よりも大きい値の熱膨張係数を有するものであれば、Alの他に、導電性を有する各種の材料から形成することができる。また、絶縁層2の材質との密着性に優れた材料が好ましく、絶縁層2がAlの場合はAlが密着性に優れている。
さらに、配線層3の3つの導電層のうち中間に位置する層は、絶縁層2に最も近い導電層より小さく且つ絶縁層2から最も遠い導電層より大きい値の熱膨張係数を有するものであれば、Cuの他に、導電性を有する各種の材料から形成することができる。
また、配線層3は3層構造に限らず、2つの導電層あるいは4つ以上の導電層を積層したものから形成することができ、この場合も、絶縁層2に近い導電層から遠い導電層に向かって順に熱膨張係数が小さくなるように構成すれば、上述の実施の形態1と同様の効果が得られる。
すなわち、配線層3を構成する導電層の数や、各導電層を構成する材料及び厚さを選択することにより、この絶縁基板の各層の間に生じる熱応力、及び搭載される電子部品との間に生じる熱応力を効果的に低減することができる。
なお、絶縁層2は、Alの代わりに、例えばZrO、TiOまたはSiO等の絶縁性を有する各種の材料から形成することができる。また、溶射法とは別の方法により絶縁層2を形成してもよい。
また、ベース板1は、Alの他、各種の材料から形成することができ、特にCu、FeまたはAl/SiC複合材等の高い放熱性を有する材料から形成することが好ましい。
なお、ベース板1及び絶縁層2のそれぞれの厚さや剛性、材質などに合わせて、配線層3を構成する導電層の数や、各導電層を形成する材料や板厚を適宜選択することが好ましい。
この発明の実施の形態に係る絶縁基板に半導体素子を実装した様子を示す断面図である。 配線層を構成する導電層の板厚比率に対する配線層表面の熱膨張係数の関係を示すグラフである。
符号の説明
1 ベース板、2 絶縁層、3 配線層、4 Al層、5 Cu層、6 Mo層、7 半導体素子。

Claims (5)

  1. ベース板と、
    前記ベース板の表面上に形成される絶縁層と、
    溶射法により前記絶縁層の表面上に順次積層形成される複数の導電層からなり且つ前記絶縁層に近い導電層から遠い導電層に向かって順次小さい熱膨張係数を有するように構成された配線層と
    を備えることを特徴とする絶縁基板。
  2. 前記ベース板はAlからなり、
    前記絶縁層はAlからなり、
    前記配線層は、前記絶縁層の表面上に順次積層されるAl層、Cu層及びMo層からなる請求項1に記載の絶縁基板。
  3. 請求項1または2に記載の絶縁基板と、
    前記絶縁基板の前記配線層の表面上に搭載された半導体素子と
    を備えることを特徴とする半導体装置。
  4. ベース板を用意し、
    前記ベース板の表面上に絶縁層を形成し、
    前記絶縁層の表面上に、複数の導電層を大きい熱膨張係数を有するものから順に溶射法で積層形成することにより配線層を形成する
    ことを特徴とする絶縁基板の製造方法。
  5. 前記絶縁層は、溶射法により前記ベース板の表面上に形成される請求項4に記載の絶縁基板の製造方法。
JP2005284079A 2005-09-29 2005-09-29 絶縁基板及び半導体装置並びに絶縁基板の製造方法 Pending JP2007096032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005284079A JP2007096032A (ja) 2005-09-29 2005-09-29 絶縁基板及び半導体装置並びに絶縁基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005284079A JP2007096032A (ja) 2005-09-29 2005-09-29 絶縁基板及び半導体装置並びに絶縁基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007096032A true JP2007096032A (ja) 2007-04-12

Family

ID=37981362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005284079A Pending JP2007096032A (ja) 2005-09-29 2005-09-29 絶縁基板及び半導体装置並びに絶縁基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007096032A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016527A (ja) * 2007-07-04 2009-01-22 Toyota Motor Corp パワーモジュールとその放熱板・セラミック層接合基板の製造方法
JP2009253274A (ja) * 2008-04-03 2009-10-29 Xi Max Co Ltd 金属印刷回路基板の原板及び原板の製造方法
JP2015002306A (ja) * 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
WO2015029111A1 (ja) * 2013-08-26 2015-03-05 東京エレクトロンデバイス株式会社 半導体装置及びその製造方法
JP2015056428A (ja) * 2013-09-10 2015-03-23 ウシオ電機株式会社 発光モジュール装置
WO2015151686A1 (ja) * 2014-04-04 2015-10-08 シャープ株式会社 発光装置用基板、及び、発光装置
WO2016016140A1 (de) * 2014-07-28 2016-02-04 Continental Automotive Gmbh Schaltungsträger, elektronische baugruppe, verfahren zum herstellen eines schaltungsträgers
FR3061989A1 (fr) * 2017-01-18 2018-07-20 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
JP2019033130A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 セラミックス回路基板
JP2019033131A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 セラミックス回路基板
CN112106187A (zh) * 2018-05-25 2020-12-18 凸版印刷株式会社 玻璃电路基板及其制造方法
US11147851B2 (en) 2016-12-05 2021-10-19 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016527A (ja) * 2007-07-04 2009-01-22 Toyota Motor Corp パワーモジュールとその放熱板・セラミック層接合基板の製造方法
JP2009253274A (ja) * 2008-04-03 2009-10-29 Xi Max Co Ltd 金属印刷回路基板の原板及び原板の製造方法
JP2015002306A (ja) * 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
WO2015029111A1 (ja) * 2013-08-26 2015-03-05 東京エレクトロンデバイス株式会社 半導体装置及びその製造方法
JP2015056428A (ja) * 2013-09-10 2015-03-23 ウシオ電機株式会社 発光モジュール装置
US9947850B2 (en) 2014-04-04 2018-04-17 Sharp Kabushiki Kaisha Substrate for light emitting devices and light emitting device
JPWO2015151686A1 (ja) * 2014-04-04 2017-04-13 シャープ株式会社 発光装置用基板の製造方法、発光装置の製造方法、及び照明装置の製造方法
WO2015151686A1 (ja) * 2014-04-04 2015-10-08 シャープ株式会社 発光装置用基板、及び、発光装置
WO2016016140A1 (de) * 2014-07-28 2016-02-04 Continental Automotive Gmbh Schaltungsträger, elektronische baugruppe, verfahren zum herstellen eines schaltungsträgers
US11147851B2 (en) 2016-12-05 2021-10-19 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
FR3061989A1 (fr) * 2017-01-18 2018-07-20 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
CN110178215A (zh) * 2017-01-18 2019-08-27 赛峰集团 通过增材制造制作电子功率模块以及相关基板和模块的方法
WO2018134495A1 (fr) * 2017-01-18 2018-07-26 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
US11594475B2 (en) 2017-01-18 2023-02-28 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
CN110178215B (zh) * 2017-01-18 2024-02-13 赛峰集团 通过增材制造制作电子功率模块以及相关基板和模块的方法
JP2019033130A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 セラミックス回路基板
JP2019033131A (ja) * 2017-08-04 2019-02-28 デンカ株式会社 セラミックス回路基板
JP7369508B2 (ja) 2017-08-04 2023-10-26 デンカ株式会社 セラミックス回路基板
CN112106187A (zh) * 2018-05-25 2020-12-18 凸版印刷株式会社 玻璃电路基板及其制造方法

Similar Documents

Publication Publication Date Title
JP2007096032A (ja) 絶縁基板及び半導体装置並びに絶縁基板の製造方法
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP6137267B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP6100605B2 (ja) 多層クラッド材の製造方法
JP6096094B2 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP5641451B2 (ja) 金属セラミック基板
JP5759902B2 (ja) 積層材およびその製造方法
KR102563423B1 (ko) 세라믹 기판 제조 방법
JP2007317711A (ja) 積層基板及びその製造方法
JP7211949B2 (ja) セラミックス回路基板
JP2011071260A (ja) 積層材およびその製造方法、絶縁積層材およびその製造方法
JP2007103796A (ja) 絶縁基板及び半導体装置並びに絶縁基板の製造方法
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP5812882B2 (ja) 配線基板および電子装置
JP2012191004A (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP2010109044A (ja) 配線基板及びこれを用いたプローブカード
JP2019054117A (ja) 配線基板、及びプレーナトランス
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP5388697B2 (ja) 多数個取り回路基板、回路基板、及びそれを用いたモジュール
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2006216659A (ja) 絶縁回路基板およびパワーモジュール
TWI827099B (zh) 印刷電路板與其製作方法
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
US20220406678A1 (en) Composite substrate and method for manufacturing same, and circuit substrate and method for manufacturing same